JP4241027B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP4241027B2 JP4241027B2 JP2002372169A JP2002372169A JP4241027B2 JP 4241027 B2 JP4241027 B2 JP 4241027B2 JP 2002372169 A JP2002372169 A JP 2002372169A JP 2002372169 A JP2002372169 A JP 2002372169A JP 4241027 B2 JP4241027 B2 JP 4241027B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching element
- chopper
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明はチョッパー回路を用いた電源装置に関するものであり、例えば放電灯負荷を高周波で点灯せしめるインバータ回路の電源装置として利用されるものである。
【0002】
【従来の技術】
【特許文献1】
特許第3093893号公報
【0003】
交流電源を直流電源に変換し、その直流電源を高周波に変換して放電灯に印加する放電灯点灯装置において、直流変換回路の回路方式として、例えば特許文献1のように、広範囲の電源電圧の変動に対して安定した直流電源を確保しつつ入力電流の力率改善ができる特徴を有した昇圧型チョッパー回路方式が多く利用されている。
【0004】
(従来例1)
第1の従来例を図7に示す。Vinは交流電源であり、DBは交流電源を全波整流するダイオードブリッジ回路、FLはダイオードブリッジ回路DBの出力端に接続された高周波電流をバイパスするフィルタ回路である。フィルタ回路FLの出力端には、インダクタL1とスイッチング素子Q1と抵抗器R3の直列回路が接続されており、スイッチング素子Q1と抵抗器R3の直列回路の両端には、ダイオードD1を介して平滑コンデンサC0が接続されて、これらの回路素子により昇圧型チョッパー回路を構成している。昇圧型チョッパー回路のスイッチング素子Q1はMOSFETよりなり、力率改善制御(PFC)を行うためのPFC制御回路2により高周波でオン・オフ駆動されている。このPFC制御回路2はモトローラ社製のMC33262等の集積回路よりなり、外付けの電子部品として、抵抗器R1,R2,R3,R4,R5,R6、コンデンサC1を接続されている。抵抗器R1,R2はチョッパー入力電圧を分圧して検出しており、抵抗器R5,R6はチョッパー出力電圧を分圧して検出している。また、抵抗器R3はスイッチング素子Q1に流れる電流を検出しており、抵抗器R4はインダクタL1の2次巻線に流れる電流を検出している。
【0005】
次に、負荷1の構成を図10に示し説明する。チョッパー回路出力に接続される負荷は、ハーフブリッジ型のインバータ回路であり、MOSFETよりなるスイッチング素子Q2,Q3、直流カット用コンデンサC2、共振用(限流用)インダクタL2、共振用コンデンサC3、フィラメント予熱巻線a−b,c−d、予熱電流制御用コンデンサC4,C5、ゲート抵抗R7,R8、インバータ制御回路部3よりなる。
【0006】
以下、チョッパー回路の動作を説明する。PFC制御回路2の駆動回路DRよりスイッチング素子Q1にオン信号が入力されると、交流電源Vinよりダイオードブリッジ回路DB、インダクタL1、スイッチング素子Q1、抵抗器R3の経路でチョッパー電流ILがインダクタンス値と電源電圧に応じた直線的な傾きを持って流れる(図8のTonの期間)。スイッチング素子Q1がオンした時のチョッパー電流ILは、ソース抵抗R3によって電圧としてPFC制御回路2にモニターされており、その電圧がPFC制御回路2内部のコンパレータCSの+入力端子の閾値に達するとスイッチング素子Q1はオフする。スイッチング素子Q1がオフすると、インダクタL1に蓄積されたエネルギーが逆起電力として、インダクタL1、ダイオードD1、平滑コンデンサC0、グランドGND、ダイオードブリッジ回路DB、インダクタL1の経路で電流が流れ、平滑コンデンサC0に電荷を充電する(図8のToff期間)。
【0007】
平滑コンデンサC0に電荷を充電している際、PFC制御回路2のコンパレータZCの−入力端子にはインダクタL1の二次巻線により図8の電流の傾きに応じた電圧波形が発生する。その後、平滑コンデンサC0への充電電流が無くなると、コンパレータZCへの入力電圧も無くなるため、コンパレータZCの出力は反転し、その反転信号を受けて駆動回路DRからスイッチング素子Q1へオン信号が入力され、再びスイッチング素子Q1はオンする。チョッパー回路のスイッチング素子Q1は上記動作にてオン・オフを繰り返す。
【0008】
ここでスイッチング素子Q1のオン時間は、コンパレータCSの−入力端子とコンパレータCSの+入力端子との比較にて決定されるが、コンパレータCSの+入力端子の電位はチョッパー回路の出力電圧を抵抗R5とR6で分圧した入力検出電圧と基準電圧EArefとの差分を増幅するエラーアンプEAと、電源電圧を全波整流した脈流電圧を抵抗R1とR2で分圧した入力検出電圧をエラーアンプEAの出力と乗算して脈流出力電圧に同期した信号を出力するマルチプライヤMPの出力電圧で決定される。
【0009】
例えばある所定の電源電圧の瞬時値に対して谷部に向かうとコンパレータCSの+入力端子の値は低い値となり、山部に向かうほど高くなる。また電源電圧の実効値が変動し、高くなる場合は、マルチプライヤMPの端子I1の入力は上昇するもの、チョッパー出力電圧が一定となるように(エラーアンプEAへの両入力電圧が同じ値となるように)、エラーアンプEAの出力が低下し、トータルとしてはコンパレータCSの+入力端子の値は変動前に比べ全体的に低下する。その結果、チョッパー電流のピーク値は低下し、電源電圧上昇分に応じて入力電流を抑制することで、チョッパー電圧はほぼ一定化され、入力消費電力もほぼ一定に制御することが出来る。
【0010】
以上の動作により、図9に示すように、チョッパー電流ILは常に電源電圧の大きさに応じたピーク値を持った三角波状電流となり、休止区間もほとんど無い波形が得られる。この電流をフィルタ回路FLでフィルタリングすることにより電源電圧波形に相似の入力電流Iinが得られ、力率の改善および入力電流歪みの改善が可能となる。また、出力電圧も一定値となるように制御されるため電源電圧変動に対してもほぼ一定の出力を得ることが可能となる。
【0011】
次に、図10に示すインバータ回路の動作を説明する。制御回路部3によりスイッチング素子Q2,Q3が交互にオン・オフすることで、スイッチング素子Q3の両端にはチョッパー出力電圧をピーク値とした矩形波パルス電圧が印加される。この電圧は直流カット用コンデンサC2により、インダクタL2とコンデンサC3間では矩形波状の交流電圧となり、この電圧により、インダクタL2とコンデンサC3、放電灯laの共振動作により放電灯laは正弦波状の高周波で点灯するものである。
【0012】
電源投入されると、インバータ回路はインダクタL2とコンデンサC3で決まる無負荷共振周波数より高い周波数でかつ放電灯laがコールドスタートしないような周波数でスイッチング素子Q2,Q3はオン・オフ動作し、放電灯laのフィラメントに電流を供給し、フィラメントを加熱する(先行予熱モード)。その後、放電灯laが点灯するための共振電圧が発生する周波数に移行し、放電灯laを点灯させ、その後所定の出力が得られる周波数に移行する。
【0013】
本従来例のような回路方式において、広範囲の電源電圧に対して適合しようとする場合、例えばAC100V、AC200V、AC242Vに対応する場合は、下記のような問題が発生する。
【0014】
負荷(インバータ回路)において、先行予熱モードなどの通常点灯時に比べ極端に消費電力が小さい動作状態で、且つ電源電圧が最も高い条件においては、スイッチング素子Q1のオン幅を最も狭くし、チョッパー出力電圧を所定範囲内に保持するように制御するものの、オン幅を規定する下限値以下には制御できないため、結果的にはチョッパー電圧が図11に示すように所定値以上に昇圧し、部品に大きなストレスを与える問題があった。
【0015】
(従来例2)
なお、当社の特願2002−18827には、従来例1のようにチョッパー出力電圧が所定値以上に昇圧した場合にエラーアンプEAへの入力電圧が高くなり、基準値に対して110〜135%となった場合にチョッパー回路を停止させ、異常昇圧を抑制するものが開示されているが、この従来例2においては、異常昇圧が110%以下であれば許容することになり、上記異常昇圧を考慮した部品を選定する必要があるので、素子のコスト上昇にもつながる。
【0016】
【発明が解決しようとする課題】
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、放電灯負荷を高周波で点灯するインバータ回路を適合負荷とする昇圧型チョッパー回路を用いた電源装置において、負荷が先行予熱時などの通常動作時に比べ極端に消費電力が小さくなる動作モード、つまりチョッパー電圧制御能力の限界付近での動作モードにおいて、チョッパー電圧の異常昇圧を抑制し、安定した出力電圧を確保できる制御手段を提供するところにある。
【0017】
【課題を解決するための手段】
請求項1の電源装置によれば、上記の課題を解決するために、図1に示すように、交流電源Vinを全波整流する整流器DBと、整流器出力である脈流電圧を入力としスイッチング素子Q1およびインダクタL1を含みスイッチング素子Q1のオン期間にインダクタL1に蓄積したエネルギーをスイッチング素子Q1のオフ期間に出力側に放出させることにより直流電圧変換を行うチョッパー回路よりなる主回路と、スイッチング素子Q1をオン・オフ制御する制御回路2とを備え、制御回路2は、主回路への入力電圧である脈流電圧に比例した第1の検出電圧を発生する第1検出部と、主回路の出力電圧に比例した第2の検出電圧を発生する第2検出部と、スイッチング素子Q1への通電電流に比例した第3の検出電圧を発生する第3検出部と、インダクタL1に流れる電流に応じた第4の検出電圧を発生する第4検出部と、第2の検出電圧と設定電圧との差分を誤差電圧として出力する誤差検出部EAと、第3の検出電圧が第1の検出電圧と誤差電圧との積に規定倍率を乗じた電圧値になるとスイッチング素子Q1をオフにし、インダクタL1の蓄積エネルギーが規定値以下まで放出されたことを第4の検出電圧に基づいて検出するとスイッチング素子Q1をオンにする判定制御部と、少なくとも電源が投入されてから所定の時間は誤差検出部EAの出力電圧が所定値CPrefより低いときはチョッパー回路の動作を停止させる手段(コンパレータCPおよびANDゲート)を有し、チョッパー回路の出力には、図3〜図6に示すように、放電灯負荷laを高周波で点灯するインバータ回路が接続されていることを特徴とするものである。
【0018】
請求項2の発明によれば、請求項1において、所定の時間とは、少なくともインバータ回路による放電灯負荷laの先行予熱時間を含んでいることを特徴とする。
【0019】
請求項3の発明によれば、請求項1又は2において、誤差検出部EAの出力電圧と比較される所定値CPrefはインバータ回路の動作モードにより可変制御され、前記誤差検出部EAの出力電圧と比較される所定値CPrefは先行予熱時とそれ以外の動作状態では異なっており、先行予熱時の方が高くなっていることを特徴とする(図6)。
請求項4の発明によれば、請求項1〜3のいずれかにおいて、インダクタL1の蓄積エネルギーが規定値以下となったことを検出しても再びチョッパー回路のスイッチング素子Q1へのオン信号が入らないようにすることでチョッパー回路を停止させることを特徴とする(図2)。
【0020】
請求項5の発明によれば、請求項1〜4のいずれかにおいて、チョッパー回路の制御回路は一体の集積回路で構成していることを特徴とする(図3,図4)。
請求項6の発明によれば、請求項1〜5のいずれかにおいて、チョッパー回路の制御回路2とインバータ回路の制御回路3は一体の集積回路4で構成していることを特徴とする(図5)。
【0021】
【発明の実施の形態】
(実施の形態1)
第1の実施の形態の回路図を図1に示す。Vinは交流電源であり、DBは交流電源を全波整流するダイオードブリッジ回路、FLはダイオードブリッジ回路DBの出力端に接続された高周波電流をバイパスするフィルタ回路である。フィルタ回路FLの出力端には、インダクタL1とスイッチング素子Q1と抵抗器R3の直列回路が接続されており、スイッチング素子Q1と抵抗器R3の直列回路の両端には、ダイオードD1を介して平滑コンデンサC0が接続されて、これらの回路素子により昇圧型チョッパー回路を構成している。昇圧型チョッパー回路のスイッチング素子Q1はMOSFETよりなり、力率改善制御(PFC)を行うためのPFC制御回路2により高周波でオン・オフ駆動されている。このPFC制御回路2はモトローラ社製のMC33262等の集積回路よりなり、外付けの電子部品として、抵抗器R1,R2,R3,R4,R5,R6、コンデンサC1を接続されている。
【0022】
チョッパー回路の入力電圧は抵抗R1,R2により分圧されてマルチプライヤMPの第1の入力端子I1に印加される。チョッパー回路の出力電圧は抵抗R5,R6により分圧されてエラーアンプEAの+入力端子に入力されている。エラーアンプEAの−入力端子には基準電圧EArefが入力されている。エラーアンプEAの出力にはコンデンサC1が接続されており、その電圧はマルチプライヤMPの第2の入力端子I2に印加されている。マルチプライヤMPは第1の入力端子I1の入力電圧と第2の入力端子I2の入力電圧を乗算し規定倍率を掛けて出力する乗算回路であり、その乗算出力はコンパレータCSの+入力端子に入力されている。コンパレータCSの−入力端子にはスイッチング素子Q1のソース抵抗R3の両端電圧が入力されている。コンパレータCSは−入力端子の電圧が+入力端子の電圧を越えると出力がLowレベルとなり、このときRSラッチのリセット端子Rに立下りトリガをかける。これがスイッチング素子Q1のOFF信号となる。
【0023】
RSラッチのセット端子SにはコンパレータZCの出力が入力されている。このコンパレータZCは抵抗R4を介してインダクタL1の2次巻線に接続されている。インダクタL1に流れているチョッパー電流の回生電流分がゼロになると、コンパレータZCの−入力端子の電圧は+入力端子の基準電圧ZCrefよりも低くなり、コンパレータZCの出力がHighレベルとなり、このときRSラッチのセット端子Sに立上りトリガをかける。これがスイッチング素子Q1のON信号となる。
【0024】
RSラッチのQ出力はスイッチング素子Q1のオン・オフ制御信号となり、ANDゲートを介して駆動回路DRに入力され、スイッチング素子Q1のゲート・ソース間駆動電圧として出力される。ANDゲートはコンパレータCPの出力により開閉制御されており、コンパレータCPの出力はエラーアンプEAの出力が基準電圧CPrefよりも小さくなるとLowレベルとなる。
【0025】
以下、チョッパー回路の動作を説明する。PFC制御回路2の駆動回路DRよりスイッチング素子Q1にオン信号が入力されると、交流電源Vinよりダイオードブリッジ回路DB、インダクタL1、スイッチング素子Q1、抵抗器R3の経路でチョッパー電流ILがインダクタンス値と電源電圧に応じた直線的な傾きを持って流れる。スイッチング素子Q1がオンした時のチョッパー電流は、ソース抵抗R3によって電圧としてPFC制御回路2にモニターされており、その電圧がPFC制御回路2のコンパレータCSの+入力端子の閾値(マルチプライヤMPの出力電圧)に達するとスイッチング素子Q1はオフする。スイッチング素子Q1がオフすると、インダクタL1に蓄積されたエネルギーが逆起電力として、インダクタL1、ダイオードD1、平滑コンデンサC0、グランドGND、ダイオードブリッジ回路、インダクタL1の経路で電流が流れ、平滑コンデンサC0に電荷を充電する。
【0026】
平滑コンデンサC0に電荷を充電している際、PFC制御回路2のコンパレータZCの+入力端子にはインダクタL1の二次巻線により電流の傾きに応じた電圧波形が発生する。その後、平滑コンデンサC0への充電電流が無くなると、コンパレータZCへの入力電圧も無くなるため、コンパレータZCの出力は反転し、その反転信号を受けて駆動回路DRからスイッチング素子Q1へオン信号が入力され、再びスイッチング素子Q1はオンする。チョッパー回路のスイッチング素子Q1は上記動作にてオン・オフを繰り返す。
【0027】
ここでスイッチング素子Q1のオン時間は、コンパレータCSの−入力端子とコンパレータCSの+入力端子との比較にて決定されるが、コンパレータCSの+入力端子の電位は、チョッパー回路の出力電圧を抵抗R5とR6で分圧した入力検出電圧と基準電圧EArefとの差分を増幅するエラーアンプEAの出力と、電源電圧を全波整流した脈流電圧を抵抗R1とR2で分圧した入力検出電圧とを乗算して脈流出力電圧に同期した信号を出力するマルチプライヤMPの出力電圧で決定される。
【0028】
例えばある所定の電源電圧の瞬時値に対して谷部に向かうとコンパレータCSの+入力端子の値は低い値となり、山部に向かうほど高くなる。また電源電圧の実効値が変動し、高くなる場合は、マルチプライヤMPの端子I1の入力は上昇するものの、チョッパー出力電圧が一定となるように(エラーアンプEAへの両入力電圧が同じ値となるように)、エラーアンプEAの出力が低下し、トータルとしてはコンパレータCSの+入力端子の値は変動前に比べ全体的に低下する。その結果、チョッパー電流のピーク値は低下し、電源電圧上昇分に応じて入力電流を抑制することで、チョッパー電圧はほぼ一定化され、入力消費電力もほぼ一定に制御することが出来る。
【0029】
以上の動作により、チョッパー電流は常に電源電圧の大きさに応じたピーク値を持った三角波状電流となり、休止区間もほとんど無い波形が得られる。この電流をフィルタ回路FLでフィルタリングすることにより電源電圧に相似の入力電流波形が得られ、力率の改善および入力電流歪みの改善が可能となる。また、出力電圧も一定値となるように制御されるため電源電圧変動に対してもほぼ一定の出力を得ることが可能となる。
【0030】
この実施の形態では、図7の従来例の回路において、スイッチング素子Q1のオン・オフ制御信号を作成するRSラッチのQ出力と、このオン・オフ制御信号をスイッチング素子Q1のゲート・ソース間の駆動電圧として出力する駆動回路DRの間にANDゲートを挿入し、このANDゲートをコンパレータCPの出力により開閉制御するようにしたものであり、コンパレータCPの+入力端子にはエラーアンプEAの出力が印加されており、−入力端子には所定の基準電圧CPrefが印加されている。エラーアンプEAの出力電位が所定の基準電圧CPrefを下回るとコンパレータCPの出力はLowレベルとなり、この信号がANDゲートに入力されることにより、スイッチング素子Q1へのオン・オフ制御信号は駆動回路DRに入力されず、チョッパー回路は動作を停止する。また、エラーアンプEAの出力電位が所定の基準電圧CPrefを上回ると、コンパレータCPの出力はHighレベルとなり、この信号が上記ANDゲートに入力されるため、チョッパー回路の動作には影響しない。
【0031】
エラーアンプEAの出力はチョッパー回路に流れる電流ピーク値を抑える方向になればなるほどスイッチング素子Q1のオン幅を抑制するように低下するが、それにも限界があり、エラーアンプEAの出力が低下してもスイッチング素子Q1のオン幅をそれ以上制御できなくなる。この時のエラーアンプEAの電圧と同等かそれ以下にコンパレータCPの基準電圧CPrefを設定することにより、チョッパー制御の限界を超えたことを検知し、チョッパー回路の動作を停止させるものである。
【0032】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、PFC制御回路2は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【0033】
(実施の形態2)
第2の実施の形態の回路図を図2に示す。この実施の形態は、上述の実施の形態1において、エラーアンプEAの出力を所定の基準電圧CPrefと比較するコンパレータCPの出力により開閉制御されるANDゲートを、チョッパー電流の回生電流分がゼロになったことを検知するコンパレータZCの出力とスイッチング素子Q1のオン・オフ制御信号を作成するRSラッチのセット入力Sの間に挿入したものである。
【0034】
コンパレータZCの出力はチョッパー電流の回生電流分がゼロになった時にHighとなり、後段に接続されたフリップフロップのセット入力Sに入力され、再びスイッチング素子Q1をオンする制御信号を出力するが、間に挿入されたANDゲートにより、チョッパー電流がゼロとなってもコンパレータCPの出力がLowレベルであれば、つまり、チョッパー制御の限界を越えた動作状態であれば、ANDゲートの出力はLowレベルのままであり、コンパレータCPの出力がHighになるまでスイッチング素子Q1のオン制御信号が出力されないため、チョッパー回路は停止状態を維持する。チョッパー回路が制御能力の限界となるとチョッパー回路の動作を停止させ、エラーアンプEAの出力電位が復帰すると再びチョッパー回路が動作を開始する。
【0035】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、PFC制御回路は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【0036】
(実施の形態3)
第3の実施の形態の回路図を図3に示す。本実施の形態は、実施の形態1のチョッパー回路の負荷にインバータ回路を組み合わせた例である。Vinは交流電源であり、DBは交流電源を全波整流するダイオードブリッジ回路、FLはダイオードブリッジ回路DBの出力端に接続された高周波電流をバイパスするフィルタ回路である。フィルタ回路FLの出力端には、インダクタL1とスイッチング素子Q1と抵抗器R3の直列回路が接続されており、スイッチング素子Q1と抵抗器R3の直列回路の両端には、ダイオードD1を介して平滑コンデンサC0が接続されて、これらの回路素子により昇圧型チョッパー回路を構成している。昇圧型チョッパー回路のスイッチング素子Q1はMOSFETよりなり、力率改善制御(PFC)を行うためのPFC制御回路2により高周波でオン・オフ駆動されている。このPFC制御回路2はモトローラ社製のMC33262等の集積回路よりなり、外付けの電子部品として、抵抗器R1,R2,R3,R4,R5,R6、コンデンサC1を接続されている。抵抗器R1,R2はチョッパー入力電圧を分圧して検出しており、抵抗器R5,R6はチョッパー出力電圧を分圧して検出している。また、抵抗器R3はスイッチング素子Q1に流れる電流を検出しており、抵抗器R4はインダクタL1の2次巻線に流れる電流を検出している。
【0037】
チョッパー回路出力に接続される負荷は、ハーフブリッジ型のインバータ回路であり、MOSFETよりなるスイッチング素子Q2,Q3、直流カット用コンデンサC2、共振用(限流用)インダクタL2、共振用コンデンサC3、フィラメント予熱巻線a−b,c−d、予熱電流制御用コンデンサC4,C5、インバータ制御回路部3よりなる。
【0038】
チョッパー回路の動作については実施の形態1で説明したものと同様である。次に、インバータ回路の動作を説明する。制御回路部3によりスイッチング素子Q2,Q3が交互にオン・オフすることで、スイッチング素子Q3の両端にはチョッパー出力電圧をピーク値とした矩形波パルス電圧が印加される。この電圧は直流カット用コンデンサC2により、インダクタL2とコンデンサC3間では矩形波状の交流電圧となり、この電圧により、インダクタL2とコンデンサC3、放電灯laの共振動作により放電灯laは正弦波状の高周波で点灯するものである。
【0039】
電源投入されると、インバータ回路はインダクタL2とコンデンサC3で決まる無負荷共振周波数より高い周波数でかつ放電灯laがコールドスタートしないような周波数でスイッチング素子Q2,Q3はオン・オフ動作し、放電灯laのフィラメントに電流を供給し、フィラメントを加熱する(先行予熱モード)。その後、放電灯laが点灯するための共振電圧が発生する周波数に移行し(始動モード)、放電灯laを点灯させ、その後所定の出力が得られる周波数に移行する(点灯モード)。
【0040】
インバータ制御回路部3からはPFC制御回路2へ上述した始動モード・点灯モードではコンパレータCPの機能を禁止する信号を入力する。つまり、通常点灯時などに比べて消費電力が極端に低い先行予熱モードでは、コンパレータCPの機能を動作可能状態とするが、放電灯laが点灯し比較的消費電力が大きくなる動作状態(始動モード・点灯モード)ではコンパレータCPの機能を禁止している。具体的には始動時・点灯時ではコンパレータCPの出力を強制的にHighレベルに維持する。
【0041】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、PFC制御回路は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【0042】
また、本実施の形態では、コンパレータCPの機能を先行予熱モードに限定しているが、これは通常点灯状態でも放電灯laの出力を可変できる調光機能を有したインバータ回路において、調光時の軽負荷動作状態でエラーアンプEAの電位がコンパレータCPの基準電圧CPref付近で動作する際に、チョッパー出力電圧の僅かではあるがリップル成分の下側付近において、ノイズ等が原因となり、断続的にコンパレータCPが働き、チョッパー動作が断続的になり、入力電流波形が正弦波状態から乱れる場合があるが、コンパレータCPの機能を先行予熱モードに限定することで本来のチョッパー動作を確保しつつ、先行予熱時のチョッパー制御限界での異常昇圧を抑制することが可能になる。
【0043】
(実施の形態4)
第4の実施の形態の回路図を図4に示す。本実施の形態は、実施の形態2のチョッパー回路の負荷に実施の形態3と同様のインバータ回路を組み合わせた例である。動作は実施の形態3とほぼ同様であるが、コンパレータCPの出力の接続先であるANDゲートの挿入箇所のみが異なる。詳細な動作説明は実施の形態2,3と同様であるので省略する。
【0044】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、PFC制御回路は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【0045】
また、本実施の形態では、コンパレータCPの機能を先行予熱モードに限定しているが、これは通常点灯状態でも放電灯laの出力を可変できる調光機能を有したインバータ回路において、調光時の軽負荷動作状態でエラーアンプEAの電位がコンパレータCPの基準電圧CPref付近で動作する際に、チョッパー出力電圧の僅かではあるがリップル成分の下側付近において、ノイズ等が原因となり、断続的にコンパレータCPが働き、チョッパー動作が断続的になり、入力電流波形が正弦波状態から乱れる場合があるが、コンパレータCPの機能を先行予熱モードに限定することで本来のチョッパー動作を確保しつつ、先行予熱時のチョッパー制御限界での異常昇圧を抑制することが可能になる。
【0046】
(実施の形態5)
第5の実施の形態の回路図を図5に示す。本実施の形態は、実施の形態3におけるPFC制御回路2とインバータ制御回路部3を一つの集積回路4で構成した例である。動作については、実施の形態3と同様のため省略する。
【0047】
本実施の形態によれば、実施の形態3の効果に加えて、インバータの動作状態(先行予熱モード、始動・点灯モード)をコンパレータCPの出力側に伝達する信号配線を最短で構成することができるため、外来ノイズに対する動作安定性を確保することが出来る。
【0048】
(実施の形態6)
第6の実施の形態の回路図を図6に示す。本実施の形態は、実施の形態3におけるコンパレータCPの基準電圧CPrefを可変制御するようにしたものである。インバータ回路の先行予熱モードでは、コンパレータCPの基準電圧はCPref1とし、始動・点灯モードではコンパレータCPの基準電圧はCPref2としている。CPref1とCPref2の関係はCPref1>CPref2となっている。つまり、実施の形態3に比べるとコンパレータCPそのものは常にアクティブであるが、その電圧比較判定のための基準電圧を可変としている。先行予熱モードでは通常点灯時に比べて明らかに負荷が軽くなるため、コンパレータCPを働きやすくしており、出力電圧の異常昇圧を抑制することを主眼とした動作状態としている。始動・点灯モードではチョッパーの制御限界を超える動作はほとんど現れないため、コンパレータCPの動作閾値を下げており、予熱モードよりコンパレータCPが働きにくくしている。これにより負荷調光時などの軽負荷状態で、コンパレータCPが不用意に動作することを防止している。よって、軽負荷時の通常動作状態での入力電流歪み改善機能も保持できる。
【0049】
本実施の形態によれば、実施の形態3の効果に加えて、通常点灯状態での異常モード(例えば放電灯負荷のスローリーク)による軽負荷状態時におけるチョッパー回路の異常昇圧を抑制する効果がある。
【0050】
【発明の効果】
請求項1〜6の発明によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができ、これにより部品ストレスを軽減することが可能になる。
請求項2又は3の発明のように、チョッパー回路の動作を停止させる機能を先行予熱時に限定すれば、先行予熱時のチョッパー制御限界での異常昇圧を抑制することが可能になると共に、調光時の軽負荷動作状態でノイズ等が原因となり、断続的にチョッパー動作が停止して入力電流波形が正弦波状態から乱れることを防止できる。
請求項5の発明のように、チョッパー回路の制御回路を一体の集積回路で構成すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
請求項6の発明のように、チョッパー回路の制御回路とインバータ回路の制御回路を一体の集積回路で構成すれば、インバータ回路の動作状態をチョッパー回路の制御回路に伝達する信号配線を最短で構成することができるため、外来ノイズに対する動作安定性を確保することが出来る。
請求項3の発明によれば、誤差検出部の出力電圧を所定値と比較する基準電圧を可変制御することで、例えば放電灯負荷のスローリークのように通常点灯状態での異常モードによる軽負荷状態時におけるチョッパー回路の異常昇圧を抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の回路図である。
【図2】本発明の第2の実施の形態の回路図である。
【図3】本発明の第3の実施の形態の回路図である。
【図4】本発明の第4の実施の形態の回路図である。
【図5】本発明の第5の実施の形態の回路図である。
【図6】本発明の第6の実施の形態の回路図である。
【図7】従来例の回路図である。
【図8】従来例の高周波的な動作波形図である。
【図9】従来例の低周波的な動作波形図である。
【図10】従来例の負荷としてのインバータ回路の回路図である。
【図11】従来例の課題を説明するための動作説明図である。
【符号の説明】
1 負荷
2 PFC制御回路
3 インバータ制御回路部
Q1 スイッチング素子
L1 インダクタ
D1 ダイオード
C1 平滑コンデンサ
DB ダイオードブリッジ回路
CP コンパレータ
EA エラーアンプ
Claims (6)
- 交流電源を全波整流する整流器と、整流器出力である脈流電圧を入力としスイッチング素子およびインダクタを含みスイッチング素子のオン期間にインダクタに蓄積したエネルギーをスイッチング素子のオフ期間に出力側に放出させることにより直流電圧変換を行うチョッパー回路よりなる主回路と、スイッチング素子をオン・オフ制御する制御回路とを備え、制御回路は、主回路への入力電圧である脈流電圧に比例した第1の検出電圧を発生する第1検出部と、主回路の出力電圧に比例した第2の検出電圧を発生する第2検出部と、スイッチング素子への通電電流に比例した第3の検出電圧を発生する第3検出部と、インダクタに流れる電流に応じた第4の検出電圧を発生する第4検出部と、第2の検出電圧と設定電圧との差分を誤差電圧として出力する誤差検出部と、第3の検出電圧が第1の検出電圧と誤差電圧との積に規定倍率を乗じた電圧値になるとスイッチング素子をオフにし、インダクタの蓄積エネルギーが規定値以下まで放出されたことを第4の検出電圧に基づいて検出するとスイッチング素子をオンにする判定制御部と、少なくとも電源が投入されてから所定の時間は誤差検出部の出力電圧が所定値より低いときはチョッパー回路の動作を停止させる手段を有し、チョッパー回路の出力には、放電灯負荷を高周波で点灯するインバータ回路が接続されていることを特徴とする電源装置。
- 請求項1において、所定の時間とは、少なくともインバータ回路による放電灯負荷の先行予熱時間を含んでいることを特徴とする電源装置。
- 請求項1又は2において、誤差検出部の出力電圧と比較される所定値はインバータ回路の動作モードにより可変制御され、前記誤差検出部の出力電圧と比較される所定値は先行予熱時とそれ以外の動作状態では異なっており、先行予熱時の方が高くなっていることを特徴とする電源装置。
- 請求項1〜3のいずれかにおいて、インダクタの蓄積エネルギーが規定値以下となったことを検出しても再びチョッパー回路のスイッチング素子へのオン信号が入らないようにすることでチョッパー回路を停止させることを特徴とする電源装置。
- 請求項1〜4のいずれかにおいて、チョッパー回路の制御回路は一体の集積回路で構成していることを特徴とする電源装置。
- 請求項1〜5のいずれかにおいて、チョッパー回路の制御回路とインバータ回路の制御回路は一体の集積回路で構成していることを特徴とする電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002372169A JP4241027B2 (ja) | 2002-12-24 | 2002-12-24 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002372169A JP4241027B2 (ja) | 2002-12-24 | 2002-12-24 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004208357A JP2004208357A (ja) | 2004-07-22 |
JP4241027B2 true JP4241027B2 (ja) | 2009-03-18 |
Family
ID=32810844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002372169A Expired - Fee Related JP4241027B2 (ja) | 2002-12-24 | 2002-12-24 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4241027B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102413604A (zh) * | 2010-09-06 | 2012-04-11 | 松下电工株式会社 | Led点灯装置及使用该led点灯装置的照明器具 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7205752B2 (en) * | 2004-09-07 | 2007-04-17 | Flextronics Ap, Llc | Master-slave critical conduction mode power converter |
JP4665480B2 (ja) * | 2004-10-26 | 2011-04-06 | パナソニック電工株式会社 | 放電灯点灯装置、照明器具、および照明システム |
JP4172473B2 (ja) | 2005-06-29 | 2008-10-29 | オムロン株式会社 | 昇圧回路及び電動パワーステアリング装置 |
JP4735239B2 (ja) * | 2005-12-22 | 2011-07-27 | パナソニック電工株式会社 | 放電灯点灯装置及び画像表示装置 |
JP4665850B2 (ja) * | 2006-06-26 | 2011-04-06 | トヨタ自動車株式会社 | 電源装置 |
US7978489B1 (en) | 2007-08-03 | 2011-07-12 | Flextronics Ap, Llc | Integrated power converters |
WO2009059459A1 (en) * | 2007-11-07 | 2009-05-14 | Texas Instruments Incorporated | A power regulator system with current limit independent of duty cycle and its regulation method |
US8279646B1 (en) | 2007-12-14 | 2012-10-02 | Flextronics Ap, Llc | Coordinated power sequencing to limit inrush currents and ensure optimum filtering |
US8693213B2 (en) | 2008-05-21 | 2014-04-08 | Flextronics Ap, Llc | Resonant power factor correction converter |
US8102678B2 (en) | 2008-05-21 | 2012-01-24 | Flextronics Ap, Llc | High power factor isolated buck-type power factor correction converter |
US8531174B2 (en) | 2008-06-12 | 2013-09-10 | Flextronics Ap, Llc | AC-DC input adapter |
JP5302755B2 (ja) * | 2009-04-24 | 2013-10-02 | パナソニック株式会社 | 電源装置 |
CN101944851B (zh) | 2009-05-07 | 2014-10-29 | 弗莱克斯电子有限责任公司 | 功率变换器的能量恢复缓冲电路 |
US8040117B2 (en) | 2009-05-15 | 2011-10-18 | Flextronics Ap, Llc | Closed loop negative feedback system with low frequency modulated gain |
US8891803B2 (en) | 2009-06-23 | 2014-11-18 | Flextronics Ap, Llc | Notebook power supply with integrated subwoofer |
JP5424031B2 (ja) * | 2009-08-31 | 2014-02-26 | サンケン電気株式会社 | 力率改善回路 |
US8289741B2 (en) | 2010-01-14 | 2012-10-16 | Flextronics Ap, Llc | Line switcher for power converters |
US8964413B2 (en) | 2010-04-22 | 2015-02-24 | Flextronics Ap, Llc | Two stage resonant converter enabling soft-switching in an isolated stage |
US8488340B2 (en) | 2010-08-27 | 2013-07-16 | Flextronics Ap, Llc | Power converter with boost-buck-buck configuration utilizing an intermediate power regulating circuit |
US8520410B2 (en) | 2010-11-09 | 2013-08-27 | Flextronics Ap, Llc | Virtual parametric high side MOSFET driver |
US8441810B2 (en) | 2010-11-09 | 2013-05-14 | Flextronics Ap, Llc | Cascade power system architecture |
JP2012155893A (ja) * | 2011-01-24 | 2012-08-16 | Nec Lighting Ltd | 電源回路および照明装置 |
WO2012127842A1 (ja) * | 2011-03-22 | 2012-09-27 | パナソニック株式会社 | 電力変換装置 |
US8842450B2 (en) | 2011-04-12 | 2014-09-23 | Flextronics, Ap, Llc | Power converter using multiple phase-shifting quasi-resonant converters |
US9276460B2 (en) | 2012-05-25 | 2016-03-01 | Flextronics Ap, Llc | Power converter with noise immunity |
US9203292B2 (en) | 2012-06-11 | 2015-12-01 | Power Systems Technologies Ltd. | Electromagnetic interference emission suppressor |
US9203293B2 (en) | 2012-06-11 | 2015-12-01 | Power Systems Technologies Ltd. | Method of suppressing electromagnetic interference emission |
US9019726B2 (en) | 2012-07-13 | 2015-04-28 | Flextronics Ap, Llc | Power converters with quasi-zero power consumption |
US9019724B2 (en) | 2012-07-27 | 2015-04-28 | Flextronics Ap, Llc | High power converter architecture |
US8743565B2 (en) | 2012-07-27 | 2014-06-03 | Flextronics Ap, Llc | High power converter architecture |
US9287792B2 (en) | 2012-08-13 | 2016-03-15 | Flextronics Ap, Llc | Control method to reduce switching loss on MOSFET |
US9312775B2 (en) | 2012-08-15 | 2016-04-12 | Flextronics Ap, Llc | Reconstruction pulse shape integrity in feedback control environment |
US9318965B2 (en) | 2012-10-10 | 2016-04-19 | Flextronics Ap, Llc | Method to control a minimum pulsewidth in a switch mode power supply |
US9660540B2 (en) | 2012-11-05 | 2017-05-23 | Flextronics Ap, Llc | Digital error signal comparator |
US9323267B2 (en) | 2013-03-14 | 2016-04-26 | Flextronics Ap, Llc | Method and implementation for eliminating random pulse during power up of digital signal controller |
US9494658B2 (en) | 2013-03-14 | 2016-11-15 | Flextronics Ap, Llc | Approach for generation of power failure warning signal to maximize useable hold-up time with AC/DC rectifiers |
US9093911B2 (en) | 2013-03-15 | 2015-07-28 | Flextronics Ap, Llc | Switching mode power converter using coded signal control |
US9369000B2 (en) | 2013-03-15 | 2016-06-14 | Flextronics Ap, Llc | Sweep frequency for multiple magnetic resonant power transmission using alternating frequencies |
US9184668B2 (en) | 2013-03-15 | 2015-11-10 | Flextronics Ap, Llc | Power management integrated circuit partitioning with dedicated primary side control winding |
US8654553B1 (en) | 2013-03-15 | 2014-02-18 | Flextronics Ap, Llc | Adaptive digital control of power factor correction front end |
US9621053B1 (en) | 2014-08-05 | 2017-04-11 | Flextronics Ap, Llc | Peak power control technique for primary side controller operation in continuous conduction mode |
-
2002
- 2002-12-24 JP JP2002372169A patent/JP4241027B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102413604A (zh) * | 2010-09-06 | 2012-04-11 | 松下电工株式会社 | Led点灯装置及使用该led点灯装置的照明器具 |
CN102413604B (zh) * | 2010-09-06 | 2014-03-19 | 松下电器产业株式会社 | Led点灯装置及使用该led点灯装置的照明器具 |
Also Published As
Publication number | Publication date |
---|---|
JP2004208357A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4241027B2 (ja) | 電源装置 | |
US8324822B2 (en) | System and method for dimmable constant power light driver | |
KR20110016496A (ko) | 다중-램프들 순간 시동 전자 안정기 | |
JPH06197545A (ja) | スイッチモード電源 | |
RU2390107C2 (ru) | Отключающая схема | |
US20230156881A1 (en) | Average current control circuit and method | |
KR20090132253A (ko) | 단일단의 발광다이오드 드라이버 | |
JP3627573B2 (ja) | 電源装置 | |
JP2007066700A (ja) | 放電灯点灯装置 | |
JP4240926B2 (ja) | 電源装置 | |
JP3493940B2 (ja) | 電源装置 | |
JP4339568B2 (ja) | 照明装置 | |
JP4058968B2 (ja) | 電源装置 | |
JP4211022B2 (ja) | 放電灯点灯装置 | |
JP3395795B2 (ja) | 放電灯点灯装置 | |
JP4386357B2 (ja) | 放電灯点灯回路及び放電灯点灯方法 | |
JPH05244768A (ja) | 電源装置、点灯装置および照明器具 | |
JP2001339956A (ja) | 電源装置 | |
JP4280116B2 (ja) | 電流検出回路 | |
JP3676873B2 (ja) | スイッチング電源装置 | |
JP2018064380A (ja) | ハーフブリッジ回路を用いた電源装置 | |
JPH0878171A (ja) | 放電灯点灯装置 | |
JP3494035B2 (ja) | 電源装置 | |
JPH0750633B2 (ja) | 放電灯点灯装置 | |
JP2002117996A (ja) | 放電灯点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |