JP2004208357A - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP2004208357A JP2004208357A JP2002372169A JP2002372169A JP2004208357A JP 2004208357 A JP2004208357 A JP 2004208357A JP 2002372169 A JP2002372169 A JP 2002372169A JP 2002372169 A JP2002372169 A JP 2002372169A JP 2004208357 A JP2004208357 A JP 2004208357A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- chopper
- power supply
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
Abstract
【課題】通常動作時に比べて極端に消費電力が小さくなる動作モードにおいて、チョッパー出力電圧の異常昇圧を抑制する。
【解決手段】昇圧型チョッパー回路のスイッチング素子Ｑ１の電流を抵抗Ｒ３で検出し、チョッパー出力電圧を抵抗Ｒ５，Ｒ６で分圧して基準電圧ＥＡｒｅｆとの差分をエラーアンプＥＡにより検出した電圧と、チョッパー入力電圧を抵抗Ｒ１，Ｒ２で分圧した電圧との積に比例する電圧に達するとスイッチング素子Ｑ１をＯＦＦとし、インダクタＬ１の電流が略ゼロになるとスイッチング素子Ｑ１をＯＮとする制御回路２において、電源が投入されてから所定の時間はエラーアンプＥＡの出力電圧が所定値ＣＰｒｅｆより低いときはチョッパー回路の動作を停止させる。
【選択図】 図１
【解決手段】昇圧型チョッパー回路のスイッチング素子Ｑ１の電流を抵抗Ｒ３で検出し、チョッパー出力電圧を抵抗Ｒ５，Ｒ６で分圧して基準電圧ＥＡｒｅｆとの差分をエラーアンプＥＡにより検出した電圧と、チョッパー入力電圧を抵抗Ｒ１，Ｒ２で分圧した電圧との積に比例する電圧に達するとスイッチング素子Ｑ１をＯＦＦとし、インダクタＬ１の電流が略ゼロになるとスイッチング素子Ｑ１をＯＮとする制御回路２において、電源が投入されてから所定の時間はエラーアンプＥＡの出力電圧が所定値ＣＰｒｅｆより低いときはチョッパー回路の動作を停止させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はチョッパー回路を用いた電源装置に関するものであり、例えば放電灯負荷を高周波で点灯せしめるインバータ回路の電源装置として利用されるものである。
【０００２】
【従来の技術】
【特許文献１】
特許第３０９３８９３号公報
【０００３】
交流電源を直流電源に変換し、その直流電源を高周波に変換して放電灯に印加する放電灯点灯装置において、直流変換回路の回路方式として、例えば特許文献１のように、広範囲の電源電圧の変動に対して安定した直流電源を確保しつつ入力電流の力率改善ができる特徴を有した昇圧型チョッパー回路方式が多く利用されている。
【０００４】
（従来例１）
第１の従来例を図７に示す。Ｖｉｎは交流電源であり、ＤＢは交流電源を全波整流するダイオードブリッジ回路、ＦＬはダイオードブリッジ回路ＤＢの出力端に接続された高周波電流をバイパスするフィルタ回路である。フィルタ回路ＦＬの出力端には、インダクタＬ１とスイッチング素子Ｑ１と抵抗器Ｒ３の直列回路が接続されており、スイッチング素子Ｑ１と抵抗器Ｒ３の直列回路の両端には、ダイオードＤ１を介して平滑コンデンサＣ０が接続されて、これらの回路素子により昇圧型チョッパー回路を構成している。昇圧型チョッパー回路のスイッチング素子Ｑ１はＭＯＳＦＥＴよりなり、力率改善制御（ＰＦＣ）を行うためのＰＦＣ制御回路２により高周波でオン・オフ駆動されている。このＰＦＣ制御回路２はモトローラ社製のＭＣ３３２６２等の集積回路よりなり、外付けの電子部品として、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６、コンデンサＣ１を接続されている。抵抗器Ｒ１，Ｒ２はチョッパー入力電圧を分圧して検出しており、抵抗器Ｒ５，Ｒ６はチョッパー出力電圧を分圧して検出している。また、抵抗器Ｒ３はスイッチング素子Ｑ１に流れる電流を検出しており、抵抗器Ｒ４はインダクタＬ１の２次巻線に流れる電流を検出している。
【０００５】
次に、負荷１の構成を図１０に示し説明する。チョッパー回路出力に接続される負荷は、ハーフブリッジ型のインバータ回路であり、ＭＯＳＦＥＴよりなるスイッチング素子Ｑ２，Ｑ３、直流カット用コンデンサＣ２、共振用（限流用）インダクタＬ２、共振用コンデンサＣ３、フィラメント予熱巻線ａ−ｂ，ｃ−ｄ、予熱電流制御用コンデンサＣ４，Ｃ５、ゲート抵抗Ｒ７，Ｒ８、インバータ制御回路部３よりなる。
【０００６】
以下、チョッパー回路の動作を説明する。ＰＦＣ制御回路２の駆動回路ＤＲよりスイッチング素子Ｑ１にオン信号が入力されると、交流電源Ｖｉｎよりダイオードブリッジ回路ＤＢ、インダクタＬ１、スイッチング素子Ｑ１、抵抗器Ｒ３の経路でチョッパー電流ＩＬがインダクタンス値と電源電圧に応じた直線的な傾きを持って流れる（図８のＴｏｎの期間）。スイッチング素子Ｑ１がオンした時のチョッパー電流ＩＬは、ソース抵抗Ｒ３によって電圧としてＰＦＣ制御回路２にモニターされており、その電圧がＰＦＣ制御回路２内部のコンパレータＣＳの＋入力端子の閾値に達するとスイッチング素子Ｑ１はオフする。スイッチング素子Ｑ１がオフすると、インダクタＬ１に蓄積されたエネルギーが逆起電力として、インダクタＬ１、ダイオードＤ１、平滑コンデンサＣ０、グランドＧＮＤ、ダイオードブリッジ回路ＤＢ、インダクタＬ１の経路で電流が流れ、平滑コンデンサＣ０に電荷を充電する（図８のＴｏｆｆ期間）。
【０００７】
平滑コンデンサＣ０に電荷を充電している際、ＰＦＣ制御回路２のコンパレータＺＣの−入力端子にはインダクタＬ１の二次巻線により図８の電流の傾きに応じた電圧波形が発生する。その後、平滑コンデンサＣ０への充電電流が無くなると、コンパレータＺＣへの入力電圧も無くなるため、コンパレータＺＣの出力は反転し、その反転信号を受けて駆動回路ＤＲからスイッチング素子Ｑ１へオン信号が入力され、再びスイッチング素子Ｑ１はオンする。チョッパー回路のスイッチング素子Ｑ１は上記動作にてオン・オフを繰り返す。
【０００８】
ここでスイッチング素子Ｑ１のオン時間は、コンパレータＣＳの−入力端子とコンパレータＣＳの＋入力端子との比較にて決定されるが、コンパレータＣＳの＋入力端子の電位はチョッパー回路の出力電圧を抵抗Ｒ５とＲ６で分圧した入力検出電圧と基準電圧ＥＡｒｅｆとの差分を増幅するエラーアンプＥＡと、電源電圧を全波整流した脈流電圧を抵抗Ｒ１とＲ２で分圧した入力検出電圧をエラーアンプＥＡの出力と乗算して脈流出力電圧に同期した信号を出力するマルチプライヤＭＰの出力電圧で決定される。
【０００９】
例えばある所定の電源電圧の瞬時値に対して谷部に向かうとコンパレータＣＳの＋入力端子の値は低い値となり、山部に向かうほど高くなる。また電源電圧の実効値が変動し、高くなる場合は、マルチプライヤＭＰの端子Ｉ１の入力は上昇するもの、チョッパー出力電圧が一定となるように（エラーアンプＥＡへの両入力電圧が同じ値となるように）、エラーアンプＥＡの出力が低下し、トータルとしてはコンパレータＣＳの＋入力端子の値は変動前に比べ全体的に低下する。その結果、チョッパー電流のピーク値は低下し、電源電圧上昇分に応じて入力電流を抑制することで、チョッパー電圧はほぼ一定化され、入力消費電力もほぼ一定に制御することが出来る。
【００１０】
以上の動作により、図９に示すように、チョッパー電流ＩＬは常に電源電圧の大きさに応じたピーク値を持った三角波状電流となり、休止区間もほとんど無い波形が得られる。この電流をフィルタ回路ＦＬでフィルタリングすることにより電源電圧波形に相似の入力電流Ｉｉｎが得られ、力率の改善および入力電流歪みの改善が可能となる。また、出力電圧も一定値となるように制御されるため電源電圧変動に対してもほぼ一定の出力を得ることが可能となる。
【００１１】
次に、図１０に示すインバータ回路の動作を説明する。制御回路部３によりスイッチング素子Ｑ２，Ｑ３が交互にオン・オフすることで、スイッチング素子Ｑ３の両端にはチョッパー出力電圧をピーク値とした矩形波パルス電圧が印加される。この電圧は直流カット用コンデンサＣ２により、インダクタＬ２とコンデンサＣ３間では矩形波状の交流電圧となり、この電圧により、インダクタＬ２とコンデンサＣ３、放電灯ｌａの共振動作により放電灯ｌａは正弦波状の高周波で点灯するものである。
【００１２】
電源投入されると、インバータ回路はインダクタＬ２とコンデンサＣ３で決まる無負荷共振周波数より高い周波数でかつ放電灯ｌａがコールドスタートしないような周波数でスイッチング素子Ｑ２，Ｑ３はオン・オフ動作し、放電灯ｌａのフィラメントに電流を供給し、フィラメントを加熱する（先行予熱モード）。その後、放電灯ｌａが点灯するための共振電圧が発生する周波数に移行し、放電灯ｌａを点灯させ、その後所定の出力が得られる周波数に移行する。
【００１３】
本従来例のような回路方式において、広範囲の電源電圧に対して適合しようとする場合、例えばＡＣ１００Ｖ、ＡＣ２００Ｖ、ＡＣ２４２Ｖに対応する場合は、下記のような問題が発生する。
【００１４】
負荷（インバータ回路）において、先行予熱モードなどの通常点灯時に比べ極端に消費電力が小さい動作状態で、且つ電源電圧が最も高い条件においては、スイッチング素子Ｑ１のオン幅を最も狭くし、チョッパー出力電圧を所定範囲内に保持するように制御するものの、オン幅を規定する下限値以下には制御できないため、結果的にはチョッパー電圧が図１１に示すように所定値以上に昇圧し、部品に大きなストレスを与える問題があった。
【００１５】
（従来例２）
なお、当社の特願２００２−１８８２７には、従来例１のようにチョッパー出力電圧が所定値以上に昇圧した場合にエラーアンプＥＡへの入力電圧が高くなり、基準値に対して１１０〜１３５％となった場合にチョッパー回路を停止させ、異常昇圧を抑制するものが開示されているが、この従来例２においては、異常昇圧が１１０％以下であれば許容することになり、上記異常昇圧を考慮した部品を選定する必要があるので、素子のコスト上昇にもつながる。
【００１６】
【発明が解決しようとする課題】
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、放電灯負荷を高周波で点灯するインバータ回路を適合負荷とする昇圧型チョッパー回路を用いた電源装置において、負荷が先行予熱時などの通常動作時に比べ極端に消費電力が小さくなる動作モード、つまりチョッパー電圧制御能力の限界付近での動作モードにおいて、チョッパー電圧の異常昇圧を抑制し、安定した出力電圧を確保できる制御手段を提供するところにある。
【００１７】
【課題を解決するための手段】
請求項１の電源装置によれば、上記の課題を解決するために、図１に示すように、交流電源Ｖｉｎと、交流電源Ｖｉｎを全波整流する整流器ＤＢと、整流器出力である脈流電圧を入力としスイッチング素子Ｑ１およびインダクタＬ１を含みスイッチング素子Ｑ１のオン期間にインダクタＬ１に蓄積したエネルギーをスイッチング素子Ｑ１のオフ期間に出力側に放出させることにより直流電圧変換を行うチョッパー回路よりなる主回路と、スイッチング素子Ｑ１をオン・オフ制御する制御回路２とを備え、制御回路２は、主回路への入力電圧である脈流電圧に比例した第１の検出電圧を発生する第１検出部と、主回路の出力電圧に比例した第２の検出電圧を発生する第２検出部と、スイッチング素子Ｑ１への通電電流に比例した第３の検出電圧を発生する第３検出部と、インダクタＬ１に流れる電流に応じた第４の検出電圧を発生する第４検出部と、第２の検出電圧と設定電圧との差分を誤差電圧として出力する誤差検出部ＥＡと、第３の検出電圧が第１の検出電圧と誤差電圧との積に規定倍率を乗じた電圧値になるとスイッチング素子Ｑ１をオフにし、インダクタＬ１の蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出するとスイッチング素子Ｑ１をオンにする判定制御部と、少なくとも電源が投入されてから所定の時間は誤差検出部ＥＡの出力電圧が所定値ＣＰｒｅｆより低いときはチョッパー回路の動作を停止させる手段（コンパレータＣＰおよびＡＮＤゲート）を有することを特徴とするものである。
【００１８】
請求項２の発明によれば、請求項１において、インダクタＬ１の蓄積エネルギーが規定値以下となったことを検出しても再びチョッパー回路のスイッチング素子Ｑ１へのオン信号が入らないようにすることでチョッパー回路を停止させることを特徴とする（図２）。
請求項３の発明によれば、請求項１又は２において、チョッパー回路の出力には、放電灯負荷ｌａを高周波で点灯するインバータ回路が接続されていることを特徴とする（図３，図４）。
請求項４の発明によれば、請求項３において、所定の時間とは、少なくともインバータ回路による放電灯負荷ｌａの先行予熱時間を含んでいることを特徴とする。
【００１９】
請求項５の発明によれば、請求項１〜４のいずれかにおいて、チョッパー回路の制御回路は一体の集積回路で構成していることを特徴とする（図３，図４）。請求項６の発明によれば、請求項３又は４において、チョッパー回路の制御回路２とインバータ回路の制御回路３は一体の集積回路４で構成していることを特徴とする（図５）。
【００２０】
請求項７の発明によれば、請求項３、４又は６のいずれかにおいて、誤差検出部ＥＡの出力電圧と比較される所定値ＣＰｒｅｆはインバータ回路の動作モードにより可変制御されることを特徴とする（図６）。
請求項８の発明によれば、請求項７において、前記誤差検出部ＥＡの出力電圧と比較される所定値ＣＰｒｅｆは先行予熱時とそれ以外の動作状態では異なっており、先行予熱時の方が高くなっていることを特徴とする（図６）。
【００２１】
【発明の実施の形態】
（実施の形態１）
第１の実施の形態の回路図を図１に示す。Ｖｉｎは交流電源であり、ＤＢは交流電源を全波整流するダイオードブリッジ回路、ＦＬはダイオードブリッジ回路ＤＢの出力端に接続された高周波電流をバイパスするフィルタ回路である。フィルタ回路ＦＬの出力端には、インダクタＬ１とスイッチング素子Ｑ１と抵抗器Ｒ３の直列回路が接続されており、スイッチング素子Ｑ１と抵抗器Ｒ３の直列回路の両端には、ダイオードＤ１を介して平滑コンデンサＣ０が接続されて、これらの回路素子により昇圧型チョッパー回路を構成している。昇圧型チョッパー回路のスイッチング素子Ｑ１はＭＯＳＦＥＴよりなり、力率改善制御（ＰＦＣ）を行うためのＰＦＣ制御回路２により高周波でオン・オフ駆動されている。このＰＦＣ制御回路２はモトローラ社製のＭＣ３３２６２等の集積回路よりなり、外付けの電子部品として、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６、コンデンサＣ１を接続されている。
【００２２】
チョッパー回路の入力電圧は抵抗Ｒ１，Ｒ２により分圧されてマルチプライヤＭＰの第１の入力端子Ｉ１に印加される。チョッパー回路の出力電圧は抵抗Ｒ５，Ｒ６により分圧されてエラーアンプＥＡの＋入力端子に入力されている。エラーアンプＥＡの−入力端子には基準電圧ＥＡｒｅｆが入力されている。エラーアンプＥＡの出力にはコンデンサＣ１が接続されており、その電圧はマルチプライヤＭＰの第２の入力端子Ｉ２に印加されている。マルチプライヤＭＰは第１の入力端子Ｉ１の入力電圧と第２の入力端子Ｉ２の入力電圧を乗算し規定倍率を掛けて出力する乗算回路であり、その乗算出力はコンパレータＣＳの＋入力端子に入力されている。コンパレータＣＳの−入力端子にはスイッチング素子Ｑ１のソース抵抗Ｒ３の両端電圧が入力されている。コンパレータＣＳは−入力端子の電圧が＋入力端子の電圧を越えると出力がＬｏｗレベルとなり、このときＲＳラッチのリセット端子Ｒに立下りトリガをかける。これがスイッチング素子Ｑ１のＯＦＦ信号となる。
【００２３】
ＲＳラッチのセット端子ＳにはコンパレータＺＣの出力が入力されている。このコンパレータＺＣは抵抗Ｒ４を介してインダクタＬ１の２次巻線に接続されている。インダクタＬ１に流れているチョッパー電流の回生電流分がゼロになると、コンパレータＺＣの−入力端子の電圧は＋入力端子の基準電圧ＺＣｒｅｆよりも低くなり、コンパレータＺＣの出力がＨｉｇｈレベルとなり、このときＲＳラッチのセット端子Ｓに立上りトリガをかける。これがスイッチング素子Ｑ１のＯＮ信号となる。
【００２４】
ＲＳラッチのＱ出力はスイッチング素子Ｑ１のオン・オフ制御信号となり、ＡＮＤゲートを介して駆動回路ＤＲに入力され、スイッチング素子Ｑ１のゲート・ソース間駆動電圧として出力される。ＡＮＤゲートはコンパレータＣＰの出力により開閉制御されており、コンパレータＣＰの出力はエラーアンプＥＡの出力が基準電圧ＣＰｒｅｆよりも小さくなるとＬｏｗレベルとなる。
【００２５】
以下、チョッパー回路の動作を説明する。ＰＦＣ制御回路２の駆動回路ＤＲよりスイッチング素子Ｑ１にオン信号が入力されると、交流電源Ｖｉｎよりダイオードブリッジ回路ＤＢ、インダクタＬ１、スイッチング素子Ｑ１、抵抗器Ｒ３の経路でチョッパー電流ＩＬがインダクタンス値と電源電圧に応じた直線的な傾きを持って流れる。スイッチング素子Ｑ１がオンした時のチョッパー電流は、ソース抵抗Ｒ３によって電圧としてＰＦＣ制御回路２にモニターされており、その電圧がＰＦＣ制御回路２のコンパレータＣＳの＋入力端子の閾値（マルチプライヤＭＰの出力電圧）に達するとスイッチング素子Ｑ１はオフする。スイッチング素子Ｑ１がオフすると、インダクタＬ１に蓄積されたエネルギーが逆起電力として、インダクタＬ１、ダイオードＤ１、平滑コンデンサＣ０、グランドＧＮＤ、ダイオードブリッジ回路、インダクタＬ１の経路で電流が流れ、平滑コンデンサＣ０に電荷を充電する。
【００２６】
平滑コンデンサＣ０に電荷を充電している際、ＰＦＣ制御回路２のコンパレータＺＣの＋入力端子にはインダクタＬ１の二次巻線により電流の傾きに応じた電圧波形が発生する。その後、平滑コンデンサＣ０への充電電流が無くなると、コンパレータＺＣへの入力電圧も無くなるため、コンパレータＺＣの出力は反転し、その反転信号を受けて駆動回路ＤＲからスイッチング素子Ｑ１へオン信号が入力され、再びスイッチング素子Ｑ１はオンする。チョッパー回路のスイッチング素子Ｑ１は上記動作にてオン・オフを繰り返す。
【００２７】
ここでスイッチング素子Ｑ１のオン時間は、コンパレータＣＳの−入力端子とコンパレータＣＳの＋入力端子との比較にて決定されるが、コンパレータＣＳの＋入力端子の電位は、チョッパー回路の出力電圧を抵抗Ｒ５とＲ６で分圧した入力検出電圧と基準電圧ＥＡｒｅｆとの差分を増幅するエラーアンプＥＡの出力と、電源電圧を全波整流した脈流電圧を抵抗Ｒ１とＲ２で分圧した入力検出電圧とを乗算して脈流出力電圧に同期した信号を出力するマルチプライヤＭＰの出力電圧で決定される。
【００２８】
例えばある所定の電源電圧の瞬時値に対して谷部に向かうとコンパレータＣＳの＋入力端子の値は低い値となり、山部に向かうほど高くなる。また電源電圧の実効値が変動し、高くなる場合は、マルチプライヤＭＰの端子Ｉ１の入力は上昇するものの、チョッパー出力電圧が一定となるように（エラーアンプＥＡへの両入力電圧が同じ値となるように）、エラーアンプＥＡの出力が低下し、トータルとしてはコンパレータＣＳの＋入力端子の値は変動前に比べ全体的に低下する。その結果、チョッパー電流のピーク値は低下し、電源電圧上昇分に応じて入力電流を抑制することで、チョッパー電圧はほぼ一定化され、入力消費電力もほぼ一定に制御することが出来る。
【００２９】
以上の動作により、チョッパー電流は常に電源電圧の大きさに応じたピーク値を持った三角波状電流となり、休止区間もほとんど無い波形が得られる。この電流をフィルタ回路ＦＬでフィルタリングすることにより電源電圧に相似の入力電流波形が得られ、力率の改善および入力電流歪みの改善が可能となる。また、出力電圧も一定値となるように制御されるため電源電圧変動に対してもほぼ一定の出力を得ることが可能となる。
【００３０】
この実施の形態では、図７の従来例の回路において、スイッチング素子Ｑ１のオン・オフ制御信号を作成するＲＳラッチのＱ出力と、このオン・オフ制御信号をスイッチング素子Ｑ１のゲート・ソース間の駆動電圧として出力する駆動回路ＤＲの間にＡＮＤゲートを挿入し、このＡＮＤゲートをコンパレータＣＰの出力により開閉制御するようにしたものであり、コンパレータＣＰの＋入力端子にはエラーアンプＥＡの出力が印加されており、−入力端子には所定の基準電圧ＣＰｒｅｆが印加されている。エラーアンプＥＡの出力電位が所定の基準電圧ＣＰｒｅｆを下回るとコンパレータＣＰの出力はＬｏｗレベルとなり、この信号がＡＮＤゲートに入力されることにより、スイッチング素子Ｑ１へのオン・オフ制御信号は駆動回路ＤＲに入力されず、チョッパー回路は動作を停止する。また、エラーアンプＥＡの出力電位が所定の基準電圧ＣＰｒｅｆを上回ると、コンパレータＣＰの出力はＨｉｇｈレベルとなり、この信号が上記ＡＮＤゲートに入力されるため、チョッパー回路の動作には影響しない。
【００３１】
エラーアンプＥＡの出力はチョッパー回路に流れる電流ピーク値を抑える方向になればなるほどスイッチング素子Ｑ１のオン幅を抑制するように低下するが、それにも限界があり、エラーアンプＥＡの出力が低下してもスイッチング素子Ｑ１のオン幅をそれ以上制御できなくなる。この時のエラーアンプＥＡの電圧と同等かそれ以下にコンパレータＣＰの基準電圧ＣＰｒｅｆを設定することにより、チョッパー制御の限界を超えたことを検知し、チョッパー回路の動作を停止させるものである。
【００３２】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、ＰＦＣ制御回路２は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【００３３】
（実施の形態２）
第２の実施の形態の回路図を図２に示す。この実施の形態は、上述の実施の形態１において、エラーアンプＥＡの出力を所定の基準電圧ＣＰｒｅｆと比較するコンパレータＣＰの出力により開閉制御されるＡＮＤゲートを、チョッパー電流の回生電流分がゼロになったことを検知するコンパレータＺＣの出力とスイッチング素子Ｑ１のオン・オフ制御信号を作成するＲＳラッチのセット入力Ｓの間に挿入したものである。
【００３４】
コンパレータＺＣの出力はチョッパー電流の回生電流分がゼロになった時にＨｉｇｈとなり、後段に接続されたフリップフロップのセット入力Ｓに入力され、再びスイッチング素子Ｑ１をオンする制御信号を出力するが、間に挿入されたＡＮＤゲートにより、チョッパー電流がゼロとなってもコンパレータＣＰの出力がＬｏｗレベルであれば、つまり、チョッパー制御の限界を越えた動作状態であれば、ＡＮＤゲートの出力はＬｏｗレベルのままであり、コンパレータＣＰの出力がＨｉｇｈになるまでスイッチング素子Ｑ１のオン制御信号が出力されないため、チョッパー回路は停止状態を維持する。チョッパー回路が制御能力の限界となるとチョッパー回路の動作を停止させ、エラーアンプＥＡの出力電位が復帰すると再びチョッパー回路が動作を開始する。
【００３５】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、ＰＦＣ制御回路は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【００３６】
（実施の形態３）
第３の実施の形態の回路図を図３に示す。本実施の形態は、実施の形態１のチョッパー回路の負荷にインバータ回路を組み合わせた例である。Ｖｉｎは交流電源であり、ＤＢは交流電源を全波整流するダイオードブリッジ回路、ＦＬはダイオードブリッジ回路ＤＢの出力端に接続された高周波電流をバイパスするフィルタ回路である。フィルタ回路ＦＬの出力端には、インダクタＬ１とスイッチング素子Ｑ１と抵抗器Ｒ３の直列回路が接続されており、スイッチング素子Ｑ１と抵抗器Ｒ３の直列回路の両端には、ダイオードＤ１を介して平滑コンデンサＣ０が接続されて、これらの回路素子により昇圧型チョッパー回路を構成している。昇圧型チョッパー回路のスイッチング素子Ｑ１はＭＯＳＦＥＴよりなり、力率改善制御（ＰＦＣ）を行うためのＰＦＣ制御回路２により高周波でオン・オフ駆動されている。このＰＦＣ制御回路２はモトローラ社製のＭＣ３３２６２等の集積回路よりなり、外付けの電子部品として、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６、コンデンサＣ１を接続されている。抵抗器Ｒ１，Ｒ２はチョッパー入力電圧を分圧して検出しており、抵抗器Ｒ５，Ｒ６はチョッパー出力電圧を分圧して検出している。また、抵抗器Ｒ３はスイッチング素子Ｑ１に流れる電流を検出しており、抵抗器Ｒ４はインダクタＬ１の２次巻線に流れる電流を検出している。
【００３７】
チョッパー回路出力に接続される負荷は、ハーフブリッジ型のインバータ回路であり、ＭＯＳＦＥＴよりなるスイッチング素子Ｑ２，Ｑ３、直流カット用コンデンサＣ２、共振用（限流用）インダクタＬ２、共振用コンデンサＣ３、フィラメント予熱巻線ａ−ｂ，ｃ−ｄ、予熱電流制御用コンデンサＣ４，Ｃ５、インバータ制御回路部３よりなる。
【００３８】
チョッパー回路の動作については実施の形態１で説明したものと同様である。
次に、インバータ回路の動作を説明する。制御回路部３によりスイッチング素子Ｑ２，Ｑ３が交互にオン・オフすることで、スイッチング素子Ｑ３の両端にはチョッパー出力電圧をピーク値とした矩形波パルス電圧が印加される。この電圧は直流カット用コンデンサＣ２により、インダクタＬ２とコンデンサＣ３間では矩形波状の交流電圧となり、この電圧により、インダクタＬ２とコンデンサＣ３、放電灯ｌａの共振動作により放電灯ｌａは正弦波状の高周波で点灯するものである。
【００３９】
電源投入されると、インバータ回路はインダクタＬ２とコンデンサＣ３で決まる無負荷共振周波数より高い周波数でかつ放電灯ｌａがコールドスタートしないような周波数でスイッチング素子Ｑ２，Ｑ３はオン・オフ動作し、放電灯ｌａのフィラメントに電流を供給し、フィラメントを加熱する（先行予熱モード）。その後、放電灯ｌａが点灯するための共振電圧が発生する周波数に移行し（始動モード）、放電灯ｌａを点灯させ、その後所定の出力が得られる周波数に移行する（点灯モード）。
【００４０】
インバータ制御回路部３からはＰＦＣ制御回路２へ上述した始動モード・点灯モードではコンパレータＣＰの機能を禁止する信号を入力する。つまり、通常点灯時などに比べて消費電力が極端に低い先行予熱モードでは、コンパレータＣＰの機能を動作可能状態とするが、放電灯ｌａが点灯し比較的消費電力が大きくなる動作状態（始動モード・点灯モード）ではコンパレータＣＰの機能を禁止している。具体的には始動時・点灯時ではコンパレータＣＰの出力を強制的にＨｉｇｈレベルに維持する。
【００４１】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、ＰＦＣ制御回路は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【００４２】
また、本実施の形態では、コンパレータＣＰの機能を先行予熱モードに限定しているが、これは通常点灯状態でも放電灯ｌａの出力を可変できる調光機能を有したインバータ回路において、調光時の軽負荷動作状態でエラーアンプＥＡの電位がコンパレータＣＰの基準電圧ＣＰｒｅｆ付近で動作する際に、チョッパー出力電圧の僅かではあるがリップル成分の下側付近において、ノイズ等が原因となり、断続的にコンパレータＣＰが働き、チョッパー動作が断続的になり、入力電流波形が正弦波状態から乱れる場合があるが、コンパレータＣＰの機能を先行予熱モードに限定することで本来のチョッパー動作を確保しつつ、先行予熱時のチョッパー制御限界での異常昇圧を抑制することが可能になる。
【００４３】
（実施の形態４）
第４の実施の形態の回路図を図４に示す。本実施の形態は、実施の形態２のチョッパー回路の負荷に実施の形態３と同様のインバータ回路を組み合わせた例である。動作は実施の形態３とほぼ同様であるが、コンパレータＣＰの出力の接続先であるＡＮＤゲートの挿入箇所のみが異なる。詳細な動作説明は実施の形態２，３と同様であるので省略する。
【００４４】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、ＰＦＣ制御回路は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【００４５】
また、本実施の形態では、コンパレータＣＰの機能を先行予熱モードに限定しているが、これは通常点灯状態でも放電灯ｌａの出力を可変できる調光機能を有したインバータ回路において、調光時の軽負荷動作状態でエラーアンプＥＡの電位がコンパレータＣＰの基準電圧ＣＰｒｅｆ付近で動作する際に、チョッパー出力電圧の僅かではあるがリップル成分の下側付近において、ノイズ等が原因となり、断続的にコンパレータＣＰが働き、チョッパー動作が断続的になり、入力電流波形が正弦波状態から乱れる場合があるが、コンパレータＣＰの機能を先行予熱モードに限定することで本来のチョッパー動作を確保しつつ、先行予熱時のチョッパー制御限界での異常昇圧を抑制することが可能になる。
【００４６】
（実施の形態５）
第５の実施の形態の回路図を図５に示す。本実施の形態は、実施の形態３におけるＰＦＣ制御回路２とインバータ制御回路部３を一つの集積回路４で構成した例である。動作については、実施の形態３と同様のため省略する。
【００４７】
本実施の形態によれば、実施の形態３の効果に加えて、インバータの動作状態（先行予熱モード、始動・点灯モード）をコンパレータＣＰの出力側に伝達する信号配線を最短で構成することができるため、外来ノイズに対する動作安定性を確保することが出来る。
【００４８】
（実施の形態６）
第６の実施の形態の回路図を図６に示す。本実施の形態は、実施の形態３におけるコンパレータＣＰの基準電圧ＣＰｒｅｆを可変制御するようにしたものである。インバータ回路の先行予熱モードでは、コンパレータＣＰの基準電圧はＣＰｒｅｆ１とし、始動・点灯モードではコンパレータＣＰの基準電圧はＣＰｒｅｆ２としている。ＣＰｒｅｆ１とＣＰｒｅｆ２の関係はＣＰｒｅｆ１＞ＣＰｒｅｆ２となっている。つまり、実施の形態３に比べるとコンパレータＣＰそのものは常にアクティブであるが、その電圧比較判定のための基準電圧を可変としている。先行予熱モードでは通常点灯時に比べて明らかに負荷が軽くなるため、コンパレータＣＰを働きやすくしており、出力電圧の異常昇圧を抑制することを主眼とした動作状態としている。始動・点灯モードではチョッパーの制御限界を超える動作はほとんど現れないため、コンパレータＣＰの動作閾値を下げており、予熱モードよりコンパレータＣＰが働きにくくしている。これにより負荷調光時などの軽負荷状態で、コンパレータＣＰが不用意に動作することを防止している。よって、軽負荷時の通常動作状態での入力電流歪み改善機能も保持できる。
【００４９】
本実施の形態によれば、実施の形態３の効果に加えて、通常点灯状態での異常モード（例えば放電灯負荷のスローリーク）による軽負荷状態時におけるチョッパー回路の異常昇圧を抑制する効果がある。
【００５０】
【発明の効果】
請求項１〜８の発明によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができ、これにより部品ストレスを軽減することが可能になる。
請求項４又は８の発明のように、チョッパー回路の動作を停止させる機能を先行予熱時に限定すれば、先行予熱時のチョッパー制御限界での異常昇圧を抑制することが可能になると共に、調光時の軽負荷動作状態でノイズ等が原因となり、断続的にチョッパー動作が停止して入力電流波形が正弦波状態から乱れることを防止できる。
請求項５の発明のように、チョッパー回路の制御回路を一体の集積回路で構成すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
請求項６の発明のように、チョッパー回路の制御回路とインバータ回路の制御回路を一体の集積回路で構成すれば、インバータ回路の動作状態をチョッパー回路の制御回路に伝達する信号配線を最短で構成することができるため、外来ノイズに対する動作安定性を確保することが出来る。
請求項７の発明によれば、誤差検出部の出力電圧を所定値と比較する基準電圧を可変制御することで、例えば放電灯負荷のスローリークのように通常点灯状態での異常モードによる軽負荷状態時におけるチョッパー回路の異常昇圧を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の回路図である。
【図２】本発明の第２の実施の形態の回路図である。
【図３】本発明の第３の実施の形態の回路図である。
【図４】本発明の第４の実施の形態の回路図である。
【図５】本発明の第５の実施の形態の回路図である。
【図６】本発明の第６の実施の形態の回路図である。
【図７】従来例の回路図である。
【図８】従来例の高周波的な動作波形図である。
【図９】従来例の低周波的な動作波形図である。
【図１０】従来例の負荷としてのインバータ回路の回路図である。
【図１１】従来例の課題を説明するための動作説明図である。
【符号の説明】
１ 負荷
２ ＰＦＣ制御回路
３ インバータ制御回路部
Ｑ１ スイッチング素子
Ｌ１ インダクタ
Ｄ１ ダイオード
Ｃ１ 平滑コンデンサ
ＤＢ ダイオードブリッジ回路
ＣＰ コンパレータ
ＥＡ エラーアンプ
【発明の属する技術分野】
本発明はチョッパー回路を用いた電源装置に関するものであり、例えば放電灯負荷を高周波で点灯せしめるインバータ回路の電源装置として利用されるものである。
【０００２】
【従来の技術】
【特許文献１】
特許第３０９３８９３号公報
【０００３】
交流電源を直流電源に変換し、その直流電源を高周波に変換して放電灯に印加する放電灯点灯装置において、直流変換回路の回路方式として、例えば特許文献１のように、広範囲の電源電圧の変動に対して安定した直流電源を確保しつつ入力電流の力率改善ができる特徴を有した昇圧型チョッパー回路方式が多く利用されている。
【０００４】
（従来例１）
第１の従来例を図７に示す。Ｖｉｎは交流電源であり、ＤＢは交流電源を全波整流するダイオードブリッジ回路、ＦＬはダイオードブリッジ回路ＤＢの出力端に接続された高周波電流をバイパスするフィルタ回路である。フィルタ回路ＦＬの出力端には、インダクタＬ１とスイッチング素子Ｑ１と抵抗器Ｒ３の直列回路が接続されており、スイッチング素子Ｑ１と抵抗器Ｒ３の直列回路の両端には、ダイオードＤ１を介して平滑コンデンサＣ０が接続されて、これらの回路素子により昇圧型チョッパー回路を構成している。昇圧型チョッパー回路のスイッチング素子Ｑ１はＭＯＳＦＥＴよりなり、力率改善制御（ＰＦＣ）を行うためのＰＦＣ制御回路２により高周波でオン・オフ駆動されている。このＰＦＣ制御回路２はモトローラ社製のＭＣ３３２６２等の集積回路よりなり、外付けの電子部品として、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６、コンデンサＣ１を接続されている。抵抗器Ｒ１，Ｒ２はチョッパー入力電圧を分圧して検出しており、抵抗器Ｒ５，Ｒ６はチョッパー出力電圧を分圧して検出している。また、抵抗器Ｒ３はスイッチング素子Ｑ１に流れる電流を検出しており、抵抗器Ｒ４はインダクタＬ１の２次巻線に流れる電流を検出している。
【０００５】
次に、負荷１の構成を図１０に示し説明する。チョッパー回路出力に接続される負荷は、ハーフブリッジ型のインバータ回路であり、ＭＯＳＦＥＴよりなるスイッチング素子Ｑ２，Ｑ３、直流カット用コンデンサＣ２、共振用（限流用）インダクタＬ２、共振用コンデンサＣ３、フィラメント予熱巻線ａ−ｂ，ｃ−ｄ、予熱電流制御用コンデンサＣ４，Ｃ５、ゲート抵抗Ｒ７，Ｒ８、インバータ制御回路部３よりなる。
【０００６】
以下、チョッパー回路の動作を説明する。ＰＦＣ制御回路２の駆動回路ＤＲよりスイッチング素子Ｑ１にオン信号が入力されると、交流電源Ｖｉｎよりダイオードブリッジ回路ＤＢ、インダクタＬ１、スイッチング素子Ｑ１、抵抗器Ｒ３の経路でチョッパー電流ＩＬがインダクタンス値と電源電圧に応じた直線的な傾きを持って流れる（図８のＴｏｎの期間）。スイッチング素子Ｑ１がオンした時のチョッパー電流ＩＬは、ソース抵抗Ｒ３によって電圧としてＰＦＣ制御回路２にモニターされており、その電圧がＰＦＣ制御回路２内部のコンパレータＣＳの＋入力端子の閾値に達するとスイッチング素子Ｑ１はオフする。スイッチング素子Ｑ１がオフすると、インダクタＬ１に蓄積されたエネルギーが逆起電力として、インダクタＬ１、ダイオードＤ１、平滑コンデンサＣ０、グランドＧＮＤ、ダイオードブリッジ回路ＤＢ、インダクタＬ１の経路で電流が流れ、平滑コンデンサＣ０に電荷を充電する（図８のＴｏｆｆ期間）。
【０００７】
平滑コンデンサＣ０に電荷を充電している際、ＰＦＣ制御回路２のコンパレータＺＣの−入力端子にはインダクタＬ１の二次巻線により図８の電流の傾きに応じた電圧波形が発生する。その後、平滑コンデンサＣ０への充電電流が無くなると、コンパレータＺＣへの入力電圧も無くなるため、コンパレータＺＣの出力は反転し、その反転信号を受けて駆動回路ＤＲからスイッチング素子Ｑ１へオン信号が入力され、再びスイッチング素子Ｑ１はオンする。チョッパー回路のスイッチング素子Ｑ１は上記動作にてオン・オフを繰り返す。
【０００８】
ここでスイッチング素子Ｑ１のオン時間は、コンパレータＣＳの−入力端子とコンパレータＣＳの＋入力端子との比較にて決定されるが、コンパレータＣＳの＋入力端子の電位はチョッパー回路の出力電圧を抵抗Ｒ５とＲ６で分圧した入力検出電圧と基準電圧ＥＡｒｅｆとの差分を増幅するエラーアンプＥＡと、電源電圧を全波整流した脈流電圧を抵抗Ｒ１とＲ２で分圧した入力検出電圧をエラーアンプＥＡの出力と乗算して脈流出力電圧に同期した信号を出力するマルチプライヤＭＰの出力電圧で決定される。
【０００９】
例えばある所定の電源電圧の瞬時値に対して谷部に向かうとコンパレータＣＳの＋入力端子の値は低い値となり、山部に向かうほど高くなる。また電源電圧の実効値が変動し、高くなる場合は、マルチプライヤＭＰの端子Ｉ１の入力は上昇するもの、チョッパー出力電圧が一定となるように（エラーアンプＥＡへの両入力電圧が同じ値となるように）、エラーアンプＥＡの出力が低下し、トータルとしてはコンパレータＣＳの＋入力端子の値は変動前に比べ全体的に低下する。その結果、チョッパー電流のピーク値は低下し、電源電圧上昇分に応じて入力電流を抑制することで、チョッパー電圧はほぼ一定化され、入力消費電力もほぼ一定に制御することが出来る。
【００１０】
以上の動作により、図９に示すように、チョッパー電流ＩＬは常に電源電圧の大きさに応じたピーク値を持った三角波状電流となり、休止区間もほとんど無い波形が得られる。この電流をフィルタ回路ＦＬでフィルタリングすることにより電源電圧波形に相似の入力電流Ｉｉｎが得られ、力率の改善および入力電流歪みの改善が可能となる。また、出力電圧も一定値となるように制御されるため電源電圧変動に対してもほぼ一定の出力を得ることが可能となる。
【００１１】
次に、図１０に示すインバータ回路の動作を説明する。制御回路部３によりスイッチング素子Ｑ２，Ｑ３が交互にオン・オフすることで、スイッチング素子Ｑ３の両端にはチョッパー出力電圧をピーク値とした矩形波パルス電圧が印加される。この電圧は直流カット用コンデンサＣ２により、インダクタＬ２とコンデンサＣ３間では矩形波状の交流電圧となり、この電圧により、インダクタＬ２とコンデンサＣ３、放電灯ｌａの共振動作により放電灯ｌａは正弦波状の高周波で点灯するものである。
【００１２】
電源投入されると、インバータ回路はインダクタＬ２とコンデンサＣ３で決まる無負荷共振周波数より高い周波数でかつ放電灯ｌａがコールドスタートしないような周波数でスイッチング素子Ｑ２，Ｑ３はオン・オフ動作し、放電灯ｌａのフィラメントに電流を供給し、フィラメントを加熱する（先行予熱モード）。その後、放電灯ｌａが点灯するための共振電圧が発生する周波数に移行し、放電灯ｌａを点灯させ、その後所定の出力が得られる周波数に移行する。
【００１３】
本従来例のような回路方式において、広範囲の電源電圧に対して適合しようとする場合、例えばＡＣ１００Ｖ、ＡＣ２００Ｖ、ＡＣ２４２Ｖに対応する場合は、下記のような問題が発生する。
【００１４】
負荷（インバータ回路）において、先行予熱モードなどの通常点灯時に比べ極端に消費電力が小さい動作状態で、且つ電源電圧が最も高い条件においては、スイッチング素子Ｑ１のオン幅を最も狭くし、チョッパー出力電圧を所定範囲内に保持するように制御するものの、オン幅を規定する下限値以下には制御できないため、結果的にはチョッパー電圧が図１１に示すように所定値以上に昇圧し、部品に大きなストレスを与える問題があった。
【００１５】
（従来例２）
なお、当社の特願２００２−１８８２７には、従来例１のようにチョッパー出力電圧が所定値以上に昇圧した場合にエラーアンプＥＡへの入力電圧が高くなり、基準値に対して１１０〜１３５％となった場合にチョッパー回路を停止させ、異常昇圧を抑制するものが開示されているが、この従来例２においては、異常昇圧が１１０％以下であれば許容することになり、上記異常昇圧を考慮した部品を選定する必要があるので、素子のコスト上昇にもつながる。
【００１６】
【発明が解決しようとする課題】
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、放電灯負荷を高周波で点灯するインバータ回路を適合負荷とする昇圧型チョッパー回路を用いた電源装置において、負荷が先行予熱時などの通常動作時に比べ極端に消費電力が小さくなる動作モード、つまりチョッパー電圧制御能力の限界付近での動作モードにおいて、チョッパー電圧の異常昇圧を抑制し、安定した出力電圧を確保できる制御手段を提供するところにある。
【００１７】
【課題を解決するための手段】
請求項１の電源装置によれば、上記の課題を解決するために、図１に示すように、交流電源Ｖｉｎと、交流電源Ｖｉｎを全波整流する整流器ＤＢと、整流器出力である脈流電圧を入力としスイッチング素子Ｑ１およびインダクタＬ１を含みスイッチング素子Ｑ１のオン期間にインダクタＬ１に蓄積したエネルギーをスイッチング素子Ｑ１のオフ期間に出力側に放出させることにより直流電圧変換を行うチョッパー回路よりなる主回路と、スイッチング素子Ｑ１をオン・オフ制御する制御回路２とを備え、制御回路２は、主回路への入力電圧である脈流電圧に比例した第１の検出電圧を発生する第１検出部と、主回路の出力電圧に比例した第２の検出電圧を発生する第２検出部と、スイッチング素子Ｑ１への通電電流に比例した第３の検出電圧を発生する第３検出部と、インダクタＬ１に流れる電流に応じた第４の検出電圧を発生する第４検出部と、第２の検出電圧と設定電圧との差分を誤差電圧として出力する誤差検出部ＥＡと、第３の検出電圧が第１の検出電圧と誤差電圧との積に規定倍率を乗じた電圧値になるとスイッチング素子Ｑ１をオフにし、インダクタＬ１の蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出するとスイッチング素子Ｑ１をオンにする判定制御部と、少なくとも電源が投入されてから所定の時間は誤差検出部ＥＡの出力電圧が所定値ＣＰｒｅｆより低いときはチョッパー回路の動作を停止させる手段（コンパレータＣＰおよびＡＮＤゲート）を有することを特徴とするものである。
【００１８】
請求項２の発明によれば、請求項１において、インダクタＬ１の蓄積エネルギーが規定値以下となったことを検出しても再びチョッパー回路のスイッチング素子Ｑ１へのオン信号が入らないようにすることでチョッパー回路を停止させることを特徴とする（図２）。
請求項３の発明によれば、請求項１又は２において、チョッパー回路の出力には、放電灯負荷ｌａを高周波で点灯するインバータ回路が接続されていることを特徴とする（図３，図４）。
請求項４の発明によれば、請求項３において、所定の時間とは、少なくともインバータ回路による放電灯負荷ｌａの先行予熱時間を含んでいることを特徴とする。
【００１９】
請求項５の発明によれば、請求項１〜４のいずれかにおいて、チョッパー回路の制御回路は一体の集積回路で構成していることを特徴とする（図３，図４）。請求項６の発明によれば、請求項３又は４において、チョッパー回路の制御回路２とインバータ回路の制御回路３は一体の集積回路４で構成していることを特徴とする（図５）。
【００２０】
請求項７の発明によれば、請求項３、４又は６のいずれかにおいて、誤差検出部ＥＡの出力電圧と比較される所定値ＣＰｒｅｆはインバータ回路の動作モードにより可変制御されることを特徴とする（図６）。
請求項８の発明によれば、請求項７において、前記誤差検出部ＥＡの出力電圧と比較される所定値ＣＰｒｅｆは先行予熱時とそれ以外の動作状態では異なっており、先行予熱時の方が高くなっていることを特徴とする（図６）。
【００２１】
【発明の実施の形態】
（実施の形態１）
第１の実施の形態の回路図を図１に示す。Ｖｉｎは交流電源であり、ＤＢは交流電源を全波整流するダイオードブリッジ回路、ＦＬはダイオードブリッジ回路ＤＢの出力端に接続された高周波電流をバイパスするフィルタ回路である。フィルタ回路ＦＬの出力端には、インダクタＬ１とスイッチング素子Ｑ１と抵抗器Ｒ３の直列回路が接続されており、スイッチング素子Ｑ１と抵抗器Ｒ３の直列回路の両端には、ダイオードＤ１を介して平滑コンデンサＣ０が接続されて、これらの回路素子により昇圧型チョッパー回路を構成している。昇圧型チョッパー回路のスイッチング素子Ｑ１はＭＯＳＦＥＴよりなり、力率改善制御（ＰＦＣ）を行うためのＰＦＣ制御回路２により高周波でオン・オフ駆動されている。このＰＦＣ制御回路２はモトローラ社製のＭＣ３３２６２等の集積回路よりなり、外付けの電子部品として、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６、コンデンサＣ１を接続されている。
【００２２】
チョッパー回路の入力電圧は抵抗Ｒ１，Ｒ２により分圧されてマルチプライヤＭＰの第１の入力端子Ｉ１に印加される。チョッパー回路の出力電圧は抵抗Ｒ５，Ｒ６により分圧されてエラーアンプＥＡの＋入力端子に入力されている。エラーアンプＥＡの−入力端子には基準電圧ＥＡｒｅｆが入力されている。エラーアンプＥＡの出力にはコンデンサＣ１が接続されており、その電圧はマルチプライヤＭＰの第２の入力端子Ｉ２に印加されている。マルチプライヤＭＰは第１の入力端子Ｉ１の入力電圧と第２の入力端子Ｉ２の入力電圧を乗算し規定倍率を掛けて出力する乗算回路であり、その乗算出力はコンパレータＣＳの＋入力端子に入力されている。コンパレータＣＳの−入力端子にはスイッチング素子Ｑ１のソース抵抗Ｒ３の両端電圧が入力されている。コンパレータＣＳは−入力端子の電圧が＋入力端子の電圧を越えると出力がＬｏｗレベルとなり、このときＲＳラッチのリセット端子Ｒに立下りトリガをかける。これがスイッチング素子Ｑ１のＯＦＦ信号となる。
【００２３】
ＲＳラッチのセット端子ＳにはコンパレータＺＣの出力が入力されている。このコンパレータＺＣは抵抗Ｒ４を介してインダクタＬ１の２次巻線に接続されている。インダクタＬ１に流れているチョッパー電流の回生電流分がゼロになると、コンパレータＺＣの−入力端子の電圧は＋入力端子の基準電圧ＺＣｒｅｆよりも低くなり、コンパレータＺＣの出力がＨｉｇｈレベルとなり、このときＲＳラッチのセット端子Ｓに立上りトリガをかける。これがスイッチング素子Ｑ１のＯＮ信号となる。
【００２４】
ＲＳラッチのＱ出力はスイッチング素子Ｑ１のオン・オフ制御信号となり、ＡＮＤゲートを介して駆動回路ＤＲに入力され、スイッチング素子Ｑ１のゲート・ソース間駆動電圧として出力される。ＡＮＤゲートはコンパレータＣＰの出力により開閉制御されており、コンパレータＣＰの出力はエラーアンプＥＡの出力が基準電圧ＣＰｒｅｆよりも小さくなるとＬｏｗレベルとなる。
【００２５】
以下、チョッパー回路の動作を説明する。ＰＦＣ制御回路２の駆動回路ＤＲよりスイッチング素子Ｑ１にオン信号が入力されると、交流電源Ｖｉｎよりダイオードブリッジ回路ＤＢ、インダクタＬ１、スイッチング素子Ｑ１、抵抗器Ｒ３の経路でチョッパー電流ＩＬがインダクタンス値と電源電圧に応じた直線的な傾きを持って流れる。スイッチング素子Ｑ１がオンした時のチョッパー電流は、ソース抵抗Ｒ３によって電圧としてＰＦＣ制御回路２にモニターされており、その電圧がＰＦＣ制御回路２のコンパレータＣＳの＋入力端子の閾値（マルチプライヤＭＰの出力電圧）に達するとスイッチング素子Ｑ１はオフする。スイッチング素子Ｑ１がオフすると、インダクタＬ１に蓄積されたエネルギーが逆起電力として、インダクタＬ１、ダイオードＤ１、平滑コンデンサＣ０、グランドＧＮＤ、ダイオードブリッジ回路、インダクタＬ１の経路で電流が流れ、平滑コンデンサＣ０に電荷を充電する。
【００２６】
平滑コンデンサＣ０に電荷を充電している際、ＰＦＣ制御回路２のコンパレータＺＣの＋入力端子にはインダクタＬ１の二次巻線により電流の傾きに応じた電圧波形が発生する。その後、平滑コンデンサＣ０への充電電流が無くなると、コンパレータＺＣへの入力電圧も無くなるため、コンパレータＺＣの出力は反転し、その反転信号を受けて駆動回路ＤＲからスイッチング素子Ｑ１へオン信号が入力され、再びスイッチング素子Ｑ１はオンする。チョッパー回路のスイッチング素子Ｑ１は上記動作にてオン・オフを繰り返す。
【００２７】
ここでスイッチング素子Ｑ１のオン時間は、コンパレータＣＳの−入力端子とコンパレータＣＳの＋入力端子との比較にて決定されるが、コンパレータＣＳの＋入力端子の電位は、チョッパー回路の出力電圧を抵抗Ｒ５とＲ６で分圧した入力検出電圧と基準電圧ＥＡｒｅｆとの差分を増幅するエラーアンプＥＡの出力と、電源電圧を全波整流した脈流電圧を抵抗Ｒ１とＲ２で分圧した入力検出電圧とを乗算して脈流出力電圧に同期した信号を出力するマルチプライヤＭＰの出力電圧で決定される。
【００２８】
例えばある所定の電源電圧の瞬時値に対して谷部に向かうとコンパレータＣＳの＋入力端子の値は低い値となり、山部に向かうほど高くなる。また電源電圧の実効値が変動し、高くなる場合は、マルチプライヤＭＰの端子Ｉ１の入力は上昇するものの、チョッパー出力電圧が一定となるように（エラーアンプＥＡへの両入力電圧が同じ値となるように）、エラーアンプＥＡの出力が低下し、トータルとしてはコンパレータＣＳの＋入力端子の値は変動前に比べ全体的に低下する。その結果、チョッパー電流のピーク値は低下し、電源電圧上昇分に応じて入力電流を抑制することで、チョッパー電圧はほぼ一定化され、入力消費電力もほぼ一定に制御することが出来る。
【００２９】
以上の動作により、チョッパー電流は常に電源電圧の大きさに応じたピーク値を持った三角波状電流となり、休止区間もほとんど無い波形が得られる。この電流をフィルタ回路ＦＬでフィルタリングすることにより電源電圧に相似の入力電流波形が得られ、力率の改善および入力電流歪みの改善が可能となる。また、出力電圧も一定値となるように制御されるため電源電圧変動に対してもほぼ一定の出力を得ることが可能となる。
【００３０】
この実施の形態では、図７の従来例の回路において、スイッチング素子Ｑ１のオン・オフ制御信号を作成するＲＳラッチのＱ出力と、このオン・オフ制御信号をスイッチング素子Ｑ１のゲート・ソース間の駆動電圧として出力する駆動回路ＤＲの間にＡＮＤゲートを挿入し、このＡＮＤゲートをコンパレータＣＰの出力により開閉制御するようにしたものであり、コンパレータＣＰの＋入力端子にはエラーアンプＥＡの出力が印加されており、−入力端子には所定の基準電圧ＣＰｒｅｆが印加されている。エラーアンプＥＡの出力電位が所定の基準電圧ＣＰｒｅｆを下回るとコンパレータＣＰの出力はＬｏｗレベルとなり、この信号がＡＮＤゲートに入力されることにより、スイッチング素子Ｑ１へのオン・オフ制御信号は駆動回路ＤＲに入力されず、チョッパー回路は動作を停止する。また、エラーアンプＥＡの出力電位が所定の基準電圧ＣＰｒｅｆを上回ると、コンパレータＣＰの出力はＨｉｇｈレベルとなり、この信号が上記ＡＮＤゲートに入力されるため、チョッパー回路の動作には影響しない。
【００３１】
エラーアンプＥＡの出力はチョッパー回路に流れる電流ピーク値を抑える方向になればなるほどスイッチング素子Ｑ１のオン幅を抑制するように低下するが、それにも限界があり、エラーアンプＥＡの出力が低下してもスイッチング素子Ｑ１のオン幅をそれ以上制御できなくなる。この時のエラーアンプＥＡの電圧と同等かそれ以下にコンパレータＣＰの基準電圧ＣＰｒｅｆを設定することにより、チョッパー制御の限界を超えたことを検知し、チョッパー回路の動作を停止させるものである。
【００３２】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、ＰＦＣ制御回路２は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【００３３】
（実施の形態２）
第２の実施の形態の回路図を図２に示す。この実施の形態は、上述の実施の形態１において、エラーアンプＥＡの出力を所定の基準電圧ＣＰｒｅｆと比較するコンパレータＣＰの出力により開閉制御されるＡＮＤゲートを、チョッパー電流の回生電流分がゼロになったことを検知するコンパレータＺＣの出力とスイッチング素子Ｑ１のオン・オフ制御信号を作成するＲＳラッチのセット入力Ｓの間に挿入したものである。
【００３４】
コンパレータＺＣの出力はチョッパー電流の回生電流分がゼロになった時にＨｉｇｈとなり、後段に接続されたフリップフロップのセット入力Ｓに入力され、再びスイッチング素子Ｑ１をオンする制御信号を出力するが、間に挿入されたＡＮＤゲートにより、チョッパー電流がゼロとなってもコンパレータＣＰの出力がＬｏｗレベルであれば、つまり、チョッパー制御の限界を越えた動作状態であれば、ＡＮＤゲートの出力はＬｏｗレベルのままであり、コンパレータＣＰの出力がＨｉｇｈになるまでスイッチング素子Ｑ１のオン制御信号が出力されないため、チョッパー回路は停止状態を維持する。チョッパー回路が制御能力の限界となるとチョッパー回路の動作を停止させ、エラーアンプＥＡの出力電位が復帰すると再びチョッパー回路が動作を開始する。
【００３５】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、ＰＦＣ制御回路は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【００３６】
（実施の形態３）
第３の実施の形態の回路図を図３に示す。本実施の形態は、実施の形態１のチョッパー回路の負荷にインバータ回路を組み合わせた例である。Ｖｉｎは交流電源であり、ＤＢは交流電源を全波整流するダイオードブリッジ回路、ＦＬはダイオードブリッジ回路ＤＢの出力端に接続された高周波電流をバイパスするフィルタ回路である。フィルタ回路ＦＬの出力端には、インダクタＬ１とスイッチング素子Ｑ１と抵抗器Ｒ３の直列回路が接続されており、スイッチング素子Ｑ１と抵抗器Ｒ３の直列回路の両端には、ダイオードＤ１を介して平滑コンデンサＣ０が接続されて、これらの回路素子により昇圧型チョッパー回路を構成している。昇圧型チョッパー回路のスイッチング素子Ｑ１はＭＯＳＦＥＴよりなり、力率改善制御（ＰＦＣ）を行うためのＰＦＣ制御回路２により高周波でオン・オフ駆動されている。このＰＦＣ制御回路２はモトローラ社製のＭＣ３３２６２等の集積回路よりなり、外付けの電子部品として、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６、コンデンサＣ１を接続されている。抵抗器Ｒ１，Ｒ２はチョッパー入力電圧を分圧して検出しており、抵抗器Ｒ５，Ｒ６はチョッパー出力電圧を分圧して検出している。また、抵抗器Ｒ３はスイッチング素子Ｑ１に流れる電流を検出しており、抵抗器Ｒ４はインダクタＬ１の２次巻線に流れる電流を検出している。
【００３７】
チョッパー回路出力に接続される負荷は、ハーフブリッジ型のインバータ回路であり、ＭＯＳＦＥＴよりなるスイッチング素子Ｑ２，Ｑ３、直流カット用コンデンサＣ２、共振用（限流用）インダクタＬ２、共振用コンデンサＣ３、フィラメント予熱巻線ａ−ｂ，ｃ−ｄ、予熱電流制御用コンデンサＣ４，Ｃ５、インバータ制御回路部３よりなる。
【００３８】
チョッパー回路の動作については実施の形態１で説明したものと同様である。
次に、インバータ回路の動作を説明する。制御回路部３によりスイッチング素子Ｑ２，Ｑ３が交互にオン・オフすることで、スイッチング素子Ｑ３の両端にはチョッパー出力電圧をピーク値とした矩形波パルス電圧が印加される。この電圧は直流カット用コンデンサＣ２により、インダクタＬ２とコンデンサＣ３間では矩形波状の交流電圧となり、この電圧により、インダクタＬ２とコンデンサＣ３、放電灯ｌａの共振動作により放電灯ｌａは正弦波状の高周波で点灯するものである。
【００３９】
電源投入されると、インバータ回路はインダクタＬ２とコンデンサＣ３で決まる無負荷共振周波数より高い周波数でかつ放電灯ｌａがコールドスタートしないような周波数でスイッチング素子Ｑ２，Ｑ３はオン・オフ動作し、放電灯ｌａのフィラメントに電流を供給し、フィラメントを加熱する（先行予熱モード）。その後、放電灯ｌａが点灯するための共振電圧が発生する周波数に移行し（始動モード）、放電灯ｌａを点灯させ、その後所定の出力が得られる周波数に移行する（点灯モード）。
【００４０】
インバータ制御回路部３からはＰＦＣ制御回路２へ上述した始動モード・点灯モードではコンパレータＣＰの機能を禁止する信号を入力する。つまり、通常点灯時などに比べて消費電力が極端に低い先行予熱モードでは、コンパレータＣＰの機能を動作可能状態とするが、放電灯ｌａが点灯し比較的消費電力が大きくなる動作状態（始動モード・点灯モード）ではコンパレータＣＰの機能を禁止している。具体的には始動時・点灯時ではコンパレータＣＰの出力を強制的にＨｉｇｈレベルに維持する。
【００４１】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、ＰＦＣ制御回路は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【００４２】
また、本実施の形態では、コンパレータＣＰの機能を先行予熱モードに限定しているが、これは通常点灯状態でも放電灯ｌａの出力を可変できる調光機能を有したインバータ回路において、調光時の軽負荷動作状態でエラーアンプＥＡの電位がコンパレータＣＰの基準電圧ＣＰｒｅｆ付近で動作する際に、チョッパー出力電圧の僅かではあるがリップル成分の下側付近において、ノイズ等が原因となり、断続的にコンパレータＣＰが働き、チョッパー動作が断続的になり、入力電流波形が正弦波状態から乱れる場合があるが、コンパレータＣＰの機能を先行予熱モードに限定することで本来のチョッパー動作を確保しつつ、先行予熱時のチョッパー制御限界での異常昇圧を抑制することが可能になる。
【００４３】
（実施の形態４）
第４の実施の形態の回路図を図４に示す。本実施の形態は、実施の形態２のチョッパー回路の負荷に実施の形態３と同様のインバータ回路を組み合わせた例である。動作は実施の形態３とほぼ同様であるが、コンパレータＣＰの出力の接続先であるＡＮＤゲートの挿入箇所のみが異なる。詳細な動作説明は実施の形態２，３と同様であるので省略する。
【００４４】
本実施の形態によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができる。これにより部品ストレスを軽減することが可能になる。なお、ＰＦＣ制御回路は、上述の機能を盛り込んだ一体の集積回路で実施すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
【００４５】
また、本実施の形態では、コンパレータＣＰの機能を先行予熱モードに限定しているが、これは通常点灯状態でも放電灯ｌａの出力を可変できる調光機能を有したインバータ回路において、調光時の軽負荷動作状態でエラーアンプＥＡの電位がコンパレータＣＰの基準電圧ＣＰｒｅｆ付近で動作する際に、チョッパー出力電圧の僅かではあるがリップル成分の下側付近において、ノイズ等が原因となり、断続的にコンパレータＣＰが働き、チョッパー動作が断続的になり、入力電流波形が正弦波状態から乱れる場合があるが、コンパレータＣＰの機能を先行予熱モードに限定することで本来のチョッパー動作を確保しつつ、先行予熱時のチョッパー制御限界での異常昇圧を抑制することが可能になる。
【００４６】
（実施の形態５）
第５の実施の形態の回路図を図５に示す。本実施の形態は、実施の形態３におけるＰＦＣ制御回路２とインバータ制御回路部３を一つの集積回路４で構成した例である。動作については、実施の形態３と同様のため省略する。
【００４７】
本実施の形態によれば、実施の形態３の効果に加えて、インバータの動作状態（先行予熱モード、始動・点灯モード）をコンパレータＣＰの出力側に伝達する信号配線を最短で構成することができるため、外来ノイズに対する動作安定性を確保することが出来る。
【００４８】
（実施の形態６）
第６の実施の形態の回路図を図６に示す。本実施の形態は、実施の形態３におけるコンパレータＣＰの基準電圧ＣＰｒｅｆを可変制御するようにしたものである。インバータ回路の先行予熱モードでは、コンパレータＣＰの基準電圧はＣＰｒｅｆ１とし、始動・点灯モードではコンパレータＣＰの基準電圧はＣＰｒｅｆ２としている。ＣＰｒｅｆ１とＣＰｒｅｆ２の関係はＣＰｒｅｆ１＞ＣＰｒｅｆ２となっている。つまり、実施の形態３に比べるとコンパレータＣＰそのものは常にアクティブであるが、その電圧比較判定のための基準電圧を可変としている。先行予熱モードでは通常点灯時に比べて明らかに負荷が軽くなるため、コンパレータＣＰを働きやすくしており、出力電圧の異常昇圧を抑制することを主眼とした動作状態としている。始動・点灯モードではチョッパーの制御限界を超える動作はほとんど現れないため、コンパレータＣＰの動作閾値を下げており、予熱モードよりコンパレータＣＰが働きにくくしている。これにより負荷調光時などの軽負荷状態で、コンパレータＣＰが不用意に動作することを防止している。よって、軽負荷時の通常動作状態での入力電流歪み改善機能も保持できる。
【００４９】
本実施の形態によれば、実施の形態３の効果に加えて、通常点灯状態での異常モード（例えば放電灯負荷のスローリーク）による軽負荷状態時におけるチョッパー回路の異常昇圧を抑制する効果がある。
【００５０】
【発明の効果】
請求項１〜８の発明によれば、負荷での消費電力が極端に小さい時などのチョッパー制御能力の限界付近における、チョッパー出力電圧を安定化することができ、これにより部品ストレスを軽減することが可能になる。
請求項４又は８の発明のように、チョッパー回路の動作を停止させる機能を先行予熱時に限定すれば、先行予熱時のチョッパー制御限界での異常昇圧を抑制することが可能になると共に、調光時の軽負荷動作状態でノイズ等が原因となり、断続的にチョッパー動作が停止して入力電流波形が正弦波状態から乱れることを防止できる。
請求項５の発明のように、チョッパー回路の制御回路を一体の集積回路で構成すれば、配線引き回しを最短で構成できるため、外部からのノイズに対してより安定性の高い制御を実現できる。
請求項６の発明のように、チョッパー回路の制御回路とインバータ回路の制御回路を一体の集積回路で構成すれば、インバータ回路の動作状態をチョッパー回路の制御回路に伝達する信号配線を最短で構成することができるため、外来ノイズに対する動作安定性を確保することが出来る。
請求項７の発明によれば、誤差検出部の出力電圧を所定値と比較する基準電圧を可変制御することで、例えば放電灯負荷のスローリークのように通常点灯状態での異常モードによる軽負荷状態時におけるチョッパー回路の異常昇圧を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の回路図である。
【図２】本発明の第２の実施の形態の回路図である。
【図３】本発明の第３の実施の形態の回路図である。
【図４】本発明の第４の実施の形態の回路図である。
【図５】本発明の第５の実施の形態の回路図である。
【図６】本発明の第６の実施の形態の回路図である。
【図７】従来例の回路図である。
【図８】従来例の高周波的な動作波形図である。
【図９】従来例の低周波的な動作波形図である。
【図１０】従来例の負荷としてのインバータ回路の回路図である。
【図１１】従来例の課題を説明するための動作説明図である。
【符号の説明】
１ 負荷
２ ＰＦＣ制御回路
３ インバータ制御回路部
Ｑ１ スイッチング素子
Ｌ１ インダクタ
Ｄ１ ダイオード
Ｃ１ 平滑コンデンサ
ＤＢ ダイオードブリッジ回路
ＣＰ コンパレータ
ＥＡ エラーアンプ
Claims (8)
- 交流電源と、交流電源を全波整流する整流器と、整流器出力である脈流電圧を入力としスイッチング素子およびインダクタを含みスイッチング素子のオン期間にインダクタに蓄積したエネルギーをスイッチング素子のオフ期間に出力側に放出させることにより直流電圧変換を行うチョッパー回路よりなる主回路と、スイッチング素子をオン・オフ制御する制御回路とを備え、制御回路は、主回路への入力電圧である脈流電圧に比例した第１の検出電圧を発生する第１検出部と、主回路の出力電圧に比例した第２の検出電圧を発生する第２検出部と、スイッチング素子への通電電流に比例した第３の検出電圧を発生する第３検出部と、インダクタに流れる電流に応じた第４の検出電圧を発生する第４検出部と、第２の検出電圧と設定電圧との差分を誤差電圧として出力する誤差検出部と、第３の検出電圧が第１の検出電圧と誤差電圧との積に規定倍率を乗じた電圧値になるとスイッチング素子をオフにし、インダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出するとスイッチング素子をオンにする判定制御部と、少なくとも電源が投入されてから所定の時間は誤差検出部の出力電圧が所定値より低いときはチョッパー回路の動作を停止させる手段を有することを特徴とする電源装置。
- 請求項１において、インダクタの蓄積エネルギーが規定値以下となったことを検出しても再びチョッパー回路のスイッチング素子へのオン信号が入らないようにすることでチョッパー回路を停止させることを特徴とする電源装置。
- 請求項１又は２において、チョッパー回路の出力には、放電灯負荷を高周波で点灯するインバータ回路が接続されていることを特徴とする電源装置。
- 請求項３において、所定の時間とは、少なくともインバータ回路による放電灯負荷の先行予熱時間を含んでいることを特徴とする電源装置。
- 請求項１〜４のいずれかにおいて、チョッパー回路の制御回路は一体の集積回路で構成していることを特徴とする電源装置。
- 請求項３又は４において、チョッパー回路の制御回路とインバータ回路の制御回路は一体の集積回路で構成していることを特徴とする電源装置。
- 請求項３、４又は６のいずれかにおいて、誤差検出部の出力電圧と比較される所定値はインバータ回路の動作モードにより可変制御されることを特徴とする電源装置。
- 請求項７において、前記誤差検出部の出力電圧と比較される所定値は先行予熱時とそれ以外の動作状態では異なっており、先行予熱時の方が高くなっていることを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002372169A JP4241027B2 (ja) | 2002-12-24 | 2002-12-24 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002372169A JP4241027B2 (ja) | 2002-12-24 | 2002-12-24 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004208357A true JP2004208357A (ja) | 2004-07-22 |
| JP4241027B2 JP4241027B2 (ja) | 2009-03-18 |
Family
ID=32810844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002372169A Expired - Fee Related JP4241027B2 (ja) | 2002-12-24 | 2002-12-24 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4241027B2 (ja) |
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006046364A1 (ja) * | 2004-10-26 | 2006-05-04 | Matsushita Electric Works, Ltd. | 放電灯点灯装置並びにこれを用いた照明器具及び照明システム |
| KR100729926B1 (ko) | 2005-06-29 | 2007-06-18 | 오므론 가부시키가이샤 | 승압 회로 및 전동 파워 스티어링 장치 |
| WO2007072925A1 (ja) * | 2005-12-22 | 2007-06-28 | Matsushita Electric Works, Ltd. | 放電灯点灯装置及び画像表示装置 |
| JP2008005681A (ja) * | 2006-06-26 | 2008-01-10 | Toyota Motor Corp | 電源装置 |
| JP2008512982A (ja) * | 2004-09-07 | 2008-04-24 | フレクストロニクス エーピー，リミテッド ライアビリティ カンパニー | 電力供給システム、力率補正システム及び力率補正方法 |
| WO2009059459A1 (en) * | 2007-11-07 | 2009-05-14 | Texas Instruments Incorporated | A power regulator system with current limit independent of duty cycle and its regulation method |
| JP2010259235A (ja) * | 2009-04-24 | 2010-11-11 | Panasonic Electric Works Co Ltd | 電源装置 |
| JP2011055596A (ja) * | 2009-08-31 | 2011-03-17 | Sanken Electric Co Ltd | 力率改善回路 |
| US7978489B1 (en) | 2007-08-03 | 2011-07-12 | Flextronics Ap, Llc | Integrated power converters |
| US8040117B2 (en) | 2009-05-15 | 2011-10-18 | Flextronics Ap, Llc | Closed loop negative feedback system with low frequency modulated gain |
| US8102678B2 (en) | 2008-05-21 | 2012-01-24 | Flextronics Ap, Llc | High power factor isolated buck-type power factor correction converter |
| JP2012155893A (ja) * | 2011-01-24 | 2012-08-16 | Nec Lighting Ltd | 電源回路および照明装置 |
| US8279646B1 (en) | 2007-12-14 | 2012-10-02 | Flextronics Ap, Llc | Coordinated power sequencing to limit inrush currents and ensure optimum filtering |
| US8289741B2 (en) | 2010-01-14 | 2012-10-16 | Flextronics Ap, Llc | Line switcher for power converters |
| US8441810B2 (en) | 2010-11-09 | 2013-05-14 | Flextronics Ap, Llc | Cascade power system architecture |
| US8488340B2 (en) | 2010-08-27 | 2013-07-16 | Flextronics Ap, Llc | Power converter with boost-buck-buck configuration utilizing an intermediate power regulating circuit |
| US8520410B2 (en) | 2010-11-09 | 2013-08-27 | Flextronics Ap, Llc | Virtual parametric high side MOSFET driver |
| US8531174B2 (en) | 2008-06-12 | 2013-09-10 | Flextronics Ap, Llc | AC-DC input adapter |
| CN103493352A (zh) * | 2011-03-22 | 2014-01-01 | 松下电器产业株式会社 | 电力转换装置 |
| US8654553B1 (en) | 2013-03-15 | 2014-02-18 | Flextronics Ap, Llc | Adaptive digital control of power factor correction front end |
| US8693213B2 (en) | 2008-05-21 | 2014-04-08 | Flextronics Ap, Llc | Resonant power factor correction converter |
| US8743565B2 (en) | 2012-07-27 | 2014-06-03 | Flextronics Ap, Llc | High power converter architecture |
| US8787044B2 (en) | 2009-05-07 | 2014-07-22 | Flextronics Ap, Llc | Energy recovery snubber circuit for power converters |
| US8842450B2 (en) | 2011-04-12 | 2014-09-23 | Flextronics, Ap, Llc | Power converter using multiple phase-shifting quasi-resonant converters |
| US8891803B2 (en) | 2009-06-23 | 2014-11-18 | Flextronics Ap, Llc | Notebook power supply with integrated subwoofer |
| US8964413B2 (en) | 2010-04-22 | 2015-02-24 | Flextronics Ap, Llc | Two stage resonant converter enabling soft-switching in an isolated stage |
| US9019724B2 (en) | 2012-07-27 | 2015-04-28 | Flextronics Ap, Llc | High power converter architecture |
| US9019726B2 (en) | 2012-07-13 | 2015-04-28 | Flextronics Ap, Llc | Power converters with quasi-zero power consumption |
| US9093911B2 (en) | 2013-03-15 | 2015-07-28 | Flextronics Ap, Llc | Switching mode power converter using coded signal control |
| US9118253B2 (en) | 2012-08-15 | 2015-08-25 | Flextronics Ap, Llc | Energy conversion architecture with secondary side control delivered across transformer element |
| US9136769B2 (en) | 2012-10-10 | 2015-09-15 | Flextronics Ap, Llc | Load change detection for switched mode power supply with low no load power |
| US9184668B2 (en) | 2013-03-15 | 2015-11-10 | Flextronics Ap, Llc | Power management integrated circuit partitioning with dedicated primary side control winding |
| US9203293B2 (en) | 2012-06-11 | 2015-12-01 | Power Systems Technologies Ltd. | Method of suppressing electromagnetic interference emission |
| US9203292B2 (en) | 2012-06-11 | 2015-12-01 | Power Systems Technologies Ltd. | Electromagnetic interference emission suppressor |
| US9276460B2 (en) | 2012-05-25 | 2016-03-01 | Flextronics Ap, Llc | Power converter with noise immunity |
| US9287792B2 (en) | 2012-08-13 | 2016-03-15 | Flextronics Ap, Llc | Control method to reduce switching loss on MOSFET |
| US9323267B2 (en) | 2013-03-14 | 2016-04-26 | Flextronics Ap, Llc | Method and implementation for eliminating random pulse during power up of digital signal controller |
| US9494658B2 (en) | 2013-03-14 | 2016-11-15 | Flextronics Ap, Llc | Approach for generation of power failure warning signal to maximize useable hold-up time with AC/DC rectifiers |
| US9621053B1 (en) | 2014-08-05 | 2017-04-11 | Flextronics Ap, Llc | Peak power control technique for primary side controller operation in continuous conduction mode |
| US9660540B2 (en) | 2012-11-05 | 2017-05-23 | Flextronics Ap, Llc | Digital error signal comparator |
| US9711990B2 (en) | 2013-03-15 | 2017-07-18 | Flextronics Ap, Llc | No load detection and slew rate compensation |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5645250B2 (ja) * | 2010-09-06 | 2014-12-24 | パナソニックＩｐマネジメント株式会社 | Ｌｅｄ点灯装置及びそれを用いた照明器具 |
-
2002
- 2002-12-24 JP JP2002372169A patent/JP4241027B2/ja not_active Expired - Fee Related
Cited By (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512982A (ja) * | 2004-09-07 | 2008-04-24 | フレクストロニクス エーピー，リミテッド ライアビリティ カンパニー | 電力供給システム、力率補正システム及び力率補正方法 |
| JP4897686B2 (ja) * | 2004-09-07 | 2012-03-14 | フレクストロニクス エーピー，リミテッド ライアビリティ カンパニー | 電力供給装置、力率改善装置及び力率改善方法 |
| EP1814214A1 (en) * | 2004-10-26 | 2007-08-01 | Matsushita Electric Works, Ltd. | Discharge lamp lighting device, and lighting equipment and lighting system using the device |
| WO2006046364A1 (ja) * | 2004-10-26 | 2006-05-04 | Matsushita Electric Works, Ltd. | 放電灯点灯装置並びにこれを用いた照明器具及び照明システム |
| US7557523B2 (en) | 2004-10-26 | 2009-07-07 | Panasonic Electric Works Co., Ltd. | Discharge lamp lighting device, and lighting equipment and lighting system using the device |
| EP1814214A4 (en) * | 2004-10-26 | 2009-10-28 | Panasonic Elec Works Co Ltd | DISCHARGE LAMP LIGHTING DEVICE, AND LIGHTING EQUIPMENT AND LIGHTING SYSTEM USING THE DEVICE |
| KR100729926B1 (ko) | 2005-06-29 | 2007-06-18 | 오므론 가부시키가이샤 | 승압 회로 및 전동 파워 스티어링 장치 |
| WO2007072925A1 (ja) * | 2005-12-22 | 2007-06-28 | Matsushita Electric Works, Ltd. | 放電灯点灯装置及び画像表示装置 |
| US7943890B2 (en) | 2005-12-22 | 2011-05-17 | Panasonic Electric Works Co., Ltd. | Discharge lamp lighting device and image display device with switching frequency |
| JP4665850B2 (ja) * | 2006-06-26 | 2011-04-06 | トヨタ自動車株式会社 | 電源装置 |
| JP2008005681A (ja) * | 2006-06-26 | 2008-01-10 | Toyota Motor Corp | 電源装置 |
| US7978489B1 (en) | 2007-08-03 | 2011-07-12 | Flextronics Ap, Llc | Integrated power converters |
| WO2009059459A1 (en) * | 2007-11-07 | 2009-05-14 | Texas Instruments Incorporated | A power regulator system with current limit independent of duty cycle and its regulation method |
| CN101911457A (zh) * | 2007-11-07 | 2010-12-08 | 德克萨斯仪器股份有限公司 | 具有与占空比无关的电流限制的电源调节器系统及其调节方法 |
| US8279646B1 (en) | 2007-12-14 | 2012-10-02 | Flextronics Ap, Llc | Coordinated power sequencing to limit inrush currents and ensure optimum filtering |
| US8102678B2 (en) | 2008-05-21 | 2012-01-24 | Flextronics Ap, Llc | High power factor isolated buck-type power factor correction converter |
| US8693213B2 (en) | 2008-05-21 | 2014-04-08 | Flextronics Ap, Llc | Resonant power factor correction converter |
| US8531174B2 (en) | 2008-06-12 | 2013-09-10 | Flextronics Ap, Llc | AC-DC input adapter |
| JP2010259235A (ja) * | 2009-04-24 | 2010-11-11 | Panasonic Electric Works Co Ltd | 電源装置 |
| US8787044B2 (en) | 2009-05-07 | 2014-07-22 | Flextronics Ap, Llc | Energy recovery snubber circuit for power converters |
| US8040117B2 (en) | 2009-05-15 | 2011-10-18 | Flextronics Ap, Llc | Closed loop negative feedback system with low frequency modulated gain |
| US8891803B2 (en) | 2009-06-23 | 2014-11-18 | Flextronics Ap, Llc | Notebook power supply with integrated subwoofer |
| JP2011055596A (ja) * | 2009-08-31 | 2011-03-17 | Sanken Electric Co Ltd | 力率改善回路 |
| US8289741B2 (en) | 2010-01-14 | 2012-10-16 | Flextronics Ap, Llc | Line switcher for power converters |
| US8964413B2 (en) | 2010-04-22 | 2015-02-24 | Flextronics Ap, Llc | Two stage resonant converter enabling soft-switching in an isolated stage |
| US8488340B2 (en) | 2010-08-27 | 2013-07-16 | Flextronics Ap, Llc | Power converter with boost-buck-buck configuration utilizing an intermediate power regulating circuit |
| US8520410B2 (en) | 2010-11-09 | 2013-08-27 | Flextronics Ap, Llc | Virtual parametric high side MOSFET driver |
| US8441810B2 (en) | 2010-11-09 | 2013-05-14 | Flextronics Ap, Llc | Cascade power system architecture |
| JP2012155893A (ja) * | 2011-01-24 | 2012-08-16 | Nec Lighting Ltd | 電源回路および照明装置 |
| CN103493352A (zh) * | 2011-03-22 | 2014-01-01 | 松下电器产业株式会社 | 电力转换装置 |
| US8842450B2 (en) | 2011-04-12 | 2014-09-23 | Flextronics, Ap, Llc | Power converter using multiple phase-shifting quasi-resonant converters |
| US9276460B2 (en) | 2012-05-25 | 2016-03-01 | Flextronics Ap, Llc | Power converter with noise immunity |
| US9203293B2 (en) | 2012-06-11 | 2015-12-01 | Power Systems Technologies Ltd. | Method of suppressing electromagnetic interference emission |
| US9203292B2 (en) | 2012-06-11 | 2015-12-01 | Power Systems Technologies Ltd. | Electromagnetic interference emission suppressor |
| US9019726B2 (en) | 2012-07-13 | 2015-04-28 | Flextronics Ap, Llc | Power converters with quasi-zero power consumption |
| US9019724B2 (en) | 2012-07-27 | 2015-04-28 | Flextronics Ap, Llc | High power converter architecture |
| US8743565B2 (en) | 2012-07-27 | 2014-06-03 | Flextronics Ap, Llc | High power converter architecture |
| US9287792B2 (en) | 2012-08-13 | 2016-03-15 | Flextronics Ap, Llc | Control method to reduce switching loss on MOSFET |
| US9312775B2 (en) | 2012-08-15 | 2016-04-12 | Flextronics Ap, Llc | Reconstruction pulse shape integrity in feedback control environment |
| US9118253B2 (en) | 2012-08-15 | 2015-08-25 | Flextronics Ap, Llc | Energy conversion architecture with secondary side control delivered across transformer element |
| US9136769B2 (en) | 2012-10-10 | 2015-09-15 | Flextronics Ap, Llc | Load change detection for switched mode power supply with low no load power |
| US9318965B2 (en) | 2012-10-10 | 2016-04-19 | Flextronics Ap, Llc | Method to control a minimum pulsewidth in a switch mode power supply |
| US9660540B2 (en) | 2012-11-05 | 2017-05-23 | Flextronics Ap, Llc | Digital error signal comparator |
| US9323267B2 (en) | 2013-03-14 | 2016-04-26 | Flextronics Ap, Llc | Method and implementation for eliminating random pulse during power up of digital signal controller |
| US9494658B2 (en) | 2013-03-14 | 2016-11-15 | Flextronics Ap, Llc | Approach for generation of power failure warning signal to maximize useable hold-up time with AC/DC rectifiers |
| US8654553B1 (en) | 2013-03-15 | 2014-02-18 | Flextronics Ap, Llc | Adaptive digital control of power factor correction front end |
| US9093911B2 (en) | 2013-03-15 | 2015-07-28 | Flextronics Ap, Llc | Switching mode power converter using coded signal control |
| US9184668B2 (en) | 2013-03-15 | 2015-11-10 | Flextronics Ap, Llc | Power management integrated circuit partitioning with dedicated primary side control winding |
| US9711990B2 (en) | 2013-03-15 | 2017-07-18 | Flextronics Ap, Llc | No load detection and slew rate compensation |
| US9843212B2 (en) | 2013-03-15 | 2017-12-12 | Flextronics Ap, Llc | No load detection |
| US9621053B1 (en) | 2014-08-05 | 2017-04-11 | Flextronics Ap, Llc | Peak power control technique for primary side controller operation in continuous conduction mode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4241027B2 (ja) | 2009-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4241027B2 (ja) | 電源装置 | |
| US7977893B2 (en) | PFC and ballast control IC | |
| EP0665630B1 (en) | Power factor correction precompensation circuit | |
| US8324822B2 (en) | System and method for dimmable constant power light driver | |
| US6940733B2 (en) | Optimal control of wide conversion ratio switching converters | |
| JP6447095B2 (ja) | スイッチング電源回路 | |
| KR20110016496A (ko) | 다중-램프들 순간 시동 전자 안정기 | |
| JPH06197545A (ja) | スイッチモード電源 | |
| JP2006140148A (ja) | 降圧／フルブリッジｈｉｄ安定器制御ｉｃ | |
| JP6058473B2 (ja) | 照明用電源制御回路、半導体集積回路、照明用電源および照明器具 | |
| KR100952920B1 (ko) | 단일단의 발광다이오드 드라이버 | |
| RU2390107C2 (ru) | Отключающая схема | |
| US20230156881A1 (en) | Average current control circuit and method | |
| JP4572570B2 (ja) | 放電灯点灯装置及び照明器具 | |
| JP3627573B2 (ja) | 電源装置 | |
| JP4240926B2 (ja) | 電源装置 | |
| JP4058968B2 (ja) | 電源装置 | |
| JP6648502B2 (ja) | 点灯装置および照明器具 | |
| JP2001339956A (ja) | 電源装置 | |
| JP4706148B2 (ja) | 放電ランプ点灯装置 | |
| KR100825378B1 (ko) | 하프브릿지 회로를 사용하는 전력 공급 장치 | |
| JP3395795B2 (ja) | 放電灯点灯装置 | |
| JP2018064380A (ja) | ハーフブリッジ回路を用いた電源装置 | |
| JP2514925B2 (ja) | 放電灯点灯装置 | |
| JP2003157992A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |