JP2008512982A

JP2008512982A - 電力供給システム、力率補正システム及び力率補正方法

Info

Publication number: JP2008512982A
Application number: JP2007531368A
Authority: JP
Inventors: ジャンセン、アライアン
Original assignee: フレクストロニクスエーピー，リミテッドライアビリティカンパニー
Priority date: 2004-09-07
Filing date: 2005-09-07
Publication date: 2008-04-24
Anticipated expiration: 2025-09-07
Also published as: EP1800198B1; US7205752B2; US20060077604A1; DE602005024593D1; ATE487173T1; JP4897686B2; EP1800198A2; WO2006029323A2; EP1800198A4; CA2575716C; CA2575716A1; WO2006029323A3

Abstract

複数の電源を用いて負荷に電力を供給する。トリガシステムを用いて、システムに導入された入力電流のリプル成分を自動的に実質的にキャンセルする。マスタ電源及びスレーブ電源は、負荷に電力を供給する。このトリガシステムにより、２つの電源は、実質的に等しいスイッチング周波数を有し、及び位相が実質的に１８０°ずれたスイッチングサイクルを有する。更に、トリガシステムにおいて、局部発振器を用いて、マスタ電源のスイッチングサイクルにおいて、マスタスイッチング駆動信号のリーディングエッジから位相が約１８０°ずれた時点でスレーブ電源をオン位置にトリガしてもよい。本発明に基づくシステム及び方法は、スイッチモード電源のための力率補正フロンエンドを提供する。供給される電力と、スイッチング周波数との間の関係が異なる電源を用いてもよい。

Description

関連出願

本出願は、米国特許法第１１９条（ｅ）項に基づき、２００４年９月７日に出願された係属中の米国特許仮出願番号６０／６０９，５０８号、発明の名称「マスタ−スレーブ臨界導通モード電力コンバータ（MASTER SLAVE CRITICAL CONDUCTION MODE POWER CONVERTOR）」の優先権を主張する。この文献は、引用により全体が本願に援用される。

本発明は、負荷に電力を供給する電力供給システムに関し、詳しくは、複数の電源を用いて、高出力且つ均一な電力を供給する電力供給システムに関する。

電力コンバータの構造には、幾つかの問題がある。これらのうち、最も重要な問題は、入力電力に雑音を導入しない無雑音の出力電力を生成することが困難であるという問題である。この問題を解決するための技術は既に提案されているが、これまでの技術は、複雑で高価であった。従来の電力コンバータでは、入力電流の成分が周期的に変化し、電力損失を引き起こすことがある。更に、従来の電力コンバータは、電力入力側からみて、簡単な抵抗性負荷として振る舞わない。

力率補正（power factor correction：ＰＦＣ）のためのブーストコンバータの従来の設計では、リプル電流を最小化するために、周知の２つの手法を用いている。この従来の力率補正（ＰＦＣ）ブーストコンバータ５００の構造を図５に示す。図５に示すようなシステムのための２つの手法は、不連続モード（discontinuous mode：ＤＭ）と、連続モード（continuous mode：ＣＭ）である。

ブーストコンバータ５００では、交流（ＡＣ）電源Ｖ_ＡＣが全波ブリッジ整流器Ｂｒの入力端子に亘って接続されている。ブリッジ整流器Ｂｒの第１の出力端子は、インダクタＬの第１の端子に接続されている。インダクタＬの第２の端子は、トランジスタスイッチＭのドレインと、ダイオードＤのアノードに接続されている。ダイオードＤのカソードは、出力コンデンサＣの第１の端子に接続されている。ブリッジ整流器Ｂｒの第２の出力端子は、検出抵抗器（sensing resistor）Ｒ_{ＳＥＮＳＥ}の第１の端子に接続されている。検出抵抗器Ｒ_{ＳＥＮＳＥ}の第２の端子、トランジスタスイッチＭのソース及びコンデンサＣの第２の端子は、それぞれ接地されている。検出抵抗器Ｒ_{ＳＥＮＳＥ}の第１の端子に現れる電圧信号−Ｉ_{ＳＥＮＳＥ}は、電源Ｖ_ＡＣからブーストコンバータ５００に供給された電流を表している。信号−Ｉ_{ＳＥＮＳＥ}は、接地電位を基準とする抵抗器Ｒ_{ＳＥＮＳＥ}に亘る電圧降下によって形成されるため、負の極性を有する。トランジスタスイッチＭのゲートには、スイッチ制御電圧信号Ｖ_ＳＷが供給され、これにより、トランジスタスイッチＭを導通する（スイッチを閉じる）か、導通しない（スイッチを開く）かが制御される。

スイッチＭが閉じられると、ブリッジ整流器Ｂｒからの電流は、インダクタＬからスイッチＭを介して流れる。このような状態では、ダイオードＤは、出力電圧Ｖ_ＯＵＴによって逆バイアスされる。インダクタＬを介して流れる電流は、インダクタＬに関連する磁界としてエネルギを蓄える。スイッチＭが開かれると、蓄えられたエネルギは、ダイオードＤを介して流れる電流として出力コンデンサＣに伝えられる。このような状態では、ダイオードＤは、順バイアスされる。出力コンデンサＣに蓄えられたエネルギは、コンデンサＣに亘る出力電圧Ｖ_ＯＵＴを形成し、このエネルギは、第２の電力供給段等の負荷を駆動するために使用できる。ソースＶ_ＡＣからコンデンサＣへのエネルギ伝送の速度は、スイッチ制御信号Ｖ_ＳＷのデューティサイクルに依存する。

図５に示すブーストコンバータ５００は、交流電源Ｖ_ＡＣからブーストコンバータ５００に供給される電流が、電源Ｖ_ＡＣによって供給される電圧と実質的に同調するように、トランジスタスイッチＭのスイッチングが行われる時間を制御し、出力電圧Ｖ_ＯＵＴが一定のレベルに維持されるようにトランジスタスイッチＭのデューティサイクルを制御する。ここでは、スイッチングを制御するために、電圧Ｖ_ＯＵＴ及び電圧−Ｉ_{ＳＥＮＳＥ}の両方が監視される。

このようなブーストコンバータ５００が連続モード（ＣＭ）で動作する場合、インダクタＬを介して流れる電流は、常にゼロより大きい。したがって、スイッチＭを閉じた瞬間には、ダイオードＤに電流が流れている。ダイオードＤのジャンクションに蓄えられたエネルギにより、ダイオードＤには有限の回復時間が必要であり、このため、ダイオードＤは、直ちにはオフにならない。ここで、スイッチＭを閉じると、ダイオードＤのジャンクションに蓄えられたエネルギは、スイッチＭを介してディスチャージされる。これによりスイッチＭに流れる高レベルの電流は、過度の電力散逸及びスイッチＭの早期破損の要因となることがある。また、この高いレベルの電流は、スイッチＭのスイッチングサイクルの度に生じるので、スイッチング周波数が制限される。特に、第２の電力供給段を駆動するブーストコンバータでは、出力コンデンサＣに亘る電圧が通常約４００ボルトに制限されるため、上述したような問題が深刻である。更に、ブーストコンバータ５００は、供給Ｖ_ＡＣが供給する電圧と電流とが互いに同調するように、スイッチングが行われる時間を制御するので、スイッチＭに高レベルの電流が流れる問題は、これまで、ブーストコンバータ５００が、不連続モード（ＤＭ）で動作している場合のように、スイッチＭを閉じる前にダイオードＤに流れる電流をゼロにすることによっては、回避することができなかった。

一方、ＤＭモードで動作する場合、ブーストコンバータ５００は、通常、リプルを大きくし、インダクタＬを流れる電流の最小値をゼロに落とすと共に、最大電流値を高める。このＤＭコンバータに許容される電流値の範囲の拡大は、動作モードにかかわらず、Ｌにおける電流の平均値が一定のまま維持されることを意味する。このように電流の平均値が維持されることにより、コンバータは、ＣＭコンバータに比べて損失が小さいスイッチングと、効率の向上の両方を実現するが、ＤＭモードによって、入力電流及び出力電流の両方に大きなリプルが導入される。

従来のシステムは、上述した設計において、複数のコンバータを用い、各コンバータの相対位相を修正し、これらの出力電力を結合することによって、リプルの影響を低減しようとしている。各コンバータの位相は、コンバータのリプル成分が互いに相殺されるように、他のコンバータに対して変更される。このようなデバイスを図６に示す。

負荷を駆動するためにシステムに供給された入力リプル電流をキャンセルする技術は周知である。更に、２つの電源を並列に接続し、これらの２つの電源に、位相が１８０°ずれたスイッチング周波数に基づくスイッチング信号を供給することによって、入力リプル電流をキャンセルできることが知られている。図６に示す従来のシステム２０は、この手法に基づいて入力リプル電流をキャンセルする。システム２０は、ＰＷＭコントローラ２２と、ＦＥＴ電力スイッチＭ１と、インダクタＬ１と、整流器Ｄ１と、フィルタコンデンサＣ１とを含む第１のブースト式電力コンバータ２１（第１の電源）を備える。第１のブースト式電力コンバータ２１の動作は周知であるため、ここでは詳細には説明しない。第１のブースト式電力コンバータ２１によって負荷２６に供給される電力は、フィードバックネットワーク２７及びＰＷＭコントローラ２２によって整流され、ＰＷＭコントローラ２２の出力は、ＦＥＴ電力スイッチＭ１のゲート電極に接続されている。フィードバックネットワーク２７の抵抗器Ｒ３、Ｒ４によって形成された分圧器は、第１のブースト式電力コンバータ２１の出力電圧を分割し、増幅器Ｕ６の基準電圧Ｖ_ＲＥＦ３に対して分割された出力電圧を比較する。そして、増幅器Ｕ６からの出力電圧は、ＰＷＭコントローラ２２の制御入力に供給され、これにより電力スイッチＭ１をＯＮにする時間が制御される。

システム２０は、更に、ＰＷＭコントローラ２４と、ＦＥＴ電力スイッチＭ２と、インダクタＬ２と、整流器Ｄ２と、フィルタコンデンサＣ２とを含む第２のブースト式電力コンバータ２３（第２の電源）を備える。第２のブースト式電力コンバータ２３の動作は周知であるため、ここでは詳細には説明しない。第２のブースト式電力コンバータ２３によって負荷２６に供給される電力は、フィードバックネットワーク２７及びＰＷＭコントローラ２４によって整流され、ＰＷＭコントローラ２４の出力は、ＦＥＴ電力スイッチＭ２のゲート電極に接続されている。増幅器Ｕ６からの出力電圧は、ＰＷＭコントローラ２４の制御入力に供給され、これにより電力スイッチＭ２をＯＮにする時間が制御される。

周知のように、ブースト式電力コンバータ２１、２３において、インダクタＬ１、Ｌ２を介して流れる電流は、それぞれ三角波の波形を有する。固定周波数発振器２５は、ＰＷＭコントローラ２２のクロック入力に直接接続され、及びインバータＮ２を介してＰＷＭコントローラ２４のクロック入力に接続され、これにより、ＰＷＭコントローラ２２、２４に、位相が１８０°シフトしたクロック波形を供給する。この結果、インダクタＬ１、Ｌ２の三角波の電流波形は、互いに１８０°シフトする。したがって、入力電流の三角波成分はキャンセルされ、入力電流の直流成分だけが残る。なお、図６の回路は、負荷２６への電流又は電力を等化しない。更に、２つの電源の成分は、同一ではないため、通常、僅かな位相差が生じる。これにより生じるリプル電流は大きく、この回路は、大電力デバイスに適用することができない。

また、電力を供給する可変周波数電源を負荷に接続し、位相検出を用いて各電源から負荷に供給される電流を等化し、システムに導入される入力電流のリプル成分をキャンセルする手法も知られている。

図７は、負荷３６に電力を供給するためのシステム３０のブロック図である。システム３０は、第１及び第２の電源３１、３２を備え、第１及び第２の電源３１、３２は、入力端子が互いに接続されており、同じ負荷３６に電力を供給する。電源３１、３２のそれぞれは、可変周波数電源であり、スイッチング周波数と、負荷に供給する電力との間に所定の関係を有する。例えば、各電源３１、３２は、スイッチング周波数と、負荷に供給する電力との間に、直線的又は非線形の関係を有していてもよい。同時に、各電力供給装置は、スイッチング周波数と、負荷に供給する電力との間に、電力及びスイッチング周波数が同じ方向に増減するような直接的な関係を有していてもよく、又は、電力及びスイッチング周波数がそれぞれ反対の方向に変化するような逆の関係を有していてもよい。システム３０の電源３１、３２は、スイッチング周波数と、負荷３６に供給する電力との間に同様の関係を有する。第１及び第２の電源３１、３２は、図７に示すように、互いに並列に接続することができる。

図７に示すように、システム３０は、それぞれ第１及び第２の電源３１、３２に接続された、フィードバックネットワーク３３、３４を備える。第１のフィードバックネットワーク３３は、第１の電源３１の出力電圧の一部を第１の電源３１の制御端子ＣＴＲＬに供給し、第１の電源３１の第１のスイッチング周波数ｆ_ｓｗ１を変更し、これにより、第１の電源３１から負荷３６に供給される電力を調整する。同様に、第２のフィードバックネットワーク３４は、第２の電源３２の出力電圧の一部を第２の電源３２の制御端子ＣＴＲＬに供給し、第２の電源３２の第２のスイッチング周波数ｆ_ｓｗ２を変更し、これにより、第２の電源３２から負荷３６に供給される電力を調整する。

位相検出器３５は、第１の電源３１の第１のスイッチング周波数ｆ_ｓｗ１と、第２の電源３２の第２のスイッチング周波数ｆ_ｓｗ２との間の位相差を表す誤差信号を提供する。第１のスイッチング周波数ｆ_ｓｗ１は、第１の電源３１の端子から位相検出器３５の一方の入力端子に供給される。同様に、第２のスイッチング周波数ｆ_ｓｗ２は、第２の電源３２の端子から位相検出器３５の他方の入力端子に供給される。位相検出器３５が出力する誤差信号は、フィードバックネットワーク３３、３４に供給される。これにより、第１及び第２のスイッチング周波数のｆ_ｓｗ１及びｆ_ｓｗ２は、互いにロックされる。

更に、第１及び第２の電源３１、３２は、スイッチング周波数と、負荷に供給する電力との間に同様の関係を有するので、第１の電源３１から負荷３６に供給される電力は、第２の電源３２から負荷３６に供給される電力と、実質的に等しい。図７に示す構成では、第１及び第２の電源３１、３２から負荷３６に供給される電力の等化は、電源３１、３２が互いに並列に接続され、したがって、同じ電圧を負荷３６に印加するため、各電源３１、３２から負荷３６に供給される電流が実質的に等化されることを意味する。

図７の回路は、２つの電源の相対位相を１８０°シフトした状態でロックするように設計されたループを利用している。ここで、２つの電源のデューティサイクルは、必ずしも５０％ではないため、位相は、必ずしも正反対にはならない。更に、図７の回路は、調整ループ（regulation loop）の限界で位相ロックを失い、この結果、入力リプル電流キャンセルの全損が生じ、デバイスから可聴雑音が生じることがある。

本発明は、マスタ−スレーブ構成を有し、スレーブ電源が望ましい特徴を有する電力を出力するように調整される複数の電源を用いて負荷に電力を供給する電力供給システム及び力率補正方法を提供する。

本発明は、ＡＣ／ＤＣ電力変換器及びＤＣ／ＤＣ電力変換器の両方で用いられ、及び絶縁構成及び非絶縁構成のいずれにおいても用いられるバックコンバータ、ブーストコンバータ、バック／ブーストコンバータ、フライバックコンバータ及びフォワードコンバータを含む、あらゆる種類の臨界導通モード（critical conduction mode：ＣＣＭ）コンバータに適用できる。

３００Ｗ以上の出力電力を供給するように意図された力率補正（ＰＦＣ）フロントエンドを含む幾つかの適用例では、入力電圧の全体の範囲に亘って効率的に電流を共有すること、可変周波数動作、入力電流のリプルの効果的なキャンセル及び入力電力システムの干渉の最小化が望まれる。本発明は、これらの望ましい特徴を有し、単純で容易に製造できる電力供給システムを提供する。更に、本発明により、従来の多くのシステムで採用されている検出抵抗器等の嵩張る効率の悪い部品の使用を避けることができる。

本発明は、負荷に電力を供給する複数の可変周波数電源を用いる電力供給システム及び力率補正方法を提供する。この電力供給システム及び力率補正方法では、マスタ電源のスイッチオフに応じてスレーブ電源のスイッチオンをトリガし、更に、電力特性を最適化するために、位相検出器を用いて、スレーブ電源のスイッチオフを調整する。

本発明の他の側面では、電圧制御発振器（ＶＣＯ）を用いてトリガリングを行う。この実施の形態では、マスタ電源のスイッチは、ＶＣＯにロックされる。周波数は、マスタ電源と同じ周波数になるように制御される。更に、ＶＣＯは、対称の出力波形を出力する。スレーブ電源は、（マスタ電源のスイッチオンと同じ位相の）立ち上がりエッジの位相から実質的に１８０°ずれたＶＣＯ出力の立ち下がりエッジにおいてトリガされる。したがって、スレーブ電源のスイッチオンは、マスタ電源のスイッチオンから、位相が実質的に１８０°ずれる。この手法によって、入力リプル電流及び出力リプル電流の両方が最小化される。

以下、添付の図面を参照して、本発明の好適な具体例及び変形例に基づき、本発明を詳細に説明する。特定の実施の形態に関連して本発明を説明するが、本発明は、これらの実施形態に限定されない。すなわち、本発明は、この詳細な説明に基づき、添付の特許請求の範囲によって定義される本発明の思想及び範囲内に含まれる代替、変更及び等価物を包含する。更に、本発明に関する以下の詳述では、本発明を明瞭にするために、多数の具体的な詳細事項について詳しく説明する。しかしながら、本発明は、これらの具体的な詳細事項によらずに実施することもできる。また、本発明の側面を不必要に曖昧にしないために、周知の方法、手続き及びコンポーネントについては、詳細には説明しない。

図１は、負荷に電力を供給する本発明に基づくシステム１００のブロック図である。システム１００は、マスタ電源１１０及びスレーブ電源１３０の２つの電源を備える。マスタ電源１１０及びスレーブ電源１３０は、それぞれ、電源入力端子１１２、１３２と、電流センサ出力端子１１４、１３４と、電源出力端子１１６、１３６と、内部の単安定ドライブ１１８、１３８と、内部の単安定遅延ドライブ（以下、遅延回路という。）１２２、１４２と、内部の単安定出力端子１２４、１４４とを備える。マスタ電源１１０は、スレーブ電源１３０に接続されており、入力端子１０２と、結合出力端子１０４との両方における干渉を最小限にしながら、システム１００の入力端子１０２から供給された電力をシステム１００の結合出力端子１０４から出力される電力に変換する。

システム１００のマスタ電源１１０及びスレーブ電源１３０は、当分野において周知のスイッチ電源であり、すなわち、オンにスイッチングされた場合にのみ、それぞれ電源出力端子１１６、１３６から電力を出力する。マスタ電源１１０及びスレーブ電源１３０は、いずれも図示しない内部の単安定回路に基づいて動作し、図示しない内部のスイッチを制御する。単安定ドライブ１１８、１３８は、ドライブトリガ信号によってスイッチング状態を決定する。単安定ドライブ１１８、１３８に電圧が供給されると、各単安定ドライブ１１８、１３８は、内部のスイッチ及び単安定出力端子１２４、１４４の両方に電圧を供給する。単安定ドライブ１１８、１３８によって供給された電圧は、遅延回路１２２、１４２によって決定される遅延に基づいて持続する。マスタ電源１１０及びスレーブ電源１３０では、スイッチ及び単安定電圧供給の間の関係は、単安定電圧が供給され又は「オン」になると、スイッチが閉じられ、これが電源の「オフ」状態に対応している。なお、マスタ電源１１０の単安定出力端子１２４と、スレーブ電源１３０の単安定ドライブ１３８との間にインバータ１８０が接続されているため、スレーブ電源１３０の単安定回路は、マスタ電源１１０の単安定回路から、実質的にずれた位相で駆動される。要約すれば、マスタ電源１１０及びスレーブ電源１３０は、単安定ドライブ１１８、１３８が信号を受信すると、電源がオフに切り換えられ、遅延回路１２２、１４２によって決定される期間、単安定出力端子１２４、１４４に電圧が供給されるように構成されている。

マスタ電源１１０がオフ状態のとき、電源入力端子１１２に供給される電力は、蓄えられ、マスタ電源１１０がオン状態のとき、この電力は、電源出力端子１１６に供給され、続いて、結合出力端子１０４から図示しない負荷に供給される。同時に、結合出力端子１０４からの信号は、遅延回路１２２に供給され、ここで、単安定回路がアクティブの際に遅延手段を駆動するように電流が蓄えられる。マスタ電源１１０は、自己共振構成を有し、すなわち、マスタ電源１１０の電流がゼロになると、電流センサ出力端子１１４からの信号が単安定ドライブ１１８に供給される。この信号は、任意に、遅延メカニズム１３１を介して供給され、ゼロ点を過ぎた電流の自然な共振減衰（natural resonant decay）を利用する。そして、単安定回路は、電圧を供給し、マスタ電源１１０のスイッチをオフにし、同時に、単安定出力端子１２４に電圧を供給する。単安定回路は、遅延回路１２２に基づく期間、この電圧を供給する。遅延回路１２２は、システム１００の出力電力によってチャージされる。

単安定出力端子１２４からの信号は、インバータ１８０を介してスレーブ電源１３０の単安定ドライブ１３８に供給される。したがって、マスタ電源１１０がオフ位置に切り換えられると、スレーブ電源１３０は、オン位置に切り換えられる。スレーブ電源１３０は、フィードバックメカニズムを用いて、オン位置を持続する時間を調整するように構成される。スレーブ電源１３０は、遅延回路１４２によって決定された期間、オン状態を維持する。遅延回路１４２は、システム１００の単安定出力端子１４４及び電流センサ出力端子１３４の両方の出力電力を用いるフィードバックループによってチャージされる。このフィードバックループにより、スレーブ電源１３０は、スレーブ電源１３０内に電流が実質的に流れなくなるまで、オフにならない。位相検出器１６０は、単安定出力端子１４４からの信号と、電流センサ出力端子１３４からの信号とを比較する。位相検出器１６０の出力信号は、システム１００の出力電力に比例する電流に加算され、加算された信号は、遅延回路１４２に供給される。位相検出器１６０の電圧出力は、スイッチオフ状態のスレーブ電源１３０に存在するゼロ電流からの偏りを表す。この誤差信号は、負帰還を提供し、これにより、スレーブ電源１３０に電流が実質的に流れなくなると、スイッチオフ状態になるように、スレーブ電源１３０のパルス幅が変調される。

マスタ電源１１０は、自己共振構成を有し、すなわち、結合出力端子１０４及び電流センサ出力端子１１４からのフィードバック信号に応じたスイッチング状態を有する。スレーブ電源１３０のスイッチング状態は、マスタ電源１１０の単安定出力によって、及び電流センサ出力端子１３４と単安定出力端子１４４との比較に由来する補正によって調整された結合出力端子１０４からのフィードバックによって制御される。これにより、スレーブ電源１３０のスイッチング状態は、マスタ電源１１０のスイッチング状態の逆になり、スレーブ電源１３０のパルス幅は、そのスイッチング状態に適合するように最適化される。

入力端子１０２を介して外部から供給される電力は、電源入力端子１１２を介してマスタ電源１１０に、及び電源入力端子１３２を介してスレーブ電源１３０に並列に供給される。マスタ電源１１０がオン状態の場合、スレーブ電源１３０は、オフ状態になる。電源入力端子１１２に接続され、及びマスタ電源１１０に蓄えられた電力は、電源出力端子１１６から出力され、結合出力端子１０４に供給される。同時に、電源入力端子１３２からスレーブ電源１３０に供給された電力は、スレーブ電源１３０に蓄えられ、電源出力端子１３６からは、電力は出力されない。マスタ電源１１０に流れる電流がゼロになると、これを示す信号が電流センサ出力端子１１４から単安定ドライブ１１８に供給され、マスタ電源１１０は、遅延回路１２２により決定される期間、オフ状態に切り替わる。同時に、スレーブ電源１３０をオフ状態からオン状態に切り換えるトリガとなる信号が単安定出力端子１２４から単安定ドライブ１３８に供給される。スレーブ電源１３０は、遅延回路１４２が決定する期間、オン状態を維持する。遅延の長さは、負帰還メカニズムによって、複数のスイッチングサイクルに亘って調整され、ここでは、最適な遅延期間からの偏りに基づいて、遅延回路１４２に供給される電力が調整される。一方、マスタ電源１１０は、遅延回路に基づき、スイッチオフ状態を維持する。遅延回路１２２、１４２は、同じ電源から電力が供給されているため、スレーブ電源１３０がオフに切り替わると、マスタ電源１１０が直ちにオンに切り替わる。

図２は、図１のマスタ電源１１０又はスレーブ電源１３０と同じ電源２００の機能的ブロック図である。電源２００は、電圧入力端子２１０と、電圧出力端子２３０と、単安定回路２７６と、演算増幅器２７４と、スイッチ２７８と、インダクタ２７０と、ダイオード２８０と、インダクタ２７２とを備える。電圧入力端子２１０に供給された電圧は、インダクタ２７０に印加され、インダクタ２７２に共振電流を励起する。スイッチ２７８が開き、適切な方向に電流が流れると、インダクタ２７０からの電流は、ダイオード２８０を順バイアスし、電圧出力端子２３０を介して出力される。スイッチ２７８が閉じると、インダクタ２７０からの電流は、接地電位に短絡し、ダイオード２８０は、逆バイアスされる。

スイッチ２７８の状態は、単安定回路２７６のＱ出力によって決定する。Ｑ出力は、２つの状態を仮定し、１つの状態をデフォルトとし、単安定回路２７６のＡ入力端子に電圧が印加されると、Ｑ出力を第２の状態にし、Ｑ出力は、単安定回路２７６のＲＣ入力によって決定する期間、第２の状態を維持する。単安定回路２７６へのＡ入力及びＲＣ入力は、それぞれ、電源２００の入力２４０、２５０によって決定する。単安定回路２７６のＱ出力は、電源２００の出力端子２６０から出力される。

インダクタ２７２において誘導された共振電流は、演算増幅器２７４の一方の入力端子に入力され、演算増幅器２７４の他方の入力端子は接地されている。演算増幅器２７４の出力は、電源２００の出力端子２２０から出力される。

図３は、本発明の変形例の機能的ブロック図である。図３のシステム３００の動作は、実質的に図１のシステム１００と同様である。システム３００は、入力端子３０１から電力が入力され、出力端子３０２から電力を出力する。入力端子３０１からの電力信号は、一方がマスタ電源であり、他方がスレーブ電源である並列する２つの電源に供給される。

電力信号は、インダクタ３１０に供給され、インダクタ３１０は、インダクタ３１８に共振電流を誘導する。信号は、スイッチ３１４の状態に応じて、インダクタ３１０から２つの経路のうちの１つを流れる。すなわち、スイッチ３１４が開いている場合、信号は、ダイオード３１２を介して出力端子３０２に供給され、スイッチが閉じている場合、信号は、スイッチ３１４を介して接地電位に流れる。インダクタ３１８において誘導された信号は、演算増幅器３２０の一方の入力端子に入力される。演算増幅器３２０の他方の入力端子は、接地電位に短絡されている。演算増幅器３２０の出力は、遅延器３２２を介して、単安定回路３１６のトリガ型入力Ａに供給される。

また、電力信号は、スレーブ電源にも供給される。電力信号は、インダクタ３５０に供給され、インダクタ３５０は、インダクタ３５８に共振電流を励起する。信号は、スイッチ３５４の状態に応じて、インダクタ３５０から２つの経路のうちの１つを流れる。すなわち、スイッチ３５４が開いている場合、信号は、ダイオード３５２を介して出力端子３０２に供給され、スイッチが閉じている場合、信号は、スイッチ３５４を介して接地電位に流れる。インダクタ３５８において誘導された信号は、演算増幅器３６０の一方の入力端子に入力される。演算増幅器３６０の他方の入力端子は、接地電位に短絡されている。演算増幅器３６０の出力は、スレーブ電源を制御するフィードバックネットワーク３９５に供給される。フィードバックネットワーク３９５の動作については、単安定回路３１６、３５６及びマスタ電源の動作に関連して、後により詳細に説明する。

各単安定回路３１６、３５６は、出力Ｑ及び２つの入力Ａ、ＲＣを有する。出力Ｑは、安定状態及びフローティング状態の２つの状態を有する。単安定回路３１６、３５６の入力Ａに信号が供給されると、状態は、安定状態からフローティング状態に遷移し、出力Ｑがフローティング状態を持続する期間は、入力ＲＣによって決定する。入力ＲＣが接地されると、出力Ｑの状態は、安定状態に戻る。システム３００において、この遷移のタイミングを決定する普遍的な手法として、抵抗器及びコンデンサのネットワークをＲＣ入力に接続してもよい。これにより、出力Ｑがフローティング状態にある場合、コンデンサに蓄えられた電力は、ＲＣ入力が接地されるまで、抵抗器に亘って消散し、この結果、出力Ｑがフローティング状態を持続する期間が決定する。

マスタ電源及びスレーブ電源の結合出力は、出力端子３０２に電源信号を供給するとともに、マスタ電源及びスレーブ電源に帰還信号３９７を供給する。帰還信号３９７は、フィルタ３８０を通過し、次にフィルタ３８２及び加算器３９２の両方に供給される。フィルタ３８２の出力は、単安定回路３１６の入力ＲＣに供給される。このように、単安定回路３１６において、フローティング状態が持続する期間は、フィルタ３８２によって決定される。単安定回路３１６は、出力Ｑを介してスイッチ３１４の状態を駆動する。出力Ｑの状態、すなわち、スイッチ３１４の状態は、単安定回路３１６によって決定する。同時に、出力Ｑからの信号は、スレーブ電源の単安定回路３５６の入力Ａにも供給される。

スイッチ３１４、３５４の構成のために、単安定回路３１６の出力Ｑを単安定回路３５６の入力Ａに接続することにより、スイッチ３１４を閉じると、スイッチ３５４が開く。したがって、スレーブ電源のスイッチオンは、マスタ電源のスイッチオフによってトリガされる。なお、スレーブ電源及びマスタ電源の実際のデューティサイクルは、完全な鏡像の関係にはなく、したがって、入力リプル電流及び出力リプル電流は、完全にはキャンセルできない。そこで、スイッチングサイクルを決定するフィードバックメカニズムは、これらのデューティサイクルを変更する補正係数を有する。以下、このフィードバックメカニズムについて詳細に説明する。

スレーブ電源のフィードバックネットワーク３９５は、演算増幅器３６０の出力及び単安定回路３５６の出力Ｑに基づいて、単安定回路３５６の入力Ａ及びＲＣに供給する適切な信号を決定する。更に、フィードバックネットワーク３９５は、単安定回路３５６の出力Ｑ及び演算増幅器３６０の出力からスイッチ３５４に供給される信号を制御する。フィードバックネットワーク３９５は、入力に関して演算増幅器３６０からの入力信号及び単安定回路３５６からの入力信号に対して２つの別々の処理を実行し、これらの２つの処理により、２つの個別の出力信号が生成される。

フィードバックネットワーク３９５は、単安定回路３５６の出力Ｑと、演算増幅器３６０の出力とについて、位相を比較することによって第１の出力信号を生成する。出力Ｑは、単安定回路３５６に対し、スレーブ電源において、スイッチング動作を引き起こし、演算増幅器３６０の出力は、スレーブ電源に流れる電流の量を表す。位相の比較では、所望のスイッチング期間において、スレーブ電源の電流が実質的にゼロとなる最適なスイッチング期間からの偏りを表す信号を算出する。

第２の出力は、ＡＮＤゲート３９０が単安定回路３５６の出力Ｑ及び演算増幅器３６０の出力に関して実行した演算の結果である。この処理により、スレーブ電源の電流が実質的にゼロ以下になるまで、スイッチングイベントをトリガしないための出力信号が生成される。

フィードバックネットワーク３９５の第１の出力信号は、フィルタ３８４を介して、加算器３９２に供給される。加算器３９２は、この第１の出力信号を帰還信号３９７に加算する。この加算器３９２の出力信号は、まず、フィルタ３８６に供給され、次に単安定回路３５６の入力ＲＣに供給される。

このようにして、単安定回路３５６の出力Ｑのフローティング状態への遷移は、単安定回路３１６の出力Ｑからの信号によって実行され、フローティング状態が持続する期間は、信号によって決定するフィードバックネットワーク３９５及び帰還信号３９７の第１の出力に基づいて決定する。

フィードバックネットワーク３９５の第２の出力信号は、スレーブ電源のスイッチ３５４を制御する。スレーブ電源のスイッチング状態は、論理的ゲートであるＡＮＤゲート３９０において演算増幅器３６０の出力と結合された単安定回路３５６の出力Ｑによって決定する。これにより、スレーブ電源の電流が実質的にゼロ以下にならない限り、スイッチングイベントは、トリガされない。

フィードバックネットワーク３９５は、スレーブ電源の所望のスイッチング期間を補正する。上述のように、この所望のスイッチング期間は、マスタ電源のスイッチオフイベントによって直接トリガされる。なお、フィードバックネットワーク３９５がなければ、スレーブのインダクタ３５０の電流が許容できないレベルにある間に、スイッチ３５４が閉じてしまうことがある。これにより、スイッチ３５４が破損する虞がある。すなわち、フィードバックネットワーク３９５は、２つの役割を有する。第１に、フィードバックネットワーク３９５は、許容できない電流レベルが存在してる間にスイッチ３５４が閉じてしまうことを防止し、第２に、フィードバックネットワーク３９５は、スレーブ電源における電流に関してスイッチオフイベントが最適な時刻に行われるように、スレーブ電源のパルス幅を補正する。

図４は、本発明の好ましい実施の形態のシステム４００の構成を示す図である。システム４００の構成は、図３のシステム３００と略々同じであるが、ここでは、単安定回路３１６の出力Ｑと、単安定回路３５６の入力Ａとの間に発振回路４１０を追加している。

発振回路４１０は、デューティサイクルが５０％の電圧制御発振器（以下、単に発振器という）４４０を備え、トリガ信号を生成し、単安定回路３５６の入力Ａに供給する。発振器４４０に供給される制御信号は、発振器４４０の周波数が単安定回路３１６の出力Ｑの周波数と実質的に同じになるように調整される。更に、発振器４４０からの信号は、単安定回路３１６の出力Ｑの信号のリーディングエッジによってオフにトリガされるので、単安定回路３１６の出力Ｑの信号と実質的に同じ位相にある。この信号は、反転されて単安定回路３５６の入力Ａに供給されるので、単安定回路３５６の結果の出力Ｑは、単安定回路３１６の出力Ｑの位相から実質的に１８０°ずれている。

発振回路４１０では、単安定回路３１６の出力Ｑは、位相検出器４２０に供給され、電圧制御発振器である発振器４４０の出力と比較される。これにより得られる位相検出器４２０の出力は、２つの入力信号の間の誤差に比例している。この信号は、分圧器４３０に供給された後、発振器４４０に入力される。これにより、発振器４４０の出力信号が、単安定回路３１６の出力Ｑのリーディングエッジと同位相になるように動作するフィードバックネットワークが構成される。したがって、発振器４４０の周波数と、単安定回路３１６の出力Ｑは、実質的に同じになる。また、発振器４４０の出力は、インバータ４５０によって反転され、単安定回路３５６の入力Ａに入力される。この動作により、単安定回路３５６は、単安定回路３１６の出力Ｑの信号から位相が１８０°ずれた点でトリガされる。

スイッチ３１４、３５４の構成のために、単安定回路３１６、３５６の出力Ｑの信号に１８０°の位相差が生じ、この結果、スイッチ３１４が閉じた後、スイッチ３５４が開く。したがって、スレーブ電源のスイッチオンは、マスタ電源のスイッチオフによってトリガされる。

システム４００は、システム３００に比べて、より最適な入力電流及び出力電流のリプルキャンセルを行うことができる。上述のように、マスタ電源及びスレーブ電源は、完全には一致していない。回路要素を破損しないために、マスタ電源及びスレーブ電源のデューティサイクルは、必ずしも互いに鏡像の関係にすることができない。したがって、マスタ電源及びスレーブ電源の信号は、互いのリプル成分を完全にキャンセルすることができない。

局部発振器を用いたシステム４００は、マスタ電源及びスレーブ電源のデューティサイクルについて一定の補正を提供し、互いに位相が１８０°ずれた、それぞれ５０％のデューティサイクルを実現する。この補正により、最適なキャンセルを行うことができる。一方、上述したシステム３００では、このような補正は行わない。したがって、システム４００は、リプルキャンセルに関して、システム３００より優れている。

本発明の構成及び動作原理を明瞭に説明するために、様々な詳細を含む特定の実施の形態を用いて本発明を説明した。このような特定の実施の形態の説明及びその詳細は、特許請求の範囲を制限するものではない。本発明の主旨及び範囲から逸脱することなく、例示的に選択された実施の形態を変更できることは、当業者にとって明らかである。

本発明の特徴に基づく、負荷に電力を供給するシステムのブロック図である。図１に示すシステムの一部を示す図である。本発明の他の実施の形態のブロック図である。本発明の好ましい実施の形態のブロック図である。従来の電源の構成を示す図である。２つの並列の電源を用いて力率補正を行う従来の電力供給システムのフロンエンドを示す図である。位相ロックループによって周波数が等化された２つの並列の電源を用いて、力率補正を行う従来の電力供給システムのフロンエンドを示す図である。

Claims

負荷に電力を供給する電力供給システムにおいて、
ａ．それぞれが制御回路を有する第１及び第２の電源と、
ｂ．上記第１の電源のスイッチと、上記第２の電源の制御回路とに同じ信号を直接供給する供給手段を有し、該第１の電源におけるスイッチオフイベントを検出し、該第２の電源におけるスイッチオンイベントをトリガする検出手段とを備え、
上記第１及び第２の電源は、同様の雑音特性を有する電力供給システム。
上記第１の電源は、周波数及びパルス幅を有するスイッチング波形を有する信号を提供し、該パルス幅は、当該電力供給システムによって提供される電力に比例する信号が入力される第１のフィードバックシステムによって変調され、上記周波数は、上記第１の電源における電流に比例する信号が入力される第２のフィードバックシステムによって決定されることを特徴とする請求項１記載の電力供給システム。
上記第２のフィードバックシステムは、上記第１の電源に電流が流れていないことを検出し、該第１の電源の制御回路にシグナリングを行い、該第１の電源のスイッチオフイベントをトリガする検出手段を備えることを特徴とする請求項２記載の電力供給システム。
上記制御回路にシグナリングする検出手段は、上記第１の電源における電流の既知の振動挙動を利用して該シグナリングを遅延させ、該第１の電源のスイッチング素子に亘る電圧を最小化する遅延手段を備えることを特徴とする請求項３記載の電力供給システム。
上記第２の電源は、周波数及びパルス幅を有するスイッチング波形を有する信号を提供し、該周波数は、上記第２の電源のスイッチオンイベントのトリガによって決定し、該パルス幅は、第２の電源に流れている電流に比例する信号と、当該電力供給システムが提供する電力に比例する信号と、所望のスイッチングイベントとが入力される第３のフィードバックシステムによって調整されることを特徴とする請求項１記載の電力供給システム。
上記所望のスイッチングイベントは、上記第１の電源のスイッチオフイベントによって間接的にトリガされることを特徴とする請求項５記載の電力供給システム。
上記第３のフィードバックシステムは、所望のスイッチングイベントと、上記第１の電源の電流が実質的にゼロになった時刻とを比較し、該比較に基づく時間差を表す信号を生成し、該信号を上記制御回路に供給し、該制御回路は、該時間差を表す信号を用いて、上記第２の電源のパルス幅をインテリジェントに調整することを特徴とする請求項６記載の電力供給システム。
負荷に電力を供給する電力供給システムにおいて、
ａ．それぞれが制御回路を有する第１及び第２の電源と、
ｂ．上記第１の電源のスイッチと、後に上記第２の電源の制御回路に信号を供給する処理システムとの両方に同じ信号を直接供給する供給手段を有し、該第１の電源におけるスイッチオフイベントを検出し、該第２の電源におけるスイッチオンイベントをトリガする検出手段とを備え、
上記第１及び第２の電源は、同様の雑音特性を有する電力供給システム。
上記処理システムは、上記第１の電源の波形と実質的に同じ周波数で、位相が実質的に１８０°ずれており、デューティサイクルが実質的に５０％であり、上記第２の電源の制御回路に供給される信号である波形を生成する波形生成手段を備えることを特徴とする請求項８記載の電力供給システム。
上記第１の電源は、周波数及びパルス幅を有するスイッチング波形を有する信号を提供し、該パルス幅は、当該電力供給システムによって提供される電力に比例する信号が入力される第１のフィードバックシステムによって変調され、上記周波数は、上記第１の電源における電流に比例する信号が入力される第２のフィードバックシステムによって決定されることを特徴とする請求項８記載の電力供給システム。
上記第２のフィードバックシステムは、上記第１の電源に電流が流れていないことを検出し、該第１の電源の制御回路にシグナリングを行い、該第１の電源のスイッチオフイベントをトリガする検出手段を備えることを特徴とする請求項１０記載の電力供給システム。
上記制御回路にシグナリングする検出手段は、上記第１の電源における電流の既知の振動挙動を利用して該シグナリングを遅延させ、該第１の電源のスイッチング素子に亘る電圧を最小化する遅延手段を備えることを特徴とする請求項１１記載の電力供給システム。
上記第２の電源は、周波数及びパルス幅を有するスイッチング波形を有する信号を提供し、該周波数は、上記第２の電源のスイッチオンイベントのトリガによって決定し、該パルス幅は、第２の電源に流れている電流に比例する信号と、当該電力供給システムが提供する電力に比例する信号と、所望のスイッチングイベントとが入力される第３のフィードバックシステムによって調整されることを特徴とする請求項８記載の電力供給システム。
上記所望のスイッチングイベントは、上記第１の電源のスイッチオフイベントによって間接的にトリガされることを特徴とする請求項１３記載の電力供給システム。
上記第３のフィードバックシステムは、所望のスイッチングイベントと、上記第１の電源の電流が実質的にゼロになった時刻とを比較し、該比較に基づく時間差を表す信号を生成し、該信号を上記制御回路に供給し、該制御回路は、該時間差を表す信号を用いて、上記第２の電源のパルス幅をインテリジェントに調整することを特徴とする請求項１４記載の電力供給システム。
上記第３のフィードバックシステムは、上記第２の電源に望ましくない量の電流が残っているとき、スイッチングが行われることを防止するスイッチング防止手段を備えることを特徴とする請求項１４記載の電力供給システム。
電力供給装置の力率補正を行う力率補正システムにおいて、
ａ．上記電力供給装置に入力電力を供給する第１及び第２の電源であって、それぞれが、該電源によって供給された電力と、該電源のスイッチング周波数との間に同様の関係を有し、該電源の出力において、同様の特徴雑音を有し、該第２の電源は、固有のスイッチングパルス幅を有する第１及び第２の電源と、
ｂ．上記第１の電源におけるスイッチオフイベントを検出し、上記第２の電源におけるスイッチオンイベントをトリガする検出手段と、
ｃ．上記第２の電源のスイッチオフイベントが生じる時間を制御するための該第２の電源のパルス幅を調整する調整手段とを備える力率補正システム。
上記検出手段は、上記第１の電源のスイッチと、上記第２の電源の制御回路とに同じ信号を直接供給する供給手段を備えることを特徴とする請求項１７記載の力率補正システム。
上記第１の電源は、周波数及びパルス幅を有するスイッチング波形を有する信号を提供し、該パルス幅は、当該電力供給システムによって提供される電力に比例する信号が入力される第１のフィードバックシステムによって変調され、上記周波数は、上記第１の電源における電流に比例する信号が入力される第２のフィードバックシステムによって決定されることを特徴とする請求項１８記載の力率補正システム。
上記第２のフィードバックシステムは、上記第１の電源に電流が流れていないことを検出し、該第１の電源の制御回路にシグナリングを行い、該第１の電源のスイッチオフイベントをトリガする検出手段を備えることを特徴とする請求項１９記載の力率補正システム。
上記制御回路にシグナリングする検出手段は、上記第１の電源における電流の既知の振動挙動を利用して該シグナリングを遅延させ、該第１の電源のスイッチング素子に亘る電圧を最小化する遅延手段を備えることを特徴とする請求項２０記載の力率補正システム。
上記第２の電源は、周波数及びパルス幅を有するスイッチング波形を有する信号を提供し、該周波数は、上記第２の電源のスイッチオンイベントのトリガによって決定し、該パルス幅は、第２の電源に流れている電流に比例する信号と、当該電力供給システムが提供する電力に比例する信号と、所望のスイッチングイベントとが入力される第３のフィードバックシステムによって調整されることを特徴とする請求項１８記載の力率補正システム。
上記所望のスイッチングイベントは、上記第１の電源のスイッチオフイベントによって間接的にトリガされることを特徴とする請求項２２記載の力率補正システム。
上記第３のフィードバックシステムは、所望のスイッチングイベントと、上記第１の電源の電流が実質的にゼロになった時刻とを比較し、該比較に基づく時間差を表す信号を生成し、該信号を上記制御回路に供給し、該制御回路は、該時間差を表す信号を用いて、上記第２の電源のパルス幅をインテリジェントに調整することを特徴とする請求項２３記載の力率補正システム。
上記検出手段は、上記第１の電源のスイッチと、後に上記第２の電源の制御回路に信号を供給する処理システムとの両方に同じ信号を直接供給する供給手段を備えることを特徴とする請求項１７記載の力率補正システム。
上記処理システムは、上記第１の電源の波形と実質的に同じ周波数で、位相が実質的に１８０°ずれており、デューティサイクルが実質的に５０％であり、上記第２の電源の制御回路に供給される信号である波形を生成する波形生成手段を備えることを特徴とする請求項２５記載の力率補正システム。
上記第１の電源は、周波数及びパルス幅を有するスイッチング波形を有する信号を提供し、該パルス幅は、当該電力供給システムによって提供される電力に比例する信号が入力される第１のフィードバックシステムによって変調され、上記周波数は、上記第１の電源における電流に比例する信号が入力される第２のフィードバックシステムによって決定されることを特徴とする請求項２５記載の力率補正システム。
上記第２のフィードバックシステムは、上記第１の電源に電流が流れていないことを検出し、該第１の電源の制御回路にシグナリングを行い、該第１の電源のスイッチオフイベントをトリガする検出手段を備えることを特徴とする請求項２７記載の力率補正システム。
上記制御回路にシグナリングする検出手段は、上記第１の電源における電流の既知の振動挙動を利用して該シグナリングを遅延させ、該第１の電源のスイッチング素子に亘る電圧を最小化する遅延手段を備えることを特徴とする請求項２８記載の力率補正システム。
上記第２の電源は、周波数及びパルス幅を有するスイッチング波形を有する信号を提供し、該周波数は、上記第２の電源のスイッチオンイベントのトリガによって決定し、該パルス幅は、第２の電源に流れている電流に比例する信号と、当該電力供給システムが提供する電力に比例する信号と、所望のスイッチングイベントとが入力される第３のフィードバックシステムによって調整されることを特徴とする請求項２５記載の力率補正システム。
上記所望のスイッチングイベントは、上記第１の電源のスイッチオフイベントによって間接的にトリガされることを特徴とする請求項３０記載の力率補正システム。
上記第３のフィードバックシステムは、所望のスイッチングイベントと、上記第１の電源の電流が実質的にゼロになった時刻とを比較し、該比較に基づく時間差を表す信号を生成し、該信号を上記制御回路に供給し、該制御回路は、該時間差を表す信号を用いて、上記第２の電源のパルス幅をインテリジェントに調整することを特徴とする請求項３１記載の力率補正システム。
上記第３のフィードバックシステムは、第２の電源に望ましくない量の電流が残っているとき、スイッチングが行われることを防止するスイッチング防止手段を備えることを特徴とする請求項３１記載の力率補正システム。
電力供給装置の力率補正を行う力率補正方法において、
ａ．同じ供給源から電力が供給され、それぞれが同じ負荷に電力を出力し、それぞれがスイッチングサイクルを有する第１及び第２の電源を接続するステップと、
ｂ．上記第１の電源が自らのスイッチングサイクルのためのスイッチング周波数を決定するように、該第１の電源を自己共振的に構成するステップと、
ｃ．上記第１の電源のスイッチング周波数と略々等しいスイッチングサイクルのスイッチング周波数を有し、該第１の電源がオフになるとオンになるように上記第２の電源を構成するステップと、
ｄ．上記第２の電源に流れる電流に関して最適な時刻に該第２の電源のスイッチオフイベントが行われるように該第２の電源のパルス幅を調整するステップとを有する力率補正方法。
電力供給装置の力率補正を行う力率補正方法において、
ａ．同じ供給源から電力が供給され、それぞれが同じ負荷に電力を出力し、それぞれがスイッチングサイクルを有する第１及び第２の電源を接続するステップと、
ｂ．上記第１の電源が自らのスイッチングサイクルのためのスイッチング周波数を決定するように、該第１の電源を自己共振的に構成するステップと、
ｃ．略々５０％のデューティサイクルで、上記第１の電源のスイッチング周波数と等しい周波数で、該第１の電源のスイッチング周波数と位相が揃った波形を生成するように局部発振器を構成するステップと、
ｄ．上記第２の電源のスイッチングサイクルが上記第１の電源のスイッチング周波数と略々等しいスイッチング周波数を有し、該第１の電源のスイッチング周波数の位相から略々１８０°ずれるように、上記局部発振器によって生成される波形の位相から略々１８０°ずれたスイッチング周波数で動作するように上記第２の電源を構成するステップと、
ｅ．上記第２の電源に流れる電流に関して最適な時刻に該第２の電源のスイッチオフイベントが行われるように該第２の電源のパルス幅を調整するステップとを有する力率補正方法。