JP2003023774A - 電源回路および電源回路の制御方法 - Google Patents
電源回路および電源回路の制御方法Info
- Publication number
- JP2003023774A JP2003023774A JP2001206676A JP2001206676A JP2003023774A JP 2003023774 A JP2003023774 A JP 2003023774A JP 2001206676 A JP2001206676 A JP 2001206676A JP 2001206676 A JP2001206676 A JP 2001206676A JP 2003023774 A JP2003023774 A JP 2003023774A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- power supply
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 高調波の発生を抑制でき、かつ負荷変動によ
る影響が少ない電源回路を提供する。 【解決手段】 （１）整流回路１１と、（２）整流回路
１１の後段に設けた、コイル１３１と放電阻止ダイオー
ド１３２との直列接続にＦＥＴトランジスタ１３３がＴ
字結線され、後段に出力コンデンサ１３４を有する昇圧
チョッパ１３と、（３）昇圧チョッパ１３の入力側と出
力側との間に順接続されたバイパスダイオード１４と、
（４）昇圧チョッパ１３１のコイル電流ＩＬが所定の電
流制限値Ｉ ＬＭＴを超えないようにＦＥＴトランジスタ
１３３を制御するコントローラ１７３を含む制御回路１
７とを有することを特徴とする。
る影響が少ない電源回路を提供する。 【解決手段】 （１）整流回路１１と、（２）整流回路
１１の後段に設けた、コイル１３１と放電阻止ダイオー
ド１３２との直列接続にＦＥＴトランジスタ１３３がＴ
字結線され、後段に出力コンデンサ１３４を有する昇圧
チョッパ１３と、（３）昇圧チョッパ１３の入力側と出
力側との間に順接続されたバイパスダイオード１４と、
（４）昇圧チョッパ１３１のコイル電流ＩＬが所定の電
流制限値Ｉ ＬＭＴを超えないようにＦＥＴトランジスタ
１３３を制御するコントローラ１７３を含む制御回路１
７とを有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、高調波の発生を抑
制でき、かつ負荷変動による影響が少ない電源回路およ
び電源回路の制御方法に関する。
制でき、かつ負荷変動による影響が少ない電源回路およ
び電源回路の制御方法に関する。
【０００２】
【従来の技術】交流入力のスイッチング電源の多くが、
コンデンサインプット型整流回路を備えている。図５
（Ａ）に示すように、電源回路７では、交流入力端子ａ
１，ａ２を持つ整流回路７１の出力側に、入力コンデン
サ７２（ＣＩＮ）が設けられている。入力コンデンサ７
２の後段には、トランジスタスイッチ７３、フライホー
ルダイオード７４およびコイル７５からなるスイッチン
グ回路が設けられおり、出力端子ｂ１，ｂ２間には出力
コンデンサ７６が設けられている。
コンデンサインプット型整流回路を備えている。図５
（Ａ）に示すように、電源回路７では、交流入力端子ａ
１，ａ２を持つ整流回路７１の出力側に、入力コンデン
サ７２（ＣＩＮ）が設けられている。入力コンデンサ７
２の後段には、トランジスタスイッチ７３、フライホー
ルダイオード７４およびコイル７５からなるスイッチン
グ回路が設けられおり、出力端子ｂ１，ｂ２間には出力
コンデンサ７６が設けられている。
【０００３】交流の入力電圧ｖＩＮは、整流回路７１に
より全波整流された後、コンデンサ７２に電荷が蓄えら
れる。上記スイッチング回路が動作することにより、コ
ンデンサ７２に蓄えられたエネルギーは、ｂ１，ｂ２間
に直流出力電圧ＥＯＵＴがとして与えられる。図５
（Ｂ）に、入力電圧ｖＩＮと、入力電流ｉＩＮと、入力
コンデンサ７２の端子電圧ＥＣＩＮとの関係を示す。図
５（Ｂ）では、入力電圧ｖ ＩＮ，入力電流ｉＩＮを絶対
値で示してある。
より全波整流された後、コンデンサ７２に電荷が蓄えら
れる。上記スイッチング回路が動作することにより、コ
ンデンサ７２に蓄えられたエネルギーは、ｂ１，ｂ２間
に直流出力電圧ＥＯＵＴがとして与えられる。図５
（Ｂ）に、入力電圧ｖＩＮと、入力電流ｉＩＮと、入力
コンデンサ７２の端子電圧ＥＣＩＮとの関係を示す。図
５（Ｂ）では、入力電圧ｖ ＩＮ，入力電流ｉＩＮを絶対
値で示してある。
【０００４】上記の電源回路７では、入力電圧ｖＩＮが
入力コンデンサ７２の端子電圧ＥＣ ＩＮよりも低くなる
期間があり、高調波が発生する。この不都合を解消する
ために、チョークインプット型の電源回路や、アクティ
ブフィルタを用いた電源回路が使用される。
入力コンデンサ７２の端子電圧ＥＣ ＩＮよりも低くなる
期間があり、高調波が発生する。この不都合を解消する
ために、チョークインプット型の電源回路や、アクティ
ブフィルタを用いた電源回路が使用される。
【０００５】図６に示すチョークインプット型の電源回
路８では、ダイオードブリッジからなる整流回路８１の
出力側に、低周波コイル（チョーク）８２が設けられて
いる。低周波コイル８２の後段に、入力コンデンサ８３
の後段には、トランジスタスイッチ８４、フライホール
ダイオード８５およびコイル８６からなるスイッチング
回路が設けられおり、出力端子ｂ１，ｂ２間には出力コ
ンデンサ８７が設けられている。電源回路８では、入力
電圧ｖＩＮは、整流回路８１により全波整流された後、
低周波コイル８２により平滑化され、出力端子ｂ１，ｂ
２間に直流電圧ＥＯＵＴが与えられる。
路８では、ダイオードブリッジからなる整流回路８１の
出力側に、低周波コイル（チョーク）８２が設けられて
いる。低周波コイル８２の後段に、入力コンデンサ８３
の後段には、トランジスタスイッチ８４、フライホール
ダイオード８５およびコイル８６からなるスイッチング
回路が設けられおり、出力端子ｂ１，ｂ２間には出力コ
ンデンサ８７が設けられている。電源回路８では、入力
電圧ｖＩＮは、整流回路８１により全波整流された後、
低周波コイル８２により平滑化され、出力端子ｂ１，ｂ
２間に直流電圧ＥＯＵＴが与えられる。
【０００６】また、図７（Ａ）に示すアクティブフィル
タ方式の電源回路９も、導通角を広げかつ高調波の発生
を防止する目的で使用される。この電源回路９は、整流
回路９１と昇圧チョッパ９２とを含んで構成されてい
る。昇圧チョッパ９２は、チョークコイル９２１とダイ
オード９２２との直列接続回路にＴ字接続されたトラン
ジスタスイッチ９２３とからなるＴ字回路、およびこの
Ｔ字回路の後段に設けた出力コンデンサ９２４からな
る。図示ない制御回路は、入力電流波形を入力電圧波形
と相似とし、かつ電流の位相を電圧に合せるようにブリ
ッジの各素子をオン・オフ制御するとともに、スイッチ
９２３をオン・オフ制御して入力を昇圧している。これ
により、出力端子ｂ１，ｂ２間には直流電圧ＥＯＵＴが
与えられる。図７（Ｂ）に、入力電圧ｖＩＮと、入力電
流ｉＩＮと、直流出力電圧ＥＯＵＴ（出力コンデンサ９
２４の端子電圧）との関係を示す。なお、図７（Ｂ）で
は、入力電圧ｖＩＮ，入力電流ｉＩＮを絶対値で示して
ある。
タ方式の電源回路９も、導通角を広げかつ高調波の発生
を防止する目的で使用される。この電源回路９は、整流
回路９１と昇圧チョッパ９２とを含んで構成されてい
る。昇圧チョッパ９２は、チョークコイル９２１とダイ
オード９２２との直列接続回路にＴ字接続されたトラン
ジスタスイッチ９２３とからなるＴ字回路、およびこの
Ｔ字回路の後段に設けた出力コンデンサ９２４からな
る。図示ない制御回路は、入力電流波形を入力電圧波形
と相似とし、かつ電流の位相を電圧に合せるようにブリ
ッジの各素子をオン・オフ制御するとともに、スイッチ
９２３をオン・オフ制御して入力を昇圧している。これ
により、出力端子ｂ１，ｂ２間には直流電圧ＥＯＵＴが
与えられる。図７（Ｂ）に、入力電圧ｖＩＮと、入力電
流ｉＩＮと、直流出力電圧ＥＯＵＴ（出力コンデンサ９
２４の端子電圧）との関係を示す。なお、図７（Ｂ）で
は、入力電圧ｖＩＮ，入力電流ｉＩＮを絶対値で示して
ある。
【０００７】
【発明が解決しようとする課題】図５（Ａ）に示した回
路では、図５（Ｂ）に示されるように、｜ｖＩＮ｜＞Ｅ
ＣＩＮのときには、整流回路７１がオン状態となり、コ
ンデンサ７２が充電されるが、｜ｖＩＮ｜≦ＥＯＵＴの
ときには、整流回路７１はオフ状態となりコンデンサ７
２には充電がなされない。このため、入力電圧範囲が狭
くなり、すなわち整流回路７１がオン状態となる期間
（導通角）が短くなり、結果として、前述したように高
調波高調波が発生し、また負荷変動による出力電圧Ｅ
ＯＵＴが不安定となる。
路では、図５（Ｂ）に示されるように、｜ｖＩＮ｜＞Ｅ
ＣＩＮのときには、整流回路７１がオン状態となり、コ
ンデンサ７２が充電されるが、｜ｖＩＮ｜≦ＥＯＵＴの
ときには、整流回路７１はオフ状態となりコンデンサ７
２には充電がなされない。このため、入力電圧範囲が狭
くなり、すなわち整流回路７１がオン状態となる期間
（導通角）が短くなり、結果として、前述したように高
調波高調波が発生し、また負荷変動による出力電圧Ｅ
ＯＵＴが不安定となる。
【０００８】図６に示した回路では、整流回路７１の導
通角を図５（Ａ）に示した回路に比べてやや大きく取る
ことができるものの、低周波コイル８２により重量が大
きくなるという問題がある。
通角を図５（Ａ）に示した回路に比べてやや大きく取る
ことができるものの、低周波コイル８２により重量が大
きくなるという問題がある。
【０００９】さらに、図７（Ａ）の回路では、既に説明
したように、入力電流ｉＩＮの波形を入力電圧ｖＩＮの
波形と相似とし、かつ入力電流ｉＩＮの位相を入力電圧
ｖＩ Ｎの位相に合せなければならない。このため、特殊
な制御素子（波形調整用制御素子）、整流素子が必要と
なり、制御する電流に見合ったチョークコイル９２１が
必要となり、製品コストが高くなってしまうという問題
がある。
したように、入力電流ｉＩＮの波形を入力電圧ｖＩＮの
波形と相似とし、かつ入力電流ｉＩＮの位相を入力電圧
ｖＩ Ｎの位相に合せなければならない。このため、特殊
な制御素子（波形調整用制御素子）、整流素子が必要と
なり、制御する電流に見合ったチョークコイル９２１が
必要となり、製品コストが高くなってしまうという問題
がある。
【００１０】本発明の目的は、整流回路の導通角を大き
くすることで負荷変動による影響を低減でき、かつ高調
波の発生を抑制できる、製造コストが安価な電源回路、
および電源回路の制御方法を提供することにある。
くすることで負荷変動による影響を低減でき、かつ高調
波の発生を抑制できる、製造コストが安価な電源回路、
および電源回路の制御方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の電源回路（ＡＣ
／ＤＣコンバータ）は、（１）整流回路と、（２）整流
回路出力側に設けたコイルと放電阻止ダイオードとの直
列接続にスイッチ素子がＴ字結線され、後段に出力コン
デンサを有する昇圧チョッパと、（３）昇圧チョッパの
入力側と出力側との間に順接続された一方向性導通素子
と、（４）昇圧チョッパの出力電流（コイルを流れる電
流）が所定の電流制限値を超えないように前記スイッチ
素子を制御するコントローラを含む制御回路とを有する
ことを特徴とする。
／ＤＣコンバータ）は、（１）整流回路と、（２）整流
回路出力側に設けたコイルと放電阻止ダイオードとの直
列接続にスイッチ素子がＴ字結線され、後段に出力コン
デンサを有する昇圧チョッパと、（３）昇圧チョッパの
入力側と出力側との間に順接続された一方向性導通素子
と、（４）昇圧チョッパの出力電流（コイルを流れる電
流）が所定の電流制限値を超えないように前記スイッチ
素子を制御するコントローラを含む制御回路とを有する
ことを特徴とする。
【００１２】本発明の電源回路は以下のように制御され
る。
る。
【００１３】すなわち、負荷への供給電力が小さいとき
には、前記制御回路は、出力電圧が所定の電圧制限値を
超えないように（すなわち、出力電圧が所定の電圧制限
値で安定するように）、かつ昇圧チョッパの出力電流が
所定の電流制限値を超えないように、制御回路のコント
ローラは昇圧チョッパのスイッチ素子を制御する。これ
により、昇圧チョッパを介して出力側に電力の供給が行
われる。このときには、昇圧チョッパの出力電圧は、入
力電圧よりも高いので、昇圧チョッパの入出力端子間に
接続された一方向性導通素子を介して電力が供給される
ことはなく、電力は１００％、昇圧チョッパを介して、
負荷に供給される。この場合には、整流回路入力側（Ａ
Ｃ入力端子側）からみると、電流は、全周期にわたり流
れているので、導通角は広がっている。
には、前記制御回路は、出力電圧が所定の電圧制限値を
超えないように（すなわち、出力電圧が所定の電圧制限
値で安定するように）、かつ昇圧チョッパの出力電流が
所定の電流制限値を超えないように、制御回路のコント
ローラは昇圧チョッパのスイッチ素子を制御する。これ
により、昇圧チョッパを介して出力側に電力の供給が行
われる。このときには、昇圧チョッパの出力電圧は、入
力電圧よりも高いので、昇圧チョッパの入出力端子間に
接続された一方向性導通素子を介して電力が供給される
ことはなく、電力は１００％、昇圧チョッパを介して、
負荷に供給される。この場合には、整流回路入力側（Ａ
Ｃ入力端子側）からみると、電流は、全周期にわたり流
れているので、導通角は広がっている。
【００１４】また、負荷への供給電力が大きいときに
は、制御回路のコントローラは、チョッパ回路から電力
が供給されないように、当該チョッパ回路のスイッチ素
子を制御する。これにより、チョッパ回路の出力電圧は
低下し、一方向性導通素子を介して出力側に電力が供給
されるようになる。この場合にも、整流回路入力側から
みると、電流は、全周期にわたり流れているので、導通
角は広がっている。
は、制御回路のコントローラは、チョッパ回路から電力
が供給されないように、当該チョッパ回路のスイッチ素
子を制御する。これにより、チョッパ回路の出力電圧は
低下し、一方向性導通素子を介して出力側に電力が供給
されるようになる。この場合にも、整流回路入力側から
みると、電流は、全周期にわたり流れているので、導通
角は広がっている。
【００１５】これにより、波形と相似とし、かつ入力電
流ｉＩＮの位相を入力電圧ｖＩＮの位相に特殊な制御素
子（波形調整用制御素子）を使用する必要はなくなる。
また、図７（Ａ）の、アクティブフィルタ方式の電源回
路９では、入力電流ｉＩＮがそのままチョッパ回路を流
れるので、制御に見合った電流定格（２１／２×
ｉＩ Ｎ）のコイル９２１が必要となる。これに対して、
本発明の電源回路では、入力電流が大きくなると（出力
電力が大きくなると）、電流は一方向性導通素子を介し
て流れるので、コイルの電流定格として低いもの（低コ
ストのもの）が使用できる。
流ｉＩＮの位相を入力電圧ｖＩＮの位相に特殊な制御素
子（波形調整用制御素子）を使用する必要はなくなる。
また、図７（Ａ）の、アクティブフィルタ方式の電源回
路９では、入力電流ｉＩＮがそのままチョッパ回路を流
れるので、制御に見合った電流定格（２１／２×
ｉＩ Ｎ）のコイル９２１が必要となる。これに対して、
本発明の電源回路では、入力電流が大きくなると（出力
電力が大きくなると）、電流は一方向性導通素子を介し
て流れるので、コイルの電流定格として低いもの（低コ
ストのもの）が使用できる。
【００１６】整流回路は、典型的には、ダイオードブリ
ッジにより構成された全波整流回路である。また、昇圧
チョッパの入力側と出力側との間に接続された一方向性
導通素子は、典型的にはダイオードである。
ッジにより構成された全波整流回路である。また、昇圧
チョッパの入力側と出力側との間に接続された一方向性
導通素子は、典型的にはダイオードである。
【００１７】本発明の電源回路では、チョッパの出力電
流を検出するために、出力電流の経路中に出力電流検出
用抵抗を有することができる。この場合には、制御回路
は、出力電流検出用抵抗の電圧降下と、所定基準電圧と
を比較することで、出力電流が電流制限値に達したか否
かを検出することができる。
流を検出するために、出力電流の経路中に出力電流検出
用抵抗を有することができる。この場合には、制御回路
は、出力電流検出用抵抗の電圧降下と、所定基準電圧と
を比較することで、出力電流が電流制限値に達したか否
かを検出することができる。
【００１８】また、本発明の電源回路では、昇圧チョッ
パの出力側の電圧を、当該出力側に設けた電圧検出用抵
抗回路と前記電流検出用抵抗との直列接続回路の、電圧
検出用抵抗回路に生じる電圧降下を検出することができ
る。
パの出力側の電圧を、当該出力側に設けた電圧検出用抵
抗回路と前記電流検出用抵抗との直列接続回路の、電圧
検出用抵抗回路に生じる電圧降下を検出することができ
る。
【００１９】本発明の電源回路の制御方法は、整流回路
の出力側に設けた、コイルと放電阻止ダイオードとの直
列接続にスイッチ素子がＴ字結線され、後段に出力コン
デンサを有する昇圧チョッパと、昇圧チョッパの入力側
と出力側との間に順接続された一方向性導通素子とを有
するもので、負荷への供給電力が小さいときには、出力
電圧が所定の電圧制限値を超えないように、かつチョッ
パの出力電流が所定の電流制限値を超えないようにスイ
ッチ素子を制御して、昇圧チョッパを介して出力側に電
力の供給を行い、負荷への供給電力が大きいときには、
チョッパの出力電流が所定の電流制限値を超えないよう
にスイッチ素子を制御し、前記一方向性導通素子を介し
て出力側に電力の供給を行うことを特徴とする。この場
合、たとえば、整流波の１周期を前領域、中領域、後領
域として、（１）出力電圧が整流電圧より高い前領域で
は、前記制御回路は、前記チョッパの出力電流が前記所
定の電流制限値を超えないように前記スイッチ素子を制
御して、前記昇圧チョッパを介して出力側に電力の供給
を行い、（２）出力電圧が整流電圧より低い中領域で
は、一方向性導通素子をオンとして、当該一方向性導通
素子を介して出力側に電力の供給を行い、（３）出力電
圧が整流電圧より再び高くなる後領域では、前記チョッ
パの出力電流が前記所定の電流制限値を超えないように
前記スイッチ素子を制御して、前記昇圧チョッパを介し
て出力側に電力の供給を行うことができる。第１領域お
よび第３領域で昇圧チョッパを動作させ、かつ、電流制
限値を低く抑えることで昇圧チョッパの電力供給に制限
を加えている。これにより、電源回路の入力電流の波形
は、入力電圧の波形と概略相似とすることができ、かつ
両波形の位相を一致させることができる。
の出力側に設けた、コイルと放電阻止ダイオードとの直
列接続にスイッチ素子がＴ字結線され、後段に出力コン
デンサを有する昇圧チョッパと、昇圧チョッパの入力側
と出力側との間に順接続された一方向性導通素子とを有
するもので、負荷への供給電力が小さいときには、出力
電圧が所定の電圧制限値を超えないように、かつチョッ
パの出力電流が所定の電流制限値を超えないようにスイ
ッチ素子を制御して、昇圧チョッパを介して出力側に電
力の供給を行い、負荷への供給電力が大きいときには、
チョッパの出力電流が所定の電流制限値を超えないよう
にスイッチ素子を制御し、前記一方向性導通素子を介し
て出力側に電力の供給を行うことを特徴とする。この場
合、たとえば、整流波の１周期を前領域、中領域、後領
域として、（１）出力電圧が整流電圧より高い前領域で
は、前記制御回路は、前記チョッパの出力電流が前記所
定の電流制限値を超えないように前記スイッチ素子を制
御して、前記昇圧チョッパを介して出力側に電力の供給
を行い、（２）出力電圧が整流電圧より低い中領域で
は、一方向性導通素子をオンとして、当該一方向性導通
素子を介して出力側に電力の供給を行い、（３）出力電
圧が整流電圧より再び高くなる後領域では、前記チョッ
パの出力電流が前記所定の電流制限値を超えないように
前記スイッチ素子を制御して、前記昇圧チョッパを介し
て出力側に電力の供給を行うことができる。第１領域お
よび第３領域で昇圧チョッパを動作させ、かつ、電流制
限値を低く抑えることで昇圧チョッパの電力供給に制限
を加えている。これにより、電源回路の入力電流の波形
は、入力電圧の波形と概略相似とすることができ、かつ
両波形の位相を一致させることができる。
【００２０】
【発明の実施の形態】図１は、本発明の一実施形態を示
す説明図である。図１において、電源回路１は、整流回
路１１と、整流回路１１の出力側に設けた入力コンデン
サ１２（ＣＩ Ｎ）と、入力コンデンサ１２の後段に設け
た昇圧チョッパ１３と、昇圧チョッパ１３の入力端子と
出力端子と間に接続されたバイパスダイオード１４（Ｄ
２）と、電流検出用抵抗１５（Ｒ１）と、電圧制限用抵
抗回路１６と、昇圧チョッパ１３を制御する制御回路１
７とからなる。なお、図１では、出力端子ｂ１，ｂ２間
には負荷２０が接続されている。
す説明図である。図１において、電源回路１は、整流回
路１１と、整流回路１１の出力側に設けた入力コンデン
サ１２（ＣＩ Ｎ）と、入力コンデンサ１２の後段に設け
た昇圧チョッパ１３と、昇圧チョッパ１３の入力端子と
出力端子と間に接続されたバイパスダイオード１４（Ｄ
２）と、電流検出用抵抗１５（Ｒ１）と、電圧制限用抵
抗回路１６と、昇圧チョッパ１３を制御する制御回路１
７とからなる。なお、図１では、出力端子ｂ１，ｂ２間
には負荷２０が接続されている。
【００２１】整流回路１１は、ダイオードブリッジから
構成されており、入力端子ａ１，ａ２間には交流電圧ｖ
ＩＮが加えられている。
構成されており、入力端子ａ１，ａ２間には交流電圧ｖ
ＩＮが加えられている。
【００２２】入力コンデンサ１２は、整流回路１１の２
つの出力端子（（＋），（ＧＮＤ））間に接続されてい
る。
つの出力端子（（＋），（ＧＮＤ））間に接続されてい
る。
【００２３】昇圧チョッパ１３は、コイル１３１と、放
電阻止ダイオード１３２（Ｄ１）と、Ｎチャネル形のＦ
ＥＴトランジスタ１３３（Ｑ１）と、出力コンデンサ１
３４（ＣＯＵＴ）とからなる。コイル１３１と放電阻止
ダイオード１３２とは直列接続され、これらの接続点
に、ＦＥＴトランジスタ１３３がＴ字接続されている。
放電阻止ダイオード１３２は、コイル１３１側がアノー
ドＡとなる向きに接続され、ＦＥＴトランジスタ１３３
は、コイル１３１と放電阻止ダイオード１３２との接続
点側がドレインＤがとなる向きに接続されている。
電阻止ダイオード１３２（Ｄ１）と、Ｎチャネル形のＦ
ＥＴトランジスタ１３３（Ｑ１）と、出力コンデンサ１
３４（ＣＯＵＴ）とからなる。コイル１３１と放電阻止
ダイオード１３２とは直列接続され、これらの接続点
に、ＦＥＴトランジスタ１３３がＴ字接続されている。
放電阻止ダイオード１３２は、コイル１３１側がアノー
ドＡとなる向きに接続され、ＦＥＴトランジスタ１３３
は、コイル１３１と放電阻止ダイオード１３２との接続
点側がドレインＤがとなる向きに接続されている。
【００２４】出力コンデンサ１３４は、放電阻止ダイオ
ード１３２の後段に設けられ、両端子からは、出力端子
ｂ１（＋），ｂ２（−）が引き出されている。
ード１３２の後段に設けられ、両端子からは、出力端子
ｂ１（＋），ｂ２（−）が引き出されている。
【００２５】バイパスダイオード１４は、アノードＡが
昇圧チョッパ１３の入力側、すなわち入力コンデンサ１
２の（＋）端子側に接続され、カソードＫが昇圧チョッ
パ１３の出力側、すなわち出力コンデンサ１３４の
（＋）端子側（ｂ１端子側）に接続されている。
昇圧チョッパ１３の入力側、すなわち入力コンデンサ１
２の（＋）端子側に接続され、カソードＫが昇圧チョッ
パ１３の出力側、すなわち出力コンデンサ１３４の
（＋）端子側（ｂ１端子側）に接続されている。
【００２６】電流検出用抵抗１５は、出力コンデンサ１
１４および負荷２０を流れる電流を検出するためのもの
で、ＦＥＴトランジスタ１３３のソース端子Ｓとグラン
ド（ＧＮＤ）との間に設けられている。
１４および負荷２０を流れる電流を検出するためのもの
で、ＦＥＴトランジスタ１３３のソース端子Ｓとグラン
ド（ＧＮＤ）との間に設けられている。
【００２７】また、電圧検出用抵抗回路１６は、抵抗１
６１（Ｒ２）と１６２（Ｒ３）とからなる。この電圧検
出用抵抗回路１６と、電流検出用抵抗１５（Ｒ４）との
直列回路が出力端子ｂ１，ｂ２間に接続され、出力端子
ｂ１，ｂ２間の電圧は、電圧検出用抵抗回路１６の電圧
降下として（抵抗１６１と抵抗１６２との接続点の電圧
として）検出される。
６１（Ｒ２）と１６２（Ｒ３）とからなる。この電圧検
出用抵抗回路１６と、電流検出用抵抗１５（Ｒ４）との
直列回路が出力端子ｂ１，ｂ２間に接続され、出力端子
ｂ１，ｂ２間の電圧は、電圧検出用抵抗回路１６の電圧
降下として（抵抗１６１と抵抗１６２との接続点の電圧
として）検出される。
【００２８】制御回路１７は、電流用比較器１７１と、
電圧用比較器１７２と、コントローラ１７３、抵抗１７
４とからなる。
電圧用比較器１７２と、コントローラ１７３、抵抗１７
４とからなる。
【００２９】電流用比較器１７１は、電流検出用抵抗１
５の電圧降下を基準電圧Ｖｒｅｆ１と比較し、電流検出
用抵抗１５の電圧降下が基準電圧Ｖｒｅｆ１に達したと
き、すなわちコイル１３１、ＦＥＴトランジスタ１３３
の経路で流れる電流が所定値（電流制限値ＩＬＭＴ）に
達したときに、Ｈレベルの出力ＶＣＯＭＰ１をコントロ
ーラ１７３に出力する。
５の電圧降下を基準電圧Ｖｒｅｆ１と比較し、電流検出
用抵抗１５の電圧降下が基準電圧Ｖｒｅｆ１に達したと
き、すなわちコイル１３１、ＦＥＴトランジスタ１３３
の経路で流れる電流が所定値（電流制限値ＩＬＭＴ）に
達したときに、Ｈレベルの出力ＶＣＯＭＰ１をコントロ
ーラ１７３に出力する。
【００３０】また、電圧用比較器１７２は、抵抗１６１
と抵抗１６２との接続点の電圧が基準電圧Ｖｒｅｆ２に
達したときに、Ｈレベルの出力ＶＣＯＭＰ２をコントロ
ーラ１７３に出力する。基準電圧Ｖｒｅｆ２は、出力端
子（ｂ１，ｂ２）間の電圧制限値ＥＬＩＭに相当する。
と抵抗１６２との接続点の電圧が基準電圧Ｖｒｅｆ２に
達したときに、Ｈレベルの出力ＶＣＯＭＰ２をコントロ
ーラ１７３に出力する。基準電圧Ｖｒｅｆ２は、出力端
子（ｂ１，ｂ２）間の電圧制限値ＥＬＩＭに相当する。
【００３１】コントローラ１７３は、抵抗１７４
（Ｒ４）を介して、ＦＥＴトランジスタ１３３の制御端
子に制御信号ＶＱ１＿ＤＲＶを出力する。
（Ｒ４）を介して、ＦＥＴトランジスタ１３３の制御端
子に制御信号ＶＱ１＿ＤＲＶを出力する。
【００３２】コントローラ１７３は、電流用比較器１７
１の出力ＶＣＯＭＰ１がＨレベルとなったときに、コイ
ル１３１に流れる電流が電流制限値ＩＬＭＴを超えない
ように所定オン時間の制御信号ＶＱ１＿ＤＲＶを送出す
る。
１の出力ＶＣＯＭＰ１がＨレベルとなったときに、コイ
ル１３１に流れる電流が電流制限値ＩＬＭＴを超えない
ように所定オン時間の制御信号ＶＱ１＿ＤＲＶを送出す
る。
【００３３】また、コントローラ１７３は、電圧用比較
器１７２の出力ＶＣＯＭＰ２がＨレベルとなったとき
（抵抗１６１と抵抗１６２との接続点の電圧が基準電圧
Ｖｒｅ ｆ２より大きいとき）には、昇圧チョッパ１３３
の駆動を停止する。
器１７２の出力ＶＣＯＭＰ２がＨレベルとなったとき
（抵抗１６１と抵抗１６２との接続点の電圧が基準電圧
Ｖｒｅ ｆ２より大きいとき）には、昇圧チョッパ１３３
の駆動を停止する。
【００３４】以下、図２（Ａ），（Ｂ）、図３および図
４の波形図を参照しつつ、上記した電源回路１の動作を
説明する。
４の波形図を参照しつつ、上記した電源回路１の動作を
説明する。
【００３５】図２（Ａ）は、負荷２０に供給される電力
が比較的小さいときの、入力電圧｜ｖＩＮ｜と、コイル
１３１に流れる電流ＩＬと、出力電圧ＥＯＵＴ（出力コ
ンデンサ１３４の端子電圧）との関係を示している。ま
た、図２（Ｂ）は、入力電圧｜ｖＩＮ｜と、入力電流｜
ＩＩＮ｜と、入力コンデンサ１２の端子電圧ＶＣＩＮと
の関係を示している。
が比較的小さいときの、入力電圧｜ｖＩＮ｜と、コイル
１３１に流れる電流ＩＬと、出力電圧ＥＯＵＴ（出力コ
ンデンサ１３４の端子電圧）との関係を示している。ま
た、図２（Ｂ）は、入力電圧｜ｖＩＮ｜と、入力電流｜
ＩＩＮ｜と、入力コンデンサ１２の端子電圧ＶＣＩＮと
の関係を示している。
【００３６】負荷２０に供給される電力が比較的小さい
ときには、コイル１３１を流れる電流ＩＬは、電流制限
値ＩＬＩＭに達することはなく、コントローラ１７３
は、出力電圧ＥＯＵＴが電圧制限値ＥＬＩＭに等しくな
るように（電圧制限値ＥＬＩＭを超えないように）、Ｆ
ＥＴトランジスタ１３３の制御端子に制御信号ＶＱ１＿
ＤＲＶを出力する。また、ことのきのバイパスダイオー
ド１４に流れる電流ＩＤ ２はゼロである。
ときには、コイル１３１を流れる電流ＩＬは、電流制限
値ＩＬＩＭに達することはなく、コントローラ１７３
は、出力電圧ＥＯＵＴが電圧制限値ＥＬＩＭに等しくな
るように（電圧制限値ＥＬＩＭを超えないように）、Ｆ
ＥＴトランジスタ１３３の制御端子に制御信号ＶＱ１＿
ＤＲＶを出力する。また、ことのきのバイパスダイオー
ド１４に流れる電流ＩＤ ２はゼロである。
【００３７】図３は、負荷２０に供給される電力が大き
いときの、入力電圧｜ｖＩＮ｜と、コイル１３１に流れ
る電流ＩＬと、出力コンデンサ１３４の端子電圧Ｖ
ＣＯＵＴと、バイパスダイオード１４に流れる電流Ｉ
Ｄ２との関係を示している。また、図４は、入力電圧ｖ
ＩＮと、入力電流ＩＩＮとの関係を示している。
いときの、入力電圧｜ｖＩＮ｜と、コイル１３１に流れ
る電流ＩＬと、出力コンデンサ１３４の端子電圧Ｖ
ＣＯＵＴと、バイパスダイオード１４に流れる電流Ｉ
Ｄ２との関係を示している。また、図４は、入力電圧ｖ
ＩＮと、入力電流ＩＩＮとの関係を示している。
【００３８】領域Ｉでは、交流入力ｖＩＮの電圧はゼロ
から立上がるが、コントローラ１７３は、ＦＥＴトラン
ジスタ１３３を、最大オン時間ＴＭＡＸで動作させる。
コイル１３１に流れる電流ＩＬは、入力電圧｜ｖ
ＩＮ｜、最大オン時間ＴＭＡＸ、コイル１３１のインダ
クタンスＬによって制限されつつ上昇する。領域Ｉで
は、負荷２００に大きな電力を供給しているので、出力
コンデンサ１３４の電圧ＶＣＯ ＵＴは徐々に下がる。
から立上がるが、コントローラ１７３は、ＦＥＴトラン
ジスタ１３３を、最大オン時間ＴＭＡＸで動作させる。
コイル１３１に流れる電流ＩＬは、入力電圧｜ｖ
ＩＮ｜、最大オン時間ＴＭＡＸ、コイル１３１のインダ
クタンスＬによって制限されつつ上昇する。領域Ｉで
は、負荷２００に大きな電力を供給しているので、出力
コンデンサ１３４の電圧ＶＣＯ ＵＴは徐々に下がる。
【００３９】領域ＩＩでは、コイル１３１に流れる電流
ＩＬが、電流制限値ＩＬＭＴに達した後、一定に（すな
わち、電流制限値ＩＬＭＴに）保たれている。前述した
ように、電流制限値ＩＬＭＴに達したときは、電流用比
較器１７１がコントローラ１７３に、Ｈレベル出力のＶ
ＣＯＭＰ１を送出し、コントローラ１７３は、ＦＥＴト
ランジスタ１３３のオン時間を短くするような制御信号
ＶＱ１＿ＤＲＶを、ＦＥＴトランジスタ１３３の制御端
子に出力する。
ＩＬが、電流制限値ＩＬＭＴに達した後、一定に（すな
わち、電流制限値ＩＬＭＴに）保たれている。前述した
ように、電流制限値ＩＬＭＴに達したときは、電流用比
較器１７１がコントローラ１７３に、Ｈレベル出力のＶ
ＣＯＭＰ１を送出し、コントローラ１７３は、ＦＥＴト
ランジスタ１３３のオン時間を短くするような制御信号
ＶＱ１＿ＤＲＶを、ＦＥＴトランジスタ１３３の制御端
子に出力する。
【００４０】領域Ｉおよび領域ＩＩでは、出力コンデン
サ１３４の電圧は、入力コンデンサ１２の電圧（すなわ
ち、電源回路１の入力電圧｜ｖＩＮ｜）よりも大きいの
で、バイパスダイオード１４を介して電流は流れない。
サ１３４の電圧は、入力コンデンサ１２の電圧（すなわ
ち、電源回路１の入力電圧｜ｖＩＮ｜）よりも大きいの
で、バイパスダイオード１４を介して電流は流れない。
【００４１】領域ＩＩＩでは、出力コンデンサ１３４の
電圧（電源回路１の出力電圧ＥＯＵ Ｔ）が、入力電圧｜
ｖＩＮ｜よりも低くなり、入力コンデンサ１２側から電
流がバイパスダイオード１４を介して、出力コンデンサ
１３４側に流れ出す。このとき、コイル１３１を流れる
電流ＩＬは減少する。
電圧（電源回路１の出力電圧ＥＯＵ Ｔ）が、入力電圧｜
ｖＩＮ｜よりも低くなり、入力コンデンサ１２側から電
流がバイパスダイオード１４を介して、出力コンデンサ
１３４側に流れ出す。このとき、コイル１３１を流れる
電流ＩＬは減少する。
【００４２】領域ＩＶでは、出力コンデンサ１３４の電
圧（出力電圧ＥＯＵＴ）が、入力電圧｜ｖＩＮ｜よりも
低いので、バイパスダイオード１４は完全に導通する。
このとき、ＦＥＴトランジスタ１３３の駆動端子には駆
動信号が与えられてはいるが、入力コンデンサ１３４か
ら昇圧チョッパ１３側には電流は流れない。すなわち、
昇圧チョッパ１３側のインピーダンスは、バイパスダイ
オード１４のインピーダンスより高いので、コイル１３
１，ＦＥＴトランジスタ１３３の経路を流れる電流はゼ
ロとなる。
圧（出力電圧ＥＯＵＴ）が、入力電圧｜ｖＩＮ｜よりも
低いので、バイパスダイオード１４は完全に導通する。
このとき、ＦＥＴトランジスタ１３３の駆動端子には駆
動信号が与えられてはいるが、入力コンデンサ１３４か
ら昇圧チョッパ１３側には電流は流れない。すなわち、
昇圧チョッパ１３側のインピーダンスは、バイパスダイ
オード１４のインピーダンスより高いので、コイル１３
１，ＦＥＴトランジスタ１３３の経路を流れる電流はゼ
ロとなる。
【００４３】領域Ｖでは、入力電圧｜ｖＩＮ｜が低下
し、入力電圧｜ｖＩＮ｜よりも出力コンデンサ１３４の
電圧（出力電圧ＥＯＵＴ）が高くなる。これにより、バ
イパスダイオード１４を介して流れている電流ＩＤ２が
減少し始めるとともに、コイル１３１，ＦＥＴトランジ
スタ１３３の経路を電流ＩＬが流れ始める。そして、バ
イパスダイオード１４を介して流れている電流ＩＤ２は
ゼロとなり、入力コンデンサ１３４側から出力端子ｂ
１，ｂ２側（出力コンデンサ１３４側）への電流は、全
て昇圧チョッパ１３を介して流れる。
し、入力電圧｜ｖＩＮ｜よりも出力コンデンサ１３４の
電圧（出力電圧ＥＯＵＴ）が高くなる。これにより、バ
イパスダイオード１４を介して流れている電流ＩＤ２が
減少し始めるとともに、コイル１３１，ＦＥＴトランジ
スタ１３３の経路を電流ＩＬが流れ始める。そして、バ
イパスダイオード１４を介して流れている電流ＩＤ２は
ゼロとなり、入力コンデンサ１３４側から出力端子ｂ
１，ｂ２側（出力コンデンサ１３４側）への電流は、全
て昇圧チョッパ１３を介して流れる。
【００４４】領域ＶＩでは、コイル１３１，ＦＥＴトラ
ンジスタ１３３の経路で流れる電流ＩＬが電流制限値Ｉ
ＬＭＴに達し、この後電流ＩＬは電流制限値ＩＬＭＴに
保たれる。
ンジスタ１３３の経路で流れる電流ＩＬが電流制限値Ｉ
ＬＭＴに達し、この後電流ＩＬは電流制限値ＩＬＭＴに
保たれる。
【００４５】領域ＶＩＩでは、入力コンデンサ１２の電
圧（すなわち、電源回路１の入力電圧｜ｖＩＮ｜）は低
下するので、コイル１３１，ＦＥＴトランジスタ１３３
の経路で流れる電流ＩＬは小さくなる。
圧（すなわち、電源回路１の入力電圧｜ｖＩＮ｜）は低
下するので、コイル１３１，ＦＥＴトランジスタ１３３
の経路で流れる電流ＩＬは小さくなる。
【００４６】本実施形態では、図４に示すように、入力
電流ＩＩＮの波形は、入力電圧ｖＩ Ｎの波形と概略相似
であり、かつＩＩＮとｖＩＮとの位相は一致している。
したがって、高調波の発生を抑制でき、また負荷変動が
大きい場合であっても安定した電力の供給ができる。
電流ＩＩＮの波形は、入力電圧ｖＩ Ｎの波形と概略相似
であり、かつＩＩＮとｖＩＮとの位相は一致している。
したがって、高調波の発生を抑制でき、また負荷変動が
大きい場合であっても安定した電力の供給ができる。
【００４７】
【発明の効果】（１）高調波の発生を抑制することがで
きる。 （２）一般的なアクティブフィルタでは、コイルには入
力電流の波高値まで電流を流しているが、本発明の電源
回路では、入力電流値が大きくなると（すなわち、供給
電力が大きくなると）、当該入力電流は一方向性導通素
子を介して流れる。したがって、昇圧チョッパのコイル
に小容量のもの（すなわち、小型のコイル）を使用する
ことができ、電源回路自体の大きさを小さくできる。 （３）チョッパ回路の入力電圧が、出力電圧を超えると
きには、チョッパ回路は停止状態となるので、供給電力
が大きくなってもチョッパ回路の負担が小さくてすむ。
すなわち、従来のアクティブフィルタとは異なり、電流
定格が大きいスイッチ素子、整流素子、コイルが不用で
あり、また特殊な制御素子を使用する必要がない。した
がって、価格の高い部品を使用する必要がなく、電源回
路の製造コストの低減が可能となる。
きる。 （２）一般的なアクティブフィルタでは、コイルには入
力電流の波高値まで電流を流しているが、本発明の電源
回路では、入力電流値が大きくなると（すなわち、供給
電力が大きくなると）、当該入力電流は一方向性導通素
子を介して流れる。したがって、昇圧チョッパのコイル
に小容量のもの（すなわち、小型のコイル）を使用する
ことができ、電源回路自体の大きさを小さくできる。 （３）チョッパ回路の入力電圧が、出力電圧を超えると
きには、チョッパ回路は停止状態となるので、供給電力
が大きくなってもチョッパ回路の負担が小さくてすむ。
すなわち、従来のアクティブフィルタとは異なり、電流
定格が大きいスイッチ素子、整流素子、コイルが不用で
あり、また特殊な制御素子を使用する必要がない。した
がって、価格の高い部品を使用する必要がなく、電源回
路の製造コストの低減が可能となる。
【図１】 本発明の電源回路の一実施形態を示す説明図
である。
である。
【図２】 （Ａ）は、図１の電源回路において、負荷に
供給される電力が比較的小さいときの、入力電圧と、チ
ョッパ回路の出力電流と、出力電圧との関係を示す図、
（Ｂ）は入力電圧と、入力電流と、入力コンデンサの端
子電圧との関係を示す図である。
供給される電力が比較的小さいときの、入力電圧と、チ
ョッパ回路の出力電流と、出力電圧との関係を示す図、
（Ｂ）は入力電圧と、入力電流と、入力コンデンサの端
子電圧との関係を示す図である。
【図３】 図１の電源回路において、負荷に供給される
電力が大きいときの、入力電圧と、コイルに流れる電流
と、出力コンデンサの端子電圧と、バイパスダイオード
に流れる電流との関係を示す図である。
電力が大きいときの、入力電圧と、コイルに流れる電流
と、出力コンデンサの端子電圧と、バイパスダイオード
に流れる電流との関係を示す図である。
【図４】 図１の電源回路の、入力電圧と入力電流との
関係を示している。
関係を示している。
【図５】 従来の電源回路の説明図であり、（Ａ）はコ
ンデンサインプット型整流回路を用いた電源回路を、
（Ｂ）は入力電圧と、入力電流と、直流出力電圧との関
係を示している。
ンデンサインプット型整流回路を用いた電源回路を、
（Ｂ）は入力電圧と、入力電流と、直流出力電圧との関
係を示している。
【図６】 従来の電源回路の説明図であり、チョークイ
ンプット型の整流回路を用いた電源回路を示す図であ
る。
ンプット型の整流回路を用いた電源回路を示す図であ
る。
【図７】 従来の電源回路の説明図であり、（Ａ）はア
クティブフィルタ方式の電源回路を、（Ｂ）は、入力電
圧，入力電流を絶対値で示してある。
クティブフィルタ方式の電源回路を、（Ｂ）は、入力電
圧，入力電流を絶対値で示してある。
１ 電源回路
１１ 整流回路
１２ 入力コンデンサ（ＣＩＮ）
１３ 昇圧チョッパ
１４ バイパスダイオード（Ｄ２）
１５ 電流検出用抵抗（Ｒ１）
１６ 電圧制限用抵抗回路
１７ 制御回路
２０ 負荷
１３１ コイル
１３２ 放電阻止ダイオード（Ｄ１）
１３３ ＦＥＴトランジスタ（Ｑ１）
１３４ 出力コンデンサ（ＣＯＵＴ）
１６１，１６２ 抵抗（Ｒ２，Ｒ３）
１７１ 電流用比較器
１７２ 電圧用比較器
１７３ コントローラ
１７４ 抵抗
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H006 AA02 CA02 CA07 CA13 CB01
CC02 DA02 DA04 DB02 DC02
DC05 FA02
5H730 AA18 AA20 AS01 BB14 BB57
CC01 DD04 DD32 FD01 FD51
FG01 XX15
Claims (8)
- 【請求項１】 整流回路と、 前記整流回路の出力側に設けた、コイルと放電阻止ダイ
オードとの直列接続にスイッチ素子がＴ字結線され、後
段に出力コンデンサを有する昇圧チョッパと、 前記昇圧チョッパの入力側と出力側との間に順接続され
た一方向性導通素子と、 前記昇圧チョッパの出力電流が所定の電流制限値を超え
ないように前記スイッチ素子を制御するコントローラを
含む制御回路と、を有し、 前記コントローラは、負荷への供給電力が小さいときは
前記昇圧チョッパを介して出力側に電力を供給するよう
に前記スイッチ素子を制御し、負荷への供給電力が大き
いときは前記一方向性導通素子を介して出力側に電力を
供給するように前記スイッチ素子を制御する、ことを特
徴とする電源回路。 - 【請求項２】 前記所定の電流制限値は、整流回路の入
力電流の波高値よりも小さいことを特徴とする請求項１
に記載の電源回路。 - 【請求項３】 前記コントローラは、出力電圧が所定の
電圧制限値を超えないように前記スイッチ素子を制御す
ることを特徴とする請求項１または２に記載の電源回
路。 - 【請求項４】 前記昇圧チョッパの入力側と出力側との
間に接続された一方向性導通素子は、ダイオードである
ことを特徴とする請求項１〜３の何れかに記載の電源回
路。 - 【請求項５】 前記昇圧チョッパの出力電流の経路中に
出力電流検出用抵抗を有し、前記制御回路は、前記出力
電流検出用抵抗の電圧降下と、所定基準電圧とを比較す
ることで、出力電流が前記電流制限値に達したか否かを
検出することを特徴とする請求項１〜４の何れかに記載
の電源回路。 - 【請求項６】 出力側端子間に電圧検出用抵抗回路を有
し、前記制御回路は、前記電圧検出用抵抗回路の電圧降
下と、所定基準電圧とを比較することで、出力電圧が前
記電圧制限値に達したか否かを検出することを特徴とす
る請求項１〜５の何れかに記載の電源回路。 - 【請求項７】 整流回路と、 前記整流回路の出力側に設けた、コイルと放電阻止ダイ
オードとの直列接続にスイッチ素子がＴ字結線され、後
段に出力コンデンサを有する昇圧チョッパと、 前記昇圧チョッパの入力側と出力側との間に順接続され
た一方向性導通素子と、を有する電源回路の制御方法に
おいて、 負荷への供給電力が小さいときには、出力電圧が所定の
電圧制限値を超えないように、かつ前記チョッパの出力
電流が所定の電流制限値を超えないように前記スイッチ
素子を制御して、前記昇圧チョッパを介して出力側に電
力の供給を行い、 負荷への供給電力が大きいときには、前記チョッパ回路
の出力電流が所定の電流制限値を超えないように前記ス
イッチ素子を制御して、前記一方向性導通素子を介して
出力側に電力の供給を行う、ことを特徴とする電源回路
の制御方法。 - 【請求項８】 整流回路と、 前記整流回路の出力側に設けた、コイルと放電阻止ダイ
オードとの直列接続にスイッチ素子がＴ字結線され、後
段に出力コンデンサを有する昇圧チョッパと、 前記昇圧チョッパの入力側と出力側との間に順接続され
た一方向性導通素子と、を有する電源回路の制御方法に
おいて、 負荷への供給電力が小さいときには、前記制御回路は、
出力電圧が所定の電圧制限値を超えないように、かつ前
記チョッパの出力電流が所定の電流制限値を超えないよ
うに前記スイッチ素子を制御して、昇圧チョッパを介し
て出力側に電力の供給を行い、 負荷への供給電力が大きいときには、整流波の１周期を
前領域、中領域、後領域として、 出力電圧が整流電圧より高い前領域では、前記制御回路
は、前記コイルを流れる電流が前記所定の電流制限値を
超えないように前記スイッチ素子を制御して、前記昇圧
チョッパを介して出力側に電力の供給を行い、 出力電圧が整流電圧より低い中領域では、一方向性導通
素子をオンとして、当該一方向性導通素子を介して出力
側に電力を供給を行い、 出力電圧が整流電圧より再び高くなる後領域では、前記
制御回路は、前記コイルを流れる電流が前記所定の電流
制限値を超えないように前記スイッチ素子を制御して、
前記昇圧チョッパを介して出力側に電力の供給を行う、
ことを特徴とする電源回路の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001206676A JP4051899B2 (ja) | 2001-07-06 | 2001-07-06 | 電源回路および電源回路の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001206676A JP4051899B2 (ja) | 2001-07-06 | 2001-07-06 | 電源回路および電源回路の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023774A true JP2003023774A (ja) | 2003-01-24 |
| JP4051899B2 JP4051899B2 (ja) | 2008-02-27 |
Family
ID=19042773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001206676A Expired - Fee Related JP4051899B2 (ja) | 2001-07-06 | 2001-07-06 | 電源回路および電源回路の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4051899B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1501175A1 (en) * | 2003-07-01 | 2005-01-26 | Alcatel | Method to prevent saturation of an inductor coil and inductor coil circuits for realising such a method |
| JP2006352959A (ja) * | 2005-06-14 | 2006-12-28 | Fuji Electric Systems Co Ltd | 直流−直流変換装置 |
| JP2007124859A (ja) * | 2005-10-31 | 2007-05-17 | Yaskawa Electric Corp | 電力変換装置とその制御方法 |
| JP2007166783A (ja) * | 2005-12-14 | 2007-06-28 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2008140038A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | コンバータ装置および系統連系システム |
| JP2009177977A (ja) * | 2008-01-25 | 2009-08-06 | Seiko Epson Corp | 電源回路及びその制御方法、プロジェクタ用電源回路並びにプロジェクタ |
| JP2010166719A (ja) * | 2009-01-16 | 2010-07-29 | Mitsubishi Electric Corp | モーター駆動制御装置、圧縮機、送風機、空気調和機及び冷蔵庫又は冷凍庫 |
| JP2012070629A (ja) * | 2011-12-16 | 2012-04-05 | Sanyo Electric Co Ltd | コンバータ装置および系統連系システム |
-
2001
- 2001-07-06 JP JP2001206676A patent/JP4051899B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1501175A1 (en) * | 2003-07-01 | 2005-01-26 | Alcatel | Method to prevent saturation of an inductor coil and inductor coil circuits for realising such a method |
| JP2006352959A (ja) * | 2005-06-14 | 2006-12-28 | Fuji Electric Systems Co Ltd | 直流−直流変換装置 |
| JP2007124859A (ja) * | 2005-10-31 | 2007-05-17 | Yaskawa Electric Corp | 電力変換装置とその制御方法 |
| JP2007166783A (ja) * | 2005-12-14 | 2007-06-28 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2008140038A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | コンバータ装置および系統連系システム |
| JP2009177977A (ja) * | 2008-01-25 | 2009-08-06 | Seiko Epson Corp | 電源回路及びその制御方法、プロジェクタ用電源回路並びにプロジェクタ |
| JP2010166719A (ja) * | 2009-01-16 | 2010-07-29 | Mitsubishi Electric Corp | モーター駆動制御装置、圧縮機、送風機、空気調和機及び冷蔵庫又は冷凍庫 |
| JP2012070629A (ja) * | 2011-12-16 | 2012-04-05 | Sanyo Electric Co Ltd | コンバータ装置および系統連系システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4051899B2 (ja) | 2008-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4774987B2 (ja) | スイッチング電源装置 | |
| JP3535902B2 (ja) | 力率補正回路 | |
| US6788557B2 (en) | Single conversion power converter with hold-up time | |
| JP3156657B2 (ja) | 二次電池ユニット | |
| US11303202B2 (en) | Power factor improvement circuit and switching power supply device using same | |
| JPH10225105A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP4363067B2 (ja) | 力率改善回路 | |
| US8824180B2 (en) | Power conversion apparatus | |
| JP2002252983A (ja) | 交流直流変換回路 | |
| JP2003023774A (ja) | 電源回路および電源回路の制御方法 | |
| US11245338B2 (en) | Alternating current-direct current conversion circuit, alternating current-direct current conversion method and charger | |
| JPH11150952A (ja) | スイッチング型直流電源装置 | |
| JP2000116134A (ja) | 電源装置 | |
| JP2001161066A (ja) | 電力変換装置 | |
| JP3463865B2 (ja) | Ａｃーｄｃコンバータ | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JPH09201043A (ja) | 電源装置 | |
| JPH11178342A (ja) | 電源装置、電子機器、及び降圧型整流平滑回路 | |
| JP4289000B2 (ja) | 力率改善回路 | |
| JP2000197351A (ja) | 力率改善型電源装置 | |
| JPH118935A (ja) | 電源回路 | |
| JP3481229B2 (ja) | 電源回路 | |
| JPH08331849A (ja) | 整流回路 | |
| JP2913800B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
| JP2000232789A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4051899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |