JP2018064380A - ハーフブリッジ回路を用いた電源装置 - Google Patents

Abstract

【課題】 ハーフブリッジ型駆動回路を用いた電源装置であって、力率の補償、低い波高因子の実現、および定出力の維持を目的とする。
【解決手段】ＡＣ電源を整流するとともに整流した電源を負荷に与えるハーフブリッジ回路を用いた電源装置は、負荷に与えられる入力電源の電圧を検出し、検出された電圧を基準電圧と比較し、両者間の差に対応する電圧を出力し、出力レベルに対応する可変幅を有するパルスを出力し、出力されたパルスによって、ｈｉｇｈ側に対応する第１のパルスおよびｌｏｗ側に対応する第２のパルスを出力し、第１および第２のパルスが、異なるパルス幅ならびに異なる立ち上がり時点および立ち下がり時点を有し、第１および第２のパルスによって、負荷に供給された電源を定電流状態として駆動する。
【選択図】 図１

Description

本発明は、ハーフブリッジ回路を用いた電源装置に関し、より詳細には、バラストまたはインバータへの適用による力率の補償、低い波高因子の実現、および定出力の維持を目的とするハーフブリッジ型駆動回路を用いた電源装置に関する。

一般的に、ランプに用いられる電子バラストまたはインバータは、商用電力周波数を高周波に変換するとともに、電流制御として機能することにより、過電流が流れないようにする。バラストは、さまざまな種類の力率補償回路の使用によって、電流消費の低減、寿命の延長、および製品の信頼性向上を図るようにしてもよい。
たとえば、高い力率および低い波高因子を達成する方法として、ダイオード力率補償回路（例えば、非特許文献１）を用いることにより、周波数を変化させるようにしてもよい。

この方法は、力率補償用の高コストの専用集積回路（ＩＣ）を用いることなく、高い力率および低い波高因子を低コストに実現可能であるが、周波数可変範囲が広いことに起因する問題が存在する。

具体的には、周波数が高くなると、共振回路の効率が劣化するため、バラストの効率が低下する。周波数帯域幅が広いと、電磁干渉（ＥＭＩ）ノイズが高くなる。また、高周波によって、スイッチング素子の電力損失が増加するとともにフィラメントへの供給エネルギーが増加するため、ランプ管の寿命が短くなるとともにバラストの効率が低下する。

周波数のみを変化させて出力を制御するのが望ましい場合は、出力制御動特性が低いことから、制御用のフィードバック回路を設定するのが非常に難しい。さらに、バラストの全体特性が貧弱であるため、ダイオード力率補償回路を実際に使用するのは困難である。

特に、入力電圧が変化する場合は、電力消費、波高因子、フィラメント電力等が大きく変化するため、目標特性値と実際値との間に大きな差が生じる。
一方、ダイオード力率補償回路の代わりに力率補償用の専用ＩＣを使用すると、コストが経済的な負担になるとともに、構成要素数およびサイズが増大する。

イーディーエヌジャパン，"力率改善回路（ＰＦＣ）"、[online]、平成24年6月18日、[平成28年9月24日検索]、インターネット＜ＵＲＬ：http://ednjapan.com/edn/articles/1206/18/news008.html>

本発明は、従来技術において生じる上記問題を鑑みてなされたものであり、その目的は、周波数の変更およびパルス幅の制御によって出力制御動特性を改善し得る、バラストまたはインバータに使用可能なハーフブリッジ回路を用いた電源装置を提供することである。
本発明の別の目的は、付加的な高力率回路を用いることなく、高い力率、定出力、および低い波高因子特性を実現し得る、バラストまたはインバータに使用可能なハーフブリッジ回路を用いた電源装置を提供することである。
本発明のさらに別の目的は、電力効率の向上、ランプ管の寿命の延長、および光変換効率の改善を図り得る、バラストまたはインバータに使用可能なハーフブリッジ回路を用いた電源装置を提供することである。

上記目的を達成するため、本発明の一態様によれば、交流（ＡＣ）電源を整流するとともに整流した電源を負荷に与えるハーフブリッジ回路を用いた電源装置であって、負荷に与えられる入力電源の電圧を検出するライン電圧検出手段と、ライン電圧検出手段により検出された電圧を基準電圧と比較し、両者間の差に対応する電圧を出力する誤差増幅手段と、誤差増幅手段の出力レベルに対応する可変幅を有するパルスを出力するパルス幅変調手段と、パルス幅変調手段から出力されたパルスによって、ｈｉｇｈ側に対応する第１のパルスおよびｌｏｗ側に対応する第２のパルスを出力する無駄時間制御手段であり、第１および第２のパルスが、異なるパルス幅ならびに異なる立ち上がり時点および立ち下がり時点を有する、無駄時間制御手段と、第１および第２のパルスによって、負荷に供給された電源を定電流状態として駆動する駆動手段と、を備えた、電源装置が提供される。

ライン電圧検出手段は、入力電源を平滑化するとともに、平滑化した入力電源を直流（ＤＣ）電圧に変換する低域通過フィルタと、低域通過フィルタの電圧が所定のレベル未満である場合に、出力信号を誤差増幅手段に供給するライン電圧検出器と、を具備していてもよい。

ライン電圧検出器は、低域通過フィルタの電圧が所定のレベルよりも高い場合に、ある論理値を有する出力信号をさらに生成するようにしてもよい。
誤差増幅手段は、ライン電圧検出手段により検出された電圧を定電圧と比較する比較器と、比較器の出力を分割基準電圧に追加する分圧器と、分圧器により与えられる電圧を負荷に供給される電圧のフィードバック電圧と比較するとともに、両者間の差に対応する信号を出力する誤差増幅器と、を具備していてもよい。
分圧器は、基準電圧の代わりに調光制御電圧を受信するようにしてもよい。

この電源装置は、誤差増幅手段の出力レベルに対応する可変周波数をパルス幅変調手段に与える電圧制御発振器をさらに備えていてもよく、パルス幅変調手段は、電圧制御発振器により与えられる信号の周波数および誤差増幅手段の出力レベルに対応する可変パルス幅を有するパルスを生成するようにしてもよい。

この電源装置は、初期始動時に電圧制御発振器および誤差増幅手段を制御し、初期電源供給時に高周波および最大パルス幅となるように出力を制御し、周波数を徐々に低くし、所与の時間経過後に動作を停止させるソフト始動タイマをさらに備えていてもよい。

無駄時間制御手段は、パルス幅変調手段の出力の立ち上がり時点を所与の時間だけ遅延させることにより、第１の無駄時間を適用する第１のパルスを出力する第１の遅延器と、パルス幅変調手段の出力を反転させた後、反転させた信号の立ち下がり時点を所与の時間だけ遅延させることにより、第２の無駄時間を適用する第２のパルスを出力する第２の遅延器と、を含んでいてもよい。

駆動手段は、第１のパルスによって、ｈｉｇｈ側駆動信号を出力するｈｉｇｈ側ドライバと、第２のパルスによって、ｌｏｗ側駆動信号を出力するｌｏｗ側ドライバと、ｈｉｇｈ側ドライバの出力によって、負荷に供給されたＡＣ電源のｈｉｇｈ側を切り替える第１のスイッチング素子と、ｌｏｗ側ドライバの出力によって、負荷に与えられたＡＣ電源のｌｏｗ側を切り替える第２のスイッチング素子と、を具備していてもよい。
この電源装置は、負荷に与えられた入力電源の力率を制御する高力率回路をさらに備えていてもよく、負荷は、冷陰極蛍光ランプ（ＣＣＦＬ）であってもよい。

本発明の電源装置によれば、周波数の変更およびパルス幅の制御によって出力制御動特性を改善し得ることが可能となる。

本発明の好適な一実施形態に係るバラストに適用されたハーフブリッジ回路を用いた電源装置を示した回路図である。 図１のライン電圧検出器の一例を示した詳細なブロック図である。 図１のソフト始動タイマの制御を説明するための波形図である。 図１の無駄時間制御装置の一例を示した詳細なブロック図である。 図５は、図４の無駄時間制御装置の動作を説明するための波形図である。 図６は、図４の無駄時間制御装置の動作を説明するための波形図である。 図１の誤差増幅器の出力レベルの変化に対応するパルス幅の変化を説明するための波形図である。 図８は、図１の誤差増幅器の周波数および出力レベルの変化に対応するパルス幅の変化を説明するための波形図である。 図９は、図１の誤差増幅器の周波数および出力レベルの変化に対応するパルス幅の変化を説明するための波形図である。 図１０は、図１の誤差増幅器の周波数および出力レベルの変化に対応するパルス幅の変化を説明するための波形図である。 図１１は、図１の誤差増幅器の周波数および出力レベルの変化に対応するパルス幅の変化を説明するための波形図である。 本発明の別の好適な実施形態に係る単純な高力率回路が適用されたハーフブリッジ回路を用いた電源装置を示した回路図である。 図１３は、図１２の整流回路の出力およびこれに対応する誤差増幅器の出力をそれぞれ示した波形図である。 図１４は、図１２の整流回路の出力およびこれに対応する誤差増幅器の出力をそれぞれ示した波形図である。 図１５は、入力電力の電圧が所定のレベルを下回る場合の図１２の誤差増幅器の正入力端子の電圧およびこれに対応する出力電力を説明するための波形図である。 図１６は、入力電圧の変化に対応する誤差増幅器の出力を示した波形図である。 本発明のさらに別の好適な実施形態に係る調光制御電圧が印加されたハーフブリッジ回路を用いた電源装置を示した回路図である。 本発明の別の好適な実施形態に係る谷電圧を有する整流型の単純な高力率を用いて冷陰極蛍光ランプ（ＣＣＦＬ）インバータ回路に適用された整流高力率回路を用いた電源装置を示した回路図である。 図１９は、入力対負荷の電圧−電流特性を示した波形図である。 図２０は、入力対負荷の電圧−電流特性を示した波形図である。 図２１は、入力対負荷の電圧−電流特性を示した波形図である。

以下、好適な実施形態を用いて本発明をさらに具体的に説明する。但し、下記の実施形態は本発明を具現化した例に過ぎず、本発明はこれに限定されるものではない。

本発明の好適な一実施形態に係る電源装置は、周波数を変化させるとともにパルス幅を制御する構成を有する。すなわち、電源から供給される電圧がｈｉｇｈまたはｌｏｗのいずれであるかに応じて、負荷に与えられる信号のパルス幅が変化する。あるいは、負荷に与えられる信号の周波数が同時に変化するようになっていてもよい。その後、定出力が負荷に供給される。

図１は、本発明の好適な一実施形態に係るバラストに適用されたハーフブリッジ回路を用いた電源装置を示している。図１を参照して、整流回路１０は、４つのブリッジ結合ダイオードを具備しており、交流（ＡＣ）電源ＶＡＣを全波整流する。

整流回路１０の出力は、整流回路１０の負荷であるランプ３６を駆動する経路および負荷に供給される出力を一定に維持する制御経路に与えられる。

負荷すなわちランプ３６を駆動するため、整流回路１０の出力は、ｌｏｗ側トランジスタＭ２に直列接続されたｈｉｇｈ側トランジスタＭ１に与えられる。ｈｉｇｈ側トランジスタＭ１およびｌｏｗ側トランジスタＭ２は、交互に切り替えられ、整流回路１０から与えられた電流をランプ３６に供給する。ランプ３６に供給される電力は、ｈｉｇｈ側およびｌｏｗ側トランジスタＭ１およびＭ２の切り替え時間を制御することによって制御される。

ｈｉｇｈ側およびｌｏｗ側トランジスタＭ１およびＭ２の切り替えを制御する構成は、負荷に供給される出力を一定に維持する制御経路に対応する。

ｈｉｇｈ側およびｌｏｗ側トランジスタＭ１およびＭ２の間には、ノードが形成されている。直列に接続された補助電源３４とランプ３６との間の接続ノードは、ｈｉｇｈ側およびｌｏｗ側トランジスタＭ１およびＭ２の間のノードに接続されている。電圧によってランプ３６に供給される電流の量を検出する負荷抵抗ＲＬは、ランプ３６とグランドとの間に接続されている。電圧によってｌｏｗ側トランジスタＭ２に流れ込む電流の量を検出する検出抵抗ＲＳは、ｌｏｗ側トランジスタＭ２とグランドとの間に接続されている。

遮断回路４２の出力ＤＳを入力するとともに基準電圧Ｖｒｅｆの作動を制御する基準電圧（Ｖｒｅｆ）回路４２１、低電圧誤作動防止（ＵＶＬＯ）回路４２２、再始動抵抗ＲＳ、キャパシタＣＶ、逆接続ダイオードＤ４、およびツェナーダイオードＤＺは、補助電源３４に向かって構成されている。ダイオードＤ４およびツェナーダイオードＤＺは、逆起電力およびリプルを制御する。低電圧誤作動防止を実現するＵＶＬＯ回路４２２は、初期作動中、高い供給電圧（Ｖｃｃ）で作動を開始し、作動後は、キャパシタＣＶに充電された電荷が瞬時に放電される。その後は、Ｖｃｃが低下するようになっていてもよい。Ｖｃｃが瞬時に低下しても回路動作に影響が及ぶことのないように、回路動作を停止させる電圧が始動電圧よりも１．５〜２ボルトだけ低く設定されて、初期始動を容易化している。すなわち、ＵＶＬＯ回路４２２は、ヒステリシスを有する比較器に相当する。

一方、整流回路１０の出力は、負荷に供給される出力を一定に維持する制御経路に対応する低域通過フィルタ（ＬＰＦ）１２に与えられる。

ＬＰＦ１２は、整流回路１０によって全波整流されたＡＣ電圧を平滑化するとともに、これに対応する直流（ＤＣ）電圧を出力する。このＤＣ電圧は、ライン電圧検出器１４に供給される。

ライン電圧検出器１４は、ある論理値を有する出力信号ＤＡおよびある線形値を有する出力信号ＤＢを生成する。

より詳細に、ＬＰＦ１２の出力が所定のレベルよりも高い場合、ライン電圧検出器１４は、回路全体を遮断する出力信号ＤＡを生成するとともに、この出力信号ＤＡをＮＯＲゲート４０に供給する。ＬＰＦ１４の出力が所定のレベル未満の場合、ライン電圧検出器１４は、線形値を有する出力信号ＤＢを比較器１６の正端子に供給する。

図２には、ライン電圧検出器１４の構成を詳しく示している。図２を参照して、ＬＰＦ１２の出力は、高レベル検出器１４２および低レベル検出器１４４に供給される。入力電圧が所与のレベルより高い場合、高レベル検出器１４２は、これに対応する信号ＤＡを出力する。入力電圧が所与のレベル未満の場合、低レベル検出器１４４は、入力電圧を線形増幅器１４８に供給する。その後、線形増幅器１４８は、入力電圧の線形状態を維持しつつ制御された出力信号ＤＢを生成する。

出力信号ＤＢによって、誤差増幅器ＥＡが与える基準電圧が徐々に低下するため、負荷に供給される電力が低下する。

図１を再び参照して、比較器１６は、その負端子を介して、所与の電圧ＶＢを受信する。比較器１６は、ライン電圧検出器１４の出力信号ＤＢを電圧ＶＢと比較して、増幅結果を分圧器１８に供給する。

分圧器１８は、誤差増幅器ＥＡの正端子に接続されたノードと並列に接続された抵抗Ｒ１およびＲ２から成る。分圧器１８は、分割基準電圧を比較器１６の出力に追加するとともに、この追加結果を誤差増幅器ＥＡの正端子に供給する。

誤差増幅器ＥＡの動作は、ソフト始動タイマ２６によって制御される。誤差増幅器ＥＡは、その出力を電圧制御発振器（ＶＣＯ）２０およびパルス幅変調器（ＰＷＭ）２２に供給する。ＶＣＯ２０と誤差増幅器ＥＡとの間には、周波数を変化させるか否かをユーザが決定できるように、ユーザにより操作可能なスイッチ２４が接続されていてもよい。

誤差増幅器ＥＡの出力を受信したら、ＶＣＯ２０は、入力電圧のレベルに対応する周波数信号を出力するとともに、この周波数信号をＰＷＭ２２に供給する。誤差増幅器ＥＡの出力を受信していない場合、ＶＣＯ２０は、固定の周波数信号を出力するとともに、この固定の周波数信号をＰＷＭ２２に供給する。

ＰＷＭ２２は、ＶＣＯ２０から供給された周波数信号によって、対応する周波数のパルスを出力する。パルスの幅は、誤差増幅器ＥＡにより与えられた電圧レベルに応じて可変である。

ソフト始動タイマ２６は、周波数の制御によって、初期始動時に電力を徐々に伝達する回路である。電源が最初に印加された場合、ソフト始動タイマ２６は、高周波かつ最大パルス幅となるように出力を制御した後、周波数を徐々に低くする。所与の時間が経過した後は、ソフト始動タイマ２６の動作が停止され、フィードバック回路が動作する。その後は、閉回路全体が制御される。ソフト始動タイマ４の動作状態を図３に示す。

一方、無駄時間制御装置２８は、ｈｉｇｈ側信号とｌｏｗ側信号との間に無駄時間ｄ１およびｄ２を有するように、ＶＣＯ２０の出力信号を制御する。無駄時間制御装置２８は、図４に示すように構成されていてもよい。

図４を参照して、無駄時間制御装置２８は、ＰＷＭ２２の出力信号ＰＷＭ＿ＩＮの立ち上がり時点をｄ１だけ遅延させる遅延器２８２と、ＰＷＭ２２の出力信号ＰＷＭ＿ＩＮを反転させるとともに反転信号ＰＷＭ＿ＩＮ＿Ｂを出力するインバータ２８４と、インバータ２８４の出力の立ち下がり時点をｄ２だけ遅延させる遅延器２８６とを具備する。

以下、図５を参照して、無駄時間制御装置２８の動作を説明する。

ＰＷＭ２２は、誤差増幅器ＥＡの出力に基づいて、ＶＣＯ２０により与えられた周波数信号を誘発し、所定の幅のパルスを出力する。誤差増幅器ＥＡの出力レベルがｈｉｇｈまたはｌｏｗの場合、ＰＷＭ２２は、これに対応する広い幅または狭い幅のパルスを出力する。

図６に示すように、ＰＷＭ２２は、誤差増幅器ＥＡの出力電圧に従って、高出力パルスＨＯの幅を変化させる。この場合、高出力パルスＨＯと低出力パルスＬＯとの間には、一定の無駄時間が維持されるものとする。

図５に移って、ＰＷＭ２２の出力ＰＷＭ＿ＩＮは、遅延器２８２によってｈｉｇｈ側ドライバ３０を駆動するためのｈｉｇｈ側駆動パルスＨ＿ＤＲＶに変換される。パルスＨ＿ＤＲＶの立ち上がり時点は、信号ＰＷＭ＿ＩＮと比較して、ｄ１だけ遅延しているが、両者の立ち下がり時点は同じである。

ＰＷＭ２２の出力ＰＷＭ＿ＩＮは、インバータ２８４によって信号ＰＷＭ＿ＩＮ＿Ｂに反転され、この反転信号ＰＷＭ＿ＩＮ＿Ｂは、遅延器２８６によってｌｏｗ側ドライバ３２を駆動するためのｌｏｗ側駆動パルスＬ＿ＤＲＶに変換される。パルスＬ＿ＤＲＶおよび信号ＰＷＭ＿ＩＮ＿Ｂの立ち上がり時点は同じであるが、パルスＬ＿ＤＲＶの立ち下がり時点は、信号ＰＷＭ＿ＩＮ＿Ｂと比較して、ｄ２だけ遅延している。

遅延器２８２および２８６は、無駄時間ｄ１およびｄ２を決定する遅延時間を有しており、遅延時間が同じであってもよいし、類似であってもよい。

図７に示すように、誤差増幅器ＥＡの出力がＶ１からＶ３まで可変の場合、無駄時間制御装置２８０は、誤差増幅器ＥＡの出力レベルに対応するパルスを出力する。この時点では、パルス幅が変化していても、無駄時間は同じである。

無駄時間は、一定の時間間隔を維持して、ｈｉｇｈ側およびｌｏｗ側トランジスタＭ１およびＭ２が同時にオンとならないようにするためのものである。

図７は、固定周波数に応答して誤差増幅器ＥＡの出力が変化した場合の無駄時間制御装置２８から出力されたパルスの変化を示している。

整流回路１０からの電流出力が低下し、その結果として、入力電圧が低下した場合は、周波数も変化させることによって、出力制御動特性を改善可能である。
より詳細には、図８〜図１０に示すように、誤差増幅器ＥＡの周波数および出力の両者の変化に応答して、パルスをさまざまに制御可能である。

図８は、誤差増幅器ＥＡの高周波および低出力に対応する狭いパルス幅を示しており、図９は、誤差増幅器ＥＡの中間周波および中間出力に対応する中間のパルス幅を示しており、図１０は、誤差増幅器ＥＡの低周波および高出力に対応する広いパルス幅を示している。図８〜図１０においては、ｌｏｗ側パルス幅に対するｈｉｇｈ側パルス幅の比が周波数に応じて異なることが明らかである。

上記パルスは、ｈｉｇｈ側およびｌｏｗ側ドライバ３０および３２に入力される。その後、ｈｉｇｈ側およびｌｏｗ側トランジスタＭ１およびＭ２が異なる時点でオンとなることによって、ランプ３６の定出力を維持する。

本発明によれば、ハーフブリッジ駆動回路のｈｉｇｈ側パルスのデューティは、一般的なハーフブリッジ回路のように５０％に固定されてはおらず、状況に応じて、５０％以上または以下に変化することで、ＡＣライン入力電圧が低くても負荷の電力を効果的に供給する。ｈｉｇｈ側パルスとｌｏｗ側パルスとの間の関係を図１１に示す。

上述の通り、整流回路１０から負荷であるランプ３６に流れ込む電流が変化する場合、ｈｉｇｈ側およびｌｏｗ側トランジスタＭ１およびＭ２のオン時間が変化するため、ランプ３６の定出力を維持することができる。

一方、ランプ３６の異常によって過電流がトランジスタに流れる場合は、検出抵抗ＲＳによる検出の後、回路の動作が停止されるようになっていてもよい。この回路の動作は、ＮＯＲゲート４０の出力を受信する遮断回路４２によって制御される。Ｖｒｅｆ回路４２１は、遮断回路４２の出力ＤＳによってＶｒｅｆを非作動とすることにより、発振を停止する。その後、補助電力の供給が停止されて、負荷に電流が供給されなくなる。

周囲の温度が高い場合は、熱検出器３８により検出され、回路の動作が停止されるようになっていてもよい。

また、負荷の異常により負荷に流れ込む過電流は、負荷抵抗ＲＬによって検出され、再始動決定器４３が対応する信号を遮断回路４２に与える。その後、回路の動作が停止されるようになっていてもよい。

本発明に係る上記電源装置は、図１２に示すように、谷電圧を有する整流型の単純な高力率回路を用いることにより、バラストに適用されるようになっていてもよい。

図１２に示す電源装置の構成は、単純な高力率回路８００および負荷側の要素を除いて、図１に示したものと同じである。したがって、繰り返しとなる構成および動作については、説明を省略する。複数のダイオードＤ１、Ｄ２、およびＤ３、複数のキャパシタＣ１およびＣ２、ならびに抵抗Ｒ１を具備したこの単純な高力率回路８００は、当技術分野においてよく知られているため、その詳細な説明は行わない。

ブリッジダイオード１０の出力は、単純な高力率回路８００によって図１３に示す通りであり、誤差増幅器ＥＡの出力は、図１４に示す通りである。

すなわち、高い入力電圧の区間においては、周波数が高く、パルス幅が狭くなるように制御される。低い入力電圧の区間においては、周波数が低く、パルス幅が広くなるように制御される。したがって、定出力が維持される。この場合、誤差増幅器ＥＡの出力電圧は、図１４に示すように、入力と逆位相である。

入力電力の電圧が所定のレベルを下回る場合は、ライン電圧検出器１４によって出力電圧が徐々に低下するため、駆動トランジスタへの過電流の流れ込みが防止される。この動作は、図１５に示すように制御されるようになっていてもよい。

ライン電圧検出器１４の出力が比較器１６の基準電圧を下回り始めた場合は、この低下電圧に反比例して、比較器１６の出力電流が増加する。その後、フィードバック基準電圧である誤差増幅器ＥＡの正端子の電圧を下げることによって、出力が低下する。

本発明に係る電源装置は、区間全体を通してパルス幅および周波数を変化させることにより電力を制御するため、高い力率を実現する。同時に、ＡＣ入力が１８０〜３００ボルトである区間全体を通した定出力および１．５を下回るランプ電流の波高因子を達成可能である。また、フィラメントの電力は、±１０％以内に制御可能である。

言い換えると、入力電圧の変化が狭い場合、パルス幅は主として、出力を制御するように制御される。入力電圧の変化が広い場合、周波数およびパルス幅は、周波数可変範囲の拡張により、入力電圧に従って一体的に制御される。このように、広帯域の入力電圧が変化しても、定出力を維持可能である。

上記の動作を図１６に示す。図１６を参照して、（Ａ）は、主にパルス幅の変更によって出力を制御するのが望ましい場合の入力電圧可変範囲が狭い場合の誤差増幅器ＥＡの出力波形を示しており、（Ｂ）は、周波数可変範囲の増大およびパルス幅の変更によって出力を制御するのが望ましい場合の入力電圧可変範囲が広い場合の誤差増幅器ＥＡの出力波形を示している。

本発明に係る電源装置は、図１７に示すように、調光バラストに適用されるようになっていてもよい。分圧器１８には、基準電圧Ｖｒｅｆの代わりに調光制御電圧が供給される。

誤差増幅器ＥＡの出力は、その基準電圧の変化に伴って変化する。誤差増幅器ＥＡの基準電圧を決定する抵抗Ｒ１に調光制御電圧が印加された場合は、出力電流が印加電圧に従って制御されることから、ランプ３６の輝度を調整可能である。

誤差増幅器ＥＡの基準電圧を下げてフィードバック量を抑えることにより照度を落とす際は、周波数のみを高くして照度を落とす方法と比較して、周波数を高くすると同時にパルス幅を狭くすることにより、フィラメントに供給されるエネルギーを効率的に制限可能である。また、周波数の変化量が非常に小さいことから、最適な共振条件から大幅に逸脱することなく、低照度の調光を得ることができる。したがって、上記の構成は、より低い照度に好ましい。

本発明に係る上記電源装置は、図１８に示すように、谷電圧を有する整流型の単純な高力率回路を用いた冷陰極蛍光ランプ（ＣＣＦＬ）インバータ回路に適用可能である。図１８に示す電源装置の動作は、上記実施形態と同じである。したがって、その詳細な説明は省略する。

本発明の上記実施形態における入力対負荷の電圧−電流特性を図１９〜図２１に示す。

図１９は、入力電流および入力電圧の波形を示しており、図２０は、出力電圧の波形を示しており、図２１は、出力電流の波形を示している。図１９〜図２１を参照して、当然のことながら、出力電圧および電流は安定しており、高い力率および低い波高因子を実現可能である。

以上の説明から明らかなように、本発明に係る電源装置は、ハーフブリッジ型の蛍光ランプバラストおよびＣＣＦＬインバータ回路に適用可能である。この電源装置は、狭帯域の周波数を変化させるとともにパルス幅を制御することによって、出力制御動特性を改善する。

谷電圧を有する正型の高力率整流回路条件においても、このバラストおよびインバータは、入力電圧の変化が広い場合の定出力および低い管電流波高因子での安定制御を実現可能である。

さらに、周波数可変幅を狭めつつ非常に高い動特性を実現することによって、回路が最適な共振条件で動作することから、バラストまたはインバータの光変換効率が高くなる。また、蛍光ランプバラストのフィラメントに流れ込むエネルギーの変化が非常に小さいことから、管の寿命を延長可能である。

従来のハーフブリッジ回路を用いた場合は、管の電圧および偏向が変化すると、制御動特性が悪化する。そして、管の電流波高因子が劣化して、静電力が不安定になる。さらに、周波数変化の幅が広いため、フィラメントに流れ込む電流の変化が大きくなって、光変換効率が低下する。また、管の寿命が大幅に短くなるため、実際の使用が困難である。

本発明に係る技術は、蛍光ランプまたはＣＣＦＬの調光に利用可能であり、既存の制御技術と比べられないごく低照度まで、安定した調光を制御可能である。

以上、特定の例示的な実施形態を参照して本発明を説明したが、本発明は、これらの実施形態ではなく、添付の特許請求の範囲によってのみ制限される。当然のことながら、当業者であれば、本発明の範囲および主旨から逸脱することなく、これらの実施形態を変更または改良可能である。

１４ ライン電圧検出器
２６ ソフト始動タイマ
２８ 無駄時間制御装置
３０ ｈｉｇｈ側ドライバ
３２ ｌｏｗ側ドライバ
３４ 補助電源
３６ ランプ
３８ 熱検出器
４２ 遮断回路
４３ 再始動決定器
１４２ 高レベル検出器
１４４ 高レベル検出器
１４８ 線形増幅器

Claims (12)

1. 交流（ＡＣ）電源を整流するとともに前記整流した電源を負荷に与えるハーフブリッジ回路を用いた電源装置であって、
   前記負荷に与えられる入力電源の電圧を検出するライン電圧検出手段と、
   前記ライン電圧検出手段により検出された前記電圧を基準電圧と比較し、両者間の差に対応する電圧を出力する誤差増幅手段と、
   前記誤差増幅手段の出力レベルに対応する可変幅を有するパルスを出力するパルス幅変調手段と、
   前記パルス幅変調手段から出力された前記パルスによって、ｈｉｇｈ側に対応する第１のパルスおよびｌｏｗ側に対応する第２のパルスを出力する無駄時間制御手段であり、前記第１および第２のパルスが、異なるパルス幅ならびに異なる立ち上がり時点および立ち下がり時点を有する、無駄時間制御手段と、
   前記第１および第２のパルスによって、前記負荷に供給された前記電源を定電流状態として駆動する駆動手段と、
   を備えた、電源装置。
2. 前記ライン電圧検出手段が、
   前記入力電源を平滑化するとともに、前記平滑化した入力電源を直流（ＤＣ）電圧に変換する低域通過フィルタと、
   前記低域通過フィルタの前記電圧が所定のレベル未満である場合に、出力信号を前記誤差増幅手段に供給するライン電圧検出器と、を備えた、請求項１に記載の電源装置。
3. 前記ライン電圧検出器が、前記低域通過フィルタの前記電圧が所定のレベルよりも高い場合に、ある論理値を有する出力信号をさらに生成する、請求項２に記載の電源装置。
4. 前記誤差増幅手段が、
   前記ライン電圧検出手段により検出された前記電圧を定電圧と比較する比較器と、
   前記比較器の出力を分割基準電圧に追加する分圧器と、
   前記分圧器により与えられる電圧を前記負荷に供給される電圧のフィードバック電圧と比較するとともに、両者間の差に対応する信号を出力する誤差増幅器と、
   を備えた、請求項１に記載の電源装置。
5. 前記分圧器が、前記基準電圧の代わりに調光制御電圧を受信する、請求項４に記載の電源装置。
6. 前記誤差増幅手段の出力レベルに対応する可変周波数を前記パルス幅変調手段に与える電圧制御発振器をさらに備え、前記パルス幅変調手段が、前記電圧制御発振器により与えられる信号の周波数および前記誤差増幅手段の前記出力レベルに対応する可変パルス幅を有するパルスを生成する、請求項１に記載の電源装置。
7. 初期始動時に前記電圧制御発振器および前記誤差増幅手段を制御し、初期電源供給時に高周波および最大パルス幅となるように出力を制御し、周波数を徐々に低くし、所与の時間経過後に動作を停止させるソフト始動タイマを、さらに備えた、請求項６に記載の電源装置。
8. 前記無駄時間制御手段が、
   前記パルス幅変調手段の出力の立ち上がり時点を所与の時間だけ遅延させることにより、第１の無駄時間を適用する前記第１のパルスを出力する第１の遅延器と、
   前記パルス幅変調手段の前記出力を反転させた後、前記反転させた信号の立ち下がり時点を所与の時間だけ遅延させることにより、第２の無駄時間を適用する前記第２のパルスを出力する第２の遅延器と、を含む、請求項１に記載の電源装置。
9. 前記駆動手段が、
   前記第１のパルスによって、ｈｉｇｈ側駆動信号を出力するｈｉｇｈ側ドライバと、
   前記第２のパルスによって、ｌｏｗ側駆動信号を出力するｌｏｗ側ドライバと、
   前記ｈｉｇｈ側ドライバの出力によって、前記負荷に供給された前記ＡＣ電源の前記ｈｉｇｈ側を切り替える第１のスイッチング素子と、
   前記ｌｏｗ側ドライバの出力によって、前記負荷に与えられた前記ＡＣ電源の前記ｌｏｗ側を切り替える第２のスイッチング素子と、
   を備えた、請求項１に記載の電源装置。
10. 前記負荷に与えられた前記入力電源の力率を制御する高力率回路を、さらに備えた、請求項１に記載の電源装置。
11. 前記負荷が、冷陰極蛍光ランプ（ＣＣＦＬ）である、請求項１に記載の電源装置。
12. 前記負荷が、冷陰極蛍光ランプ（ＣＣＦＬ）である、請求項９に記載の電源装置。