KR100825378B1 - 하프브릿지 회로를 사용하는 전력 공급 장치 - Google Patents

Abstract

본 발명은 역률 보상, 저 파고율 구현, 및 정 출력 유지를 위한 하프브릿지 회로를 사용하는 전력 공급 장치에 관한 것이며, 교류 전원을 정류하여 부하로 전달하기 위하여, 상기 부하로 전달되는 입력 전원의 전압을 검출하는 라인 전압 검출 수단과; 상기 라인 전압 검출 수단에서 검출된 전압을 소정전압과 비교하여 출력하는 비교기와; 상기 비교기의 출력을 분압된 기준전압 및 디밍 제어 전압 중 어느 하나와 합하여 출력하는 전압분배부와; 상기 전압분배부에서 제공되는 전압을 상기 부하에 공급되는 전압이 피드백된 전압과 비교하여 그 차에 대응되는 신호를 출력하는 라인전압 변환 증폭부와; 상기 라인전압 변환 증폭부의 출력 레벨에 대응하여 가변된 펄스 폭을 갖는 펄스를 출력하는 펄스폭 변환 수단과; 상기 펄스폭 변환 수단에서 제공되는 펄스로써 하이 사이드에 대응한 제 1 펄스와 로우 사이드에 대응한 제 2 펄스를 생성하여 출력하며, 제 1 펄스와 제 2 펄스는 서로 펄스 폭이 상이하면서 상이한 라이징과 폴링 시점을 갖도록 출력하는 대드 타임 제어 수단과; 상기 제 1 펄스와 상기 제 2 펄스에 의하여 상기 부하에 공급되는 전원을 정전류 상태로 구동하는 구동 수단을 포함하여 이루어지는 것을 특징으로 한다.

Description

하프브릿지 회로를 사용하는 전력 공급 장치{Power supply apparatus using a half-bridge circuit}

도 1은 본 발명에 따른 안정기에 적용된 하프브릿지 회로를 사용하는 전력 공급 장치의 바람직한 실시예를 나타내는 회로도.

도 2는 도 1의 실시예의 라인전압 검출기의 일예를 나타내는 상세 블록도.

도 3은 본 발명에 따른 소프트스타트 타이머의 제어를 설명하기 위한 파형도.

도 4는 도 1의 실시예의 대드 타임 제어부의 일예를 나타내는 상세 블록도.

도 5a 및도 5b는 대드 타임 제어부의 동작을 설명하기 위한 파형도.

도 6은 라인전압 변환 증폭부의 출력 레벨 변동에 대응한 펄스폭 변화를 설명하기 위한 파형도.

도 7a 내지 도 7d는 주파수와 라인전압 변환 증폭부의 출력 변동에 대응한 펄스폭 변화를 설명하기 위한 파형도.

도 8은 간이고역률회로를 적용한 본 발명의 다른 실시예를 나타내는 회로도.

도 9a 및 도 9b는 도 8의 실시예에서 정류된 출력과 그에 대응되는 라인전압 변환 증폭부의 출력 파형도.

도 10a는 실시예의 입력 전원 전압이 소정 레벨 이하로 떨어질때 라인전압 변환 증폭부의 기준입력단자(EA+)의 변화 및 이에 상응하는 출력 전력의 변화를 설명하는 파형도.

도 10b는 입력 전압 변동에 대응한 라인전압 변환증폭부의 출력 파형을 나타내는 파형도.

도 11은 디밍 제어 전압을 적용한 본 발명의 또다른 실시예를 나타내는 회로도.

도 12는 밸리 전압을 갖는 정류 방식의 간이 고역률 회로를 이용한 CCFL 인버터 회로에 적용한 본 발명의 또다른 실시예를 나타내는 회로도.

도 13a 내지 도 13c는 입력 대비 부하의 전압 및 전류 특성을 평가한 파형도.

본 발명은 하프브릿지 회로를 사용하는 전력 공급 장치에 관한 것으로서, 보다 상세하게는 안정기나 인버터 등에 적용되어 역률 보상, 저 파고율 구현, 및 정 출력 유지를 위한 하프-브리지 방식 구동 회로를 사용하는 전력 공급 장치에 관한 것이다.

일반적으로 램프에 적용되는 전자식 안정기나 인버터는 상용 전원 주파수를 고주파로 변환시키고, 과전류가 흐르지 않도록 전류를 조절하는 역할을 한다. 상술한 안정기는 전류소모, 수명 개선, 및 제품의 신뢰성 향상을 위하여 다양한 방법의 역률 보상 회로의 채용이 고려될 수 있다.

그 일례로, 다이오드 역률 보상 회로를 이용하여 주파수를 가변시켜서 고역률 및 저파고율을 구현하는 방법이 제시될 수 있다.

그러나, 이 방법은 고가의 역률보상 전용 집적회로를 이용하지 않아서 저가로 역률 보상 및 저파고율을 구현할 수 있으나, 주파수 가변 범위가 커서 이에 따른 문제점들이 있다.

구체적으로, 주파수가 높아질때 공진회로의 효율이 저하됨에 따라 안정기의 효율이 저하되며, 주파수 변화폭이 넓음에 따라 EMI 노이즈 문제가 증가되고, 주파수가 높아질때 스위칭 소자의 스위칭 전력 손실이 증가되며, 주파수가 높아질 때 필라멘트로 공급되는 에너지가 증가함에 따라 램프 튜브의 수명이 단축되고 안정기의 효율이 저하된다.

그리고, 주파수만을 가변하여 출력을 제어하고자 하는 경우, 출력 제어 다이나믹 특성이 낮아서 제어를 위한 피드백 회로의 세팅이 매우 어려울 뿐만 아니라, 안정기의 제반 특성이 좋지 않아서 사실상 사용이 어렵다.

특히, 입력전압이 변동되는 경우는 소비전력, 파고율, 필라멘트 전력 등의 변화가 커서 목표한 특성치와 많은 차이가 발생된다.

한편, 다이오드 역률보상회로 대신 역률 보상 전용 집적회로를 이용하는 방법은 역률 보상 전용 집적 회로가 고가이므로 그에 따른 경제적 부담이 크고, 구현하기 위하여 필요한 부품이 많으며, 사이즈가 커지는 어려움이 있다.

본 발명의 목적은 주파수 가변과 펄스폭 제어를 적용하여 출력 제어 다이내믹 특성을 향상시킨 안정기나 인버터 등에 사용가능한 하프브릿지 회로를 사용하는 전력 공급 장치를 제공함에 있다.

본 발명의 다른 목적은 별도의 고역률 회로의 필요성 없이 고역률, 정출력, 저파고율 특성을 갖는 안정기나 인버터 등에 사용 가능한 하프브릿지 회로를 사용하는 전력 공급 장치를 제공함에 있다.

본 발명의 또다른 목적은 전력 효율을 높이고 램프 튜브의 수명 단축을 방지하며, 광변환 효율이 개선된 안정기나 인버터 등에 사용 가능한 하프브릿지 회로를 사용하는 전력 공급 장치를 제공함에 있다.

본 발명에 따른 교류 전원을 정류하여 부하로 전달하는 하프브릿지 회로를 사용하는 전력 공급 장치는, 상기 부하로 전달되는 입력 전원의 전압을 검출하는 라인 전압 검출 수단과; 상기 라인 전압 검출 수단에서 검출된 전압을 소정전압과 비교하여 출력하는 비교기와; 상기 비교기의 출력을 분압된 기준전압 및 디밍 제어 전압 중 어느 하나와 합하여 출력하는 전압분배부와; 상기 전압분배부에서 제공되는 전압을 상기 부하에 공급되는 전압이 피드백된 전압과 비교하여 그 차에 대응되는 신호를 출력하는 라인전압 변환 증폭부와; 상기 라인전압 변환 증폭부의 출력 레벨에 대응하여 가변된 펄스 폭을 갖는 펄스를 출력하는 펄스폭 변환 수단과; 상기 펄스폭 변환 수단에서 제공되는 펄스로써 하이 사이드에 대응한 제 1 펄스와 로우 사이드에 대응한 제 2 펄스를 생성하여 출력하며, 제 1 펄스와 제 2 펄스는 서로 펄스 폭이 상이하면서 상이한 라이징과 폴링 시점을 갖도록 출력하는 대드 타임 제어 수단과; 상기 제 1 펄스와 상기 제 2 펄스에 의하여 상기 부하에 공급되는 전원을 정전류 상태로 구동하는 구동 수단을 포함하여 이루어지는 것을 특징으로 한다.
여기에서, 상기 라인 전압 검출 수단은, 상기 입력 전원을 평활하여 DC 전압으로 변환하는 로우패스필터와; 상기 로우패스필터의 전압이 일정치 미만이면 그 전압에 대응하는 선형적인 값을 갖는 출력 신호를 상기 비교기로 전달하는 라인 전압 검출기로 이루어질 수 있다.
또한, 상기 라인 전압 검출기는 상기 로우패스필터의 전압이 일정치 이상이면 그 전압에 대응하는 전체 회로를 셧다운시키기 위한 로직 값을 갖는 출력신호를 출력할 수 있다.
또한, 상기 라인전압 변환 증폭부의 출력 레벨에 대응하여 가변된 주파수를 상기 펄스폭 변환 수단에 제공하는 주파수 발생부를 더 구비하며, 상기 펄스폭 변환 수단은 상기 주파수 발생부에서 제공되는 신호의 주파수를 가지면서 상기 라인전압 변환 증폭부의 출력 레벨에 대응하여 가변된 펄스 폭을 갖는 펄스를 출력할 수 있다.
또한, 상기 주파수 발생부와 상기 라인전압 변환 증폭부를 초기 기동시에 제어하여, 전원 인가 초기에 높은 주파수와 최대 펄스 폭으로 출력이 이루어지도록 제어하고, 그 후 점차로 주파수를 낮추고, 일정 시간이 경과된 후 동작을 멈추는 소프트스타트 타이머를 더 구비할 수 있다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

이하, 첨부 도면을 참조하여 본 발명에 따른 실시예를 설명한다.

본 발명에 따른 실시예는 주파수 가변과 펄스폭 제어를 구현하는 구성을 갖는다. 즉, 전원에서 공급되는 전압이 높고 낮음에 따라서 부하에 제공되는 신호의 펄스폭이 가변되며, 선택적으로 부하에 제공되는 신호의 주파수가 동시에 가변될 수 있다. 그에 따라 부하에 일정한 출력이 제공되는 기술을 제공한다.

도 1은 본 발명의 실시예가 안정기에 적용된 것이며, 이를 참조하면, 정류회로(10)가 네 개의 다이오드가 브리지 결합된 구성을 가지며, 교류 전원(V_AC)을 전파 정류하여 출력한다.

정류회로(10)의 부하인 램프(36)를 구동하기 위한 경로와, 부하에 제공되는 출력이 항상 일정하게 유지되기 위한 제어 경로로 제공된다.

먼저, 부하인 램프(36)를 구동하기 위하여, 정류회로(10)의 출력은 하이 사이드 트랜지스터 M1과 로우 사이드 트랜지스터 M2가 직렬연결된 쪽으로 제공된다. 하이 사이드 트랜지스터 M1과 로우 사이드 트랜지스터 M2는 교차 스위칭되면서 정류회로(10)에서 제공되는 전류를 부하인 램프(36)로 전달하는 것이며, 이들의 스위칭 시간이 조절됨에 따라서 램프(36)로 제공되는 전력이 제어된다.

하이 사이드 트랜지스터 M1과 로우 사이드 트랜지스터 M2의 스위칭을 조절하기 위한 구성이 부하에 제공되는 출력을 항상 일정하기 유지하기 위한 제어 경로에 해당된다.

하이 사이드 트랜지스터 M1과 로우 사이드 트랜지스터 M2의 사이에 노드가 형성되며, 이 노드에 직렬 연결된 보조 전원(34)와 램프(36) 사이의 접속 노드가 연결된다. 그리고, 램프(36)의 접지쪽에 부하 저항 RL이 구성되고, 로우 사이드 트랜지스터 M2의 접지 쪽에 센싱 저항 RS가 구성된다. 부하 저항 RL은 램프(36)에 공급되는 전류의 양을 전압으로 검출하기 위하여 구성된 것이고, 센싱 저항 RS은 로우 사이드 트랜지스터 M2에 흐르는 전류의 양을 전압으로 검출하기 위하여 구성된 것이다.

보조 전원(34) 쪽에는 셧다운부(42)의 출력 DS이 입력되어 VREF의 활성화를 제어하는 Vref부(421), UVLO부(422), 병렬연결된 리스타트용 저항(RS) 및 커패시터(CV), 역방향으로 연결된 다이오드(D4)가 구성되며, 이들과 병렬로 제너 다이오드(DZ)가 연결된다. 다이오드(D4)와 제너다이오드(DZ)는 역기전력과 리플을 제어하기 위한 것이다. 여기에서 UVLO부(422)는 언더 전압 록 아웃(Under Voltage Lock Out)을 실행하기 위한 것이며, 구체적으로 초기 기동시에는 높은 Vcc에서 기동을 시작하고, 기동이되면 커패시터 CV에 충전된 전하가 순간적인 방전을 하게되는데, 이때에 Vcc가 순간적으로 낮아질 수 있다. Vcc가 순간적으로 낮아지더라도 회로 동작에는 영향을 미치지 않도록 하기 위해서 회로의 동작이 멈추는 전압은 기동전압 보다 약 1.5V 내지2V 낮게 설정하여 초기 기동을 원활하게 하는 것으로 히스테리시스를 갖는 비교기에 해당된다.

한편, 부하에 제공되는 출력이 항상 일정하게 유지되기 위한 제어 경로에 해당하여, 정류회로(10)의 출력은 로우패스필터(LPF, 12)로 제공된다.

로우패스필터(12)는 정류회로(10)에서 전파 정류되어 공급되는 AC 전압을 평활하여 이에 상응하는 DC 전압을 출력하는 것이며, 이 DC 전압이 라인전압검출기(14)로 제공된다.

라인전압검출기(14)는 로직 값을 갖는 출력 신호 DA와 선형적인 값을 갖는 출력 신호 DB을 갖는다.

즉, 라인 전압 검출기(14)는 로우패스필터(LPF)의 출력이 일정 레벨 이상일 경우 이를 검출하여 전체 회로를 셧 다운(Shut down)시키기 위한 출력 신호 DA를 생성하여 노아 게이트(40)로 제공하고, 반대로 로우패스필터(LPF)의 출력이 일정 레벨 미만으로 떨어지기 시작하면 그에 대응하는 선형적인 값을 갖는 출력 신호 DB을 비교기(16)의 포지티브 단자로 출력한다.

구체적으로, 라인 전압 검출기(14)는 도 2와 같은 구성을 가지며, 이를 참조하면 라인전압검출기(12)는 로우패스필터(12)의 출력이 각각 하이 레벨 디텍터(142)와 로우 레벨 디텍터(144)로 입력되며, 하이 레벨 디텍터(142)는 입력된 전압이 일정 레벨 이상인 경우 그에 상응하는 신호 DA를 출력하고, 로우 레벨 디텍터(144)는 입력된 전압이 일정레벨 미만으로 떨어진 상태이면 입력된 전압을 선형증폭기(148)로 전달하는 구성을 갖는다. 그에 따라 선형 증폭기(148)는 입력되는 전압이 선형적 상태를 유지하면서 출력을 조절한 상태로 출력 신호 DB를 출력한다.

출력 신호 DB에 의하여 라인전압 변환 증폭기(EA)에 의하여 제공되는 기준전압이 점차 감소되며, 결과적으로 부하에 전달되는 전력이 감소되는 결과를 얻는다.

한편, 도 1을 계속 참조하면, 비교기(16)는 네가티브 단자에 소정 전압 VB가 인가된 것으로서, 라인전압검출기(14)의 출력 신호 DB를 비교 증폭하여 전압분배부(18)로 제공하도록 구성된다.

전압분배부(18)는 라인전압 변환 증폭부(EA)의 포지티브 단자와 연결되는 노드에 병렬로 연결되는 저항 R1, R2로 구성되며, 분압된 기준전압 Vref에 비교기(16)의 출력을 합하여 라인전압 변환 증폭부(EA)의 포지티브 단자에 제공한다.

라인전압 변환 증폭부(EA)는 소프트스타트 타이머(26)에 의하여 동작이 제어 될 수 있으며, 주파수발생부(VCO, 20)와 펄스폭변환부(PWM, 20)에 출력을 제공하며, 주파수발생부(20)와 라인전압 변환 증폭부(EA) 사이에 사용자에 의하여 임의로 조작 가능한 스위치(24)가 구성됨으로써 주파수 가변의 적용 여부가 선택될 수 있다.

그리고, 주파수발생부(20)는 라인전압 변환 증폭부(EA)에서 출력이 전달되는 경우 입력 전압의 레벨에 대응되는 주파수신호를 발생하여 펄스폭변환부(22)로 제공하고, 라인전압 변환 증폭부(EA)에서 출력이 전달되지 않는 경우 고정된 주파수신호를 발생하여 펄스폭 변환부(22)로 제공한다.

그리고, 펄스폭변환부(22)는 주파수발생부(20)에서 제공되는 주파수 신호에 의하여 해당 주파수를 갖는 펄스를 출력하며, 라인전압 변환 증폭부(EA)에세 제공되는 전압의 레벨에 대응하여 펄스폭이 가변된 펄스를 출력한다.

소프트스타트 타이머(26)는 초기 기동시에 서서히 전력을 전달하기 위하여 주파수를 제어하는 회로이며, 전원 인가 초기에 높은 주파수와 최대 펄스 폭으로 출력이 이루어지도록 제어하고, 그 후 점차로 주파수를 낮추고, 일정 시간이 경과된 후 소프트 스타트 타이머(26)의 동작이 멈추고, 피드백 회로가 동작하여 전체 폐회로가 제어된다. 상기 동작에 대한 상태는 도 3와 같이 설명될 수 있다.

한편, 대드 타임 제어부(28)는 펄스폭변환부(22)로부터 출력되는 신호를 하이 사이드와 로우 사이드 간에 대드 타임(d1, d2)이 존재하도록 각각 제어하는 것으로서, 대드 타임 제어부(28)는 도 4와 같이 구성될 수 있다.

즉, 대드 타임 제어부(28)는 펄스폭변환부(22)의 출력 신호 PWM_IN을 라이징 시점을 d1 만큼 지연시키는 딜레이(282), 펄스폭변환부(22)의 출력 신호 PWM_IN을 반전시켜 신호 PWM_IN_B를 출력하는 인버터(284), 인버터(284)의 출력을 폴링 시점을 d2 만큼 지연시키는 딜레이(286)를 구비한다.

상술한 대드 타임 제어부(28)의 동작은 도 5a를 참조하여 설명한다.

펄스폭변환부(22)는 라인전압 변환 증폭부(EA)의 출력을 기준으로 주파수발생부(20)에서 제공되는 주파수 신호를 트리거하여 소정 펄스폭을 갖는 펄스를 출력하며, 라인전압 변환 증폭부(EA)의 출력 레벨이 높거나 낮으면 펄스폭변환부(22)는 그에 대응하여 펄스폭이 넓거나 좁은 펄스를 출력한다.

즉, 도 5b와 같이 대드 타임은 라인전압 변환 증폭부(EA)의 출력 전압에 따라 펄스폭변환부(22)에서 HO의 출력 펄스폭이 가변되어 지는데, 이때 항상 HO와 LO 사이에 일정한 시간 간격(DEAD TIME)을 유지시켜야 한다.

구체적으로, 도 5a를 참조하면, 펄스폭변환부(22)의 출력 PWM_IN은 딜레이(282)에 의하여 하이 사이드를 구동하기 위한 펄스 H_DRV로 변환된다. 펄스 H_DRV는 라이징 시점이 신호 PWM_IN의 라이징 시점과 비교하여 d1 만큼 지연되고 폴링 시점은 서로 동일한 펄스폭을 갖는다.

그리고, 펄스폭변환부(22)의 출력 PWM_IN은 인버터(284)에 의하여 신호 PWM_IN_B로 반전되며, 이 반전된 신호 PWM_IN_B가 딜레이(286)에 의하여 로우 사이드를 구동하기 위한 펄스 L_DRV로 변환된다. 펄스 L_DRV는 라이징 시점은 서로 동일하고, 폴링 시점이 신호 PWM_IN_B와 비교하여 d2 만큼 지연된 펄스폭을 갖는다.

여기에서, 딜레이(282)와 딜레이(284)는 대드 타임(DEAD TIME) d1, d2를 결 정하는 지연 시간을 가지며, 서로 또는 유사한 지연 시간을 가질 수 있다.

상술한 바에서 라인전압 변환 증폭부(EA)의 출력이 도 6과 같이 V1 내지 V3와 같이 가변되면 그에 따라 도 6의 하부 펄스들과 같이 대드 타임 제어부(280)은 라인전압 변환 증폭부(EA)의 출력 레벨에 대응하는 펄스폭을 갖는 펄스를 출력한다. 이때 펄스폭은 변화되더라도 대드 타임은 동일하다.

대드 타임은 하이 사이드 트랜지스터 M1와 로우 사이드 트랜지스터 M2가 동시에 턴온되는 것을 방지하기 위하여 일정한 시간적 간격을 유지하기 위한 것이다.

도 6은 고정된 주파수에 대응하여 라인전압 변환 증폭부(EA)의 출력이 변화됨에 따른 대드 타임 제어부(28)에서 출력되는 펄스의 변화를 설명한 것이다.

이와 다르게 정류회로(10)에서 출력되는 전류가 줄어들어서 입력 전압이 낮아지는 경우, 주파수까지 동시에 가변시킴으로써 다이내믹이 향상될 수 있다.

구체적으로, 도 7a 내지 도 7c와 같이 주파수 가변과 라인전압 변환 증폭부(EA)의 출력 변화에 동시에 대응하여 펄스가 다양하게 조절될 수 있다.

도 7a는 주파수는 높고 라인전압 변환 증폭부(EA)의 출력이 낮은 경우에 펄스폭이 좁은 것에 해당하는 것이고, 도 7b는 주파수는 중간이고 라인전압 변환 증폭부(EA)의 출력이 중간인 경우에 펄스폭이 중간인 것에 해당하는 것이며, 도 7c는 주파수는 낮고 라인전압 변환 증폭부(EA)의 출력이 높은 경우에 펄스폭이 넓은 것에 해당하는 것이다. 도 7a 내지 도 7c를 참조하면 주파수에 따라서 하이 사이드와 로우 사이드의 펄스폭의 비가 변경됨을 알 수 있다.

상기와 같은 펄스가 하이 사이드 드라이버(30)와 로우 사이드 드라이버(32) 에 각각 입력되고, 그에 따라 하이 사이드 트랜지스터 M1와 로우 사이드 트랜지스터 M2는 각각 다른 타이밍으로 턴온되고, 결국 램프(36)에 정 출력이 유지될 수 있다.

본 발명은 AC 라인 입력 전압이 낮은 경우에도 부하의 전력을 효과적으로 공급하기 위하여 하프 브리지 구동회로의 하이 사이드에 대한 펄스의 듀티를 일반적인 하프 브리지 회로에서처럼 50％로 고정하는 것이 아니라, 50％ 이상 또는 이하로 상황에 따라서 변화될 수 있도록 구현한 것이다. 이에 대한 하이 사이드(상부 펄스)와 로우 사이드(하부 펄스) 간의 펄스 관계는 도 7d와 같다.

상술한 바와 같이, 정류회로(10)에서 부하인 램프(36)로 제공되는 전류에 변동이 발생되면, 이에 대응하여 하이 사이드 트랜지스터 M1과 로우 사이드 트랜지스터 M2의 턴온 시간이 가변됨으로써 램프(36)에 대한 정출력 유지가 보장될 수 있다.

한편, 부하인 램프(36)에 이상이 생겨서 트랜지스터에 과전류가 흐르면, 이것이 저항 RS에 의하여 센싱됨으로써 회로의 동작이 중지될 수 있다. 상기 회로 동작의 제어는 노아 게이트(40)의 출력을 제공받은 셧다운부(42)에서 이루어지며, 셧다운부(42)에서 출력되는 신호 DS에 의하여 VREF부(421)가 Vref를 비활성화시켜서 발진을 멈추고, 그에 연동하여 보조전원의 공급이 중지되어 부하에 전류가 공급되는 것이 중지된다.

그리고, 주변 온도가 높으면 이것이 열 검출기(38)에 의하여 검출되어 상기한 바와 같은 회로 동작 중지가 수행될 수 있다.

또한, 부하에 이상이 생겨서 과전류가 흐르면 이것이 저항 RL에 의하여 검출되어 리스타트 판단부(43)가 그에 대응하는 신호를 셧다운부(42)로 전달하고, 그 후 상기한 바와 같은 회로 동작 중지가 수행될 수 있다.

상술한 본 발명은 밸리(Vally) 전압을 갖는 정류 방식의 간이고역률회로를 적용한 안정기에 도 8과 같이 적용될 수 있다.

도 8은 간이고역률회로(800)와 부하쪽의 일부 구성이 상이할 뿐 도 1의 실시예와 다른 구성 부품들의 구성이 동일하므로 이에 대한 중복된 구성 및 동작 설명은 생략한다. 여기에서, 간이고역률회로(800)는 복수의 다이오드(D1, D2, D3)와 복수의 커패시터(C1, C2) 및 저항(R1)을 구비하는 공지의 구성으로 이에 대한 구체적인 동작 설명은 생략한다.

간이고역률회로(800)에 의하여 브리지 다이오드(10)의 출력은 도 9a와 같게 되고, 그에 따라 라인전압 변환 증폭부(EA)의 출력 파형은 도 9b와 같게 된다.

즉, 입력 전압이 높은 구간에는 주파수는 높고 펄스폭은 작게하고, 입력 전압이 낮은 구간에서는 주파수는 낮고 펄스폭은 크게하여 정출력을 유지하도록 제어되는데, 이때 라인전압 변환 증폭부(EA)의 출력 전압은 도 9b와 같이 입력과 역상이 된다.

또한, 본 발명의 실시예는 입력 전원 전압이 어느 일정 레벨 이하로 떨어지게되면 라인 전압 검출기에 의하여 출력 전압을 점차적으로 줄여 구동용 트랜지스터들에 과전류가 흐르는 것을 방지하며, 이는 도 10a와 같이 제어될 수 있다.

이는 라인 전압 검출기(14)의 출력이 비교기(16)의 기준전압보다 낮아지기 시작하면, 비교기의 출력 전류가 낮아지는 전압에 반비례하게 증가하여 라인전압 변환 증폭부(EA)의 피드백 기준전압인 포지티브 단자의 전압을 낮춤으로써 출력도 그에 따라 낮아지게 된다.

본 발명에 따른 실시예는 전 구간에 걸쳐서 펄스폭 및 주파수를 가변하여 전력을 제어하여 출력시킴으로써, 고역률을 구현함과 동시에 교류 입력이 180V-300V 전구간에 걸쳐서 정 출력과 1.5 이하의 램프전류 파고율을 달성할 수 있으며, 필라멘트 전력까지 +/- 10％ 이내에 제어할 수 있다.

다시 말해, 입력 전압의 변화가 작을 경우에는 펄스폭을 위주로 제어하여 출력을 제어할 수 있고, 입력 전압 변화가 클 경우에는 주파수 가변 범위를 넓혀서 입력 전압에 따라서 주파수 및 펄스폭이 연동하여 움직이게 하여 광 대역의 입력 전압 변동에 대해서도 항상 정 출력을 유지할 수 있게 한다.

이에 대한 도면은 도 10b와 같이 나타낼 수 있다.

도 10b를 참조하면, (A)는 입력 전압 변동 범위가 적을 경우에 주파수 변동 범위는 작고 주로 펄스폭을 변화시켜서 출력을 제어하고자 할 때의 라인전압 변환 앰프의 출력 파형을 나타낸 것이고, (B)는 입력 전압 변동 범위가 클 경우에 주파수 변동 범위를 크게 함과 동시에 펄스폭을 변화시켜서 출력을 제어하고자 할 때의 라인전압 변환 증폭부(EA)의 출력을 나타내는 파형도이다.

또한, 본 발명은 디밍안정기에 적용할 수 있으며, 디밍 안정기에 적용한 실시예는 도 11과 같이 도 1에서 전압분배기(18)에 기준전압 대신 디밍 제어 전압을 제공하는 구성을 갖는다.

라인전압 변환 증폭부(EA)의 기준전압을 변경하면, 이에 따라 출력이 변한다. 따라서 디밍을 하기 위해서 라인전압 변환 증폭부(EA)의 기준전압을 결정하는 저항 R1에 디밍 컨트롤 전압을 인가하면, 인가된 전압에 따라 출력 전류가 제어되므로, 램프의 밝기가 조절될 수 있다.

조도를 낮추기 위하여, 라인전압 변환 즘폭부(EA)의 기준 전압을 낮추어 피드백 양을 줄이는데 있어서, 주파수를 높임과 동시에 펄스폭을 줄여줌으로써, 주파수만을 증가시켜서 조도를 낮추는 방식에 비하여 필라멘트로 전달되는 에너지를 효율적으로 제한시킬수 있다. 또한, 주파수 변화량이 매우 작으므로, 최적의 공진 조건에서 크게 벗어나지 않는 상태로 저조도 디밍이 가능하므로, 조도를 낮추는데 있어서 매우 유리하다.

또한, 본 발명에 따른 실시예는 도 12과 같이 밸리 전압을 갖는 정류 방식의 간이 고역률 회로를 이용한 CCFL 인버터 회로에 적용할 수 있으며, 이에 대한 동작은 앞의 실시예들과 동일하므로 생략한다.

상술한 실시예들에 대하여 입력 대비 부하의 전압 및 전류 특성을 평가하면 도 13a 내지 도 13c와 같다.

구체적으로, 도 13a는 입력 전류 및 전압의 파형도이고, 도 13b는 출력 전압의 파형도이며, 도 13c는 출력 전류의 파형도이다. 도 13a 내지 도 13c를 참조하면, 본 발명의 실시예들은 출력 전압 및 전류가 안정화되고 고역률 및 저파고율이 구현됨을 알 수 있다.

본 발명에 의하면 하프브릿지 방식의 형광등 안정기 및 CCFL 인버터 회로에 적용가능하며, 가급적 적은 대역의 주파수를 가변시키면서도, 펄스폭을 제어함으로써, 출력 제어 다이내믹 특성을 향상시킬 수 있다.

이로써, 밸리(Vally) 전압을 갖는 포지티브 방식의 고역률 정류 회로 조건에서도, 광범위한 입력 전압 변동에 대응하여 정출력과 튜브 전류 CF를 매우 낮은 상태로 안정적인 제어를 할 수 있는 안정기와 인버터를 구현할 수 있다.

또한, 주파수 가변폭을 적게하면서도 매우 높은 다이내믹 특성을 실현함으로써 최적의 공진 조건하에서 회로가 작동되므로 안정기 또는 인버터의 광변환 효율을 높이고, 형광등용 안정기의 경우에는 필라멘트로 흐르는 에너지의 변화 역시 매우 적으므로 튜브의 수명을 연장할 수 있다.

참고로, 기존의 하프 브릿지 회로를 사용한다면 전압변동과 튜브의 편차 등이 있을 경우, 제어 다이내믹 특성이 나쁘다. 그러므로 튜브의 전류 CF 값이 현저히 나빠지고, 정전력도 불완전하며, 주파수 변화폭이 크므로 필라멘트에 흐르는 전류 변화도 커지고, 광변환 효율이 나쁘고 튜브의 수명도 대폭 짧아지므로 현실적으로 사용하기가 불가능하다.

또한, 본 기술을 형광등 또는 CCFL 등의 디밍에도 활용할 수 있으며, 이에 의하면 기존의 제어 방식과는 비교할 수 없을 정도로 매우 낮은 조도에까지 안정적인 디밍을 제어할 수 있다.

Claims (11)

1. 삭제
2. 교류 전원을 정류하여 부하로 전달하는 하프브릿지 회로를 사용하는 전력 공급 장치에 있어서,

   상기 부하로 전달되는 입력 전원의 전압을 검출하는 라인 전압 검출 수단과;

   상기 라인 전압 검출 수단에서 검출된 전압을 소정전압과 비교하여 출력하는 비교기와;

   상기 비교기의 출력을 분압된 기준전압 및 디밍 제어 전압 중 어느 하나와 합하여 출력하는 전압분배부와;

   상기 전압분배부에서 제공되는 전압을 상기 부하에 공급되는 전압이 피드백된 전압과 비교하여 그 차에 대응되는 신호를 출력하는 라인전압 변환 증폭부와;

   상기 라인전압 변환 증폭부의 출력 레벨에 대응하여 가변된 펄스 폭을 갖는 펄스를 출력하는 펄스폭 변환 수단과;

   상기 펄스폭 변환 수단에서 제공되는 펄스로써 하이 사이드에 대응한 제 1 펄스와 로우 사이드에 대응한 제 2 펄스를 생성하여 출력하며, 제 1 펄스와 제 2 펄스는 서로 펄스 폭이 상이하면서 상이한 라이징과 폴링 시점을 갖도록 출력하는 대드 타임 제어 수단과;

   상기 제 1 펄스와 상기 제 2 펄스에 의하여 상기 부하에 공급되는 전원을 정전류 상태로 구동하는 구동 수단을 포함하여 이루어지는 것을 특징으로 하는 하프브릿지 회로를 사용하는 전력 공급 장치.
3. 삭제
4. 제 2 항에 있어서,

   상기 라인 전압 검출 수단은,

   상기 입력 전원을 평활하여 DC 전압으로 변환하는 로우패스필터와;

   상기 로우패스필터의 전압이 일정치 미만이면 그 전압에 대응하는 선형적인 값을 갖는 출력 신호를 상기 비교기로 전달하는 라인 전압 검출기로 이루어진 것을 특징으로 하는 하프브릿지 회로를 사용하는 전력 공급 장치.
5. 제 4 항에 있어서, 상기 라인 전압 검출기는 상기 로우패스필터의 전압이 일정치 이상이면 그 전압에 대응하는 전체 회로를 셧다운시키기 위한 로직 값을 갖는 출력신호를 출력하는 것을 특징으로 하는 하프브릿지 회로를 사용하는 전력 공급 장치.
6. 제 2 항에 있어서,

   상기 라인전압 변환 증폭부의 출력 레벨에 대응하여 가변된 주파수를 상기 펄스폭 변환 수단에 제공하는 주파수 발생부를 더 구비하며, 상기 펄스폭 변환 수단은 상기 주파수 발생부에서 제공되는 신호의 주파수를 가지면서 상기 라인전압 변환 증폭부의 출력 레벨에 대응하여 가변된 펄스 폭을 갖는 펄스를 출력하는 것을 특징으로 하는 하프브릿지 회로를 사용하는 전력 공급 장치.
7. 제 6 항에 있어서,

   상기 주파수 발생부와 상기 라인전압 변환 증폭부를 초기 기동시에 제어하여, 전원 인가 초기에 높은 주파수와 최대 펄스 폭으로 출력이 이루어지도록 제어하고, 그 후 점차로 주파수를 낮추고, 일정 시간이 경과된 후 동작을 멈추는 소프트스타트 타이머를 더 구비하는 것을 특징으로 하는 하프브릿지 회로를 사용하는 전력 공급 장치.
8. 삭제
9. 삭제
10. 삭제
11. 삭제

Images