CN103035562B - 制造绝缘体上硅结构的工艺 - Google Patents

制造绝缘体上硅结构的工艺 Download PDF

Info

Publication number
CN103035562B
CN103035562B CN201210322180.6A CN201210322180A CN103035562B CN 103035562 B CN103035562 B CN 103035562B CN 201210322180 A CN201210322180 A CN 201210322180A CN 103035562 B CN103035562 B CN 103035562B
Authority
CN
China
Prior art keywords
substrate
technique
bonding
donor substrate
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210322180.6A
Other languages
English (en)
Other versions
CN103035562A (zh
Inventor
C·大卫
塞巴斯蒂安·凯尔迪勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN103035562A publication Critical patent/CN103035562A/zh
Application granted granted Critical
Publication of CN103035562B publication Critical patent/CN103035562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种制造绝缘体上硅结构的工艺，所述工艺包括以下步骤：（a）设置供体衬底（31）和支撑衬底（1），所述衬底中只有一个被所述氧化物层（2）覆盖；（b）在所述供体衬底（31）中形成弱区（32）；（c）等离子体激活所述氧化物层（2）；（d）在部分真空中，将所述供体衬底（31）粘结于所述支撑衬底（1）；（e）在350℃或更低的温度下，实现粘结增强退火，从而造成所述供体衬底（31）沿着所述弱区（32）劈裂；以及（f）在超过900℃的温度下执行热处理‑以超过10℃/s的升温速率实现从步骤（e）的温度到步骤（f）的温度的转变。

Description

制造绝缘体上硅结构的工艺
技术领域
本发明涉及一种绝缘体上硅结构并且涉及一种制造这种结构的工艺，所述绝缘体上硅结构包括硅层、厚度为25nm或更薄的掩埋氧化物层和支撑衬底。
背景技术
绝缘体上硅（SOI）结构经常用于CMOS应用中。
这类结构从其有用表面至其底侧包括：薄硅层；掩埋层，其由通常为氧化物（例如，SiO2）的介电材料制成，所述氧化物通常用掩埋氧化物的首字母缩写BOX来表示；和支撑衬底。
薄硅层和氧化物层的厚度可能根据所需应用而变化。
具体地，为了能得到所谓FDSOI（全耗尽SOI）结构，薄硅层的厚度减小至50nm或更薄的厚度，甚至20nm或更薄的厚度，特别是大约12nm的厚度，所述FDSOI结构的优点在于，相对于其中薄硅层的厚度为大约70nm至90nm的所谓PDSOI（部分耗尽SOI）结构，其显著降低了操作的不稳定性并且极大改进了性能，即：低动态功率、低漏电流、高晶体管密度。
在这些结构之中，具有超薄掩埋氧化物层的UTBOX（UTBOX代表超薄掩埋氧化物）结构大有前途，因为这个电绝缘层的厚度极薄使得有可能向UTBOX结构的背侧（即，向与薄硅层相对的那侧）施加电压，因此可以精确控制器件的操作。
术语“超薄”被理解成表示具有50nm或更薄的厚度。
具有厚度介于25nm到50nm之间的掩埋氧化物层的结构的制造工艺目前表现出色，并且可以制备这类结构，使其缺陷（defectivity）水平与随后的组件制造相兼容。
然而，目前，只可以制造具有厚度为25nm或更薄（尤其是15nm或更薄）的掩埋氧化物层的UTBOX结构，其缺陷水平不容易与组件制造商的要求相兼容。
更精确地，在使用Smart CutTM工艺制造的SOI衬底的情况下，这种缺陷是由于位于薄硅层和机械支撑件之间的粘结（bonding）界面处观察到的起泡或发泡效应导致的。
图1示出缺陷根据BOX层的厚度（用nm表示）的变化。
这个曲线图中示出的缺陷是在已转移（transfer）薄硅层之后立刻对SOI结构的表面进行计数得到的气泡数。
在其中BOX层的厚度低于15nm（阴影区）的结构的情况下，起泡分布的范围太广，以致不可能对气泡进行计数。
图2A至图2D示出采用Smart CutTM工艺制造这种结构的第一已知工艺的主要步骤。
参照图2A，在供体衬底31的表面上形成氧化物层2，薄硅层将从该供体衬底31转移。
例如，通过注入原子物质（图2B中用箭头表示），以与将转移的薄层3的厚度对应的深度，穿过氧化物层2形成弱区32。
参照图2C，供体衬底31（经过氧化物层2）和接收衬底1通过分子粘附而亲水性地粘结。
在这个粘结步骤之后是进行意图增大粘结强度的粘结增强退火。
接着，诸如热能的能量的供应使得供体衬底31在弱区32劈裂（cleave）。
通常，粘结增强退火是在低温下（即，在200℃到550℃之间的温度下）执行，并且允许在同一步骤中增强粘结界面并且开始劈裂供体衬底。
在供体衬底的非转移部分已分离之后，得到绝缘体上硅结构（图2D），对该绝缘体上硅结构应用传统的修整（finishing）处理（快速热退火（RTA）、牺牲氧化等），这些处理尤其意图平滑薄半导体层的表面并且修复与注入相关的缺陷。
通常在超过900℃的温度下执行一个或多个RTA处理。
在粘结这两个衬底的步骤中，界面处存在的水分子有助于表面的粘结。
然而，在粘结增强退火的期间，水分子扩散通过氧化物层2，尤其是通过接收衬底1的表面上的薄本征氧化物层，并且与半导体层3的硅反应，尤其是与接收衬底1的硅反应，所述反应是以下的氧化反应：
2H2O+Si→SiO2+2H2
这个反应因此产生在掩埋氧化物层中捕获的氢气分子，掩埋氧化物层因而用作氢气贮存器。
然而，在超薄氧化物层的情况下，所述超薄氧化物层不够厚，不足以存储所有的氢气分子。
掩埋氧化物层因此变饱和，并且不再能够吸收氢气分子。多余的氢气分子积聚在粘结界面处，多余的氢气分子在粘结界面处产生缺陷。
这是因为，粘结结构的温度一超过大约300℃，氢气就使粘结界面处存在的缺陷承受压力，从而形成气泡。
在以下文章中描述了这种效应：“A model of interface defect formation insilicon wafer bonding”,S.Vincent et al.,Applied Physics Letters,94,101914,(2009)；以及“Study of the formation,evolution,and dissolution of interfacialdefects in silicon wafer bonding”,S.Vincent et al.,Journal of AppliedPhysics,107,093513,(2010)。
通过在300℃到400℃之间的温度下执行退火，氢气的产生受到限制，从而防止了起泡效应。
因此，在劈裂之后，得到具有非常低缺陷的结构。
然而，在使得在修整步骤中不出现气泡的情况下，粘结界面仍然需要被充分增强，并且SOI结构仍然需要被修整。
在900℃和更高的温度下，氢气可溶解于硅中。
在劈裂之后，目标因此在于将温度快速升高至900℃（超过氢气从硅脱气的温度），升温速度足以使所述结构稳定（set），从而防止在粘结界面处产生缺陷。
然而，在传统的RTA处理之后，观察到在结构中形成微小气泡，并且尽管这些气泡比参照图2A至图2D描述的已知工艺之后观察到的气泡小得多，但这些气泡使得所述结构不可能用于所需应用。
这是由于如下事实导致的：在RTA期间，温度快速升高的速度不足以使所述结构稳定并且不足以防止起泡效应。
因此，仍然必须开发一种在BOX层的厚度为15nm或更薄（尤其是厚度为10nm或更薄）的结构的情况下防止形成气泡的工艺。
为了防止形成H2，文献WO 2010/049496描述了第二工艺，在图3A至图3E中呈现了第二工艺的步骤。
参照图3A，在供体衬底31的表面上形成氧化物层21。
例如，通过注入原子物质（图3B中用箭头表示），以与将转移的薄层3的厚度对应的深度，穿过氧化物层21形成弱区32。
参照图3C，在接收衬底1的表面上形成氧化物层22。
接着，使用分子粘附（氧化物/氧化物）粘结，将供体衬底31粘结于接收衬底1，氧化物层21、22位于界面处并且一起形成SOI衬底的掩埋氧化物层2。
在这个粘结步骤之后，供体衬底劈裂。
这个工艺在缺陷方面实现了良好结果，使得产生H2的反应由于存在两个面对的掩埋氧化物层而受到限制，所述两个面对的掩埋氧化物层形成针对水分子扩散的屏障。
具体地讲，这些分子不能到达氧化物/硅界面，硅氧化反应不能发生，从而防止产生H2分子。
然而，粘结衬底由于它们各自的氧化物层21、22而具有的缺陷是：粘结界面没有完全封闭，即，当在修整退火（在1200℃下进行RTA 30秒）之后用透射电子显微镜观察结构时，仍然会看见这两个层之间的界面（图3E中用点划线23表示）。
这个没有完全封闭的界面很可能出现电学上的问题，即，可能干扰所述结构的内部或上面形成的电子器件的操作。
为了产生具有封闭界面的粘结，申请人已开发出一种氧化物-硅粘结工艺，即，其中只在两个衬底中的一个上形成意图形成BOX层的氧化物层而在另一个衬底的空闲表面上留下硅的工艺。
为了产生这种粘结，并且为了封闭粘结界面，已知的是用等离子体激活氧化物的表面，用等离子体进行激活是意图增大粘结强度。
然而，这种激活使界面处存在的水量增加，因此造成进一步放大期望被防止的起泡效应的风险。
因此，本发明的一个目的在于限定一种制造绝缘体上硅结构的工艺，所述绝缘体上硅结构具有厚度为25nm或更薄（尤其是10nm或更薄）的掩埋氧化物层，从而能防止或者至少最小化由于氢气而形成气泡或发泡。
更精确地，所述工艺必须包括氧化物-硅粘结，以在不需要对结构过度加热的情况下得到完全封闭的粘结界面。
此外，所述工艺必须能在现有的SOI结构生产线上实现工业化。
本发明的另一个目的在于提供一种绝缘体上硅结构，所述绝缘体上硅结构包括厚度为25nm或更薄（尤其是10nm或更薄）的掩埋氧化物层并且具有非常低的“气泡”缺陷。
发明内容
根据本发明，提供了一种制造绝缘体上硅结构的工艺，所述绝缘体上硅结构包括硅层、厚度小于或等于25nm的掩埋氧化物层和支撑衬底，所述工艺的特征在于，所述工艺包括以下步骤：
（a）设置包括所述硅层的供体衬底和所述支撑衬底，所述衬底中只有一个被所述氧化物层覆盖；
（b）在所述供体衬底中形成与所述硅层接界（bound）的弱区；
（c）等离子体激活所述氧化物层；
（d）将所述供体衬底粘结于所述支撑衬底，所述氧化物层位于粘结界面处，在部分真空中执行所述粘结；
（e）在350℃或更低的温度下进行粘结增强退火，所述退火造成所述供体衬底沿着所述弱区劈裂；以及
（f）在超过900℃的温度下，向所述绝缘体上硅结构应用用于修复缺陷的热处理-以超过10℃/s的升温速率实现从步骤（e）的劈裂温度到步骤（f）的缺陷修复温度的转变。
在本文本中，术语“氧化物”被理解成表示二氧化硅（SiO2）。
措辞“部分真空”被理解成表示在压力低于大气压的室中、在无水分的气氛（即，含水少于100ppm的气氛）中执行粘结步骤。
根据本发明，所述粘结步骤采用介于0.1mbar到100mbar之间、优选地介于0.5mbar到10mbar之间并且甚至更优选地为1mbar的部分真空。
尤其有利的是，所述粘结增强步骤中的退火是在5小时到15小时之间的时长内、在介于300℃到350℃之间的恒温下进行的退火。
可选地，在粘结退火期间或者在粘结退火之后，可以施加额外的机械能来劈裂所述供体衬底。
在激活所述氧化物层的步骤（c）中优选采用氧等离子体。
此外，紧接在通过Smart CutTM工艺转移薄层之后的所述硅层的厚度有利地为600nm或更薄并且优选地介于270nm到510nm之间，优选地等于330nm。
根据本发明的优选实现方式，所述氧化物层的厚度为15nm或更薄。
形成所述弱区的步骤优选地包括将原子物质注入所述供体衬底中。
本发明的另一个主题涉及一种绝缘体上硅结构，所述绝缘体上硅结构包括硅层、厚度为25nm或更薄的掩埋氧化物层和支撑衬底，所述结构的特征在于，所述结构的缺陷就缺陷丛方面而言是60或更少。
根据本发明的优选实施例，所述结构是300mm直径的晶圆。
在已完成SOI衬底之后，所述硅层的厚度有利地为50nm或更薄，并且优选地为20nm或更薄并甚至更优选地为12nm。
附图说明
从参照附图给出的以下详细描述中，本发明的其它特征和优点将变得清楚，在附图中：
图1是示出绝缘体上硅结构中缺陷根据BOX层厚度的变化的曲线图；
图2A至图2D示出用于制造SOI结构的第一已知工艺中的各个步骤；
图3A至图3E示出用于制造SOI结构的第二已知工艺中的各个步骤；
图4A至图4E示出根据本发明的用于制造SOI结构的工艺中的各个步骤；
图5A是示出在粘结衬底期间粘结强度根据压力的柱状图；以及
图5B是示出部分真空中进行粘结的压力相对于劈裂后缺陷（post-cleavingdefectivity）的最优化的曲线图。
为了使附图更易于理解，已放大某些非常薄的层并且因此不按比例绘制附图中的各个层。
具体实施方式
现在，将描述具有厚度为25nm或更薄的掩埋氧化物层的绝缘体上硅结构的制造。
为了形成这种结构，设置供体衬底，其中必须从所述供体衬底转移意图形成SOI晶圆的超薄层的硅层。
至于由劈裂之后转移的层变薄而得到的最终超薄层，从供体衬底转移的硅层的厚度基本大于SOI衬底的最终硅层的厚度。
因此，为了形成SOI衬底的硅的超薄层（即，具有50nm或更薄的厚度），从供体衬底转移厚度为600nm或更薄的硅层。
供体衬底可以是单晶体（bulk）硅衬底。
另选地，供体衬底可以是复合衬底，即，它可以由各种材料的多层组成，所述多层的表面层包括将被转移的单晶硅层。
参照图4A，在供体衬底31的表面上形成氧化物层2。
所述氧化物层2意图形成SOI结构的掩埋氧化物层。
因此，所述氧化物层具有25nm或更薄的厚度并且优选地具有15nm或更薄的厚度。
具体地，可以对供体衬底31的表面进行热氧化。
另选地，例如，可以通过化学汽相沉积（CVD）沉积氧化物。
另选地，可以通过将硅暴露于供体衬底的表面，在接收衬底上形成所述氧化物层2。
然而，尤其当通过注入原子物质形成弱区时，氧化物层2优选地形成在供体衬底31的表面上。这是因为随后的注入是通过氧化物层2实现的。
在供体衬底中形成弱区，这个弱区限定将被转移的硅层。
图4B示出通过注入原子物质（例如，氢和/或氦）而在供体衬底31中形成的弱区32。
选择注入能量，使得以与将被转移的层3所期望的厚度（即，600nm或更薄的厚度，优选地210nm到570nm之间的厚度，甚至更优选地大约330nm的厚度）基本对应的深度形成弱区32。
然而，弱区的形成不限于注入工艺。
还可以通过可将原子物质以所期望的深度引入供体衬底的任何技术（例如，可使用扩散技术）形成弱区。
参照图4C，供体衬底31通过分子粘附粘结于接收衬底1，氧化物层2位于界面处。
接收衬底1通常是硅衬底，其可选地被本征（native）氧化物覆盖。
因此，得到氧化物-硅（供体衬底-接收衬底）粘结。
另选地，如上所示，如果供体衬底没有被氧化物层2覆盖而是将其硅表面暴露，则氧化物层将会形成在接收衬底1上并且将会得到氧化物-硅（接收衬底-供体衬底）。
通过采用这种粘结步骤，与在介绍内容中提到的氧化物-氧化物粘结的情况相反，不存在得到没有完全封闭的界面的风险。
在使衬底接触之前，位于供体衬底31表面上的氧化物层2经受等离子体处理。
优选地，所述等离子体是O2等离子体，但是还可以采用基于氧、氩、氮和/或氦的等离子体。
所述等离子体处理激活氧化物层的表面并且增大粘结强度。
通常，在室温下在部分真空中执行为了粘结衬底而使衬底接触的步骤。
具体地，把将被粘结的衬底放置在室100内，室100的内部可以被减压。
事实上，申请人已观察到，在部分真空中而非在大气压下执行粘结步骤使得气泡的形成大量减少。
优选地，所述部分真空的绝对压力介于0.1mbar到100mbar之间，优选地介于0.5mbar到10mbar之间。
甚至更有利地，申请人已证实，绝对压力为1mbar的部分真空使粘结界面处存在的水被最小化，而没有不利地影响粘结质量，即，保持足够的粘结强度，以使得能够完全转移硅层，从而避免在SOI结构中产生未转移区。
在SOI结构中，未转移区（NTZ）是其中硅没有转移到接收衬底的薄硅层中的孔。通常，这些缺陷是由于转移层和接收衬底之间的粘结不足够强导致的。
因此，当减少界面处的水量时，应该注意要确保衬底之间的粘结足够强。
此外，室100的气氛是无水分的，即，含水少于100ppm的气氛。
这种非常低的含水量和部分真空补偿了等离子体处理贡献的额外水分子。
因此，粘结界面处的水量可被最小化（然而，因为在没有水时不会发生粘结，所以水分子的数量没有减至0），同时依靠等离子体处理，得到强度足以防止非转移区的粘结。
图5A示出针对在粘结期间在室100中施加的各种压力值P的粘结强度E（用mJ/m2表示）。
这个柱状图示出试验结果，在这些试验中，在各种压力下，将具有10nm厚的氧化物层的供体衬底粘结于硅接收衬底，所述氧化物层经受了或没有经受O2等离子体激活。
至于每个数据对，左手的柱对应于在之前没有对衬底进行等离子体处理的情况下执行粘结的情况，而右手的柱对应于在进行粘结之前对覆盖供体衬底的氧化物层进行O2等离子体处理的情况。
可以看到，当在部分真空中执行粘结时，粘结强度比在大气压（1013mbar）下执行粘结时低。
然而，粘结强度在1mbar到100mbar之间变化小，并且当向供体衬底应用等离子体处理时得到令人满意的值。在这些条件下，在部分真空中进行粘结不会导致NTZ。
然而，在不进行等离子体处理时，粘结强度太低并且非转移区的数量显著增加。
图5B示出在粘结衬底期间劈裂后缺陷D（就气泡和非转移区的数量而言）根据施加在室100中的压力P的变化。
这个曲线图示出试验结果，在这些试验中，在各种压力下，将具有10nm厚的氧化物层的供体衬底粘结于硅接收衬底，所述氧化物层经受了O2等离子体激活。
在劈裂供体衬底之后，使用可视检测方法，对气泡和非转移区进行计数。
在这个曲线图中可以看到，最有利的压力范围（就劈裂后缺陷而言）介于0.1mbar和100mbar之间。
大约1mbar的压力是使水的存在最小化同时还使缺陷最小化的最佳压力。此外，图5A确认低至1mbar的压力在粘结强度方面并因此在NTZ缺陷方面并非是不利的。
因此，可以从以上内容得出结论，为了在一方面的气泡缺陷和另一方面的NTZ缺陷之间得到令人满意的折衷，必须既在0.1mbar到100mbar之间（优选大约1mbar）的部分真空下执行粘结，以及通过等离子体处理预先激活供体衬底的表面。
在已经使衬底1和31接触之后，执行粘结增强热处理，所述粘结增强热处理还具有开始在弱区32劈裂供体衬底31的效果。
为此目的，使用除了粘结工具之外的工具（炉子）。
根据本发明，这个热处理由在大气压下、在350℃或更低的温度下执行的退火组成。
在介于300℃到350℃之间的恒温下开始劈裂是尤其有利的。
退火的温度必须不能太低（例如，低于250℃），因为这将会没有足够增强粘结并且因此将会导致形成非转移区。
所述退火持续数小时，优选地，持续5小时至15小时。
在这个退火的过程中，开始在弱区32劈裂供体衬底31。
如果需要，可以通过应用另一个能源（例如，额外的机械能源）帮助或触发劈裂。
因此，例如，可以将刀片插入弱区32中。
如以下将更详细看到的，通过应用这种低温粘结增强退火并结合在部分真空中进行粘结，意外地使最终SOI结构中观察到的气泡效应降低。
参照图4D，在劈裂通过接收衬底1形成的结构之后，得到氧化物层2和转移层3。
为了形成最终SOI结构（图4E所示），对薄硅层执行各种修整处理。
在已执行这些处理之后，最终的层3′比被转移的层3薄得多。
此外，执行RTA处理，以修复层3′中的缺陷。
通常，在超过900℃的温度下（例如，在大约1200℃下）执行所述处理。
为了防止在最终SOI衬底中形成气泡，重要的是非常快速地达到RTA处理的温度。
因此，必须以每秒至少10℃的升温速率，从粘结增强和劈裂退火的温度变为RTA处理的温度。
这是因为，这种快速的升温使得结构稳定并且防止形成气泡。
这种处理可以在装配有红外灯的室中执行，从而能在非常短的时间内达到处理温度稳定状态。例如，可以在炉子或外延反应器中执行这种处理。
一旦达到大约900℃的温度，就不存在出现起泡的风险，这是因为超过这个温度，出现氢气的脱气。
RTA处理通常持续大约数秒至数分钟（例如，30秒到15分钟之间）。
在这个处理之后，使用怎样的升温速率来返回室温并不重要，这是因为氢扩散超出粘结界面，因此不能够产生气泡。
申请人还已证实了转移层3的影响。
用32nm至275nm、330nm和510nm的弱区执行比较试验。
弱区的深度越大，在劈裂之后观察到的气泡数量越少。
然而，弱区的深度越接近这些限制，在RTA处理之后观察到的微小气泡的数量越多。
弱区的最佳厚度似乎处于大约330nm。
此外，重要的是注意到，在部分真空中进行的粘结和低温粘结增强退火的组合导致在起泡方面有意想不到的改进。
具体地，申请人已观察到，在已知的Smart CutTM工艺中，在部分真空中进行粘结还是进行低温粘结增强退火都没有充分减少起泡。
以下的表证实相对于已知的Smart CutTM工艺和其中只执行这两个处理中的一个的Smart CutTM工艺，这两个处理的协作效果。
该表示出在制造SOI衬底的工艺中的各个点处使用可视检测方法和/或使用KLA-Tencor SP2检测工具所计数的气泡数量。
在任一种情况下，SOI结构由硅供体衬底和硅接收衬底制成，硅供体衬底被25nm厚的氧化物层覆盖并且被注入从而以330nm的深度形成弱区。
这些数据表明，对于已知的Smart CutTM工艺，在劈裂后，起泡已非常广泛地散布。因此，在制造这个SOI衬底的工艺的随后步骤中没有测量起泡。
对于其中在1mbar的压力下执行粘结的工艺，劈裂后观察到起泡明显减少。
然而，起泡的程度仍然太高，因此在制造这个SOI衬底的工艺的后续步骤中没有测量起泡。
对于其中在大气压下用已知方式执行粘结的工艺（但是在该工艺中，在300℃（或更低温度）下执行粘结增强和劈裂退火），没有观察到有起泡。
然而，在RTA处理之后，基本在SOI衬底的整个表面上，观察到肉眼可见的微小起泡。术语“微小起泡”被理解成表示高密度存在的小气泡。
尽管小，但是这些气泡对于极薄的SOI衬底也是不可接受的，因此在制造这个SOI衬底的工艺的后续步骤中没有测量起泡。
因此，通过相互独立地应用在部分真空中进行粘结以及进行粘结增强和劈裂退火，消除了劈裂后的起泡效应，但是在后续步骤中，尤其是在修复缺陷的RTA处理的期间，出现缺陷。
换句话说，通过相互独立地应用在部分真空中进行粘结以及进行粘结增强和劈裂退火，似乎只是改进了起泡效应，而没有使之得到抑制。
相反，通过组合这两个处理使得在制造SOI结构的整个工艺的最后能得到令人满意的起泡程度。
在RTA处理之后执行的牺牲氧化步骤尤其使SOI晶圆的有用层变薄。
在最终的SOI结构中，就缺陷丛（defect cluster）方面来测量缺陷。这个测量的结果被称为区域计数（area count，AC）。
使用KLA Tencor SP2检测工具进行这个测量。
关于这一点，读者可以参照文献FR 2 911 429，该文献描述了检测缺陷丛的方法和系统。
根据本发明的工艺的实现方式能得到具有60个或更少缺陷（用缺陷丛表示）的SOI结构。

Claims (12)

1.一种制造绝缘体上硅结构的工艺，所述绝缘体上硅结构包括硅层(3)、厚度小于或等于25nm的掩埋氧化物层(2)和支撑衬底(1)，所述工艺的特征在于，所述工艺包括以下步骤：
(a)设置包括所述硅层(3)的供体衬底(31)和所述支撑衬底(1)，所述衬底(31、1)中只有一个被所述氧化物层(2)覆盖；
(b)在所述供体衬底(31)中形成与所述硅层(3)接界的弱区(32)；
(c)等离子体激活所述氧化物层(2)；
(d)将所述供体衬底(31)粘结于所述支撑衬底(1)，所述氧化物层(2)位于粘结界面处，在部分真空中执行所述粘结；
(e)在350℃或更低的温度下实现粘结增强退火，所述退火造成所述供体衬底(31)沿着所述弱区(32)劈裂；以及
(f)在超过900℃的温度下，向所述绝缘体上硅结构(3、2、1)应用用于修复缺陷的热处理-以超过10℃/s的升温速率实现从步骤(e)的劈裂温度到步骤(f)的缺陷修复温度的转变。
2.根据权利要求1所述的工艺，其特征在于，所述粘结的步骤采用介于0.1mbar到100mbar之间的部分真空。
3.根据权利要求1所述的工艺，其特征在于，所述粘结的步骤采用介于0.5mbar到10mbar之间的部分真空。
4.根据权利要求1所述的工艺，其特征在于，所述粘结的步骤采用1mbar的部分真空。
5.根据权利要求1至4中的任一项所述的工艺，其特征在于，所述粘结增强的步骤中的退火是在5小时到15小时之间的时长内、在介于300℃到350℃之间的恒温下进行的退火。
6.根据权利要求1至4中的一项所述的工艺，其特征在于，施加额外的机械能来劈裂所述供体衬底(31)。
7.根据权利要求1至4中的一项所述的工艺，其特征在于，在激活所述氧化物层(2)的步骤(c)中采用氧等离子体。
8.根据权利要求1至4中的一项所述的工艺，其特征在于，所述硅层(3)的厚度为600nm或更薄。
9.根据权利要求1至4中的一项所述的工艺，其特征在于，所述硅层(3)的厚度介于270nm到510nm之间。
10.根据权利要求1至4中的一项所述的工艺，其特征在于，所述硅层(3)的厚度等于330nm。
11.根据权利要求1至4中的一项所述的工艺，其特征在于，所述氧化物层(2)的厚度为15nm或更薄。
12.根据权利要求1至4中的一项所述的工艺，其特征在于，形成所述弱区(32)的步骤包括将原子物质注入所述供体衬底(31)中。
CN201210322180.6A 2011-10-03 2012-09-03 制造绝缘体上硅结构的工艺 Active CN103035562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1158898A FR2980916B1 (fr) 2011-10-03 2011-10-03 Procede de fabrication d'une structure de type silicium sur isolant
FR1158898 2011-10-03

Publications (2)

Publication Number Publication Date
CN103035562A CN103035562A (zh) 2013-04-10
CN103035562B true CN103035562B (zh) 2016-12-21

Family

ID=46888970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210322180.6A Active CN103035562B (zh) 2011-10-03 2012-09-03 制造绝缘体上硅结构的工艺

Country Status (8)

Country Link
US (1) US9230848B2 (zh)
EP (1) EP2579303B1 (zh)
JP (1) JP6139081B2 (zh)
KR (1) KR101970221B1 (zh)
CN (1) CN103035562B (zh)
FR (1) FR2980916B1 (zh)
SG (1) SG188721A1 (zh)
TW (1) TWI567825B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029299B4 (de) † 2010-05-26 2023-06-29 Robert Bosch Gmbh Verfahren zum Betreiben eines Systems, System, Steuerung und Computergrogrammprodukt
JP5955866B2 (ja) 2011-01-25 2016-07-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
CN103460342B (zh) * 2011-04-08 2016-12-07 Ev 集团 E·索尔纳有限责任公司 晶片的永久粘合方法
EP2695183A1 (de) * 2011-04-08 2014-02-12 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>
FR2995136B1 (fr) * 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
FR3012258A1 (fr) * 2013-10-23 2015-04-24 St Microelectronics Crolles 2 Procede de realisation de transistors nmos et pmos sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
EP3221885B1 (en) 2014-11-18 2019-10-23 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
FR3029352B1 (fr) * 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
JP6517360B2 (ja) 2015-03-03 2019-05-22 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP6533309B2 (ja) 2015-06-01 2019-06-19 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体の製造方法
SG10201913407TA (en) 2015-11-20 2020-03-30 Globalwafers Co Ltd Manufacturing method of smoothing a semiconductor surface
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155804A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
EP3469120B1 (en) 2016-06-08 2022-02-02 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
FR3057705B1 (fr) * 2016-10-13 2019-04-12 Soitec Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
FR3079659B1 (fr) * 2018-03-29 2020-03-13 Soitec Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree
US10818540B2 (en) 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
FR3099291A1 (fr) 2019-07-23 2021-01-29 Soitec procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince
CN112735964B (zh) * 2020-12-23 2023-12-22 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法
CN113421849B (zh) * 2021-06-09 2023-01-03 中环领先半导体材料有限公司 一种带绝缘埋层的硅衬底的制备工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009220A (zh) * 2006-01-23 2007-08-01 硅绝缘体技术有限公司 具有改进电特性的复合基片的制造方法
EP1818976A1 (fr) * 2006-02-14 2007-08-15 S.O.I.Tec Silicon on Insulator Technologies Procédé de transfert d'une couche mince formée dans un substrat présentant des amas de lacunes
EP2352164A1 (en) * 2008-11-12 2011-08-03 Shin-Etsu Chemical Co., Ltd. Soi substrate manufacturing method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
DE10124030A1 (de) * 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung eines Silizium-Wafers
JPWO2003046993A1 (ja) * 2001-11-29 2005-04-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2911429B1 (fr) 2007-01-11 2009-04-17 Soitec Silicon On Insulator "procede et systeme de detection d'amas de defauts a la surface d'un substrat"
JP5303883B2 (ja) * 2007-09-04 2013-10-02 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造装置及び製造方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
FR2938118B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
JP5493343B2 (ja) * 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009220A (zh) * 2006-01-23 2007-08-01 硅绝缘体技术有限公司 具有改进电特性的复合基片的制造方法
EP1818976A1 (fr) * 2006-02-14 2007-08-15 S.O.I.Tec Silicon on Insulator Technologies Procédé de transfert d'une couche mince formée dans un substrat présentant des amas de lacunes
EP2352164A1 (en) * 2008-11-12 2011-08-03 Shin-Etsu Chemical Co., Ltd. Soi substrate manufacturing method

Also Published As

Publication number Publication date
TWI567825B (zh) 2017-01-21
US20130207244A1 (en) 2013-08-15
EP2579303B1 (en) 2014-12-03
JP6139081B2 (ja) 2017-05-31
JP2013080917A (ja) 2013-05-02
TW201316412A (zh) 2013-04-16
KR20130036155A (ko) 2013-04-11
FR2980916B1 (fr) 2014-03-28
FR2980916A1 (fr) 2013-04-05
KR101970221B1 (ko) 2019-08-13
CN103035562A (zh) 2013-04-10
US9230848B2 (en) 2016-01-05
SG188721A1 (en) 2013-04-30
EP2579303A1 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
CN103035562B (zh) 制造绝缘体上硅结构的工艺
US7892951B2 (en) SOI substrates with a fine buried insulating layer
JP6487454B2 (ja) 層状半導体構造体の製造方法
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
US7253080B1 (en) Silicon-on-insulator semiconductor wafer
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
US20080014714A1 (en) Method of fabricating a hybrid substrate
US9741603B2 (en) Method for producing hybrid substrate, and hybrid substrate
US7863158B2 (en) Treatment for bonding interface stabilization
KR20100014240A (ko) 절연체 상 반도체 구조물을 제조하는 방법
US8343850B2 (en) Process for fabricating a substrate comprising a deposited buried oxide layer
US7666758B2 (en) Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer
US20090023272A1 (en) Method of producing bonded wafer
US20170110362A1 (en) Soi structure and fabrication method
US20130302970A1 (en) A method of high temperature layer transfer
JP2010522426A (ja) ハイブリッド基板の製造方法
KR100845736B1 (ko) 이산화규소층의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant