KR20130036155A - 실리콘-온-절연체 구조 제조 방법 - Google Patents

실리콘-온-절연체 구조 제조 방법 Download PDF

Info

Publication number
KR20130036155A
KR20130036155A KR1020120109037A KR20120109037A KR20130036155A KR 20130036155 A KR20130036155 A KR 20130036155A KR 1020120109037 A KR1020120109037 A KR 1020120109037A KR 20120109037 A KR20120109037 A KR 20120109037A KR 20130036155 A KR20130036155 A KR 20130036155A
Authority
KR
South Korea
Prior art keywords
silicon
donor substrate
oxide layer
less
layer
Prior art date
Application number
KR1020120109037A
Other languages
English (en)
Other versions
KR101970221B1 (ko
Inventor
캐롤 데이비드
세바스티앙 케딜레
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20130036155A publication Critical patent/KR20130036155A/ko
Application granted granted Critical
Publication of KR101970221B1 publication Critical patent/KR101970221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Abstract

본 발명은,
(a) 도너 기판(31) 및 지지 기판(1)을 제공하는 단계로서, 상기 기판들 중 하나만이 산화물층(2)으로 덮인, 상기 도너 기판(31)을 제공하는 단계;
(b) 약화 영역(32)을 상기 도너 기판(31)에 형성하는 단계;
(c) 상기 산화물층(2)을 플라즈마 활성화하는 단계;
(d) 상기 도너 기판(31)을 상기 지지 기판(1)에 부분 진공에서 접합하는 단계;
(e) 350oC 이하의 온도에서 접합-강화 어닐(bond-strengthening anneal)을 실시하여, 상기 도너 기판(31)이 상기 약화 영역(32)을 따라 클리빙(cleave)되게 하는 단계; 및
(f) 900oC 이상의 온도에서 열 처리를 행하는 단계를 포함하고, 단계 (e)의 클리빙 온도로부터 단계 (f)의 온도로의 전이(transition)가 10oC/s 이상의 램프 레이트(ramp rate)로 달성되는, 실리콘-온-절연체 구조 제조 방법에 관한 것이다.

Description

실리콘-온-절연체 구조 제조 방법{Process for fabricating a silicon-on-insulator structure}
본 발명은 실리콘 층, 두께가 25 nm 이하인 매립 산화물층, 및 지지 기판을 포함하는 실리콘-온-절연체 구조 및 이와 같은 구조를 제조하기 위한 방법에 관한 것이다.
실리콘-온-절연체(silicon-on-insulator; SOI) 구조들이 CMOS 응용들에 빈번하게 이용된다.
이와 같은 구조들은, 이들의 유용한 표면으로부터 이들의 바닥측으로, 얇은 실리콘 층; 전형적으로 산화물, 일반적으로 "Buried OXide"에 대한 두문자어 BOX로 표기되는, 예를 들어 SiO2인 유전체 재료로 만들어지는 매립층, 및 지지 기판을 포함한다.
얇은 실리콘 층 및 산화물층의 두께들은 의도된 응용들에 종속하여 변할 수 있다.
특히, 얇은 실리콘 층의 두께는, FDSOI(Fully Depleted SOI) 구조들로 불리는 것이 얻어지도록 하기 위해 50 nm 이하, 심지어 20 nm 이하의 두께로, 특히 약 12 nm로 감소되고, 구조들은 동작 불안정성을 크게 감소시키는 이점을 가지며 얇은 실리콘 층의 두께가 약 70 내지 90 nm인 PDSOI(Partially Depleted SOI) 구조들로 불리는 것에 비해 상당히 개선된 성능: 즉 낮은 동적 파워(low dynamic power), 낮은 누설 전류, 높은 트랜지스터 밀도를 가진다.
이들 구조들 중에서, 초박 매립 산화물층을 가지는, UTBOX(Ultra-Thin Buried OXide을 나타내는 UTBOX) 구조들은 큰 가능성을 보이는 데, 그 이유는 이러한 전기 절연층의 극히 얇음은 상기 구조의 후면에(즉 얇은 실리콘 층의 대향측에) 전압을 인가하는 것을 가능하게 하고 그러므로, 장치의 동작을 정밀하게 제어하는 것을 가능하게 하기 때문이다.
용어 "초박(ultrathin)"은 50 nm 이하의 두께를 가지는 것을 의미하는 것으로 이해된다.
25와 50 nm 사이의 두께를 갖는 매립 산화물층을 가지는 구조들의 제조 공정들은, 요즈음, 상당히 잘 특징지워져 있고 후속 부품 제조와 호환 가능한 결함도를 갖는 이와 같은 구조들을 생성하는 것이 가능하다.
그러나, 25 nm 이하, 특히 15 nm 이하의 두께를 가지는 매립 산화물층을 갖는 UTBOX 구조들은 현재 단지 부품 제조업자들의 요건들과 용이하게 호환할 수 없는 결함도를 갖고 제조될 수 있다.
더욱 정확하게는, 이러한 결함은 Smart CutTM 공정을 이용하여 제조되는 SOI 기판의 경우에, 얇은 실리콘 층과 기계적 지지체 사이에 위치된 접합 경계면에서 관찰되는 버블링(bubbling) 또는 블리스터링(blistering) 효과로 인한 것이다.
도 1은 nm로 표현된 BOX층의 두께의 함수로서 결함의 변동을 나타낸다.
이러한 그래프에 나타낸 결함은 얇은 실리콘 층이 전사된 직후 SOI 구조의 표면 위에서 계수된 버블들의 수이다.
BOX층이 15 nm(해칭 영역) 이하의 두께를 가지는 구조의 경우에, 버블링이 너무 널리 퍼져 버블들을 계수하는 것이 불가능하다.
도 2a 내지 도 2d는 Smart CutTM 공정을 채용하는 이와 같은 구조를 제조하기 위한 제 1의 알려진 공정의 주 단계들을 나타낸다.
도 2a를 참조하면, 산화물층(2)은 얇은 실리콘 층이 전사될 도너 기판(31)의 표면 위에 형성된다.
약화 영역(32)은 예를 들어 원자종들의 주입(도 2b에 화살표들로 나타냄)에 의해, 산화물층(2)을 통해 전사될 얇은 층(3)의 두께에 대응하는 깊이에 형성된다.
도 2c를 참조하면, 도너 기판(31)(산화물층(2)에 의한) 및 수용 기판(1)은 분자 접착에 의해 친수성 접합된다(hydrophilically bonded).
이러한 접합 단계에 이어 접합 강도를 증가시키도록 의도된 접합-강화 어닐(bond-strengthening anneal)이 행해진다.
다음으로, 에너지, 예를 들어 열 에너지의 공급은 도너 기판(31)이 약화 영역(32)에서 클리빙되게 한다.
일반적으로, 접합-강화 어닐은 저온에서(즉, 200과 550oC 사이의 온도에서) 행해지고 그것은 접합 경계면이 강화되게 하고 도너 기판의 클리빙이 동일한 단계에서 개시되게 한다.
도너 기판의 비전사 부분(non-transferred part)이 분리된 후, 종래의 마감 처리들(급속 열 어닐링(rapid thermal annealing; RTA), 희생 산화 등)이 적용되는 실리콘-온-절연체 구조(도 2d)가 얻어지고, 이들 처리들은 이중에서도 얇은 반도체 층의 표면을 평활화하고 주입-관련 결함들을 복구하도록 의도된다.
하나 이상의 RTA 처리들은 전형적으로 900oC보다 높은 온도에서 행해진다.
2개의 기판들을 접합하는 단계에서, 경계면에 존재하는 물 분자들은 표면들의 접합에 기여한다.
그러나, 접합-강화 어닐 동안, 물 분자들은 산화물층(2)을 통해, 특히 수용 기판(1)의 표면 위의 얇은 자연-산화물층을 통해 확산하고, 반도체 층(3)의 실리콘과 특히 수용 기판(1)의 실리콘과 반응하고, 이 반응은 다음과 같은 산화 반응이다:
2 H2O + Si → SiO2 + 2 H2
그러므로, 이러한 반응은 매립 산화물층에 갇히는 수소 가스 분자들을 생성하고, 따라서 매립 산화물층은 수소-가스 저장기(hydrogen-gas reservoir)로서 작용한다.
그러나, 초박 산화물층의 경우에, 층은 모든 수소 가스 분자들을 저장할 수 있을 만큼 충분히 두껍지 않다.
그러므로, 매립 산화물층은 포화되고 더 이상 수소 가스의 분자들을 흡수할 수 없다. 초과량은 결함들을 발생하는 접합 경계면에 축적한다.
이것은, 접합된 구조의 온도가 약 300oC를 초과하자마자, 수소 가스는 접합 경계면에 존재하는 결함들이 압력을 받게 하여, 버블들을 형성하기 때문이다.
이러한 효과는 다음의 논문들: "A model of interface defect formation in silicon wafer bonding" 에스. 빈센트(S. Vincent) 등, Applied Physics Letters, 94, 101914,(2009); 및 "Study of the formation, evolution, and dissolution of interfacial defects in silicon wafer bonding", 에스. 빈센트 등, Journal of Applied Physics, 107, 093513,(2010)에 기재되어 있다.
300oC와 400oC 사이의 온도에서 어닐을 실행함으로써, 수소 가스의 발생이 제한되고 따라서 버블링 효과가 방지된다.
따라서, 클리빙 후, 매우 낮은 결함을 갖는 구조가 얻어진다.
그러나, 접합 경계면은 여전히 적당히 강화될 필요가 있고 SOI 기판은 여전히 버블들이 마무리 단계들에서 나타나지 않게 마무리될 필요가 있다.
900oC 및 그 이상의 온도에서, 수소 가스는 실리콘에서 용해 가능하다.
그러므로, 클리빙 후, 목적은, 상기 구조를 고정(set)하고 접합 경계면에서 결함들의 발생을 방지할 수 있을 만큼 충분히 신속하게 온도를 900oC(수소가 실리콘으로부터 배출되는 온도)로 증가시키는 것이다.
그러나, 통상의 RTA 처리 후, 미세-버블들이 상기 구조에서 형성되는 것이 관찰되고, 비록 이들 버블들이 도 2a 내지 도 2d를 참조하여 기술되는 알려진 공정 후 관찰되는 것들보다 훨씬 작지만, 이들은 의도된 응용들에 상기 구조들을 사용하는 것을 불가능하게 한다.
이것은 RTA 동안 온도가 상기 구조를 고정하고 버블링 효과를 방지할 수 있을 만큼 충분히 신속하게 증가되지 않는다는 사실의 결과이다.
그러므로 BOX층들이 두께 15 nm 이하, 바람직하게는 두께 10nm 이하인 구조들의 경우에 버블들이 형성되는 것을 방지하는 방법을 개발시킬 필요가 여전히 있다.
H2가 형성되는 것을 방지하기 위해, 문헌 WO 2010/049496는 제 2 공정을 기술하고, 그것의 단계들은 도 3a 내지 도 3e에 도시된다.
도 3a를 참조하면, 산화물층(21)이 도너 기판(31)의 표면 위에 형성된다.
약화 영역(32)이 예를 들어 원자종의 주입(도 3b에 화살표들로 나타냄)에 의해, 산화물층(21)을 통해, 전사될 얇은 층(3)의 두께에 대응하는 깊이에 형성된다.
도 3c를 참조하면, 산화물층(22)이 수용 기판(1)의 표면 위에 형성된다.
다음으로, 분자 접착(산화물/산화물) 접합이 도너 기판(31)을 수용 기판(1)에 접합하기 위해 이용되고, 산화물층들(21, 22)은 경계면에 위치되고 SOI 기판의 매립 산화물층(2)을 함께 형성한다.
이러한 접합 단계 후, 도너 기판은 클리빙된다.
이러한 공정은 H2-생성 반응이 물-분자 확산에 대한 장벽(barrier)을 형성하는 2개의 마주하는 매립 산화물층들의 존재에 의해 제한되는 한 결함에 관해 양호한 결과들을 달성한다.
특히, 이들 분자들은 산화물/실리콘 경계면에 도달할 수 없고, 실리콘 산화 반응은 일어날 수 없고 그것에 의해 H2 분자들의 생성이 방지된다.
그러나, 이들 각각의 산화물층들(21, 22)에 의한 접합 기판들은 접합 경계면이 불완전하게 폐쇄되고, 즉 마감 어닐들(30초 동안 1200oC에서의 RTA) 후 상기 구조가 투과형 전자 현미경(transmission electron microscope)으로 관찰될 때, 2개의 층들 사이의 경계면(도 3e에 이점 쇄선 23으로 표현됨)을 여전히 볼 수 있다는 문제점을 가지고 있다.
이렇게 불완전하게 폐쇄된 경계면은 상기 구조 내에 또는 상기 구조 위에 형성된 전자 장치들의 동작과 간섭할 수 있는 전기 문제들을 낳기 쉽다.
폐쇄된 경계면을 가진 접합을 생성하기 위해, 출원인은 산화물 대 실리콘 접합 공정, 즉 BOX층을 형성하도록 의도된 산화물층이 2개의 기판들 중 단지 하나 위에 형성되어 다른 기판의 자유 표면(free surface) 위에 실리콘을 남기는 공정을 개발하였다.
이와 같은 접합을 만들기 위해, 접합 경계면을 폐쇄할 목적으로, 산화물의 표면을 플라즈마 활성화시키는 것이 알려져 있고, 이 플라즈마 활성화는 접합 강도를 증가시키기 위한 것이다.
그러나, 이와 같은 활성화는 경계면에 존재하는 물의 양을 증가시키고 그러므로 방지하길 원하는 버블링 효과를 더 증폭시킬 위험들을 증가시킨다.
그러므로, 본 발명의 하나의 목적은 수소로 인한 버블들 또는 수포들(blister)의 형성이 방지되거나 적어도 최소화되는, 두께가 25 nm 이하 및 특히 10 nm 이하인 매립 산화물층을 가진 실리콘-온-절연체 구조 제조 방법을 정의하는 것이다.
더욱 상세하게는, 상기 방법은 필요로 되는 구조의 과도한 가열 없이 완전히 폐쇄된 접합 경계면을 얻기 위해 산화물 대 실리콘 접합을 포함해야 한다.
더욱이, 상기 방법은 기존의 SOI-구조 제조 라인들에 대해 산업화 가능(industrializable)해야 한다.
본 발명의 다른 목적은 25 nm 이하, 특히 10 nm 이하의 두께를 가지며 매우 낮은 버블 결함을 가지는 매립 산화물층을 포함하는 실리콘-온-절연체 구조를 제공하는 것이다.
본 발명에 따르면, 실리콘 층, 두께가 25nm보다 작거나 같은 매립 산화물층, 및 지지 기판을 포함하는 실리콘-온-절연체 구조 제조 방법에 있어서,
(a) 상기 실리콘 층 및 상기 지지 기판을 포함하는 도너 기판을 제공하는 단계로서, 상기 기판들 중 하나만이 상기 산화물층으로 덮인, 상기 도너 기판을 제공하는 단계;
(b) 상기 실리콘층을 바운딩(bounding)하는 약화 영역(weak zone)을 상기 도너 기판에 형성하는 단계;
(c) 상기 산화물층을 플라즈마 활성화하는 단계;
(d) 상기 도너 기판을 상기 지지 기판에 접합하는 단계로서, 상기 산화물층은 접합 경계면에 배치되고, 상기 접합은 부분 진공에서 행해지는, 상기 지지 기판을 접합하는 단계;
(e) 350oC 이하의 온도에서 접합-강화 어닐(bond-strengthening anneal)을 실시하는 단계로서, 상기 어닐은 상기 도너 기판이 상기 약화 영역을 따라 클리빙(cleave)되게 하는, 상기 접합-강화 어닐을 실시하는 단계; 및
(f) 상기 실리콘-온-절연체 구조에, 900oC 이상의 온도에서 결함들을 복구하기(repairing) 위한 열 처리를 가하는 단계를 포함하고, 단계 (e)의 클리빙 온도로부터 단계 (f)의 상기 결함-복구 온도로의 전이(transition)가 10oC/s 이상의 램프 레이트(ramp rate)로 달성되는 것을 특징으로 하는, 실리콘-온-절연체 구조 제조 방법이 제공된다.
용어 "산화물(oxide)"은 이산화 실리콘(SiO2)을 의미하는 것으로 본 명세서에서 이해된다.
표현 "부분 진공(partial vacuum)"은 접합 단계가 압력이 대기압 이하인 체임버에서, 수분이 없는 분위기에서 즉 100 ppm 이하의 물을 포함하는 분위기에서 행해지는 것을 의미하는 것으로 이해된다.
본 발명에 따르면, 상기 접합 단계는 0.1과 100 mbar 사이, 바람직하게는 0.5와 10 mbar 사이 및 더욱 더 바람직하게는 1 mbar의 부분 진공을 채용한다.
상기 접합-강화 단계(bond-strengthening step)의 상기 어닐은 길이로 5와 15 시간 사이에서 300와 350oC 사이에 있는 일정한 온도에서의 어닐인 것이 특히 유리하다.
접합 어닐 중 또는 후, 선택적으로 추가의 기계적 에너지가 상기 도너 기판을 클리빙하기 위해 가해질 수 있다.
산소 플라즈마는 바람직하게는 상기 산화물층을 활성화하는 단계 (c)에서 채용된다.
더욱이, Smart CutTM 공정에 의한 얇은 층의 전사 후, 상기 실리콘 층의 상기 두께는 유리하게는 600 nm 이하이고 바람직하게는 270 nm와 510 nm 사이에 있고, 바람직하게는 330 nm와 동일하다.
본 발명의 바람직한 구현예에 따르면, 상기 산화물층의 상기 두께는 15 nm 이하이다
상기 약화 영역을 형성하는 단계는 바람직하게는 원자종들(atomic species)을 상기 도너 기판에 주입하는 단계를 포함한다.
본 발명의 다른 대상은, 실리콘 층, 두께가 25 nm 이하인 매립 산화물층, 및 지지 기판을 포함하는 실리콘-온-절연체 구조에 있어서, 결함 클러스터들(defect clusters)의 면에서 상기 구조의 상기 결함(defectivity)은 60 이하인 것을 특징으로 하는, 실리콘-온-절연체 구조에 관한 것이다.
본 발명의 바람직한 실시예에 따르면, 상기 실리콘-온-절연체 구조는 300 mm-직경 웨이퍼이다.
SOI 기판이 완성된 후, 상기 실리콘 층의 상기 두께는 유리하게는 50 nm 이하, 바람직하게는 20 nm 이하, 그리고 더욱 더 바람직하게는 12 nm이다.
본 발명의 다른 특징들 및 이점들은 첨부 도면들을 참조하여 주어진 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 실리콘-온-절연체 구조에 있는 BOX층의 두께의 함수로서 결함의 변화를 나타낸 그래프.
도 2a 내지 도 2d는 SOI 구조를 제조하기 위한 제 1의 알려진 공정에서의 여러 단계들을 나타낸 도면.
도 3a 내지 도 3e는 SOI 구조를 제조하기 위한 제 2의 알려진 공정에서의 여러 단계들을 나타낸 도면.
도 4a 내지 도 4e는 본 발명에 따른 SOI 구조를 제조하기 위한 공정에서의 여러 단계들을 나타낸 도면.
도 5a는 기판들의 접합 중 압력의 함수로서의 접합 강도를 나타낸 히스토그램.
도 5b는 포스트-클리빙 결함(post-cleaving defectivity)에 대한 부분 진공에서의 접합의 압력의 최적화를 나타낸 그래프.
도면들을 더 용이하게 이해할 수 있도록 하기 위해, 특정의 매우 얇은 층들은 확대되고 그러므로 도면들에서의 여러 층들은 실제 축적으로 그려지지 않는다.
이하, 두께가 25 nm 이하인 매립 산화물층을 가진 실리콘-온-절연체 구조의 제조가 기술된다.
이와 같은 구조를 형성하기 위해, SOI 웨이퍼의 초박층을 형성하도록 의도된 실리콘이 전사되어야 하는 도너 기판이 제공된다.
최종 초박층이 클리빙 후 전사되는 층의 시닝(thinning)에 기인하는 한, 도너 기판으로부터 전사되는 실리콘 층의 두께는 SOI 기판의 최종 실리콘층의 두께보다 실질적으로 두껍다.
따라서, SOI 기판의 실리콘의 초박층을 형성하기 위해, 즉 50 nm 이하의 두께를 가지는 초박층을 형성하기 위해 600 nm 이하의 두께를 가진 실리콘 층이 도너 기판으로부터 전사된다.
도너 기판은 단결정 벌크 실리콘 기판일 수 있다.
대안으로, 도너 기판은 복합 기판일 수 있고, 즉 그것은 여러 재료들의 다층으로 구성될 수 있고, 이것의 표면층은 전사될 단결정 실리콘 층을 포함한다.
도 4a를 참조하면, 산화물층(2)은 도너 기판(31)의 표면 위에 형성된다.
산화물층(2)은 SOI 구조의 매립 산화물층을 형성하도록 의도된다.
그러므로, 산화물층은 25 nm 이하의 두께를 가지며 바람직하게는 15 nm 이하의 두께를 가진다.
특히, 도너 기판(31)의 표면은 열적으로 산화될 수 있다.
대안으로, 산화물은 예를 들어 화학적 기상 증착(chemical vapour deposition; CVD)에 의해 증착될 수 있다.
대안으로, 산화물층(2)은 도너 기판의 표면까지 실리콘을 노출시킴으로써, 수용 기판(receiver substrate) 위에 형성될 수 있다.
그러나, 특히 약화 영역이 원자종들의 주입에 의해 형성될 때, 도너 기판(31)의 표면 위에 산화물층(2)이 형성되는 것이 바람직하다. 이것은 주입이 산화물층(2)을 통해 달성되기 때문이다.
약화 영역은 도너 기판에 형성되고, 이러한 약화 영역은 전사될 실리콘 층을 규정한다.
도 4b는 원자종들, 예를 들어 수소 및/또는 헬륨의 주입에 의해 도너 기판(31)에 형성되는 약화 영역(32)을 나타낸다.
주입 에너지(implantation energy)는 약화 영역(32)이 전사될 층(3)에 바람직한 두께, 즉 600 nm 이하의 두께, 바람직하게는 210와 570 nm 사이의 두께, 더욱 더 바람직하게는 약 330 nm의 두께에 실질적으로 대응하는 깊이에 형성되도록 선택된다.
그러나, 약화 영역의 형성은 주입 공정에 제한되지 않는다.
약화 영역은 또한 원자종들을 도너 기판에 원하는 깊이로 도입할 수 있는 임의의 기술에 의해 형성될 수 있고, 예를 들어 확산 기술(diffusion technique)이 이용될 수 있다.
도 4c를 참조하면, 도너 기판(31)은 수용 기판(1)에 대한 분자 접착(molecular adhesion)에 의해 접합되고, 산화물층(2)은 경계면에 위치된다.
수용 기판(1)은 선택적으로 자연 산화물(native oxide)로 덮이는, 전형적으로 실리콘 기판이다.
따라서, 산화물 대 실리콘(도너 기판-수용 기판) 접합이 얻어진다.
대안으로, 위에 나타낸 것과 같이, 도너 기판이 산화물층(2)으로 덮이지 않고 노출된 그것의 실리콘 표면을 가지면, 산화물층은 수용 기판(1) 위에 형성될 수있고 산화물 대 실리콘(수용 기판-도너 기판)이 또한 얻어질 수 있다.
이와 같은 접합 단계를 채용함으로써, 도입부에서 언급한 것과 같은 산화물 대 산화물 접합의 경우와 대조적으로, 완전히 폐쇄되지 않는 경계면이 얻어질 위험성이 없다.
기판들이 접촉하기 전에, 도너 기판(31)의 표면 위에 위치된 산화물층(2)은 플라즈마 처리를 받는다.
바람직하게는, 상기 플라즈마는 O2 플라즈마이지만, 산소, 아르곤, 질소 및/또는 헬륨에 기초한 플라즈마가 또한 채용될 수 있다.
상기 플라즈마 처리는 산화물층의 표면을 활성화시키고 접합 강도를 증가시킨다.
기판들이 이들을 접합할 목적으로 접촉되는 단계는 부분 진공에서, 일반적으로 실온에서 행해진다.
특히, 접합될 기판들은 내부가 감압될 수 있는 체임버(100)에 배치된다.
실제로, 출원인은 대기압이 아닌 부분 진공에서 접합 단계를 실행하는 것은 버블들의 형성이 실질적으로 감소되게 한다는 것을 발견했다.
바람직하게는, 상기 부분 진공의 절대 압력은 O.1과 100 mbar 사이, 바람직하게는 0.5와 10 mbar 사이에 있다.
더욱 더 유리하게는, 출원인은 1 mbar의 절대 압력을 갖는 부분 진공은 접합 경계면에서 물의 압력이 접합 품질에 악형향을 주지 않고 최소화시킬 수 있다는 것, 즉 충분한 접합 강도가 유지되어 층의 완전한 전사를 허용하고 따라서 비전사 영역(non-transferred zone)이 SOI 구조에서 발생되는 것을 회피할 수 있다는 것을 증명했다.
SOI 기판에서, 비전사 영역들(NTZs)은 실리콘이 수용 기판에 전사되지 않는 얇은 실리콘 층에 있는 구멍들이다. 이들 결함들은 일반적으로 충분히 강하지 않은, 피전사 층과 수용 기판 사이의 접합으로 인한 것이다.
그러므로, 경계면에서 물의 양을 감소시킬 경우, 기판들 사이의 접합이 충분히 강한 것을 보장하기 위해 주의를 기울여야 한다.
더욱이, 체임버(100)의 분위기(atmosphere)는 수분이 없고(moisture-free), 즉, 100 ppm 이하의 물을 포함하는 분위기이다.
이러한 매우 낮은 수분 함량 및 부분 진공은 플라즈마 처리에 의해 제공되는 추가의 물 분자들을 보상한다.
따라서, 접합 경계면에서의 물의 양은 최소화될 수 있고(그러나 접합은 물이 없이는 일어나지 않을 것이므로 물 분자들의 수가 영으로 감소하지 않고) 한편, 플라즈마 처리에 의해, 비전사 영역들을 방지할 수 있을만큼 충분한 접합이 얻어진다.
도 5a는 접합 중 체임버(100)에 가해진 다양한 압력값들(P)에 대한 접합 강도(E)(mJ/m2로 표현됨)를 나타낸다.
이러한 히스토그램은 O2 플라즈마 활성화를 받거나 받지 않는 10 nm-두꺼운 산화물층을 갖는 도너 기판이 다양한 압력들에서 실리콘 수용 기판에 접합된 시험들의 결과들을 나타낸다.
각각의 데이터 쌍에 대해, 좌측 컬럼은 접합이 기판들의 종래의 플라즈마 처리 없이 행해진 경우에 대응하고, 반면 우측 컬럼은 접합이 도너 기판을 덮는 산화물층의 O2 플라즈마 처리가 선행된 경우에 대응한다.
접합이 부분 진공에서 행해질 때, 접합 강도는 접합이 대기압(1013 mbar)에서 행해지는 경우보다 낮다는 것을 알 수 있다.
그러나, 접합 강도는 1과 100 mbar 사이에서 약간 변하고 만족스러운 값은 플라즈마 처리가 도너 기판에 가해질 때 얻어진다. 이들 조건들 하에서, 부분 진공에서의 접합은 NTZ들로 이어지지 않는다.
그러나, 플라즈마 처리가 없을 경우, 접합 강도가 너무 낮아 비전사 영역들의 수가 충분히 증가한다.
도 5b는 기판들의 접합 중 체임버(100)에 가해진 압력(P)의 함수로서 포스트-클리빙 결함(D)(버블들 및 비전사 영역들의 수의 면에서)의 변동을 나타낸다.
이 그래프는 O2 플라즈마 활성화를 받은 10 nm-두꺼운 산화물층을 갖는 도너 기판이 여러 압력들에서 실리콘 수용 기판에 접합된 시험들의 결과들을 나타낸다.
도너 기판의 클리빙 후, 버블들 및 비전사 영역들은 육안 검사 방법(visual inspection method)을 이용하여 계수되었다.
가장 유리한 압력 범위(포스트-클리빙 결함의 면에서)는 0.1과 100 mbar 사이에 있다는 것을 이 그래프에서 알 수 있다.
약 1 mbar의 압력은 결함을 또한 최소하하면서 물의 존재를 최소화하기 위한 최적 압력이다. 더욱이, 도 5a는 1 mbar만큼 낮은 압력은 접합 강도의 면에서 불리하지 않고 그러므로 NTZ 결함들의 면에서 불리하지 않다는 것을 확인한다.
그러므로, 한편에서의 버블 결함들과 다른 한편에서의 NTZ 결함들 간의 만족스러운 절충점을 얻기 위해, 0.1과 100 mbar 사이, 바람직하게는 약 1 mbar의 부분 진공에서 접합을 실행하고, 플라즈마 처리에 의해 미리 도너 기판의 표면을 활성화하는 것이 필요하다는 결론을 상기로부터 얻을 수 있다.
기판들(1, 31)이 접촉한 후, 약화 영역(32)에서 도너 기판(31)의 클리빙을 개시시키는 효과도 가지는 접합-강화 열처리가 행해진다.
이러한 목적으로, 접합 툴(bonding tool) 이외의 툴(오븐)이 이용된다.
본 발명에 따르면, 이러한 열 처리는 대기압에서 350oC 이하의 온도에 행해지는 어닐로 구성된다.
클리빙은 300과 350oC 사이에 있는 일정한 온도에서 개시시키는 것이 특히 유리하다.
어닐 온도는 너무 낮지 않아야 하는(예를 들어 250oC 아래로 되지 않아야 하는) 데, 그 이유는 접합을 충분히 강화시키지 않을 수 있고 그러므로 비전사 영역들을 형성시킬 수 있기 때문이다.
상기 어닐은 많은 시간, 바람직하게는 5 내지 15 시간 지속한다.
이러한 어닐 동안, 약화 영역(32)에서의 도너 기판(31)의 클리빙이 개시된다.
필요하다면, 클리빙은 다른 에너지원, 예를 들어 추가의 기계적 에너지원을 가하여 조장될 수 있고 또는 트리거될 수 있다.
따라서, 예를 들어, 블레이드(blade)가 약화 영역(32) 내로 삽입될 수 있다.
이하에서 더 상세히 알 수 있는 것과 같이, 부분 진공에서 접합과 결합된, 이와 같은 저온 접합-강화 어닐을 가하는 것은 최종 SOI 구조에서 관찰되는 버블링 효과가 뜻밖에 감소되게 한다.
도 4d를 참조하여, 수용 기판(1)에 의해 형성된 구조를 클리빙한 후, 산화물층(2) 및 피전사 층(3)이 얻어진다.
최종 SOI 구조(도 4e에 도시됨)를 형성하기 위해, 다양한 마무리 처리들이 얇은 실리콘 층에 대해 행해진다.
이들 처리들이 행해진 후, 최종층(3')은 전사된 층(3)보다 실질적으로 더 얇다.
더욱이, RTA 처리가 층(3')에 있는 결함들을 복구하기 위해 행해진다.
상기 처리는 전형적으로 900oC보다 높은 온도에서, 예를 들어 약 1200oC에서 행해진다.
버블들이 최종 SOI 기판에서 형성되는 것을 방지하기 위해서는, RTA 처리 온도에 매우 신속하게 도달하는 것이 중요하다.
따라서, 접합-강화 및 클리빙 어닐의 온도로부터 RTA 처리의 온도로 적어도 초당 10oC의 램프 레이트로 나아갈(pass) 필요가 있다.
이것은 이렇게 신속한 온도 상승은 구조가 고정되게 하고 버블들의 형성을 방지하기 때문이다.
이러한 처리는 적외선 램프가 장비된 체임버 내에서 행해져서, 처리 온도 안정기(treatment temperature plateau)가 매우 짧은 시간에 도달될 수 있게 할 수 있다. 예를 들어 오븐 또는 에피택셜 반응기(epitaxial reactor)에서 행해질 수 있다.
일단 약 900oC의 온도에 도달하면, 버블링이 일어날 위험이 없는 데, 그 이유는 이러한 온도 위에서 수소 가스의 배출이 일어나기 때문이다.
RTA 처리는 전형적으로 약 수초에서 수분 동안, 예를 들어 30초 내지 15분 동안 지속된다.
이러한 처리 후, 수소가 접합 경계면을 넘어 확산되고 그러므로 버블들을 발생시킬 수 없으므로 실온으로 복귀하기 위해 램프 레이트가 이용되는 것은 중요하지 않다.
피전사 층(3)의 영향은 또한 출원인에 의해 증명되었다.
비교 시험들이 32 내지 275, 330 및 510 nm의 약화 영역들에 의해 행해졌다.
약화 영역의 깊이가 크면 클수록, 클리빙 후 관찰되는 버블들의 수는 작아진다.
그러나, 약화 영역의 깊이가 이들 한계들에 가까우면 가까울 수록, RTA 처리 후 관찰되는 미세-버블들의 수는 더 커진다.
약화 영역의 최적 두께는 약 330 nm에 위치된 것으로 보인다.
더욱이, 부분 진공에서의 접합과 저온 접합-강화 어닐의 조합은 버블링의 점에서 뜻밖의 개선을 가져온다는 점을 주목하는 것이 중요하다.
특히, 출원인은 알려진 Smart CutTM 공정에서, 부분 진공에서의 접합 또는 저온 접합-강화 어닐은 버블링을 충분히 감소시키지 않는다는 것을 관찰했다.
이하의 표는 알려진 Smart CutTM 공정 및 이들 처리들 중 하나만이 행해지는 Smart CutTM 공정에 관해, 이들 2개의 처리들의 상승 효과를 증명한다.
표는 SOI 기판을 제조하기 위한 공정의 여러 지점들에서, 육안 검사 방법 및/또는 KLA-Tencor SP2 검사 툴을 이용하여 계수된 버블들의 수를 나타낸다.
어떤 경우에, SOI 구조는 25 nm 두께의 산화막으로 덮이고 330 nm의 깊이에 약화 영역을 형성하도록 끼워지는 실리콘 도너 기판, 및 실리콘 수용 기판으로 제조된다.
공정 단계 알려진 Smart CutTM 공정 부분 진공(1 mbar)에서의 접합에 의한 Smart CutTM 공정 저온(300oC) 어닐에 의한 Smart CutTM 공정 1 mbar에서의 접합 및 300oC 어닐(본 발명의 실시예)에 의한 Smart CutTM 공정
포스트-클리빙(육안 검사) 수백개의 눈에 보이는 결함들(필수적으로 버블들) 수십개의 눈에 보이는 결함들(버블들 및 NTZ들) 눈에 보이는 결함들이 없거나 매우 적음(버블들 없음) 눈에 보이는 결함들이 없거나 매우 적음(버블들 없음)
포스트-RTA(SP2 및 육안 검사) - - 대규모의 미세-버블링이 육안 검사에 의해 관찰됨 육안 또는 SP2 검사에 의해 관찰되는 버블링 없음
희생 산화(SP2 검사) 후 - - - 버블링 관찰되지 않음
최종 SOI 기판(SP2 검사) - - - AC < 60 폐쇄 경계면
이들 데이터는, 알려진 Smart CutTM 공정에 대해, 버블링이 이미 매우 멀리 퍼진 포스트-클리빙임을 보인다. 그러므로, 버블링은 이러한 SOI 기판을 제조하기 위한 공정의 후속 단계들에서 측정되지 않았다.
접합이 1 mbar의 압력에서 행해진 공정에 대해, 버블링의 중요한 감소가 포스트-클리빙에서 관찰되었다.
그러나, 버블링의 레벨은 여전히 너무 높고 그러므로 버블링은 이러한 SOI 기판을 제조하기 위한 공정의 후속 단계들에서 측정되지 않았다.
접합이 알려진 방법으로, 대기압에서 행해지고, 그러나 접합-강화 및 클리빙 어닐이 300oC(또는 이하)에서 행해진 공정에 대해, 버블링은 관찰되지 않았다.
그러나, RTA 처리 후, 실질적으로 SOI 기판의 전면에 걸쳐 육안으로 볼 수 있는 미세-버블링이 관찰되었다. 용어 "미세-버블링(micro-bubbling)"은 고밀도로 존재하는 작은 버블들을 의미하는 것으로 이해된다.
비록 작지만, 이들 버블들은 너무 얇은 SOI 기판들에 대해서는 허용되지 않고 그러므로 버블링은 이러한 SOI 기판을 제조하기 위한 공정의 후속 단계들에서 측정되지 않았다.
그러므로, 서로 독립적으로 적용된, 부분 진공에서의 접합 및 접합-강화 및 클리빙 어닐은 포스트-클리빙에서의 버블링 효과를 경감시키지만, 결함들은 후속 단계들에서, 특히 결함-복구 RTA 처리 중에 나타난다.
환언하면, 서로 독립적으로 적용된, 부분 진공에서의 접합 및 접합-강화 및 클리빙 어닐은 단지 버블링 효과를 변경하는 것처럼 보이고, 그것이 억제되게 하지 않는다.
대조적으로, 이들 2개의 처리들을 조합하는 것은, SOI 구조를 제공하기 위한 전체 공정의 끝 무렵에, 만족할만한 수준의 버블링이 얻어지게 한다.
RTA 처리 후 행해지는 희생 산화 단계는 특히 SOI 웨이퍼의 유용한 층이 얇아지게 한다.
최종 SOI 구조에서, 결함이 결함 클러스터들에 관해 측정된다. 이러한 측정 결과는 에어리어 카운트(area count; AC)라 불린다.
KLA Tencor SP2 검사 툴이 이러한 측정을 하기 위해 이용되었다.
이 점에서는, 독자는 결함 클러스터들을 검출하기 위한 방법 및 시스템을 기술하는 문헌 FR 2 911 429를 참조할 수 있다.
본 발명에 따른 공정의 실시는 60 이하의, 결함 클러스터들에 관해 표현되는 결함을 가진 SOI 구조가 얻어지게 한다.

Claims (11)

  1. 실리콘 층(3), 두께가 25nm보다 작거나 같은 매립 산화물층(2), 및 지지 기판(1)을 포함하는 실리콘-온-절연체 구조 제조 방법에 있어서,
    (a) 상기 실리콘 층(3) 및 상기 지지 기판(1)을 포함하는 도너 기판(31)을 제공하는 단계로서, 상기 기판들(31, 1) 중 하나만이 상기 산화물층(2)으로 덮인, 상기 도너 기판(31)을 제공하는 단계;
    (b) 상기 실리콘층(3)을 바운딩(bounding)하는 약화 영역(weak zone; 32)을 상기 도너 기판(31)에 형성하는 단계;
    (c) 상기 산화물층(2)을 플라즈마 활성화하는 단계;
    (d) 상기 도너 기판(31)을 상기 지지 기판(1)에 접합하는 단계로서, 상기 산화물층(2)은 접합 경계면에 배치되고, 상기 접합은 부분 진공에서 행해지는, 상기 지지 기판(1)을 접합하는 단계;
    (e) 350oC 이하의 온도에서 접합-강화 어닐(bond-strengthening anneal)을 실시하는 단계로서, 상기 어닐은 상기 도너 기판(31)이 상기 약화 영역(32)을 따라 클리빙(cleave)되게 하는, 상기 접합-강화 어닐을 실시하는 단계; 및
    (f) 상기 실리콘-온-절연체 구조(3, 2, 1)에, 900oC 이상의 온도에서 결함들을 복구하기(repairing) 위한 열 처리를 가하는 단계를 포함하고, 단계 (e)의 클리빙 온도로부터 단계 (f)의 상기 결함-복구 온도로의 전이(transition)가 10oC/s 이상의 램프 레이트(ramp rate)로 달성되는 것을 특징으로 하는, 실리콘-온-절연체 구조 제조 방법.
  2. 제 1 항에 있어서,
    상기 접합 단계는 0.1과 100 mbar 사이, 바람직하게는 0.5와 10 mbar 사이 및 더욱 더 바람직하게는 1 mbar의 부분 진공을 채용하는 것을 특징으로 하는, 실리콘-온-절연체 구조 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 접합-강화 단계(bond-strengthening step)의 상기 어닐은 길이로 5와 15 시간 사이에서 300와 350oC 사이에 있는 일정한 온도에서의 어닐인 것을 특징으로 하는, 실리콘-온-절연체 구조 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    추가의 기계적 에너지가 상기 도너 기판(31)을 클리빙하기 위해 가해지는 것을 특징으로 하는, 실리콘-온-절연체 구조 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    산소 플라즈마는 상기 산화물층(2)을 활성화하는 단계 (c)에서 채용되는 것을 특징으로 하는, 실리콘-온-절연체 구조 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 실리콘 층(3)의 상기 두께는 600 nm 이하이고 바람직하게는 270 nm와 510 nm 사이에 있고, 바람직하게는 330 nm와 동일한 것을 특징으로 하는, 실리콘-온-절연체 구조 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 산화물층(2)의 상기 두께는 15 nm 이하인 것을 특징으로 하는, 실리콘-온-절연체 구조 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 약화 영역(32)을 형성하는 단계는 원자종들(atomic species)을 상기 도너 기판(31)에 주입하는 단계를 포함하는 것을 특징으로 하는, 실리콘-온-절연체 구조 제조 방법.
  9. 실리콘 층(3'), 두께가 25 nm 이하인 매립 산화물층(2), 및 지지 기판(1)을 포함하는 실리콘-온-절연체 구조에 있어서,
    결함 클러스터들(defect clusters)의 면에서 상기 구조의 상기 결함(defectivity)은 60 이하인 것을 특징으로 하는, 실리콘-온-절연체 구조.
  10. 제 9 항에 있어서,
    상기 실리콘-온-절연체 구조는 300 mm-직경 웨이퍼인 것을 특징으로 하는, 실리콘-온-절연체 구조.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 실리콘 층(3')의 상기 두께는 50 nm 이하, 바람직하게는 20 nm 이하, 그리고 더욱 더 바람직하게는 12 nm인 것을 특징으로 하는, 실리콘-온-절연체 구조.
KR1020120109037A 2011-10-03 2012-09-28 실리콘-온-절연체 구조 제조 방법 KR101970221B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1158898A FR2980916B1 (fr) 2011-10-03 2011-10-03 Procede de fabrication d'une structure de type silicium sur isolant
FRFR1158898 2011-10-03

Publications (2)

Publication Number Publication Date
KR20130036155A true KR20130036155A (ko) 2013-04-11
KR101970221B1 KR101970221B1 (ko) 2019-08-13

Family

ID=46888970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120109037A KR101970221B1 (ko) 2011-10-03 2012-09-28 실리콘-온-절연체 구조 제조 방법

Country Status (8)

Country Link
US (1) US9230848B2 (ko)
EP (1) EP2579303B1 (ko)
JP (1) JP6139081B2 (ko)
KR (1) KR101970221B1 (ko)
CN (1) CN103035562B (ko)
FR (1) FR2980916B1 (ko)
SG (1) SG188721A1 (ko)
TW (1) TWI567825B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029299B4 (de) † 2010-05-26 2023-06-29 Robert Bosch Gmbh Verfahren zum Betreiben eines Systems, System, Steuerung und Computergrogrammprodukt
KR101705937B1 (ko) 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
JP2014516470A (ja) * 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
US8975158B2 (en) * 2011-04-08 2015-03-10 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>
FR2995136B1 (fr) * 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
FR3012258A1 (fr) * 2013-10-23 2015-04-24 St Microelectronics Crolles 2 Procede de realisation de transistors nmos et pmos sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
FR3029352B1 (fr) * 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
JP6517360B2 (ja) 2015-03-03 2019-05-22 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
CN117198983A (zh) 2015-11-20 2023-12-08 环球晶圆股份有限公司 使半导体表面平整的制造方法
WO2017155804A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017214084A1 (en) 2016-06-08 2017-12-14 Sunedison Semiconductor Limited High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
FR3057705B1 (fr) * 2016-10-13 2019-04-12 Soitec Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
WO2019236320A1 (en) 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
FR3099291A1 (fr) 2019-07-23 2021-01-29 Soitec procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince
CN112735964B (zh) * 2020-12-23 2023-12-22 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法
CN113421849B (zh) * 2021-06-09 2023-01-03 中环领先半导体材料有限公司 一种带绝缘埋层的硅衬底的制备工艺

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503111A (ja) * 2000-07-12 2004-01-29 コミツサリア　タ　レネルジー　アトミーク 材料ブロックを切り取るための方法ならびに薄膜の形成方法
US6716721B2 (en) * 2001-05-16 2004-04-06 Atmel Germany Gmbh Method for manufacturing a silicon wafer
US20050014346A1 (en) * 2001-11-29 2005-01-20 Kiyoshi Mitani Production method for soi wafer
FR2867307A1 (fr) * 2004-03-05 2005-09-09 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
EP1811560A1 (fr) * 2006-01-23 2007-07-25 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
EP1818976A1 (fr) * 2006-02-14 2007-08-15 S.O.I.Tec Silicon on Insulator Technologies Procédé de transfert d'une couche mince formée dans un substrat présentant des amas de lacunes
JP2009064827A (ja) * 2007-09-04 2009-03-26 Sumco Corp 貼り合わせウェーハの製造装置及び製造方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
WO2010049497A1 (en) * 2008-10-30 2010-05-06 S.O.I.Tec Silicon On Insulator Technologies Method of detaching semi-conductor layers at low temperature
US20100155882A1 (en) * 2008-12-22 2010-06-24 Arnaud Castex Method for bonding two substrates
EP2352164A1 (en) * 2008-11-12 2011-08-03 Shin-Etsu Chemical Co., Ltd. Soi substrate manufacturing method
US20120280355A1 (en) * 2009-12-28 2012-11-08 Shin-Etsu Chemical Co., Ltd. Sos substrate with reduced stress
US8404563B2 (en) * 2009-06-24 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2911429B1 (fr) 2007-01-11 2009-04-17 Soitec Silicon On Insulator "procede et systeme de detection d'amas de defauts a la surface d'un substrat"
FR2938118B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
JP5493343B2 (ja) * 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503111A (ja) * 2000-07-12 2004-01-29 コミツサリア　タ　レネルジー　アトミーク 材料ブロックを切り取るための方法ならびに薄膜の形成方法
US6716721B2 (en) * 2001-05-16 2004-04-06 Atmel Germany Gmbh Method for manufacturing a silicon wafer
US20050014346A1 (en) * 2001-11-29 2005-01-20 Kiyoshi Mitani Production method for soi wafer
FR2867307A1 (fr) * 2004-03-05 2005-09-09 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
EP1811560A1 (fr) * 2006-01-23 2007-07-25 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
EP1818976A1 (fr) * 2006-02-14 2007-08-15 S.O.I.Tec Silicon on Insulator Technologies Procédé de transfert d'une couche mince formée dans un substrat présentant des amas de lacunes
JP2009064827A (ja) * 2007-09-04 2009-03-26 Sumco Corp 貼り合わせウェーハの製造装置及び製造方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
WO2010049497A1 (en) * 2008-10-30 2010-05-06 S.O.I.Tec Silicon On Insulator Technologies Method of detaching semi-conductor layers at low temperature
KR20110075039A (ko) * 2008-10-30 2011-07-05 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 저온에서 반도체층들을 분리하는 방법
EP2352164A1 (en) * 2008-11-12 2011-08-03 Shin-Etsu Chemical Co., Ltd. Soi substrate manufacturing method
US20100155882A1 (en) * 2008-12-22 2010-06-24 Arnaud Castex Method for bonding two substrates
US8404563B2 (en) * 2009-06-24 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate
US20120280355A1 (en) * 2009-12-28 2012-11-08 Shin-Etsu Chemical Co., Ltd. Sos substrate with reduced stress

Also Published As

Publication number Publication date
JP6139081B2 (ja) 2017-05-31
TWI567825B (zh) 2017-01-21
EP2579303A1 (en) 2013-04-10
TW201316412A (zh) 2013-04-16
CN103035562A (zh) 2013-04-10
FR2980916B1 (fr) 2014-03-28
SG188721A1 (en) 2013-04-30
KR101970221B1 (ko) 2019-08-13
US20130207244A1 (en) 2013-08-15
US9230848B2 (en) 2016-01-05
FR2980916A1 (fr) 2013-04-05
JP2013080917A (ja) 2013-05-02
CN103035562B (zh) 2016-12-21
EP2579303B1 (en) 2014-12-03

Similar Documents

Publication Publication Date Title
KR101970221B1 (ko) 실리콘-온-절연체 구조 제조 방법
US7892951B2 (en) SOI substrates with a fine buried insulating layer
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
KR100614120B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
US7253080B1 (en) Silicon-on-insulator semiconductor wafer
US20080171443A1 (en) Fabrication of hybrid substrate with defect trapping zone
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
JP2007201430A (ja) 電気特性を向上させた複合基板の作製方法
KR20080031747A (ko) 두꺼운 절연층의 거칠기도 감소 방법
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
JP5681975B2 (ja) 半導体薄膜のスタックを製造する方法
KR20070055382A (ko) 접합웨이퍼의 제조방법
US20090023272A1 (en) Method of producing bonded wafer
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR100944235B1 (ko) 이중 플라즈마 ｕｔｂｏｘ
KR20090042139A (ko) 반도체 기판의 제조 방법
US10134602B2 (en) Process for smoothing the surface of a structure
KR100845736B1 (ko) 이산화규소층의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right