CN103026468A - 芯片的制造方法 - Google Patents

芯片的制造方法 Download PDF

Info

Publication number
CN103026468A
CN103026468A CN2011800363739A CN201180036373A CN103026468A CN 103026468 A CN103026468 A CN 103026468A CN 2011800363739 A CN2011800363739 A CN 2011800363739A CN 201180036373 A CN201180036373 A CN 201180036373A CN 103026468 A CN103026468 A CN 103026468A
Authority
CN
China
Prior art keywords
workpiece
upgrading zone
chip
upgrading
function element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800363739A
Other languages
English (en)
Other versions
CN103026468B (zh
Inventor
下井英树
荒木佳祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN103026468A publication Critical patent/CN103026468A/zh
Application granted granted Critical
Publication of CN103026468B publication Critical patent/CN103026468B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4896—Mechanical treatment, e.g. cutting, bending
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Abstract

一种用于制造在基板上形成有功能元件所成的芯片的制造方法，包含：在由硅形成的板状的加工对象物的一个主面形成功能元件的功能元件形成工序；通过使激光聚光于加工对象物，在加工对象物的与一个主面相距对应于基板厚度的规定深度的位置，沿着一个主面形成第1改质区域的第1改质区域形成工序；通过使激光聚光于加工对象物，在加工对象物的一个主面侧，将从一个主面看与基板的侧缘对应而延伸的第2改质区域，以沿着加工对象物的厚度方向而连接于第1改质区域的方式形成的第2改质区域形成工序；以及在第1和第2改质区域形成工序之后，沿着第1和第2改质区域使蚀刻选择性地进展，切下加工对象物的一部分而形成基板的蚀刻工序。

Description

芯片的制造方法
技术领域
本发明涉及一种用于制造在基板上形成功能元件而成的芯片的制造方法。
背景技术
在现有的芯片的制造方法中，首先，将由硅形成的板状的加工对象物研磨至所要求的所期望厚度而进行薄化，在该薄化后的加工对象物的一个主面上形成功能元件。再者，例如专利文献1所记载，在使激光聚光于加工对象物而在加工对象物的内部形成改质区域之后，对该加工对象物施加外部应力。由此，加工对象物以改质区域为起点进行切断并划片，其结果，得到芯片。
现有技术文献
专利文献
专利文献1：日本特开2004-343008号公报
发明内容
发明所要解决的技术问题
这里，在上述现有技术中，在例如制造极薄芯片的情况下，如前述那样利用研磨对加工对象物进行薄化，因而加工对象物的处理极其困难。此外，在这种情况下，由于研磨后的加工对象物具有其薄度所引起的柔软性，因此在加工对象物形成功能元件时不容易使加工对象物平坦化，从这点而言，加工对象物的处理也是困难的。因此，在上述现有技术中，强烈期望能够容易地制造所期望厚度的芯片。
因此，本发明的技术问题在于，提供一种能够容易地制造所期望厚度的芯片的芯片的制造方法。
解决技术问题的手段
为解决上述技术问题，本发明的一方面所涉及的芯片的制造方法是在基板上形成有功能元件而成的芯片的制造方法，其包含：在由硅形成的板状的加工对象物的一个主面形成功能元件的功能元件形成工序；通过使激光聚光于加工对象物，在加工对象物的与一个主面相距对应于基板厚度的规定深度的位置，沿着一个主面形成第1改质区域的第1改质区域形成工序；通过使激光聚光于加工对象物，在加工对象物的一个主面侧，将从一个主面看与基板的侧缘对应而延伸的第2改质区域，以沿着加工对象物的厚度方向而连接于第1改质区域的方式形成的第2改质区域形成工序；以及在第1和第2改质区域形成工序之后，沿着第1和第2改质区域使蚀刻选择性地进展，切下加工对象物的一部分而形成基板的蚀刻工序。
在该芯片的制造方法中，第1和第2改质区域形成于加工对象物，沿着这些第1和第2改质区域使蚀刻选择性地进展，由此切下加工对象物的一部分而形成基板。其结果，不利用研磨来对加工对象物薄化，而形成具有所期望厚度的芯片。因此，使加工对象物的处理容易进行，可以容易地制造所期望厚度的芯片。
这里，在蚀刻工序中，存在将加工对象物的一个主面侧的一部分切下而作为基板的情况。
另外，第1和第2改质区域形成工序在功能元件形成工序之后实施，在第1和第2改质区域形成工序中，也可以使激光从一个主面的相反侧的另一个主面入射至加工对象物并聚光。在这种情况下，在形成第1和第2改质区域时，能够抑制激光照射于功能元件，并可以抑制激光的照射所导致的影响波及功能元件（换言之，功能元件的存在所导致的影响波及激光）。
另外，功能元件形成工序也可以在第1和第2改质区域形成工序之后实施。在这种情况下，由于在功能元件的形成前形成第1和第2改质区域，因此在所涉及的第1和第2改质区域的形成时激光的照射变得容易。
另外，功能元件形成工序也可以在第1改质区域形成工序之后实施，第2改质区域形成工序在功能元件形成工序之后实施。在这种情况下，由于在功能元件的形成后形成第2改质区域，因此在功能元件的形成时，例如能够抑制因外力等导致加工对象物沿着第2改质区域被无意地切断。
另外，在蚀刻工序中，存在这样的情况：将加工对象物的与一个主面相反侧的另一个主面侧，沿着第1改质区域切下而使加工对象物薄化，并且沿着第2改质区域切断薄化后的加工对象物，形成基板。
发明效果
根据本发明，可以容易地制造所期望厚度的芯片。
附图说明
图1是改质区域的形成所使用的激光加工装置的概略结构图。
图2是成为改质区域的形成的对象的加工对象物的平面图。
图3是沿着图2的加工对象物的Ⅲ-Ⅲ线的截面图。
图4是激光加工后的加工对象物的平面图。
图5是沿着图4的加工对象物的Ⅴ-Ⅴ线的截面图。
图6是沿着图4的加工对象物的ⅤI-ⅤI线的截面图。
图7（a）是用于说明第1实施方式的加工对象物的侧截面图，图7（b）是表示接着图7（a）的加工对象物的侧截面图，图7（c）是表示接着图7（b）的加工对象物的侧截面图。
图8是将图7（c）的加工对象物的表面侧放大来表示的平面图。
图9是表示接着图7（c）的加工对象物的侧截面图。
图10是表示本实施方式的变形例的加工对象物的侧截面图。
图11（a）是用于说明第2实施方式的加工对象物的侧截面图，图11（b）是表示接着图11（a）的加工对象物的侧截面图。
图12（a）是用于说明第3实施方式的加工对象物的侧截面图，图12（b）是表示接着图12（a）的加工对象物的侧截面图，图12（c）是表示接着图12（b）的加工对象物的侧截面图。
图13（a）是用于说明第4实施方式的加工对象物的侧截面图，图13（b）是表示接着图13（a）的加工对象物的侧截面图。
图14（a）是用于说明其它实施方式的加工对象物的侧截面图，图14（b）是表示接着图14（a）的加工对象物的侧截面图，14（c）是表示接着图14（b）图的加工对象物的侧截面图。
符号说明：
1…加工对象物、3…表面（一个主面）、7…改质区域、7a,7a’…改质区域（第1改质区域）、7b,7b’…改质区域（第2改质区域）、10…芯片、11…基板、15…功能元件、21…背面（另一个主面）、H…规定厚度（基板的厚度）、L…激光。
具体实施方式
以下，针对优选的实施方式，参照附图详细地进行说明。再有，在以下的说明中对相同或相当要素赋予相同符号，并省略重复说明。
在本实施方式所涉及的芯片的制造方法中，使激光聚光于加工对象物的内部而形成改质区域。因此，首先针对改质区域的形成，参照图1~图6在以下进行说明。
如图1所示，激光加工装置100具备：使激光L脉冲振荡的激光源101；配置成将激光L的光轴（光路）的方向改变90°的分光镜103；以及用于将激光L进行聚光的聚光用透镜105。另外，激光加工装置100具备：用于支承由聚光用透镜105聚光的激光L所照射的加工对象物1的支承台107；用于使支承台107移动的载台111；为了调节激光L的输出或脉冲宽度等而控制激光光源101的激光光源控制部102；以及控制载台111的移动的载台控制部115。
在该激光加工装置100中，从激光源101出射的激光L通过分光镜103而将其光轴的方向改变90°，并通过聚光用透镜105聚光于载置在支承台107上的板状加工对象物1的内部。与此同时，移动载台111，使加工对象物1相对于激光L而沿着改质区域形成预定线5相对移动。由此，沿着改质区域形成预定线5的改质区域形成于加工对象物1。
作为加工对象物1，可以使用半导体材料或压电材料等，如图2所示，在加工对象物1，设定改质区域形成预定线5作为改质区域形成预定部。这里的改质区域形成预定线5是直线状延伸的假想线。在加工对象物1的内部形成改质区域的情况下，如图3所示，在将聚光点P对准于加工对象物1内部的状态下，使激光L沿着改质区域形成预定线5（即，在图2的箭头A方向上）相对地移动。由此，如图4~图6所示，改质区域7是沿着改质区域形成预定线5形成在加工对象物1的内部，该改质区域7成为利用后述的蚀刻而形成的除去区域8。
再者，聚光点P是指激光L的部位。另外，改质区域形成预定线5不限于直线状，也可以是曲线状，或这些组合而成的三维状，还可以是坐标指定的形状。另外，改质区域7有连续形成的情况，也有断续形成的情况。另外，改质区域7可以是列状的，也可以是点状的，总之，只要改质区域7形成在加工对象物1的内部即可。另外，存在以改质区域7为起点形成龟裂的情况，龟裂及改质区域7也可以露出于加工对象物1的外表面（表面、背面或侧面）。
顺便一提，这里，激光L是透过加工对象物1并且特别在加工对象物1内部的聚光点附近被吸收，由此，在加工对象物1形成改质区域7（即，内部吸收型激光加工）。一般而言，在从表面3熔融除去而形成孔或沟槽等的除去部（表面吸收型激光加工）的情况下，加工区域从表面3侧缓缓朝向背面侧进行。
再者，本实施方式所涉及的改质区域7是指密度、折射率、机械强度及其它物理特性与周围形成不同状态的区域。改质区域7例如有熔融处理区域、裂痕区域、绝缘破坏区域、折射率变化区域等，也有这些区域混合存在的区域。此外，作为改质区域7，有在加工对象物1的材料中密度与非改质区域的密度比较有所变化的区域，或形成有晶格缺陷的区域（将这些也统称为高密度转移区域）。
另外，熔融处理区域或折射率变化区域、改质区域7的密度与非改质区域的密度比较有所变化的区域、形成有晶格缺陷的区域，有在这些区域的内部或改质区域7与非改质区域的界面包含龟裂（裂纹、微裂痕）的情况。所包含的龟裂遍及改质区域7的全面的情况、或仅在一部分或多部分形成的情况。作为加工对象物1，可以举出包含硅或由硅构成的加工对象物。
这里，在本实施方式中，在加工对象物1形成改质区域7之后，对该加工对象物1实施蚀刻处理，由此沿着改质区域7（即，沿着改质区域7、改质区域7所包含的龟裂或来自改质区域7的龟裂）使蚀刻选择性地进展，除去加工对象物1中的沿着改质区域7的部分。此外，该龟裂也称为裂痕、微裂痕、裂纹等（以下，仅称为“龟裂”）。
在本实施方式的蚀刻处理中，例如利用毛细管现象等，使蚀刻剂浸润于加工对象物1的改质区域7所包含的或来自该改质区域7的龟裂，并沿着龟裂面使蚀刻进展（进行）。由此，在加工对象物1中，沿着龟裂选择性且以快的蚀刻速率（蚀刻速度）使蚀刻进展而进行除去。与此同时，利用改质区域7自身的蚀刻速率快这个特征，沿着改质区域7选择性地使蚀刻进展而进行除去。
作为蚀刻处理，有例如在蚀刻剂浸渍加工对象物1的情况（浸渍方式：Dipping），以及一边使加工对象物1旋转一边涂布蚀刻剂的情况（旋转蚀刻方式：Spin Etching）。另外，对于这里的蚀刻，包含各向同性蚀刻及各向异性蚀刻。
作为蚀刻剂，可以举出例如KOH（氢氧化钾）、TMAH（氢氧化四钾铵水溶液）、EDP（乙二胺邻苯二酚）、NaOH（氢氧化纳）、CsOH（氢氧化铯）、NH4OH（氢氧化铵）、联氨等。另外，作为蚀刻剂，不仅可以是液体状的，也可以使用凝胶状（胶状、半固形状）的。这里的蚀刻剂是在常温~100℃前后的温度下使用，根据所需要的蚀刻速率等设定适当的温度。例如在用KOH蚀刻处理由硅形成的加工对象物1的情况下，优选为大约60℃。
此外，在各向同性蚀刻的情况下，可以适用于比较薄的加工对象物（例如，厚度10μm~100μm），不依赖于结晶方位或改质区域，能够各向同性地使蚀刻进行。另外，若龟裂露出于表面，则蚀刻液会在该龟裂传递而浸润至内部，在改质区域中厚度方向的全面成为改质区域的起点，因此，取出以切断面半圆形地凹陷的方式被蚀刻后的芯片。另一方面，在各向异性蚀刻的情况下，不仅可以适用于比较薄的加工对象物，也可以适用于厚的（例如，厚度800μm~100μm）的加工对象物。另外，在这种情况下，即使形成改质区域的面与面方位不同时，也能够沿着该改质区域使蚀刻进行。即，在这里的各向异性蚀刻中，除了依照结晶方位的面方位的蚀刻之外，还可以进行不依赖于结晶方位的蚀刻。
［第1实施方式］
接着，针对第1实施方式所涉及的芯片的制造方法加以说明。图7~9是用于说明本实施方式的流程图。如图7~9所示，在本实施方式中，使激光L聚光于加工对象物1的内部而形成改质区域7，在加工对象物1的表面（一个主面）3上形成功能元件15及保护膜16之后，沿着改质区域7使蚀刻选择性地进展并将加工对象物1的一部分切下而作为基板11，形成多个所期望厚度的芯片10。
如图9所示，芯片10是例如IC标签（tag）等所使用的IC芯片，其具备：基板11；在基板11的表面11a形成的功能元件15；以及以覆盖功能元件15的方式形成在基板11上的保护膜16。基板11呈具有规定厚度H的矩形板状外形，这里例如为纵5mm×横5mm×厚150μm。功能元件15例如是由晶体生长所形成的半导体动作层、光电二极管等的受光元件、激光二极管等的发光元件、或形成为电路的电子元件等。保护膜16是对抗蚀刻具有耐性的SiN（氮化硅）膜等的耐蚀刻膜。
如图7（a）所示，加工对象物1是对所照射的激光L的波长（例如1064nm）透明的硅基板，这里例如厚度为300μm。另外，加工对象物1具有成为（100）面的表面3及与表面3相反侧的背面（另一个主面）21。在该加工对象物1，以对应于基板11的外形的方式改质区域形成预定部由三维的坐标指定程序性地设定。
顺便一提，在以下的说明中，如图所示，以加工对象物1的厚度方向（激光L的照射方向）为Z方向，以沿着加工对象物1的表面3的一个方向为X方向，以与X、Z方向正交的方向为Y方向加以说明。
在本实施方式的芯片10的制造方法中，首先，以加工对象物1的表面3侧为上方而将加工对象物1载置于载置台并保持。然后，将激光L的聚光点（以下，仅称“聚光点”）对准于在加工对象物中离表面3规定厚度H的位置，一边使聚光点在X方向上移动一边使激光L从表面3入射而进行ON·OFF照射（扫描）。然后，改变聚光点的Y方向位置反复进行该扫描。
由此，在加工对象物1的与离表面3规定厚度H对应的规定深度位置，沿着表面3连续地形成改质区域（第1改质区域）7a。换言之，作为与基板11的背面11b（参照第9图）对应的区域，将在加工对象物1内形成沿着表面3的平面状而扩大的改质区域7a形成在离表面3规定厚度H的位置。
与此同时，将上述扫描改变聚光点位置的Y方向位置及Z方向位置加以反复进行。由此，如图7（b）、图8所示，在加工对象物1内部的表面3侧，将从表面3看与基板11的侧缘对应而延伸且露出于表面3的改质区域（第2改质区域）7b，沿着Z方向而连接于改质区域7a的方式连续地形成。换言之，作为与基板11的侧面11c（参照第9图）对应的区域，将在表面3看格子状延伸的改质区域7b从表面3至规定厚度H的位置为止沿着Z方向形成。
另外，这里以脉冲激光作为激光L来进行点照射，因而所形成的改质区域7a、7b由改质点构成。另外，在改质区域7a、7b及改质点形成包含有从该改质区域7a、7b及改质点所产生的龟裂（以下，相同）。
接着，如图7（c）、图8所示，在加工对象物1的表面3形成多个功能元件15，以覆盖这些功能元件15的方式形成多个保护膜16。具体而言，将多个功能元件15分别被在表面3看格子状的改质区域7b围绕的方式在表面3矩阵状地形成。然后，将多个保护膜16一边以改质区域7b在邻接的保护膜16间露出于表面3的方式空出间隔一边覆盖设置在功能元件15上。
接着，对加工对象物1实施蚀刻处理。具体而言，如图9所示，例如将85℃的KOH作为蚀刻剂17使用，将加工对象物1浸渍在该蚀刻剂17约60分钟（即，湿式蚀刻）。由此，使蚀刻剂从表面3侧进入到改质区域7b并浸润，使蚀刻剂朝向内部沿着改质区域7b选择性地进展。然后，使蚀刻剂进入改质区域7a并浸润，使蚀刻沿着改质区域7a选择性地进展。
其结果，沿着加工对象物1的改质区域7a、7b的部分被除去，加工对象物1的表面3侧被切下为多个基板11而被分离。通过以上过程，划片并制造多个芯片10。
以上，在本实施方式中，改质区域7a、7b形成在加工对象物1，并沿着这些改质区域7a、7b使蚀刻选择性地进展，由此仅加工对象物1需要的部位被切下为芯片10的基板11，其结果，形成规定厚度的芯片10。因此，在本实施方式中，利用研磨等来降低对加工对象物1薄化的必要性而使加工对象物1的处理变得容易，从而可以容易制造规定厚度的芯片10。
另外，通过控制改质区域7的形成位置能够容易控制芯片10的形状或厚度，因而芯片10能够容易地薄板化乃至轻量化，例如也能够容易地制造极薄的芯片10。另外，由于不用施加外部应力便能够对芯片10划片，因此能够抑制因外部应力的施加而导致加工对象物1的破损或强度降低。另外，由于切削加工时不会因加工而产生粉尘，因此能够实现考虑了环境的加工方法。此外，可以缩短加工时间，提供廉价的芯片10。
顺带一提，在利用研磨对加工对象物1加工的情况，一般而言，研磨厚度为50μm以下时处理特别困难，会有在研磨工序中加工对象物1容易产生破损的情况。
另外，在本实施方式中，如上述那样，由于在功能元件15的形成前形成改质区域7a、7b，因此在所涉及的改质区域7a、7b的形成时行激光L的照射变得容易。另外，由于在改质区域7a、7b的形成后形成功能元件15，因此在形成改质区域7a、7b时，抑制因激光L照射所引起的不良影响波及功能元件15（换言之，功能元件15的存在所引起的不良影响或制约波及激光L）。
再者，在本实施方式中，在离表面3规定厚度H的深度位置形成1个改质区域7a，以连接于该改质区域7a的方式使改质区域7b沿着Z方向形成，但并不限于此，改质区域7a、7b例如也可以像如下那样形成。
即，在图10所示的例子中，改质区域7a在加工对象物1的规定深度H的位置，彼此间隔而形成多个。这里的多个改质区域7a从表面3看分别形成为与基板11的背面11b对应的矩形状。然后，改质区域7b以连接于改质区域7a的缘部且沿着厚度方向到达表面3的方式形成多个。这里的多个改质区域7b在表面3看分别形成为与基板11外缘对应的矩形框状。
另外，在本实施方式中，以一定厚度的多个芯片10从加工对象物1同时被切下的方式制造，但并不限定于此，也可以以彼此不同厚度的多个芯片10从加工对象物1同时切下的方式来制造。例如，通过自表面3的深度位置与各芯片10对应而高低不同的方式形成改质区域7a，可以由一片加工对象物1制造具有彼此不同的所期望的厚度的多个芯片10。
［第2实施方式］
接着，针对第2实施方式加以说明。再有，在本实施方式的说明中主要针对与上述第1实施方式不同的点进行说明。
图11是用于说明本实施方式的流程图。如图11（a）所示，在本实施方式中，在加工对象物1的表面3形成多个功能元件15，以覆盖这些功能元件15的方式形成多个保护膜16。然后，如图11（b）所示，一边使聚光点移动一边将激光L从背面21入射至加工对象物1并聚光，形成改质区域7a、7b。
以上，在本实施方式中，也起到与上述效果同样的效果即容易制造所期望厚度的芯片10这样的效果。
另外，在本实施方式中，如上述那样，在形成改质区域7a、7b时，使激光L从背面21入射并聚光，因此，即使在功能元件15形成后始形成改质区域7a、7b的情况下，也能够抑制激光L照射于功能元件15，并可以抑制激光L的照射所导致的不良影响波及功能元件15（换言之，功能元件15的存在所导致的不良影响或制约波及激光L）。
［第3实施方式］
接着，针对第3实施方式加以说明。再有，在本实施方式的说明中，主要针对与上述第1实施方式不同的点进行说明。
图12是用于说明本实施方式的流程图。如图12（a）所示，在本实施方式中，一边使聚光点移动一边将激光L聚光于加工对象物1，形成改质区域7a。接着，如图12（b）所示，在加工对象物1的表面3形成多个功能元件15，并以覆盖这些功能元件15的方式形成多个保护膜16。然后，如图12（c）所示，一边使聚光点移动一边将激光L聚光于加工对象物1，形成改质区域7b。
以上，在本实施方式中，也起到与上述效果同样的效果即容易制造所期望厚度的芯片10这样的效果。
另外，在本实施方式中，如上述那样，由于在功能元件15形成后形成改质区域7b，因此能够抑制在功能元件15的形成时例如因外力等导致加工对象物1沿着改质区域7b被无意地切断。另外，同样地，由于在改质区域7a的形成后形成改质区域7b，因此能够抑制在改质区域7a的形成时加工对象物1沿着改质区域7b被无意地切断。
另外，在本实施方式中，也可以很好地得到改质区域7a所实现的吸杂（gettering）效果即通过改质区域7a捕获和固定加工对象物1的杂质的效果。
［第4实施方式］
接着，针对第4实施方式加以说明。再有，在本实施方式的说明中，主要针对与上述第1实施方式不同的点进行说明。
图13是用于说明本实施方式的流程图。如图13（a）所示，在本实施方式中，一边使聚光点移动一边将激光L聚光于加工对象物1，形成改质区域7a’、7b’。
改质区域（第1改质区域）7a’在加工对象物1中与离表面3规定厚度H对应的规定深度位置，以露出于加工对象物1的侧面23的方式沿着表面3连续地形成。这里的改质区域7a’在加工对象物1内的离表面3规定厚度H的位置，形成沿着表面3的平面状而扩大至侧面23为止。改质区域（第2改质区域）7b’从表面3看与基板11的侧缘对应而延伸。这里的改质区域7b’是在表面3看呈格子状延伸。改质区域7b’露出于表面3及背面21，并且以连接于改质区域7a’的方式沿着Z方向形成。
与此同时，在加工对象物1的表面3形成多个功能元件15，并以覆盖这些功能元件15的方式形成保护膜16’。保护膜16’是具有对蚀刻有耐性的耐蚀刻膜，形成在加工对象物1的表面3的整个区域。然后，以加工对象物1的背面21侧为上方，将加工对象物1载置并保持在扩张带等的带材19。
接着，如图13（b）所示，对加工对象物1实施蚀刻处理。由此，使蚀刻剂从侧面23侧进入到改质区域7a’，并且使蚀刻剂从背面21侧进入到改质区域7b’，使蚀刻沿着改质区域7a’、7b’选择性地进展。其结果，沿着加工对象物1的改质区域7a’的部分被除去，加工对象物1的背面21侧被切下（切出）并薄化。与此同时，在薄型化后的加工对象物1中沿着改质区域7b’的部分被除去，加工对象物1被切断成多个基板11。其后，通过例如使带材19扩张，以多个芯片10划片的方式切断保护膜16’，制造多个芯片10。
以上，在本实施方式中，也起到与上述效果同样的效果即容易制造所期望厚度的芯片10这样的效果。另外，在本实施方式中，如上述那样，可以仅以蚀刻切出加工对象物1的背面21侧而使其薄化来制造芯片10。
以上，针对优选的实施方式进行了说明，但本发明不限于上述实施方式，可以在不变更各权利要求所记载的主旨的范围内加以变形或适用于其它的方式。
例如，形成改质区域7时的激光入射面不仅可以限定于加工对象物1的表面3，也可以是加工对象物1的背面21。另外，在上述第1、2、4实施方式中，可以先形成改质区域7a、7b中的任一个，改质区域7a、7b的形成顺序不同。
另外，上述实施方式的激光L的ON·OFF照射，除了控制激光L射出的ON·OFF之外，还可以实施设置在激光L的光路上的光闸的开合，或加工对象物1的表面3的掩模等。此外，也可以在改质区域所形成的阈值（加工阈值）以上的强度和不到加工阈值的强度之间控制激光L的强度。
再有，上述实施方式也可以适用于对基板进行所期望形状的加工时，例如图14所示，也可适合于基板51的凹部52a、52b内安装有配线层53而成的安装基板50的制造。
在这种情况下，如图14（a）所示，首先，一边使聚光点移动一边将激光L聚光于加工对象物1。由此，在加工对象物1的与表面3相距对应于凹部52a、52b深度的规定深度的位置，沿着表面3形成改质区域7d、7e。与此同时，在加工对象物1的表面3侧，将从表面3看与凹部52a、52b的侧缘对应而延伸的改质区域7f，以沿着Z方向与改质区域7d、7e连接的方式形成。
如图14（b）所示，对加工对象物1实施蚀刻处理，沿着改质区域7d~f使蚀刻选择性地进展，由此切下加工对象物1的一部分而在加工对象物1形成凹部52a、52b，其后，在凹部52a、52b内安装配线层53。由此，可以容易地形成在所期望深度及形状的凹部52a、52b形成有配线层53的安装基板50。
产业上的可利用性
根据本发明，可以容易地制造所期望厚度的芯片。

Claims (6)

1.一种芯片的制造方法，其特征在于，
是用于制造在基板上形成有功能元件而成的芯片的制造方法，
其包含：
功能元件形成工序，在由硅形成的板状的加工对象物的一个主面形成所述功能元件；
第1改质区域形成工序，通过使激光聚光于所述加工对象物，从而在所述加工对象物的与所述一个主面相距对应于所述基板的厚度的规定深度的位置，沿着所述一个主面形成第1改质区域；
第2改质区域形成工序，通过使激光聚光于所述加工对象物，从而在所述加工对象物的所述一个主面侧，将从所述一个主面看与所述基板的侧缘对应而延伸的第2改质区域，以沿着所述加工对象物的厚度方向而连接于所述第1改质区域的方式形成；以及
蚀刻工序，在所述第1和第2改质区域形成工序之后，沿着所述第1和第2改质区域使蚀刻选择性地进展，由此切下所述加工对象物的一部分而形成所述基板。
2.如权利要求1所述的芯片的制造方法，其特征在于，
在所述蚀刻工序中，将所述加工对象物的所述一个主面侧的一部分切下而作为所述基板。
3.如权利要求1或2所述的芯片的制造方法，其特征在于，
所述第1和第2改质区域形成工序在所述功能元件形成工序之后实施，
在所述第1和第2改质区域形成工序中，使激光从所述一个主面的相反侧的另一个主面入射至所述加工对象物并聚光。
4.如权利要求1或2所述的芯片的制造方法，其特征在于，
所述功能元件形成工序在所述第1和第2改质区域形成工序之后实施。
5.如权利要求1或2所述的芯片的制造方法，其特征在于，
所述功能元件形成工序在所述第1改质区域形成工序之后实施，
所述第2改质区域形成工序在所述功能元件形成工序之后实施。
6.如权利要求1所述的芯片的制造方法，其特征在于，
在所述蚀刻工序中，将所述加工对象物的与所述一个主面相反侧的另一个主面侧，沿着所述第1改质区域切下，使所述加工对象物薄化，并且沿着所述第2改质区域切断薄化后的所述加工对象物，形成所述基板。
CN201180036373.9A 2010-07-26 2011-07-19 芯片的制造方法 Expired - Fee Related CN103026468B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-167440 2010-07-26
JP2010167440A JP5653110B2 (ja) 2010-07-26 2010-07-26 チップの製造方法
PCT/JP2011/066344 WO2012014716A1 (ja) 2010-07-26 2011-07-19 チップの製造方法

Publications (2)

Publication Number Publication Date
CN103026468A true CN103026468A (zh) 2013-04-03
CN103026468B CN103026468B (zh) 2015-11-25

Family

ID=45529932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180036373.9A Expired - Fee Related CN103026468B (zh) 2010-07-26 2011-07-19 芯片的制造方法

Country Status (7)

Country Link
US (1) US8802544B2 (zh)
EP (1) EP2600390B1 (zh)
JP (1) JP5653110B2 (zh)
KR (1) KR101914146B1 (zh)
CN (1) CN103026468B (zh)
TW (1) TWI527101B (zh)
WO (1) WO2012014716A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196405A (zh) * 2016-05-27 2019-01-11 浜松光子学株式会社 法布里-帕罗干涉滤光器的制造方法
CN111791372A (zh) * 2019-04-05 2020-10-20 Tdk株式会社 无机材料基板的加工方法、器件及器件的制造方法
US10900834B2 (en) 2016-05-27 2021-01-26 Hamamatsu Photonics K.K. Fabry-Perot interference filter having layer with thinned edge portion and production method for Fabry-Perot interference filter

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120299219A1 (en) * 2011-05-27 2012-11-29 Hamamatsu Photonics K.K. Laser processing method
US20130344684A1 (en) * 2012-06-20 2013-12-26 Stuart Bowden Methods and systems for using subsurface laser engraving (ssle) to create one or more wafers from a material
US9499921B2 (en) 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
US9404198B2 (en) * 2012-07-30 2016-08-02 Rayton Solar Inc. Processes and apparatuses for manufacturing wafers
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
US20150158117A1 (en) * 2013-12-05 2015-06-11 David Callejo Muñoz System and method for obtaining laminae made of a material having known optical transparency characteristics
ITAN20130231A1 (it) * 2013-12-05 2015-06-06 Munoz David Callejo Procedimento per ottenere una pluralita' di lamine da un lingotto di materiale con struttura monocristallina
JP2017071074A (ja) * 2015-10-05 2017-04-13 国立大学法人埼玉大学 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法
WO2018204206A2 (en) 2017-05-01 2018-11-08 Icu Medical, Inc. Medical fluid connectors and methods for providing additives in medical fluid lines
US11517732B2 (en) 2018-11-07 2022-12-06 Icu Medical, Inc. Syringe with antimicrobial properties
US20220044935A1 (en) * 2018-12-21 2022-02-10 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
KR102637161B1 (ko) * 2018-12-21 2024-02-16 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법
DE102019201438A1 (de) * 2019-02-05 2020-08-06 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
WO2020213479A1 (ja) * 2019-04-19 2020-10-22 東京エレクトロン株式会社 処理装置及び処理方法
JP7427189B2 (ja) * 2020-01-31 2024-02-05 国立大学法人東海国立大学機構 レーザ加工方法、半導体部材製造方法、及び、レーザ加工装置
JP7405365B2 (ja) * 2020-01-31 2023-12-26 国立大学法人東海国立大学機構 レーザ加工方法、半導体部材製造方法、及び、レーザ加工装置
DE102020108247A1 (de) 2020-03-25 2021-09-30 Trumpf Laser- Und Systemtechnik Gmbh Grossvolumiges entfernen von material durch laser-unterstütztes ätzen

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04150212A (ja) 1990-10-09 1992-05-22 Seiko Epson Corp 水晶基板のエッチング加工方法
JP2873937B2 (ja) 1996-05-24 1999-03-24 工業技術院長 ガラスの光微細加工方法
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP4880820B2 (ja) 2001-01-19 2012-02-22 株式会社レーザーシステム レーザ支援加工方法
ATE362653T1 (de) 2002-03-12 2007-06-15 Hamamatsu Photonics Kk Methode zur trennung von substraten
CA2428187C (en) 2002-05-08 2012-10-02 National Research Council Of Canada Method of fabricating sub-micron structures in transparent dielectric materials
JP4150212B2 (ja) 2002-05-17 2008-09-17 パナソニック コミュニケーションズ株式会社 印刷システム
JP4329374B2 (ja) 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
JP4158481B2 (ja) 2002-10-21 2008-10-01 セイコーエプソン株式会社 レーザー加工方法およびその装置、並びにその装置を用いた穴あけ加工方法
JP2004160618A (ja) 2002-11-15 2004-06-10 Seiko Epson Corp マイクロマシン及びマイクロマシンの製造方法
JP4334864B2 (ja) 2002-12-27 2009-09-30 日本電波工業株式会社 薄板水晶ウェハ及び水晶振動子の製造方法
JP2004223586A (ja) 2003-01-24 2004-08-12 Institute Of Physical & Chemical Research 透明材料内部の処理方法
JP2004259846A (ja) * 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2004304130A (ja) 2003-04-01 2004-10-28 Seiko Epson Corp 半導体装置の製造方法
JP2004343008A (ja) 2003-05-19 2004-12-02 Disco Abrasive Syst Ltd レーザ光線を利用した被加工物分割方法
JP2004351494A (ja) 2003-05-30 2004-12-16 Seiko Epson Corp レーザーに対して透明な材料の穴あけ加工方法
JP2004359475A (ja) 2003-06-02 2004-12-24 Seiko Epson Corp 光学素子の製造方法及び光学装置
JP4182841B2 (ja) * 2003-08-28 2008-11-19 セイコーエプソン株式会社 単結晶基板の加工方法
JP2005086175A (ja) 2003-09-11 2005-03-31 Hamamatsu Photonics Kk 半導体薄膜の製造方法、半導体薄膜、半導体薄膜チップ、電子管、及び光検出素子
JP2005121915A (ja) 2003-10-16 2005-05-12 Seiko Epson Corp マイクロレンズ用凹部付き基板の製造方法、マイクロレンズ用凹部付き基板、マイクロレンズ基板、液晶パネル用対向基板、液晶パネルおよび投射型表示装置
JP2005121916A (ja) 2003-10-16 2005-05-12 Seiko Epson Corp レンチキュラレンズ用凹部付き基板の製造方法、レンチキュラレンズ用凹部付き基板、レンチキュラレンズ基板、透過型スクリーンおよびリア型プロジェクタ
JP2005144586A (ja) 2003-11-13 2005-06-09 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
JP2005144622A (ja) 2003-11-18 2005-06-09 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
JP2005152693A (ja) 2003-11-20 2005-06-16 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
JP2005208175A (ja) 2004-01-20 2005-08-04 Seiko Epson Corp 光部品及びその製造方法、光モジュール、光通信装置、電子機器
JP2005206401A (ja) 2004-01-21 2005-08-04 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド及び液滴吐出装置
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP2005294325A (ja) 2004-03-31 2005-10-20 Sharp Corp 基板製造方法及び基板製造装置
JP2005306702A (ja) 2004-04-26 2005-11-04 Namiki Precision Jewel Co Ltd テーパー形状を有する微小穴の形成方法
JP4694795B2 (ja) * 2004-05-18 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP2005351774A (ja) 2004-06-10 2005-12-22 Seiko Epson Corp マイクロアレイ作製用ヘッドの製造方法、マイクロアレイ作製用ヘッドおよびマイクロアレイ作製用装置
JP4634089B2 (ja) 2004-07-30 2011-02-16 浜松ホトニクス株式会社 レーザ加工方法
JP4630971B2 (ja) 2004-12-21 2011-02-09 並木精密宝石株式会社 パルスレーザによる微小構造の形成方法
JP2006290630A (ja) 2005-02-23 2006-10-26 Nippon Sheet Glass Co Ltd レーザを用いたガラスの加工方法
JP2007036758A (ja) 2005-07-27 2007-02-08 Seiko Epson Corp Ａｔカット水晶振動片、その製造方法、及び水晶デバイス
JP2007101833A (ja) 2005-10-04 2007-04-19 Seiko Epson Corp マイクロレンズの製造方法、マイクロレンズ、空間光変調装置、スクリーン及びプロジェクタ
JP2007165850A (ja) * 2005-11-16 2007-06-28 Denso Corp ウェハおよびウェハの分断方法
US7838331B2 (en) * 2005-11-16 2010-11-23 Denso Corporation Method for dicing semiconductor substrate
WO2008146744A1 (ja) * 2007-05-25 2008-12-04 Hamamatsu Photonics K.K. 切断用加工方法
JP4612024B2 (ja) * 2007-07-27 2011-01-12 株式会社アマチ 回転表示装置
JP5225639B2 (ja) * 2007-09-06 2013-07-03 浜松ホトニクス株式会社 半導体レーザ素子の製造方法
JP5198887B2 (ja) * 2008-01-24 2013-05-15 株式会社ディスコ 積層型半導体装置の製造方法
JP2010021398A (ja) * 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
JP2010153590A (ja) * 2008-12-25 2010-07-08 Hamamatsu Photonics Kk 切断用加工方法
JP5614738B2 (ja) * 2010-01-26 2014-10-29 国立大学法人埼玉大学 基板加工方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196405A (zh) * 2016-05-27 2019-01-11 浜松光子学株式会社 法布里-帕罗干涉滤光器的制造方法
US10900834B2 (en) 2016-05-27 2021-01-26 Hamamatsu Photonics K.K. Fabry-Perot interference filter having layer with thinned edge portion and production method for Fabry-Perot interference filter
US10908022B2 (en) 2016-05-27 2021-02-02 Hamamatsu Photonics K.K. Production method for fabry-perot interference filter
US11041755B2 (en) 2016-05-27 2021-06-22 Hamamatsu Photonics K.K. Production method for Fabry-Perot interference filter
CN109196405B (zh) * 2016-05-27 2021-09-10 浜松光子学株式会社 法布里-帕罗干涉滤光器的制造方法
CN111791372A (zh) * 2019-04-05 2020-10-20 Tdk株式会社 无机材料基板的加工方法、器件及器件的制造方法
CN111791372B (zh) * 2019-04-05 2022-04-19 Tdk株式会社 无机材料基板的加工方法、器件及器件的制造方法
US11478874B2 (en) 2019-04-05 2022-10-25 Tdk Corporation Method of processing inorganic material substrate, device, and method of manufacturing device

Also Published As

Publication number Publication date
CN103026468B (zh) 2015-11-25
JP2012028646A (ja) 2012-02-09
KR20130088746A (ko) 2013-08-08
TWI527101B (zh) 2016-03-21
TW201220378A (en) 2012-05-16
KR101914146B1 (ko) 2018-11-02
US20120135585A1 (en) 2012-05-31
EP2600390A4 (en) 2016-05-18
EP2600390A1 (en) 2013-06-05
EP2600390B1 (en) 2019-08-21
JP5653110B2 (ja) 2015-01-14
US8802544B2 (en) 2014-08-12
WO2012014716A1 (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
CN103026468A (zh) 芯片的制造方法
JP5862733B1 (ja) 半導体片の製造方法
JP5637330B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
ES2871419T3 (es) Corte de obleas por la cara trasera y delantera de la oblea
CN102405124B (zh) 激光加工方法
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
KR102096675B1 (ko) 웨이퍼 가공 방법
CN103025474A (zh) 激光加工方法
JP2015029061A (ja) 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
CN103025472A (zh) 激光加工方法
CN105702626A (zh) 制造半导体芯片的方法以及定位切割部件的方法
CN108630601B (zh) 半导体装置的制造方法
US9130030B1 (en) Baking tool for improved wafer coating process
KR101139964B1 (ko) 반도체 웨이퍼의 다이싱 방법
CN103025476A (zh) 激光加工方法
JP2015115573A (ja) レーザダイシング方法
CN103025477A (zh) 半导体设备的制造方法
TWI727069B (zh) 發光二極體晶片之製造方法及發光二極體晶片
JP5884935B1 (ja) 半導体片の製造方法
JP4816022B2 (ja) 湿式異方性エッチングにおける終点検出方法および半導体装置の製造方法
KR102212255B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR100857939B1 (ko) 레이저 다이오드 제조를 위한 웨이퍼 절단 방법 및 이를위한 웨이퍼 구조
JP2008294261A (ja) 熱応力効果を抑制できるウェハ切断線形成構造
JP2007250745A (ja) 半導体チップの製造方法
KR20090116537A (ko) 질화물계 발광소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125