JP2015029061A - 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法 - Google Patents

半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法 Download PDF

Info

Publication number
JP2015029061A
JP2015029061A JP2014109041A JP2014109041A JP2015029061A JP 2015029061 A JP2015029061 A JP 2015029061A JP 2014109041 A JP2014109041 A JP 2014109041A JP 2014109041 A JP2014109041 A JP 2014109041A JP 2015029061 A JP2015029061 A JP 2015029061A
Authority
JP
Japan
Prior art keywords
groove
width
substrate
groove portion
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014109041A
Other languages
English (en)
Other versions
JP5637332B1 (ja
Inventor
高橋　睦也
Mutsuya Takahashi
睦也 高橋
山田　秀一
Shuichi Yamada
秀一 山田
道昭 村田
Michiaki Murata
道昭 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2014109041A priority Critical patent/JP5637332B1/ja
Priority to CN201480035154.2A priority patent/CN105340065B/zh
Priority to PCT/JP2014/066896 priority patent/WO2015002051A1/ja
Priority to EP14820165.0A priority patent/EP3018701A4/en
Priority to KR1020157035483A priority patent/KR20160029018A/ko
Application granted granted Critical
Publication of JP5637332B1 publication Critical patent/JP5637332B1/ja
Publication of JP2015029061A publication Critical patent/JP2015029061A/ja
Priority to US14/922,301 priority patent/US9735056B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】半導体片の破損を抑制した半導体片の製造方法を提供する。【解決手段】複数の発光素子が形成された半導体基板の表面の切断領域に、第１の幅Ｓａ１を含む第１の溝部分５１０と第１の幅よりも大きい第２の幅Ｓａ２を含む第２の溝部分５２０とを有する表面側の溝をエッチングにより形成し、半導体基板の裏面から、回転するダイシングブレード３００で、第２の溝部分５２０に通じる裏面側の溝１７０を形成して、複数の半導体素子を半導体片に個片化する工程を有する。【選択図】図７

Description

本発明は、半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法に関する。
半導体ウエハの裏面側に太いダイシングソーで溝を形成し、半導体ウエハの表面側に細いダイシングソーで溝を形成することで、１枚の半導体ウエハから取得できるチップ数を向上させる方法が知られている（特許文献１）。また、ウエハの表面に化学的なエッチングにより一定の深さの溝を形成し、当該溝と対応するようにウエハの裏面からダイシングブレードにより溝を形成することにより半導体チップの切り出しを行う方法が提案されている（特許文献２、特許文献３）。
特開平４−１０５５４号公報 特開昭６１−２６７３４３号公報 米国特許第７８９７４８５号公報
本発明は、半導体片の破損を抑制した半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法を提供することを目的とする。
請求項１は、基板の表面から、第１の幅を有する第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の幅よりも大きい第２の幅を有する第２の溝部分とを含む表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記第２の溝部分に沿って前記第１の幅よりも広い幅の裏面側の溝を形成する工程と、を備える半導体片の製造方法。
請求項２は、前記裏面側の溝を、前記第２の溝部分に達するが前記第１の溝部分に達しない深さで形成する請求項１に記載の半導体片の製造方法。
請求項３は、前記第２の溝部分の上端から下端までの高さは、使用する切削装置の前記基板の厚み方向の精度に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、請求項２に記載の半導体片の製造方法。
請求項４は、前記裏面側の溝を、前記第２の幅が最大となる深さを超えない深さで形成する請求項２または３に記載の半導体片の製造方法。
請求項５は、前記第２の溝部分の上端から下端までの高さは、前記切削部材が１枚の基板を切削し始めてから当該基板の切削を全て完了するまでに前記切削部材の摩耗に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、請求項２ないし４のいずれか１つに記載の半導体片の製造方法。
請求項６は、前記裏面側の溝を形成する工程で、前記基板の厚みの一部分を残して前記裏面側の溝を形成し、
前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する請求項１に記載の半導体片の製造方法。
請求項７は、前記第２の幅は、前記切削部材の厚みよりも大きい、請求項１ないし６のいずれか１つに記載の半導体片の製造方法。
請求項８は、前記第２の幅は、使用する製造装置の精度に起因して前記切削部材の厚み方向の中心が溝幅方向にばらつく幅を包含する幅である、請求項１ないし請求項７のいずれか１つに記載の半導体片の製造方法。
請求項９は、前記第２の幅は、使用する製造装置における溝幅方向の精度に起因して前記裏面側の溝の幅がばらつく範囲を包含する幅である、請求項１ないし８のいずれか１つに記載の半導体片の製造方法。
請求項１０は、前記切削部材は、切削部材の先端に向けて厚みが薄くなるテーパ形状を有し、前記第２の幅は、使用する製造装置の精度に起因して前記テーパ形状の切削部材の頂部の位置が溝幅方向にばらつく幅を包含する幅である、請求項１ないし請求項９のいずれか１つに記載の半導体片の製造方法。
請求項１１は、前記第２の溝部分は、前記第１の溝部分の下端から溝幅方向及び裏面方向に広がる球面状の側面を有する請求項１ないし１０のいずれか１つに記載の半導体片の製造方法。
請求項１２は、請求項１ないし１１のいずれか１つに記載の半導体片の製造方法を実施した場合に、前記表面側の溝周辺が前記切削部材からの応力によって破損するときは、前記製造方法を他の基板に適用する際に、前記基板に形成した前記第２の溝部分の幅より広い幅を有する第２の溝部分を前記他の基板に形成する請求項１ないし１１のいずれか１つに記載の半導体片の製造方法。
請求項１３は、請求項１ないし１２いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
請求項１４は、請求項１３に記載の回路基板を実装する電子装置。
請求項１５は、第１の幅を有する第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の幅よりも大きい第２の幅を有する第２の溝部分とを含む表面側の溝が形成された基板を準備する工程と、前記基板の裏面から、回転する切削部材で、前記第１の溝部分の幅よりも広い幅の裏面側の溝を前記第２の溝部分に達する深さで形成する工程と、を備える基板のダイシング方法。
請求項１６は、第１の幅を有する第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の幅よりも大きい第２の幅を有する第２の溝部分とを含む表面側の溝が形成された基板を準備する工程と、前記基板の裏面から、回転する切削部材で、前記第１の溝部分の幅よりも広い幅の裏面側の溝を、前記基板の厚みの一部分を残して形成する工程と、前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する基板のダイシング方法。
請求項１によれば、第２の溝部分が第１の溝部分と同じ幅である場合と比較し、半導体片の破損を抑制できる。
請求項２によれば、裏面側の溝を第２の溝部分を超えて形成する場合と比較し、半導体片の破損を抑制できる。
請求項３によれば、裏面側の溝の深さが、使用する製造装置の精度に起因して第２の溝部分を超える場合と比較し、半導体片の破損を抑制できる。
請求項４によれば、裏面側の溝を、第２の幅が最大となる深さを超えて形成する場合と比較し、半導体片の破損を抑制できる。
請求項５によれば、１枚の基板の切削途中に、基板の厚み方向に対する切削部材の位置決めを変える必要がない。
請求項６によれば、第２の溝部分が第１の溝部分と同じ幅である場合と比較し、半導体片の破損を抑制できる。
請求項７によれば、第２の幅が切削部材の厚みよりも小さい場合と比較し、半導体片の破損を抑制できる。
請求項８によれば、切削部材の厚み方向の中心が第２の幅からはみ出す場合と比較して、切削部材が摩耗した場合の半導体片の破損の可能性を抑制できる。
請求項９によれば、第２の幅から裏面側の溝がはみ出す場合と比較し、半導体片の破損を抑制できる。
請求項１０によれば、使用する製造装置の精度に起因して、テーパ形状の切削部材の頂部の位置が第２の幅からはみ出す場合と比較して、半導体片の破損を抑制できる。
請求項１１によれば、第２の溝部分が、平面状の側面のみで形成される場合と比較し、半導体片の破損を抑制できる。
請求項１２によれば、第２の溝部分の幅を変更しない場合と比較し、半導体片の破損を抑制できる。
請求項１５、１６によれば、第２の溝部分が第１の溝部分と同じ幅である場合と比較し、半導体片の破損を抑制できる。
本発明の実施例に係る半導体片の製造工程の一例を示すフローである。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 回路形成完了時の半導体基板（ウエハ）の概略的な平面図である。 図５（Ａ）は、半導体チップに形成される段差部を示す断面図、図５（Ｂ）は、ダイシングブレードによる切断時に段差部に印加される荷重を説明する図、図５（Ｃ）は、段差部の破損を説明する図である。 本発明の実施例による微細溝の典型的な構成を示す断面図である。 本発明の実施例による微細溝が形成された基板をダイシングブレードにより切断するときの動作を説明する図である。 図８（Ａ）、（Ｂ）は、応力シミュレーションに用いられる解析モデルの例、図８（Ｃ）、（Ｄ）は、解析条件を説明する図である。 応力シミュレーションの結果を示すグラフである。 本発明の実施例による微細溝を形成する第１の製造方法のフローを示す図である。 本発明の実施例による第１の製造方法によりフラスコ形状の微細溝の製造工程の概略断面図である。 本発明の実施例による微細溝を形成する第２の製造方法のフローを示す図である。 本発明の実施例による第２の製造方法により逆テーパ状の微細溝の製造工程の概略断面図である。 ダイシングブレードによるハーフダイシングの詳細を説明する断面図である。 ダイシング用テープを基板表面から剥離するときの粘着層の残存を説明する断面図である。 本発明の実施例に係る半導体片の製造工程の他の例を示すフローである。
本発明の半導体片の製造方法は、例えば、複数の半導体素子が形成された半導体ウエハなどの基板状の部材を分割（個片化）して、個々の半導体片（半導体チップ）を製造する方法に適用される。基板上に形成される半導体素子は、特に制限されるものではなく、発光素子、能動素子、受動素子等を含むことができる。好ましい態様では、本発明の製造方法は、発光素子を含む半導体片を基板から取り出す方法に適用され、発光素子は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタであることができる。１つの半導体片は、単一の発光素子を含むものであってもよいし、複数の発光素子をアレイ状に配置されたものであってもよく、さらに１つの半導体片は、そのような１つまたは複数の発光素子を駆動する駆動回路を包含することもできる。また、基板は、例えば、シリコン、ＳｉＣ、化合物半導体、サファイア等で構成される基板であることができるが、これらに限定されず、少なくとも半導体を含む基板（以下、総称して半導体基板という）であれば他の材料の基板であってもよい。なお、好ましい態様では、面発光型半導体レーザーや発光ダイオード等の発光素子が形成される、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体基板である。
以下の説明では、複数の発光素子が半導体基板上に形成され、当該半導体基板から個々の半導体片（半導体チップ）を取り出す方法について図面を参照して説明する。なお、図面のスケールや形状は、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールや形状と同一ではないことに留意すべきである。
図１は、本発明の実施例に係る半導体片の製造工程の一例を示すフローである。同図に示すように、本実施例の半導体片の製造方法は、発光素子を形成する工程（Ｓ１００）、レジストパターンを形成する工程（Ｓ１０２）、半導体基板の表面に微細溝を形成する工程（Ｓ１０４）、レジストパターンを剥離する工程（Ｓ１０６）、半導体基板の表面にダイシング用テープを貼付ける工程（Ｓ１０８）、半導体基板の裏面からハーフダイシングをする工程（Ｓ１１０）、ダイシング用テープに紫外線（ＵＶ）を照射し、半導体基板の裏面にエキスパンド用テープを貼付ける工程（Ｓ１１２）、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する工程（Ｓ１１４）、半導体片（半導体チップ）をピッキングし、回路基板等にダイマウントする工程（Ｓ１１６）を含む。図２（Ａ）ないし（Ｄ）、および図３（Ｅ）ないし（Ｉ）に示す半導体基板の断面図は、それぞれステップＳ１００ないしＳ１１６の各工程に対応している。
発光素子を形成する工程（Ｓ１００）では、図２（Ａ）に示すように、ＧａＡｓ等の半導体基板Ｗの表面に、複数の発光素子１００が形成される。発光素子１００は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタ、等である。なお、図面には、発光素子１００として１つの領域を示しているが、１つの発光素子１００は、個片化された１つの半導体片に含まれる素子を例示しており、１つの発光素子１００の領域には、１つの発光素子のみならず、複数の発光素子やその他の回路素子が含まれ得ることに留意すべきである。
図４は、発光素子の形成工程が完了したときの半導体基板Ｗの一例を示す平面図である。図面には、便宜上、中央部分の発光素子１００のみが例示されている。半導体基板Ｗの表面には、複数の発光素子１００が行列方向にアレイ状に形成されている。１つの発光素子１００の平面的な領域は、概ね矩形状であり、各発光素子１００は、一定間隔Ｓを有するスクライブライン等で規定される切断領域１２０によって格子状に離間されている。
発光素子の形成が完了すると、次に、半導体基板Ｗの表面にレジストパターンが形成される（Ｓ１０２）。図２（Ｂ）に示すように、レジストパターン１３０は、半導体基板Ｗの表面のスクライブライン等で規定される切断領域１２０が露出されるように加工される。レジストパターン１３０の加工は、フォトリソ工程によって行われる。
次に、半導体基板Ｗの表面に微細な溝が形成される（Ｓ１０４）。図２（Ｃ）に示すように、レジストパターン１３０をマスクに用い、半導体基板Ｗの表面に一定の深さの微細な溝（以下、便宜上、微細溝または表面側の溝という）１４０が形成される。このような溝は、例えば、異方性エッチングにより形成でき、好ましくは、異方性ドライエッチングである異方性プラズマエッチング（リアクティブイオンエッチング）により形成される。厚みの薄いダイシングブレードや等方性エッチング等で形成してもよいが、異方性ドライエッチングを用いることで、等方性エッチングで表面側の溝を形成するよりも、幅が狭くても深い溝を形成することができ、かつダイシングブレードを使用したときよりも微細溝周辺の発光素子１００に振動や応力等が影響するのを抑制することができるため、好ましい。微細溝１４０の幅Ｓａは、レジストパターン１３０に形成された開口の幅とほぼ等しく、微細溝１４０の幅Ｓａは、例えば、数μｍから十数μｍである。また、その深さは、例えば、約１０μｍから１００μｍ程度であり、少なくとも発光素子等の機能素子が形成される深さよりも深く形成される。微細溝１４０を一般的なダイシングブレードによって形成した場合には、切断領域１２０の間隔Ｓが、ダイシングブレード自体の溝幅及びチッピング量を考慮したマージン幅の合計として４０ないし６０μｍ程度と大きくなる。一方、微細溝１４０を半導体プロセスで形成した場合には、溝幅自体が狭いだけでなく切断のためのマージン幅もダイシングブレードを使用した場合のマージン幅より狭くすることが可能となり、言い換えれば、切断領域１２０の間隔Ｓを小さくすることができ、このため、発光素子をウエハ上に高密度に配置して半導体片の取得数を増加させることができる。なお、本実施例における「表面側」とは発光素子等の機能素子が形成される面側をいい、「裏面側」とは「表面側」とは反対の面側をいう。
次に、レジストパターンを剥離する（Ｓ１０６）。図２（Ｄ）に示すように、レジストパターン１３０を半導体基板の表面から剥離すると、表面には切断領域１２０に沿って形成された微細溝１４０が露出される。なお、微細溝１４０の形状の詳細については後述する。
次に、紫外線硬化型のダイシング用テープを貼り付ける（Ｓ１０８）。図３（Ｅ）に示すように、発光素子側に粘着層を有するダイシング用テープ１６０が貼り付けられる。次に、基板裏面側からダイシングブレードにより微細溝１４０に沿ってハーフダイシングが行われる（Ｓ１１０）。ダイシングブレードの位置決めは、基板裏面側に赤外線カメラを配置し、基板を透過して間接的に微細溝１４０を検知する方法や、基板表面側にカメラを配置し、直接、微細溝１４０の位置を検知する方法や、その他の公知の方法が利用できる。このような位置決めによって、図３（Ｆ）に示すように、ダイシングブレードによりハーフダイシングが行われ、半導体基板の裏面側に溝１７０が形成される。溝１７０は、半導体基板の表面に形成された微細溝１４０に到達する深さを有する。ここで、微細溝１４０はダイシングブレードによる裏面側に溝１７０よりも狭い幅で形成されているが、これは、微細溝１４０を裏面側の溝１７０よりも狭い幅で形成すれば、ダイシングブレードのみで半導体基板を切断する場合と比較し、一枚のウエハから取得できる半導体片の数が増やせるためである。なお、図２（Ｃ）に示す数μｍから十数μｍ程度の微細溝を半導体基板の表面から裏面に至るまで形成できれば、そもそもダイシングブレードを用いて裏面側の溝を形成する必要なないが、そのような深さの微細溝を形成することは容易でない。よって、図３（Ｆ）に示すように、ダイシングブレードによる裏面からのハーフダイシングを組み合わせている。
次に、ダイシング用テープへ紫外線（ＵＶ）を照射し、またエキスパンド用テープを貼り付ける（Ｓ１１２）。図３（Ｇ）に示すようにダイシング用テープ１６０に紫外線１８０が照射され、その粘着層が硬化される。その後、半導体基板の裏面にエキスパンド用テープ１９０が貼り付けられる。
次に、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する（Ｓ１１４）。図３（Ｈ）に示すように、ダイシング用テープ１６０が半導体基板の表面から剥離される。また、基板裏面のエキスパンド用テープ１９０に紫外線２００が照射され、その粘着層が硬化される。エキスパンド用テープ１９０は、基材に伸縮性を有し、ダイシング後に個片化した半導体片のピックアップが容易になるようにテープを伸ばし、発光素子の間隔を拡張する。
次に、個片化された半導体片のピッキングおよびダイマウントを行う（Ｓ１１６）。図３（Ｉ）に示すように、エキスパンド用テープ１９０からピッキングされた半導体片２１０が、接着剤やはんだ等の導電性ペーストなどの固定部材２２０を介して回路基板２３０上に実装される。
次に、ダイシングブレードによるハーフダイシングの詳細について説明する。図５（Ａ）は、図３（Ｆ）に示すダイシングブレードによるハーフダイシングをしたときの断面図、図５（Ｂ）は、図５（Ａ）に示される段差部の拡大図、図５（Ｃ）は、段差部の破損を示している。
半導体基板Ｗの表面には、上記したように、複数の発光素子１００が形成され、各発光素子１００は、間隔Ｓのスクライブライン等で規定される切断領域１２０によって離間されている。切断領域１２０には、異方性ドライエッチングにより幅Ｓａの微細溝１４０が形成されている。他方、ダイシングブレード３００は、図５（Ｂ）に示すように、軸Ｑを中心に回転する円盤状の切削部材であり、その先端部は矩形状であり、カーフ幅Ｓｂの溝１７０に対応した厚みを有している。ダイシングブレード３００は、半導体基板Ｗの外側で、半導体基板Ｗの裏面と平行な方向の位置合わせがされる。更に、半導体基板Ｗの裏面と垂直な方向Ｙに所定量だけ移動されることで、段差部４００が所望の厚みＴを有するように半導体基板Ｗに対する厚み方向の位置合わせがなされる。そして、位置合わせがなされた後、ダイシングブレード３００を回転させた状態で、ダイシングブレード３００または半導体基板Ｗの少なくとも一方を、半導体基板Ｗの裏面と水平な方向に移動させることで、半導体基板Ｗに溝１７０を形成する。カーフ幅Ｓｂは、微細溝１４０の幅Ｓａよりも大きいため、溝１７０が微細溝１４０に到達したとき、切断領域１２０には、幅Ｓｂと幅Ｓａの差によって、厚さＴの片持ち梁状の庇形状の段差部４００が形成される。もし、ダイシングブレード３００の中心と微細溝１４０の中心が完全に一致しているならば、段差部４００の横方向に延在する長さは、（Ｓｂ−Ｓａ）／２である。
ダイシングブレード３００による切断が行われるとき、ダイシングブレード３００の先端部の平坦な面が基板ＷをＹ方向に押圧することで、段差部４００の底面には力Ｆが印加され、これにより段差部４００のコーナー部Ｃに応力が集中する。コーナー部Ｃへの応力がウエハの破壊応力を超えたとき、図５（Ｃ）に示すように段差部４００の破損（欠け、亀裂あるいはピッキング等）が生じる。特に、ＧａＡｓ等の化合物半導体基板は、シリコン基板よりも強度が弱いため、段差部４００に破損が生じ易い。もし、段差部４００に破損が生じるならば、段差部４００の切断のためのマージンＭを確保しなければならず、これは、切断領域１２０の間隔ＳをマージンＭと等しいかそれよりも大きくしなければならないことを意味し、半導体片の取得数が低下する。また、ダイシングブレード３００の先端部が平坦ではない場合であっても、応力がウエハの破壊応力を超えると、応力がかかる段差部４００を含む微細溝の周辺で破損が発生しうる。従って、段差部４００を含む微細溝の周辺の破損を抑制することが好ましい。
段差部４００の破損を生じさせる応力に影響が高い因子には、主に次の３つが考えられる。第１に、ダイシングブレードの先端部の形状、第２に、段差部４００の厚さＴ、第３に、段差部４００における段差の大きさ、すなわち、ある所定の厚みのダイシングブレード３００を使用する場合は、微細溝１４０と溝１７０との位置ずれ量である。ダイシングブレードの先端部の形状により段差部４００への応力を低下させるには、どのような形状が最適なのかを評価しなければならない。また、段差部４００の厚さＴを大きくすることができれば、段差部４００のコーナー部Ｃの破壊強度を増加させることも可能であるが、微細溝１４０を異方性ドライエッチングにより形成する場合には、微細溝１４０の深さに制限があり、段差部４００の厚さＴを一定以上大きくすることは難しい。さらに、微細溝１４０の中心と溝１７０の中心間の位置ずれは、ダイシングブレードの位置決め精度等に起因するものであり、量産する上で位置ずれには一定のバラツキが生じてしまう。そこで、本実施例では、半導体基板Ｗの表面に形成される微細溝１４０の形状を変更することで、段差部４００への応力を緩和させ、段差部４００の破損（微細溝１４０の破損）を抑制する。なお、本実施例は、ダイシングブレードの先端部の形状を最適化する方法や段差部４００の厚さＴを大きくする方法と組み合わせて使用することが可能である。また、本実施例における破損の抑制とは、欠け、亀裂あるいはピッキング等を目視で確認できる程度に抑制するものに限らず、破損の程度を多少でも抑制するものや、破損の発生の可能性を多少でも低減できるものを含み、その抑制の程度は問わない。
本実施例による微細溝は、その底部の幅が基板表面と平行な方向に拡張されるように加工されるものであり、その典型的な微細溝の構成例を図６（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示す。図６（Ａ）に示す微細溝５００は、深さＤ１のほぼ均一な幅Ｓａ１を形成する直線状の側面を含む第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２の球面状の側面及び底面を有する第２の溝部分５２０とを有する。第２の溝部分５２０の幅Ｓａ２は、基板表面と平行な方向の対向する側壁間の内径であり、Ｓａ２＞Ｓａ１の関係にある。図の例では、第２の溝部分５２０の中心近傍において、幅Ｓａ２が最大となる。
図６（Ｂ）に示す微細溝５００Ａは、深さＤ１のほぼ均一な幅Ｓａ１を形成する直線状の側面を含む第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２のほぼ直線状の側面を有する矩形状の第２の溝部分５３０とを有する。第２の溝部分５３０は、図６（Ａ）に示す第２の溝部分５２０の球面状の側面及び底面を直線状に変化させたものであり、第２の溝部分５３０の幅Ｓａ２は、基板表面と平行な方向の対向する側壁間の距離であり、この距離は、ほぼ一定である（Ｓａ２＞Ｓａ１）。なお、ここに示す第２の溝部分の形状は例示であって、第２の溝部分の形状は、第１の溝部分の幅Ｓａ１よりも大きな幅をもつ形状であれば良く、例えば、図６（Ａ）に示す第２の溝部分５２０と、図６（Ｂ）に示す第２の溝部分５３０の中間の形状、すなわち第２の溝部分が楕円状であってもよい。更に言い換えれば、第２の溝部分は、第１の溝部分との境界部の溝の幅（Ｄ１の深さでの溝の幅）よりも広い幅の空間を有する形状であればよい。
図６（Ｃ）に示す微細溝５００Ｂは、深さＤ１のほぼ均一な幅Ｓａ１を形成する側面を有する第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２の逆テーパ状の第２の溝部分５４０とを有する。第２の溝部分５４０の側面は、底部に向けて幅が徐々に大きくなるように傾斜されている。第２の溝部分５４０の幅Ｓａ２は、基板表面と水平な方向の対向する側面間の距離であり、当該距離は、第２の溝部分５４０の最下部近傍（下端近傍）で最大となる。
図６（Ｄ）に示す微細溝５００Ｃは、基板表面の開口幅Ｓａ１から最下部近傍の幅Ｓａ２まで、徐々に幅が大きくなる形状を有している。つまり、深さＤ２を有する逆テーパ状の溝から構成される。微細溝５００Ｃは、図６（Ｃ）に示す第１の溝部分５１０の深さＤ１を限りなく小さくしたものである。なお、図６（Ｄ）の形状は、図６（Ａ）ないし図６（Ｃ）の形状のように、第１の溝部分と第２の溝部分の境界で側面の角度が変わる形状ではないが、溝全体の上部と下部を比較すると、下部の方が溝幅が広くなっている形状であり、第１の溝部分（上部）と第１の溝部分よりも広い幅の第２の溝部分（下部）を有している。
ここで、段差部の破損を抑制する観点からは、図６（Ａ）における第２の溝部分５２０のように、第１の溝部分の下端から溝幅方向及び裏面方向に広がる球面状の側面を有している形状の方が、直線形状の側面及び底面で構成される図６（Ｂ）の形状よりも好ましい。これは、裏面側の溝が形成される場合の切削部材からの圧力や振動等が角部に集中することなく分散され易いためである。また、ダイシング用テープを剥離した際に発生するダイシング用テープの粘着層の残存を抑制するためには、第１の溝部分の形状は、図６（Ｄ）のような基板表面から裏面に向けて幅が徐々に広くなる形状（逆テーパ形状）よりも、図６（Ａ）ないし図６（Ｃ）に示すような垂直形状の溝の方が好ましい。これは、逆テーパ形状は、溝内に入り込んだ粘着層に紫外線があたりにくい形状であるため、粘着層が硬化しずらく、また、硬化したとしても、剥離の際に、溝内に入り込んだ粘着層の根元部分に垂直形状の場合も応力がかかり易く、ちぎれやすいためである。
更に、粘着層の残存を抑制する観点からは、第１の溝部分の側面の形状は、図６（Ａ）ないし図６（Ｃ）の垂直形状よりも、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）であることがより好ましい。すなわち、第１の溝部分の形状は、基板の表面から裏面に向けて幅が広くなる部分（逆テーパ形状）を有さない形状とすることが好ましい。そして、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）である場合、段差部の破損の抑制の観点からは、第２の溝部分の幅は、第１の溝部分の最上部（上端）の幅ではなく最下部（下端）よりも大きい幅である必要がある。なお、粘着層の残存に関する詳細については後述する。
図６（Ａ）ないし（Ｄ）に示す微細溝５００、５００Ａ、５００Ｂ、５００Ｃは、好ましくは基板と直交する中心線に関して線対称に構成される。また、図６（Ａ）〜（Ｄ）は、微細溝の特徴を分かり易く説明するために直線または曲面により描かれたものであり、実際に形成される微細溝の側面には、段差または凹凸が含まれてもよく、コーナーは必ずしも厳密に直角にはならないことに留意すべきである。また、図６（Ａ）〜（Ｄ）は、あくまで微細溝の一例をしての形状を示したものであり、第１の溝部分と連通する下方に、第１の幅よりも大きい幅を有する第２の溝部分が形成される形状であれば他の形状であってもよい。例えば、図６（Ａ）〜（Ｄ）に示すそれぞれの形状を組み合わせた形状や、組み合わせた後に更に変形させた形状であってもよい。
次に、本実施例の微細溝が形成された半導体基板をダイシングブレードにより切断するときの動作を説明する。図７（Ａ）、（Ｂ）は、図６（Ａ）に示す微細溝が形成された半導体基板の切断例であり、図７（Ａ）は、ダイシングブレード３００の中心と第２の溝部分５２０の中心が一致し、両者の位置ずれがないとき、図７（Ｂ）は、両者の位置ずれが生じているときの切断例である。また、ダイシングブレードによるカーフ幅Ｓｂは、微細溝の第２の溝部分５２０の幅Ｓａ２の最大値よりも大きい関係にある（Ｓａ２＜Ｓｂ）。
図７（Ａ）に示すように、ダイシングブレード３００により、基板裏面に溝１７０が形成されたとき、溝１７０は、第２の溝部分５２０に繋がる。ここで、ダイシングブレード３００は、第２の溝部分５２０が形成される深さ範囲Ｄ２内を先端部が通過するよう基板に垂直な方向（基板の厚み方向）に対する位置決めがされ、その状態で、基板に水平な方向に切削動作が進められる。例えば、ダイシングブレード３００は、第２の溝部分５２０の幅Ｓａ２が最大となる位置近傍、すなわち第２の溝部分５２０の深さＤ２／２となる位置近傍を先端部が通過する。言い換えると、ダイシングブレード３００は、その先端部が第２の溝部分５２０の幅Ｓａ２が最大となる位置に一致するよう、基板に垂直な方向（基板の厚み方向）に対する位置決めがされ、その状態で、基板に水平な方向に切削動作が進められる。
溝１７０の幅（カーフ幅Ｓｂ）はダイシングブレード３００の厚みにほぼ等しく、ダイシングブレード３００に位置ずれがない場合、溝１７０と第２の溝部分５２０の境界に、溝１７０の内側に延在する段差６００が形成される。段差６００の幅は、第２の溝部分５２０が存在しない第１の溝部分のみの形状の場合と比較して小さくなるため、ダイシングブレード３００の先端部と段差６００との接触面積が小さくなり、段差６００がダイシングブレードから受ける力Ｆが減少する。この結果、段差６００を介して段差部４００へ印加される応力が減少され、同じ深さの裏面側の溝１７０を形成する場合において、段差部４００の破損が抑制される。他方、図７（Ｂ）に示すように、ダイシングブレード３００の位置ずれが生じたとき、第２の溝部分５２０の一方の側に比較的大きな幅の段差６１０が形成され得るが、この場合にも、第２の溝部分５２０が形成されないときと比較して、段差６１０の幅を小さくすることができるので、段差部４００の破損を抑制することができる。
図７（Ｃ）、（Ｄ）は、第２の溝部分５２０の幅Ｓａ２がカーフ幅Ｓｂよりも大きいときの切断例である。ダイシングブレード３００の典型的なカーフ幅Ｓｂは、２０〜６０μｍ程度であり、第２の溝部分５３０の少なくとも一部は、カーフ幅Ｓｂよりも大きい幅Ｓａ２を包含している。図７（Ｃ）は、第２の溝部分５２０とダイシングブレード間に位置ずれが生じていない理想的な切断を示しており、この場合、溝１７０の内側に延在する段差は形成されず、溝１７０の外側に延在する段差６２０が形成される。このため、ダイシングブレード３００の先端部は段差６２０と非接触となり、ダイシングブレード３００からの力は段差６２０へ伝達されず、段差部４００の破損が抑制される。
図７（Ｄ）に示すように、製造装置の精度に起因してダイシングブレード３００に位置ずれが生じた場合であっても、位置ずれ量が、（Ｓａ２−Ｓｂ）／２の値以下であれば、溝１７０の外側に延在する段差６３０が形成されるため、ダイシングブレード３００から段差６３０を介して段差部４００へ応力が印加されない。仮に、位置ずれ量が（Ｓａ２−Ｓｂ）／２よりも大きい場合であっても、第２の溝部分５２０が形成されない場合と比較すれば段差の幅が減少されるので、段差部４００への応力が軽減されることになる。上記の切断例は、図６（Ａ）に示す微細溝５００を対象としたが、図６（Ｂ）ないし（Ｄ）に示すような微細溝でも同様の効果を得ることができる。
次に、裏面側の溝の深さに関して説明する。図７においては、裏面側の溝１７０は、第２の溝部分５２０に達するが第１の溝部分５１０に達しない深さで形成している。これは、裏面側の溝１７０を第１の溝部分５１０に達するまで切削してしまうと、第２の溝部分５２０を形成しない場合に対して、ダイシングブレード３００と段差６００との接触面積が同じになり、段差部４００の破損を抑制する効果が発揮されないためである。よって、裏面側の溝１７０の深さを、第２の溝部分５２０に達するが第１の溝部分５１０に達しない深さで形成することが好ましい。言い換えれば、ダイシングブレード３００は、第２の溝部分５２０に達するが第１の溝部分５１０の最下部（下端）は超えない裏面側の溝１７０を形成するように位置決めされることが好ましい。
また、第２の溝部分が一定の幅ではない場合、例えば、図６（Ａ）の形状のように、第１の溝部分５１０の最下部から幅が広がる部分と、その下方に幅が狭まる部分を有する形状の場合においては、幅が広がる部分と狭まる部分の間において幅Ｓａ２が最大となり、この位置で段差６００の水平方向の幅が最小となる。このような形状の場合、ダイシングブレード３００が第２の溝部分に丁度達する深さから幅Ｓａ２が最大になる深さに至るまでは、段差部４００の厚みが徐々に薄くなるため段差部４００の強度は弱くなるが、段差６００の幅は減少するため、受ける応力は低下する。一方、幅Ｓａ２が最大になる深さから第１の溝部分５１０の最下部に至るまでは、段差部４００の厚みが徐々に薄くなるため段差部４００の強度は弱くなるとともに、段差６００の幅が増加するため受ける応力が増加する。すなわち、ダイシングブレード３００によって形成される裏面側の溝１７０の深さが、幅Ｓａ２が最大になる深さを超えると、段差部４００が破損しやすくなる。よって、裏面側の溝１７０の深さは、第２の溝部分５２０に達するが第２の溝の幅が最大となる深さは超えない深さで形成することが好ましい。このような溝を形成するには、ダイシングブレード３００は、裏面側の溝１７０が第２の溝部分５２０に達するが第２の溝の幅が最大となる深さは超えない位置に位置決めがされ、その状態で、基板に水平な方向に切削動作が進められる。
更に、裏面側の溝の深さに関して説明する。ダイシングブレードによって形成される裏面側の溝の深さは、使用するダイシング装置（切削装置）における基板の厚み方向の精度やダイシングブレードの摩耗に起因して、基板の厚み方向にばらつくことになる。このような場合であっても、裏面側の溝の深さが、第２の溝部分に達するが第１の溝部分には達しないように形成されることが好ましい。言い換えれば、第２の溝部分の上端から下端までの高さは、使用する切削装置の基板の厚み方向の精度に起因して裏面側の溝の深さがばらつく範囲を包含する高さであることが好ましい。また、裏面側の溝の深さがばらついた場合であっても、裏面側の溝は第２の溝部分に達するが第２の溝の幅が最大となる深さは超えないように形成されることが好ましい。これらの関係を確実に実現するためには、少なくとも裏面側の溝の深さがばらつく範囲を把握し、把握した範囲を考慮して裏面側の溝を形成すればよい。以上により、使用する製造装置の精度やダイシングブレードの摩耗を考慮しない場合と比較し、段差部の破損を抑制できる。
また、第２の溝部分の上端から下端までの高さは、ダイシングブレードが１枚の基板を切削し始めてからその１枚の基板の切削を全て完了するまでに、ダイシングブレードの摩耗に起因して裏面側の溝の深さがばらつく範囲を包含する高さであることが好ましい。言い換えれば、そのような関係となるようダイシングブレードが位置決めされていることが好ましい。このような関係であれば、１枚の基板を切削中にダイシングブレードの摩耗に起因して裏面側の溝の深さが第２の溝部分からはみ出すことがなく、はみ出さないようにするために基板の切削途中で基板の厚み方向の位置決めを変える必要がない。
次に、本実施例の段差部に印加される応力シミュレーションについて説明する。図８（Ａ）、（Ｂ）は、解析モデルの例示である。図８（Ａ）、（Ｂ）の解析モデルは、図６（Ｂ）に示すような微細溝５００Ａ、すなわち、微細溝５００Ａには、矩形状の幅広の第２の溝部分５３０が形成されている。微細溝の第１の溝部分５１０の幅Ｓａ１＝５μｍ、矩形状の幅広の第２の溝部分５３０が１５μｍ、ダイシングブレードによる切断位置（基板表面からの距離）＝４０μｍ、ダイシングブレードにより切断するときの基板Ｗの水平方向の長さ＝５０μｍとした。また、比較例として、図５（Ｂ）に示すような底部が拡張されていない微細溝（ストレート溝）を解析の対象とした。ダイシングブレードは、図８（Ａ）に示すように、カーフ幅Ｓｂが一定のもの（ダイシングブレード１）と、図８（Ｂ）に示すようにカーフ幅Ｓｂが先端に向けて狭くなるもの（ダイシングブレード２）の２種類を用意した。通常、初期状態ではダイシングブレード１の形状であっても、長く使用することで摩耗し、先端部がダイシングブレード２のような形状となる。解析条件として、図８（Ｃ）、（Ｄ）に示すように、Ｘ方向拘束、Ｙ方向拘束、Ｚ方向拘束とし、ダイシングブレードにより形成される溝に荷重Ｐとして１０ｍＮを印加し、基板Ｗが受ける応力分布を応力シミュレーションで算出した。また、ダイシングブレードの位置ずれ量（微細溝の第１の溝部分５１０の中心に対するＸ軸方向への位置ずれ量）が、０、２．５μｍ、５μｍ、７．５μｍの条件で応力シミュレーションを行った。
図９は、応力シミュレーションの解析結果を示すグラフである。従来のストレートの微細溝（溝幅が一定で第２の溝部分を有さない溝）と本実施例の内部幅広の微細溝（第２の溝部分を有する溝）とを比較すると、ダイシングブレード１及びダイシングブレード２のいずれにおいても、本実施例の内部幅広の微細溝の方が段差部に生じる最大応力値が小さくなることがわかる。また、同じ内部幅広の微細溝であっても、カーフ幅がテーパ形状、すなわち先端に向けて狭くなるダイシングブレード２の方が最大応力値が小さくなることがわかる。
位置ずれが７．５μｍと大きくなると、ダイシングブレード２でストレートの微細溝を切断したときに最大応力値が急激に大きくなる。これは、先端が先細りしたダイシングブレード２の場合、ダイシングブレードの先端部（頂部）が図５（Ｂ）における溝の幅Ｓａの範囲外となったときに、ダイシングブレードの頂部に応力が集中することで、基板側が受ける応力が急激に大きくなることを意味している。一方、本実施例の内部幅広の微細溝であれば、位置ずれが７．５μｍと大きくなったとしても、先細りした先端が内部幅広の微細溝に収まるため、最大応力値が急激に大きくなることがないことがわかる。これらの応力シミュレーションの結果から、微細溝の中心とダイシングブレードの中心のずれが大きくなると、応力集中により段差部に破損が発生し易くなるが、本実施例のように底部が広い構成の微細溝であれば、位置ずれが大きくなっても応力集中が緩和され易く、段差部の破損が抑制される。なお、内部幅広であっても、その範囲からダイシングブレードの頂部が外れた場合は、外れた部分に応力が集中し、外れない場合と比較し破損しやすくなる。また、ストレートの微細溝でも内部幅広の微細溝でも、先端が先細りしたダイシングブレードの頂部がその範囲から外れ、半導体片（基板）の強度を超える応力がかかった場合は、その頂部が当接する位置周辺から、微細溝側または半導体片（基板）表面に向けて、欠けが発生したり、ひびや亀裂等が生じることになる。
ここで、実際の量産工程において、テーパ形状のダイシングブレードの先端部（頂部）が図５（Ｂ）における溝１４０の幅Ｓａの範囲外となるか否かは、製造装置の精度及び溝の幅Ｓａとの関係で決まり、また、製造装置の精度は、ダイシング装置の加工精度や表面側の微細溝の位置を検知する検知手段（カメラ等）の精度等で決まる。よって、実際の量産工程における製造条件として、ダイシングブレードの先端部（頂部）が図５（Ｂ）における溝１４０の幅Ｓａの範囲外になるような製造装置の精度と溝の幅Ｓａとの関係である場合に、図６に示すような構造を採用して、頂部が溝幅の範囲内に収まるようにすることが有効である。すなわち、図６に示すＳａ１の幅よりも、使用する製造装置の精度に起因して切削部材の頂部の位置が溝幅方向にばらつく幅が大きい場合において、Ｓａ２が、使用する製造装置の精度に起因して切削部材の頂部の位置が溝幅方向にばらつく幅を全て包含する幅となっていることが好ましい。このようなＳａ２の幅とすることで、ダイシングブレードの先端部がテーパ形状であったとしても、半導体片の破損をより抑制される。なお、ダイシングブレードの頂部は、ダイシングブレードの最も先端の部分であり、一点（頂点）である場合もあるし、面（頂面）である場合もある。頂部が面である場合は、その面の全てが溝内に含まれることが好ましい。また偏摩耗により先端が凹部形状となり頂部が複数形成される場合は、その全てが溝内に含まれることが好ましい。また、通常、ダイシングブレードの頂部はダイシングブレードの厚み方向の中心に形成される場合が多いため、製造装置の精度に起因して切削部材の厚み方向の中心が溝幅方向にばらつく幅を全て包含する幅となっていることが好ましい。このような関係となっていれば、仮にダイシングブレードの先端が摩耗してテーパ形状となったとしても段差部の破損が抑制される。
次に、本実施例の微細溝の製造方法について説明する。図１０は、本実施例の微細溝を製造するための第１の製造方法を示すフローである。図６（Ａ）ないし（Ｄ）に示されるような微細溝は、幅Ｓａ１を有する第１の溝部分を第１のエッチングにより形成する工程（Ｓ１５０）、次に、第１の溝部分の下方に幅Ｓａ１よりも広い幅Ｓａ２を有する第２の溝部分を第２のエッチングにより形成する工程（Ｓ１６０）を含む。ここで、第２のエッチングは第１のエッチングよりも側壁方向へのエッチング強度が強いエッチングを用いる。一例として、第１のエッチングとして異方性エッチングを、第２のエッチングとして等方性エッチングを使用する場合の例を説明する。
図１１は、図６（Ａ）に示す微細溝５００の製造工程を説明する概略断面図である。ＧａＡｓ基板Ｗの表面に、フォトレジスト７００が形成される。フォトレジストは、例えば、粘性１００ｃｐｉのｉ線レジストであり、約８μｍの厚さに塗布される。公知のフォトリソ工程、例えばｉ線ステッパー、ＴＭＡＨ２．３８％の現像液を用いて、フォトレジスト７００に開口７１０が形成される。この開口７１０の幅は、第１の溝部分の幅Ｓａ１を規定する。
フォトレジスト７００をエッチングマスクに用い、異方性ドライエッチングにより基板表面に第１の溝部分５１０を形成する。好ましい態様では、リアクティブイオンエッチング（ＲＩＥ）装置として誘導結合プラズマ（ＩＣＰ）が用いられる。エッチング条件は、例えば、誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、Ｃ４Ｆ８＝２０sccm、エッチング時間２０分である。公知のようにＣＦ系のガスを添加することで、エッチングと同時に側壁に保護膜７２０が形成される。反応ガスのプラズマによりラジカル、イオンが生成される。溝の側壁はラジカルのみでアタックされるが、保護膜７２０があるためエッチングされない。一方、底部は垂直入射したイオンにより保護膜が除去され、除去された部分がラジカルによりエッチングされる。このため、異方性エッチングが達成される。
次に、エッチング条件を変更することで、等方性エッチングが行われる。一例として、ここでは、側壁保護膜７２０を形成する役割のＣ４Ｆ８の供給を停止する。誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、エッチング時間１０分である。Ｃ４Ｆ８の供給が停止されたことで、側壁保護膜７２０が形成されなくなるため、第１の溝部分５１０の底部において等方性エッチングが達成される。これにより、第１の溝部分５１０の下方に第２の溝部分５２０が形成される。第２の溝部分５２０は、第１の溝部分５１０の幅Ｓａ１からさらに横及び下方向に広がった球面状の側面及び底面を有する。なお、上記のエッチング条件は一例であり、微細溝の幅、深さ、形状等に応じてエッチング条件が適宜変更され得る。
なお、図６（Ｃ）のような形状は、第２の溝部分を形成する際に、側壁方向へのエッチング強度を図６（Ａ）の第２の溝部分を形成する場合よりも弱めればよい。側壁方向へのエッチング強度は、エッチング装置の出力やエッチングガスなどのエッチング条件を変えることで変更可能であり、具体的には、例えば、側壁保護用のガスであるＣ４Ｆ８の供給を完全に停止せずに、第１の溝部分を形成する際の流量よりも減したり、エッチング用のガスであるＣｌ２などの流量を増やしたり、または、これらを組み合わせればよい。言い換えると、第１の溝部分の形成時及び第２の溝部分の形成時の両方において、エッチングガスに含まれる側壁保護用のガス及びエッチング用のガスの両方を供給するものの、それぞれの流量を変えることで形成すればよい。そして、このような流量の設定を、第１の溝部分を形成する前に予め設定しておくことで、第１の溝部分及び第２の溝部分を一連の連続したエッチング工程にて形成できる。なお、粘着層の残存を抑制するために、第１の溝部分を、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）に形成する場合は、そのような形状になるように、Ｃ４Ｆ８やＣｌ２の流量やエッチング装置の出力を適正化したり、流量を切り替えるようにすればよい。また、図６（Ｄ）のような形状は、図６（Ｃ）における第１の溝部分の形成を省略すれば形成可能である。また、このようなエッチングは一般的に異方性エッチングとして達成される。
次に、本実施例の微細溝を製造するための第２の製造方法のフローを図１２に示し、これに併せて、微細溝の第２の製造工程の概略断面図を図１３に示す。
先ず、第１の製造方法のときと同様に、図１３（Ａ）に示すように基板表面にフォトレジスト８００が形成され、図１３（Ａ）に示すように、微細溝をエッチングするための開口８１０がフォトレジストに形成される。次に、レジスト８００をマスクに、基板表面に１回目の等方性エッチングにより一定の深さの第１の溝８２０が形成される（Ｓ２００）。１回目の等方性エッチングは、例えば、第１の製造方法のときの等方性エッチングと同様のエッチング条件で行われる。
次に、図１３（Ｂ）に示すように、第１の溝８２０の側壁および底部に第１の保護膜８３０を堆積する（Ｓ２１０）。第１の保護膜８３０は、例えば、ＣＦ系のポリマーであり、１回目の等方性エッチングのときからガスのみをＣ４Ｆ８に変更することで堆積される。
次に、２回目の等方性エッチングが行われる（Ｓ２２０）。２回目の等方性エッチングも１回目の等方性エッチングと同様に、Ｃ４Ｆ８を含まないエッチングガスで行われる。なお、２回目の等方性エッチングは、１回目の等方性エッチングよりも幅の広い溝が形成できるエッチング条件で行う。例えば、１回目の等方性エッチングよりも長い時間行われる。２回目の等方性エッチングの初期に、図１３（Ｃ）に示すように、第１の保護膜８３０の底部がイオンによりエッチングされて除去され、底部が露出される。そして、例えば、１回目よりも２回目の時間を長くすることで、図１３（Ｄ）に示すように、第１の溝８２０の下方に、横方向に広がり、かつ深い第２の溝８４０が形成される。
２回目の等方性エッチングの終了後、図１３（Ｅ）に示すように、第１の溝８２０および第２の溝８４０の側壁および底部に第２の保護膜８５０が堆積される（Ｓ２３０）。第２の保護膜８５０の形成は、図１３（Ｂ）に示す１回目の保護膜形成と同条件である。このような１回目、２回目等方性エッチングと第１および第２の保護膜堆積の工程により、第１の溝部分と、第１の溝部分よりも広い幅を有する第２の溝部分を有する表面側の微細溝が形成される。なお、このような１回目、２回目等方性エッチングと第１および第２の保護膜堆積の工程をさらに連続的に複数回繰り返すことで、逆テーパ状の微細溝を形成することができる。
以上、本実施例の微細溝を製造するための製造方法について説明したが、第１の溝部分と第１の溝部分よりも広い幅を有する第２の溝部分とを形成できるのであれば、他の方法で形成してもよい。例えば、ドライエッチングとウエットエッチングの組合せで形成してもよい。また、第１の溝部分は第１のエッチングのみで形成される必要はなく、第２の溝部分は第２のエッチングのみで形成される必要はない。つまり、第１の溝部分に対しては、第１のエッチングが主要なエッチングであれば、第１のエッチング以外のエッチングが含まれても良く、第２の溝部分に対しては、第２のエッチングが主要なエッチングであれば、第２のエッチング以外のエッチングが含まれてもよい。また、少なくとも第１の溝部分と第２の溝部分が形成されればよいため、例えば、第１の溝部分と第２の溝部分との間や第２の溝部分よりも基板の裏面側に近い位置に第３や第４の溝部分が存在してもよく、また、それらは、第３のエッチングや第４のエッチングによって形成されてもよい。
また、等方性エッチングと異方性エッチングの使い分けについては、例えば、以下のようにすればよい。すなわち、第１の溝部分は、等方性エッチングではなく異方性エッチングで形成すれば、より狭い溝を形成しやすく、より狭い溝を形成できれば１枚の基板から取得できる半導体片の数が増える。また、第２の溝部分を等方性エッチングで形成すれば、異方性エッチングで形成するよりも幅の広い溝が形成しやすく、より幅の広い溝を形成できればダイシングブレードの溝幅方向のばらつきを許容しやすくなる。一方、第２の溝部分を異方性エッチングで形成すれば、等方性エッチングで形成するよりも深い溝が形成しやすく、より深い溝を形成できれば段差部の厚みを厚くでき、段差部４００の強度があがる。以上のように、どのようなエッチングを使用するかは、加工対象の基板の材料や使用する装置の精度などの条件を加味して、より段差部４００が破損しにくい方法を選択すればよい。
次に、ダイシング用テープを剥離する際の粘着層の残存について説明する。図１４の切断ラインＡ２において、半導体基板Ｗの切削中、ダイシングブレード３００の回転やダイシングブレード３００と半導体基板Ｗの相対的な移動などにより、溝１７０の内壁を介して半導体基板Ｗに振動Ｂおよび切削圧力Ｐが印加される。切削圧力Ｐにより半導体基板ＷがＹ方向に押圧されると、粘性のある粘着層１６４が流動して微細溝１４０内に入り込む。また、振動Ｂが微細溝１４０の近傍に伝達されることで、粘着層１６４の流動を助長する。さらに、ダイシングブレード３００による切削では、切粉混じりの切削水流（ジェット水流）が溝１７０に供給され、この切削水流により微細溝１４０が拡張する方向に圧力Ｐ１を受けるため、粘着層１６４の進入がさらに助長され得る。
なお、ダイシングが終了した切断ラインＡ１では、隣の切断ラインＡ２の切削中に、微細溝１４０が幅方向に狭まるような圧力を受けるため、微細溝１４０に入り込んだ粘着層１６４がさらに内部に入り込みやすくなると考えられる。切断前の反対側の切断ラインＡ３では、粘着層１６４が貼付されただけであるため、微細溝１４０内に粘着層１６４が入り込む量は相対的に少ないと考えられる。
ダイシングブレード３００によるハーフダイシングが終了すると、基板裏面にエキスパンド用テープ１９０が貼り付けられ、次に、ダイシング用テープ１６０へ紫外線１８０が照射される。紫外線が照射された粘着層１６４は硬化し、その粘着力が失われる（図３（Ｈ）を参照）。次に、ダイシング用テープが基板表面から剥離される。図１５は、ダイシング用テープを剥離するときの粘着層の残存を説明する断面図である。基板裏面に貼付されたエキスパンド用テープ１９０、テープ基材１９２と、その上に積層された粘着層１９４とを含み、切断された半導体片は粘着層１９４によって保持されている。
ここで、微細溝１４０の形状が、図６（Ｄ）のように、基板の表面位置から直ぐに幅が徐々に広がる逆テーパ形状の場合、このような逆テーパ形状を有さない第１の溝部分が存在する図６（Ａ）ないし図６（Ｃ）の垂直形状と比較し、微細溝内に入り込んだ粘着層１６４ａは、その一部が十分に紫外線によって照射されず、未硬化になりやすい。未硬化の粘着層１６４は、粘着性を有しているため、粘着層１６４が基板表面から剥離されるとき、未硬化の粘着層１６４ａが切れ、粘着層１６４ａが微細溝１４０内に残存したり、あるいは基板表面に再付着して残存し得る。また、仮に硬化した状態であっても、粘着層１６４ａは狭い微細溝に深く侵入しているため、剥離する際の応力によりちぎれて残存し得る。もし、残存した粘着層１６４ｂが発光素子の表面に再付着されてしまうと、発光素子の光量に低下をきたし、発光素子が不良品とされ、歩留まりが低下することになる。また、発光素子以外の半導体チップであっても、粘着層１６４ｂが残存することでチップの外観検査等で不良と判定されるなど、その他の悪影響が想定される。このため、ダイシング用テープの剥離時に、粘着層１６４ａ、１６４ｂが基板表面に残存することは好ましいものではない。すなわち、ダイシング用テープを剥離した際に発生するダイシング用テープの粘着層の残存を抑制するためには、第１の溝部分の形状は、基板の表面位置から直ぐに幅が徐々に広がる逆テーパ形状よりも、図６（Ａ）ないし図６（Ｃ）に示すような垂直形状の溝の方が好ましい。また、粘着層の残存を抑制する観点からは、第１の溝部分の形状は、図６（Ａ）ないし図６（Ｃ）の垂直形状よりも、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）とすると更に好ましい。すなわち、粘着層の残存を抑制する観点からは、第１の溝部分の形状は、基板の表面から裏面に向けて幅が広くなる部分（逆テーパ形状）を有さない形状とすることが好ましい。
なお、複数の発光素子１００がメサ形状で形成されている場合、発光素子１００が凸部を形成し、発光素子１００と他の発光素子１００との間が凹部となり、この凹部に微細溝１４０が形成されることが多い。このような構成では、凸部だけでなく、凹部に形成された微細溝１４０の入り口部分にも粘着層１６４を追従させるように貼りつけることで、切粉混じりの切削水流が基板表面側に侵入しないようにする構成が考えられる。ただし、微細溝１４０の入り口部分に粘着層１６４を追従させるようにするためには、十分な厚みの粘着層１６４を有するダイシング用テープが必要となるため、これにより粘着層１６４がより微細溝１４０の深くに入り込みやすくなる。よって、このような粘着層１６４が微細溝１４０の深くに入り込みやすい条件においては、第１の溝部分の形状は、基板の表面から裏面に向けて幅が広くなる部分（逆テーパ形状）を有さない形状とすることが好ましい。
また、半導体基板の表面から垂直な微細溝を形成した場合において、粘着層１６４が微細溝の溝幅の距離よりも深く侵入する場合、つまり、粘着層１６４のうち微細溝内の粘着層１６４ａの形状が縦長になる場合は、縦長にならない場合と比較し、粘着層１６４を剥離する際に、微細溝内の粘着層１６４ａの根元部分にかかる応力によりちぎれやすく、残存しやすくなると考えられる。よって、微細溝内の粘着層１６４ａの形状が縦長になるような微細溝の幅や粘着層１６４の厚み等の製造条件においては、第１の溝部分の形状は、基板の表面から裏面に向けて幅が広くなる部分（逆テーパ形状）を有さない形状とすることが好ましい。
また、図６（Ａ）ないし（Ｃ）における第１の溝の深さＤ１は、ダイシングブレードで裏面側の溝が形成された後において、粘着層１６４が深さＤ１よりも深い溝部分に侵入していない状態を保てる深さであることが好ましい。これは、第１の溝部分と第２の溝部分の境界で溝の側面の角度が変化しているため、深さＤ１よりも深い溝部分に粘着層１６４が侵入している場合、硬化しにくく、また、剥離の際に応力がかかりちぎれやすいためである。以上、粘着層の残存を抑制する好ましい形態について説明したが、これらの形態によって、粘着層の残存を完全に抑制できることが好ましいが、抑制の程度は問わず、少なくとも粘着層の残存の抑制に寄与する形態であれば、粘着層の残存が抑制される。
図１６は、本発明の実施例に係る半導体片の製造方法の他の例を示すフローである。図１６は、図１の一連の製造方法を量産工程で実施する前の事前準備（設計方法）を含めた全体の製造工程を示すフローである。まず、試作工程において図１に示したフローに従って半導体基板を個片化処理する（Ｓ３００）。このとき、半導体基板を完全に個片化する必要はなく、最低限、半導体片の破損の度合い（段差部等の表面側の微細溝周辺の破損の度合い）を確認できる工程まで進めればよい。次に、半導体片の破損の度合いを確認し、問題があるか否かを判断する（Ｓ３１０）。ここでは、全く破損していないことが望ましいが、仮に破損していたとしても、量産工程において許容できる程度の破損であれば問題ないと判断してもよい。例えば、微細な欠け等であって、半導体片の電気特性に影響を与えない程度のものであれば、問題ないと判断してもよい。また、複数の基板を加工し、より多くの結果に基づき問題の有無を判断することが好ましい。そして、問題ないと判断した場合は、その製造条件を量産工程における製造条件として使用する（Ｓ３３０）。仮に問題があると判断した場合は、製造条件を変更する（Ｓ３２０）。なお、ここでの製造条件とは、破損の度合いに影響を与える製造上の条件を言い、また、微細溝周辺の「周辺」とは、ダイシングブレードからの応力によって半導体片に破損が生じる領域を言う。
Ｓ３２０では、破損が抑制されるように製造条件を変更する。例えば、第２の溝部分の幅が、より広い幅となるように製造条件を変更する。これは、第２の溝部分の幅が、より広い幅となるよう第２のエッチングの条件を変更することで達成される。具体的には、第２のエッチングにおける溝の側壁方向へのエッチング強度が強くなるように、エッチングガスやエッチング装置の設定などのエッチング条件を変更する。例えば、基板表面側の微細溝の第２の溝部分が等方性エッチングにより形成される場合は、等方性エッチングの時間を長くするなどすればよい。また、第２の溝部分が異方性エッチングにより形成される場合は、エッチングガスに含まれるエッチング用のガスであるＣｌ２の流量を増やしてもよいし、側壁保護膜を形成するためのガスであるＣ４Ｆ８（ＣＦ系ガス）の流量を減らしてもよい。少なくとも一方の流量を変えることで達成される。また、エッチング装置の出力を変えるなどして、溝幅を広くするようにエッチング条件を変更してもよい。なお、第２の溝部分の幅が裏面側の溝の幅よりも広い場合であっても、より広い第２の溝部分の幅に変更することで、変更しない場合と比較し、半導体片の破損を抑制できる。
Ｓ３２０において製造条件を変更した後、再度、試作工程において半導体基板を個片化処理する（Ｓ３００）。そして、再度、半導体片の破損の度合い確認し、問題あるか否か判断する（Ｓ３１０）。問題ある場合は、問題なくなるまでＳ３００ないしＳ３２０のステップを繰り返す。Ｓ３１０において、問題ないと判断した場合は、その製造条件を量産工程における製造条件として使用する（Ｓ３３０）。
なお、初回のＳ３００においては、半導体基板の表面側の微細溝は、第２の溝部分を有さない形状であってもよく、また、単一のエッチングで形成された溝部分のみであってもよい。そして、これらの微細溝において、破損が問題とならない場合は、量産工程でもこれらの微細溝を使用すればよく、逆に、破損が問題となる場合は、Ｓ３２０において、第２の溝部分を有するように製造工程を変更したり、単一のエッチングから複数のエッチングで形成するように製造工程を変更してもよい。
以上、本発明の好ましい実施の形態について詳述したが、各実施の形態や、実施の形態に開示した個々の機能や構造は、その作用や効果が矛盾しない範囲において組み合わせることができる。また、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、裏面側の溝１７０を、表面側の微細溝の近傍までは達するが、表面側の微細溝に連通しない深さで形成してもよい。すなわち、図３（Ｆ）の裏面側の溝１７０を形成する工程で、半導体基板の厚みの一部分を残して裏面側の溝１７０を形成してもよい。このような構成であれば、段差部の厚みを確保できるため破損が抑制される。この場合、その後の工程で、半導体基板に引っ張り応力や曲げ応力などの応力を加えて、残った一部分を割ることで半導体基板を分割するようにすればよい。このように、裏面側の溝を連通させない半導体片の製造方法においても、第１の溝部分よりも広い幅の第２の溝部分を有することで、残った一部分を割るために応力を加えたときに、表面側の微細溝と裏面側の溝１７０との間に残っている厚み部分のみが割れやすくなり、その他の意図しない表面側の微細溝周辺に割れやひび等が拡大することが抑制され、その結果、半導体片の破損が抑制される。また、裏面側の溝を連通させない半導体片の製造方法に対しては、実施の形態で説明した第１の溝部分や第２の溝部分の形状や位置と、ダイシングブレードの形状や位置との関係など、実施の形態に開示した個々の機能や構造等を、その作用や効果が矛盾しない範囲において組み合わせることができる。
また、本発明の好ましい実施の形態では、いずれも基板表面の開口幅Ｓａ１が裏面側の溝１７０の幅よりも狭い形態を開示している。これは、溝１７０の幅のままフルダイシングする方法と比較し、半導体片の取得数を増やすために好ましい形態である。一方、表面側の微細溝における粘着層の残存を抑制する観点からは、基板表面の開口幅Ｓａ１と裏面側の溝１７０の幅との関係は任意であり、同じ幅であってもよいし、溝１７０の幅の方が狭くてもよい。
また、裏面側の溝１７０を形成する回転する切削部材の先端形状としては、図５（Ｂ）に示した矩形形状のみならず、回転方向から見た先端断面が半円状の形状や、その他の先細りした形状であってもよい。また、裏面側の溝１７０を形成する切削部材として、レーザー装置等の、回転しながら基板に当接する切削部材以外の切削部材を使用してもよい。すなわち、裏面側の溝１７０をレーザー加工で形成してもよい。また、本発明の表面側の微細溝の応用例として、ガラスやポリマー等の半導体を含まない基板から個々の素子を個片化する場合に適用してもよい。例えば、半導体を含まないＭＥＭＳ用の基板に適用してもよい。
また、本発明の実施の形態における各工程は、複数の主体によって実施されてよい。例えば、表面側の溝の形成を第１の主体が実施し、第１の主体によって表面側の溝が形成された基板を第２の主体が納入することによって基板を準備し、準備した基板に第２の主体が裏面側の溝を形成して基板を個片化（分割）してもよい。すなわち、表面側の溝が形成された基板を、第１の主体が準備してもよいし、第２の主体が自ら準備してもよい。
１００：発光素子
１２０：切断領域(スクライブライン)
１３０：レジストパターン
１４０：微細溝
１６０：ダイシング用テープ
１７０：溝
１９０：エキスパンド用テープ
２１０：半導体チップ
３００：ダイシングブレード
４００：段差部
５００、５００Ａ、５００Ｂ、５００Ｃ：微細溝
５１０：第１の溝部分
５２０、５３０、５４０、５５０：第２の溝部分
６００、６１０、６２０、６３０：段差
７００、８００：フォトレジスト
７１０、８１０：開口
７２０、８３０、８５０：保護膜
請求項１は、基板の表面から、第１の幅を有する第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の幅よりも大きい第２の幅を有する第２の溝部分とを含む表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記第２の溝部分に沿って前記第１の幅よりも広い幅の裏面側の溝を形成する工程と、を備え、前記第１の溝部分は、前記基板表面に対して略垂直に裏面側に延びる側面を有する半導体片（但し、第１の溝部分の側面をへき開して製造する端面発光レーザを除く）の製造方法。
請求項２は、前記裏面側の溝を、前記第２の溝部分に達するが前記第１の溝部分に達しない深さで形成する請求項１に記載の半導体片の製造方法。
請求項３は、前記第２の溝部分の上端から下端までの高さは、使用する切削装置の前記基板の厚み方向の精度に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、請求項２に記載の半導体片の製造方法。
請求項４は、前記裏面側の溝を、前記第２の幅が最大となる深さを超えない深さで形成する請求項２または３に記載の半導体片の製造方法。
請求項５は、前記第２の溝部分の上端から下端までの高さは、前記切削部材が１枚の基板を切削し始めてから当該基板の切削を全て完了するまでに前記切削部材の摩耗に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、請求項２ないし４のいずれか１つに記載の半導体片の製造方法。
請求項６は、前記裏面側の溝を形成する工程で、前記基板の厚みの一部分を残して前記裏面側の溝を形成し、前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する請求項１に記載の半導体片の製造方法。
請求項７は、前記第２の幅は、前記切削部材の厚みよりも大きい、請求項１ないし６のいずれか１つに記載の半導体片の製造方法。
請求項８は、前記第２の幅は、使用する製造装置の精度に起因して前記切削部材の厚み方向の中心が溝幅方向にばらつく幅を包含する幅である、請求項１ないし請求項７のいずれか１つに記載の半導体片の製造方法。
請求項９は、前記第２の幅は、使用する製造装置における溝幅方向の精度に起因して前記裏面側の溝の幅がばらつく範囲を包含する幅である、請求項１ないし８のいずれか１つに記載の半導体片の製造方法。
請求項１０は、前記切削部材は、切削部材の先端に向けて厚みが薄くなるテーパ形状を有し、前記第２の幅は、使用する製造装置の精度に起因して前記テーパ形状の切削部材の頂部の位置が溝幅方向にばらつく幅を包含する幅である、請求項１ないし請求項９のいずれか１つに記載の半導体片の製造方法。
請求項１１は、前記第２の溝部分は、前記第１の溝部分の下端から、基板の裏面に向けて徐々に幅が広がる形状を有する請求項１ないし請求項１０のいずれか１つに記載の半導体片の製造方法。
請求項１２は、前記第２の溝部分は、前記第１の溝部分の下端から、裏面側に向けて幅が徐々に広がる球面状の側面を有する請求項１ないし１０のいずれか１つに記載の半導体片の製造方法。
請求項１３は、請求項１ないし１２のいずれか１つに記載の半導体片の製造方法を実施した場合に、前記表面側の溝周辺が前記切削部材からの応力によって破損するときは、前記製造方法を他の基板に適用する際に、前記基板に形成した前記第２の溝部分の幅より広い幅を有する第２の溝部分を前記他の基板に形成する請求項１ないし１２のいずれか１つに記載の半導体片の製造方法。
請求項１４は、請求項１ないし１３いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
請求項１５は、請求項１４に記載の回路基板を実装する電子装置。
請求項１６は、第１の幅を有する第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の幅よりも大きい第２の幅を有する第２の溝部分とを含む表面側の溝が形成された基板を準備する工程と、前記基板の裏面から、回転する切削部材で、前記第１の溝部分の幅よりも広い幅の裏面側の溝を前記第２の溝部分に達する深さで形成する工程と、を備え、前記第１の溝部分は、前記基板表面に対して略垂直に裏面側に延びる側面を有する基板のダイシング方法。
請求項１７は、第１の幅を有する第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の幅よりも大きい第２の幅を有する第２の溝部分とを含む表面側の溝が形成された基板を準備する工程と、前記基板の裏面から、回転する切削部材で、前記第１の溝部分の幅よりも広い幅の裏面側の溝を、前記基板の厚みの一部分を残して形成する工程と、前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する基板のダイシング方法（但し、第１の溝部分の側面をへき開して製造する端面発光レーザの基板のダイシングは除く）。
請求項１８は、前記第２の溝部分は、前記第１の溝の下端から、基板の裏面に向けて徐々に幅が広がる形状を有する請求項１６または１７に記載の基板のダイシング方法。
請求項１によれば、第２の溝部分が第１の溝部分と同じ幅である場合と比較し、半導体片の破損を抑制できる。
請求項２によれば、裏面側の溝を第２の溝部分を超えて形成する場合と比較し、半導体片の破損を抑制できる。
請求項３によれば、裏面側の溝の深さが、使用する製造装置の精度に起因して第２の溝部分を超える場合と比較し、半導体片の破損を抑制できる。
請求項４によれば、裏面側の溝を、第２の幅が最大となる深さを超えて形成する場合と比較し、半導体片の破損を抑制できる。
請求項５によれば、１枚の基板の切削途中に、基板の厚み方向に対する切削部材の位置決めを変える必要がない。
請求項６によれば、第２の溝部分が第１の溝部分と同じ幅である場合と比較し、半導体片の破損を抑制できる。
請求項７によれば、第２の幅が切削部材の厚みよりも小さい場合と比較し、半導体片の破損を抑制できる。
請求項８によれば、切削部材の厚み方向の中心が第２の幅からはみ出す場合と比較して、切削部材が摩耗した場合の半導体片の破損の可能性を抑制できる。
請求項９によれば、第２の幅から裏面側の溝がはみ出す場合と比較し、半導体片の破損を抑制できる。
請求項１０によれば、使用する製造装置の精度に起因して、テーパ形状の切削部材の頂部の位置が第２の幅からはみ出す場合と比較して、半導体片の破損を抑制できる。
請求項１２によれば、第２の溝部分が、平面状の側面のみで形成される場合と比較し、半導体片の破損を抑制できる。
請求項１３によれば、第２の溝部分の幅を変更しない場合と比較し、半導体片の破損を抑制できる。
請求項１６、１７によれば、第２の溝部分が第１の溝部分と同じ幅である場合と比較し、半導体片の破損を抑制できる。

Claims (16)

  1. 基板の表面から、第１の幅を有する第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の幅よりも大きい第２の幅を有する第２の溝部分とを含む表面側の溝を形成する工程と、
    前記基板の裏面から、回転する切削部材で、前記第２の溝部分に沿って前記第１の幅よりも広い幅の裏面側の溝を形成する工程と、
    を備える半導体片の製造方法。
  2. 前記裏面側の溝を、前記第２の溝部分に達するが前記第１の溝部分に達しない深さで形成する請求項１に記載の半導体片の製造方法。
  3. 前記第２の溝部分の上端から下端までの高さは、使用する切削装置の前記基板の厚み方向の精度に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、請求項２に記載の半導体片の製造方法。
  4. 前記裏面側の溝を、前記第２の幅が最大となる深さを超えない深さで形成する請求項２または３に記載の半導体片の製造方法。
  5. 前記第２の溝部分の上端から下端までの高さは、前記切削部材が１枚の基板を切削し始めてから当該基板の切削を全て完了するまでに前記切削部材の摩耗に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、請求項２ないし４のいずれか１つに記載の半導体片の製造方法。
  6. 前記裏面側の溝を形成する工程で、前記基板の厚みの一部分を残して前記裏面側の溝を形成し、
    前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する請求項１に記載の半導体片の製造方法。
  7. 前記第２の幅は、前記切削部材の厚みよりも大きい、請求項１ないし６のいずれか１つに記載の半導体片の製造方法。
  8. 前記第２の幅は、使用する製造装置の精度に起因して前記切削部材の厚み方向の中心が溝幅方向にばらつく幅を包含する幅である、請求項１ないし請求項７のいずれか１つに記載の半導体片の製造方法。
  9. 前記第２の幅は、使用する製造装置における溝幅方向の精度に起因して前記裏面側の溝の幅がばらつく範囲を包含する幅である、請求項１ないし８のいずれか１つに記載の半導体片の製造方法。
  10. 前記切削部材は、切削部材の先端に向けて厚みが薄くなるテーパ形状を有し、
    前記第２の幅は、使用する製造装置の精度に起因して前記テーパ形状の切削部材の頂部の位置が溝幅方向にばらつく幅を包含する幅である、請求項１ないし請求項９のいずれか１つに記載の半導体片の製造方法。
  11. 前記第２の溝部分は、前記第１の溝部分の下端から溝幅方向及び裏面方向に広がる球面状の側面を有する請求項１ないし１０のいずれか１つに記載の半導体片の製造方法。
  12. 請求項１ないし１１のいずれか１つに記載の半導体片の製造方法を実施した場合に、前記表面側の溝周辺が前記切削部材からの応力によって破損するときは、前記製造方法を他の基板に適用する際に、前記基板に形成した前記第２の溝部分の幅より広い幅を有する第２の溝部分を前記他の基板に形成する請求項１ないし１１のいずれか１つに記載の半導体片の製造方法。
  13. 請求項１ないし１２いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
  14. 請求項１３に記載の回路基板を実装する電子装置。
  15. 第１の幅を有する第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の幅よりも大きい第２の幅を有する第２の溝部分とを含む表面側の溝が形成された基板を準備する工程と、
    前記基板の裏面から、回転する切削部材で、前記第１の溝部分の幅よりも広い幅の裏面側の溝を前記第２の溝部分に達する深さで形成する工程と、
    を備える基板のダイシング方法。
  16. 第１の幅を有する第１の溝部分と、当該第１の溝部分と連通する下方に位置し、前記第１の幅よりも大きい第２の幅を有する第２の溝部分とを含む表面側の溝が形成された基板を準備する工程と、
    前記基板の裏面から、回転する切削部材で、前記第１の溝部分の幅よりも広い幅の裏面側の溝を、前記基板の厚みの一部分を残して形成する工程と、
    前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する基板のダイシング方法。
JP2014109041A 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法 Active JP5637332B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014109041A JP5637332B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
CN201480035154.2A CN105340065B (zh) 2013-07-01 2014-06-25 半导体件制造方法、含有半导体件的电路板和电子设备、基板切割方法
PCT/JP2014/066896 WO2015002051A1 (ja) 2013-07-01 2014-06-25 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
EP14820165.0A EP3018701A4 (en) 2013-07-01 2014-06-25 Method for fabrication of semiconductor part, circuit substrate and electronic device comprising semiconductor part, and method for dicing of substrate
KR1020157035483A KR20160029018A (ko) 2013-07-01 2014-06-25 반도체편의 제조 방법, 반도체편을 포함하는 회로 기판 및 전자 장치, 그리고 기판의 다이싱 방법
US14/922,301 US9735056B2 (en) 2013-07-01 2015-10-26 Semiconductor piece manufacturing method and substrate dicing method for suppressing breakage

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013137829 2013-07-01
JP2013137834 2013-07-01
JP2013137829 2013-07-01
JP2013137834 2013-07-01
JP2014109041A JP5637332B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法

Publications (2)

Publication Number Publication Date
JP5637332B1 JP5637332B1 (ja) 2014-12-10
JP2015029061A true JP2015029061A (ja) 2015-02-12

Family

ID=52145627

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014109043A Active JP6281699B2 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP2014109041A Active JP5637332B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP2014109042A Active JP5637333B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014109043A Active JP6281699B2 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014109042A Active JP5637333B1 (ja) 2013-07-01 2014-05-27 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法

Country Status (6)

Country Link
US (1) US9735056B2 (ja)
EP (1) EP3018701A4 (ja)
JP (3) JP6281699B2 (ja)
KR (1) KR20160029018A (ja)
CN (1) CN105340065B (ja)
WO (1) WO2015002051A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447352B2 (ja) * 2015-05-08 2019-01-09 三菱電機株式会社 半導体装置の製造方法、半導体装置
US10110306B2 (en) 2015-12-13 2018-10-23 GenXComm, Inc. Interference cancellation methods and apparatus
JP6476419B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および素子チップ
US10257746B2 (en) 2016-07-16 2019-04-09 GenXComm, Inc. Interference cancellation methods and apparatus
DE102016124270A1 (de) * 2016-12-13 2018-06-14 Infineon Technologies Ag Halbleiter-package und verfahren zum fertigen eines halbleiter-package
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
JP6814646B2 (ja) * 2017-01-23 2021-01-20 株式会社ディスコ 光デバイスウェーハの加工方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
TWI664747B (zh) * 2017-03-27 2019-07-01 英屬開曼群島商錼創科技股份有限公司 圖案化基板與發光二極體晶圓
US11014806B2 (en) * 2017-05-18 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
JP6766758B2 (ja) 2017-06-15 2020-10-14 株式会社デンソー 半導体装置およびその製造方法
CN108962997A (zh) * 2018-07-25 2018-12-07 阳林涛 一种功率器件及其制作方法
US10573558B1 (en) * 2018-08-23 2020-02-25 International Business Machines Corporation Caterpillar trenches for efficient wafer dicing
US11150409B2 (en) * 2018-12-27 2021-10-19 GenXComm, Inc. Saw assisted facet etch dicing
CN109585369A (zh) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 半导体芯片的分片方法
US10727945B1 (en) 2019-07-15 2020-07-28 GenXComm, Inc. Efficiently combining multiple taps of an optical filter
US11539394B2 (en) 2019-10-29 2022-12-27 GenXComm, Inc. Self-interference mitigation in in-band full-duplex communication systems
US11796737B2 (en) 2020-08-10 2023-10-24 GenXComm, Inc. Co-manufacturing of silicon-on-insulator waveguides and silicon nitride waveguides for hybrid photonic integrated circuits
JP7399834B2 (ja) * 2020-09-18 2023-12-18 株式会社東芝 半導体装置及びその製造方法
US12001065B1 (en) 2020-11-12 2024-06-04 ORCA Computing Limited Photonics package with tunable liquid crystal lens
CA3234722A1 (en) 2021-10-25 2023-05-04 Farzad Mokhtari-Koushyar Hybrid photonic integrated circuits for ultra-low phase noise signal generators

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267343A (ja) 1985-05-22 1986-11-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0410554A (ja) 1990-04-27 1992-01-14 Mitsubishi Electric Corp 半導体装置の製造方法
EP0573724B1 (en) 1992-06-09 1995-09-13 International Business Machines Corporation Full-wafer processing of laser diodes with cleaved facets
JPH09102473A (ja) * 1995-10-04 1997-04-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2000195827A (ja) * 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP2001284293A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
US7121925B2 (en) 2000-03-31 2006-10-17 Toyoda Gosei Co., Ltd. Method for dicing semiconductor wafer into chips
JP5010800B2 (ja) * 2004-03-26 2012-08-29 リンテック株式会社 半導体デバイスの製造方法及びダイシング用粘着テープ
US7335576B2 (en) * 2004-10-08 2008-02-26 Irvine Sensors Corp. Method for precision integrated circuit die singulation using differential etch rates
JP2007294612A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
JP2009088109A (ja) * 2007-09-28 2009-04-23 Casio Comput Co Ltd 半導体装置およびその製造方法
US7622365B2 (en) * 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
US8927348B2 (en) * 2008-05-14 2015-01-06 Toyoda Gosei Co., Ltd. Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
JP5033737B2 (ja) * 2008-08-18 2012-09-26 株式会社沖データ 半導体装置の製造方法、および半導体製造装置
JP2011018669A (ja) 2009-07-07 2011-01-27 Nitto Denko Corp 半導体ウェハダイシング用粘着シート及び該粘着シートを用いる半導体ウェハのダイシング方法
JP5534896B2 (ja) * 2010-03-30 2014-07-02 古河電気工業株式会社 帯電防止性半導体加工用粘着テープ
US8659152B2 (en) 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
JP5637329B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置

Also Published As

Publication number Publication date
CN105340065B (zh) 2018-04-10
JP5637333B1 (ja) 2014-12-10
US9735056B2 (en) 2017-08-15
CN105340065A (zh) 2016-02-17
US20160056080A1 (en) 2016-02-25
EP3018701A1 (en) 2016-05-11
JP6281699B2 (ja) 2018-02-21
EP3018701A4 (en) 2017-06-21
JP5637332B1 (ja) 2014-12-10
JP2015029063A (ja) 2015-02-12
WO2015002051A1 (ja) 2015-01-08
JP2015029062A (ja) 2015-02-12
KR20160029018A (ko) 2016-03-14

Similar Documents

Publication Publication Date Title
JP5637332B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP5637329B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP5862819B1 (ja) 半導体片の製造方法およびエッチング条件の設計方法
JP5780351B1 (ja) 半導体片の製造方法
WO2015002052A1 (ja) 切削部材の先端形状の設計方法、半導体片の製造方法、回路基板および電子装置
JP5773049B1 (ja) 半導体片の製造方法
JP5773050B1 (ja) 半導体片の製造方法
JP2016096167A (ja) 半導体片の製造方法、回路基板および電子装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R150 Certificate of patent or registration of utility model

Ref document number: 5637332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350