CN102687604A - 带有偏移通孔的电路板 - Google Patents

带有偏移通孔的电路板 Download PDF

Info

Publication number
CN102687604A
CN102687604A CN2010800509810A CN201080050981A CN102687604A CN 102687604 A CN102687604 A CN 102687604A CN 2010800509810 A CN2010800509810 A CN 2010800509810A CN 201080050981 A CN201080050981 A CN 201080050981A CN 102687604 A CN102687604 A CN 102687604A
Authority
CN
China
Prior art keywords
conductor
hole
circuit board
interconnection layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800509810A
Other languages
English (en)
Inventor
安德鲁·Kw·莱昂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of CN102687604A publication Critical patent/CN102687604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了各种电路板和制造电路板的方法。在一个方案中，提供了一种制造方法，其包括：形成电路板的第一互连层。第一互连层包括成间隔关系的第一和第二导体结构、与第一导体结构欧姆接触的第一通孔以及与第二导体结构欧姆接触的第二通孔。第二互连层形成在第一互连层上。第二互连层包括成间隔关系且横向偏离于第一和第二导体结构的第三和第四导体结构、与第三导体结构欧姆接触的第三通孔以及与第四导体结构欧姆接触的第四通孔。

Description

带有偏移通孔的电路板
技术领域
本发明总体涉及半导体处理，尤其涉及带有通孔的电路板以及制造所述电路板的方法。
背景技术
包括半导体芯片封装衬底和电路卡的各种类型的电路板使用导体线路或轨迹来将信号、电力和接地从一个点传送到另一个点。许多常规电路板设计使用多个互连层或级。一层通过传导通孔与下一层电连接。通孔本身密集地形成在所谓的通孔连接盘上，通孔连接盘为定形的传导材料焊盘。许多常规的电路板通孔通常具有圆形印迹。一种类型的常规通孔焊盘具有圆形印迹，而另一种类型使用矩形印迹。
存在将更多布线挤入电路板的现存趋势，尤其是半导体芯片封装衬底。除了其它方面，对于更大布线复杂度的需求是由于日渐复杂的半导体管芯设计的输入/输出数量的增加引起的。将更多的轨迹和通孔插入电路板布局中是至关重要的。实际上，增加布线的目标必须按设计规则完成，设计规则落实到位以确保用于形成电路板的制造工艺能够可靠地实现。
常规的通孔和通孔连接盘通常从一个互连层到下一个互连层垂直地对准。因此，一种提高布线轨迹的组装密度的常规模式涉及到收缩通孔和连接盘。然而，任何缩小通孔尺寸以容纳另外的轨迹布线的尝试需要考虑伴随的通孔和通孔连接盘的电流密度的增大。如果电流密度超过阈值水平，则会发生装置故障。许多常规的设计试图通过实质上过（over）设计通孔激光钻孔工艺来避免该问题。孔是通过激光钻孔而具有宽裕的尺寸。然而，大的通孔尺寸趋于防止轨迹邻近通孔放置，从而满足设计规则。
本发明旨在克服或减少一个或多个前述缺点的影响。
发明内容
依照本发明的实施方案的一个方案，提供一种制造方法，其包括形成电路板的第一互连层。第一互连层包括成间隔关系的第一和第二导体结构、与第一导体结构欧姆接触的第一通孔和与第二导体结构欧姆接触的第二通孔。第二互连层形成在第一互连层上。第二互连层包括成间隔关系且横向偏离于第一和第二导体结构的第三和第四导体结构、与第三导体结构欧姆接触的第三通孔和与第四导体结构欧姆接触的第四通孔。
依照本发明的实施方案的另一方案，提供一种在电路板中传送电流的方法，其包括：将至少两个导体轨迹嵌置于第一互连层中的第一和第二通孔连接盘之间，第一和第二通孔连接盘横向偏离于位于第一互连层上的第二互连层中的第三和第四通孔连接盘。第一电流通过至少两个导体轨迹传送。
依照本发明的实施方案的另一方案，提供一种电路板，其包括：第一互连层，其具有成间隔关系的第一和第二导体结构；第一通孔，其与第一导体结构欧姆接触；以及第二通孔，其与第二导体结构欧姆接触。第二互连层位于第一互连层上。第二互连层包括：第三和第四导体结构，其成间隔关系并且横向偏离于第一和第二导体结构；第三通孔，其与第三导体结构欧姆接触；以及第四通孔，其与第四导体结构欧姆接触。
依照本发明的实施方案的另一方案，提供一种制造方法，其包括形成电路板的第一互连层。所述第一互连层包括第一导体轨迹和与所述第一导体轨迹间隔开的第一导体焊盘。第二互连层形成在第一互连层上。第二互连层包括第二导体焊盘和第二导体轨迹。第二导体轨迹横向偏离于第一导体轨迹并且第二导体焊盘横向偏离于第一导体焊盘。
附图说明
通过阅读下面的详细说明以及参照附图，本发明的前述优点以及其它优点将变得显而易见，在附图中：
图1是包括安装在电路板上的半导体芯片的示例性的常规半导体芯片装置的示意图；
图2是在剖面2-2处截取的图1的剖视图；
图3是包括安装到电路板上的半导体芯片的半导体芯片装置的示例性实施方案的小部分的剖视图；
图4是以较大放大率显示的图3的部分；
图5是描绘建立导体焊盘和轨迹的示例性处理步骤的图3中所示的电路板的部分的剖视图；
图6是与图5类似的剖视图，但是描绘了建立导体焊盘和轨迹的另外的示例性处理步骤；
图7是与图6类似的剖视图，但是描绘了集积层的形成；
图8是与图7类似的剖视图，但是描绘了集积层中通孔开口的激光钻孔；
图9是激光钻孔工艺的俯视图；
图10是与图9类似的剖视图，但是描绘了示例性的通孔形成；以及
图11是与图10类似的剖视图，但是描绘了预制焊接的联接。
具体实施方式
本文对诸如半导体芯片封装载体衬底之类的印制电路板的各个实施方案进行说明。一个实施例包括多个互连层，其中至少一个互连层具有横向偏离以容纳（accommodate）嵌置的导体轨迹的相邻通孔和通孔连接盘。现在将对另外的细节进行说明。
在下文所述的附图中，当相同的元件出现在多于一个的图中时，附图标记一般就重复。现在转到附图，尤其转到图1，其中示出了包括安装到封装衬底20上的半导体芯片15的示例性的常规半导体芯片封装10的示意图。未充满材料层25位于半导体芯片15和封装衬底20之间。封装衬底20设置有多个导体轨迹以及通孔和其它结构，以便在半导体芯片15和未示出的一些其它电路装置之间提供电力、接地和信号传递。为了便于这些传递，封装衬底20包括由多个焊料球组成的球栅阵列30形式的输入/输出。
现在转到图2，图2为在剖面2-2处截取的图1的剖视图。注意的是，剖面2-2仅包含半导体芯片15和封装衬底20的极小部分。如图所示，半导体芯片15为安装到电路板20上并且通过多个焊料接合件35和40与电路板20电连接的倒装芯片（flip-chip）。尽管仅描绘了两个焊料接合件35和40，但可以存在数十、数百或甚至数千这样的接合件，这取决于半导体芯片15和封装衬底20的复杂度的大小。焊料接合件35和40包括与半导体芯片15结合的相应的焊料凸点45和50以及与封装衬底20的相应的导体焊盘65和70通过冶金方法结合的预制焊料55和60。预制焊料55和60由焊料掩膜75横向分隔开。借助于回流和凸点塌缩工艺使焊料凸点45和50与预制焊料55和60通过冶金方法耦合（couple）。
封装衬底20为2-2-2集积式设计。在这点上，互连层或集积层80和85以及90和95形成在型芯100的相对侧。集积层80、85、90和95、型芯100、焊料掩膜75和形成在集积层95上的另外的焊料掩膜105构成了封装衬底20的互连系统。下面对图2中各个导体结构的讨论将为常规封装衬底20中其它导体结构的示例。集积层80包括通过形成在集积层80中的相应的通孔130和135与集积层85中的另外一组导体结构或焊盘120和125互连的相应的导体结构或焊盘110和115。类似地，集积层85中的导体焊盘120和125通过相应的通孔140和145与焊料掩膜75中的上覆导体焊盘65和70电连接。类似地，通过集积层90中的导体焊盘150和155以及通孔160和165、集积层85中的导体焊盘170和175以及相应的通孔180和185以及焊料掩膜105中的与通孔180和185连接的球焊盘190和195来提供贯通集积层90和95以及焊盘掩膜105的电通路。焊料球30通过冶金方法与球焊盘190和195接合。通过电镀贯通孔200和205来提供贯通型芯100的电通路。
以凸点节距x1制造焊料接合件35和40，凸点节距x1的大小取决于各种因素，诸如半导体芯片15的尺寸、半导体芯片15所需的输入/输出通路的数量以及其它考虑。与焊料接合件35连接的互连结构，诸如导体焊盘65、通孔140、导体焊盘120、通孔130和导体焊盘110，均与焊料接合件35垂直对准并且当从上方或下方观察时具有圆形印迹。对于与焊料接合件40连接的各个互连结构也是如此，诸如导体焊盘70、通孔125、导体焊盘145、通孔135和导体焊盘115。
集积层85包括位于导体焊盘120和125之间的导体轨迹210，并且集积层75包括位于导体焊盘65和70之间的导体轨迹215。导体轨迹210和215提供电力、接地或信号的路径选择。导体焊盘和通孔的典型的常规设计规则为使得在集积层85中的导体焊盘120和125之间存在最小间距x2。此最小间距x2为导体轨迹210和导体焊盘120之间的间隙x3、导体轨迹210和导体焊盘125之间的相应间隙以及导体轨迹210的宽度x4的某种组合。依照常规设计，并且由于凸点节距x1和所要求的最小间距x2，仅单个导体轨迹210可位于集积层85中的导体焊盘120和125之间。
图3为包括安装到电路板320上的半导体芯片315的半导体芯片装置300的示例性实施方案的小部分的剖视图。未充满的材料层325布置在半导体芯片315和电路板320之间以减轻不同CTE的影响。半导体芯片315可以为在诸如例如微处理器、图形处理器、组合的微处理器/图形处理器、专用集成电路、存储器装置等电子装置中使用的多种不同类型的电路装置中的任一种，并且可以为单型芯或多型芯，或者甚至层叠有另外的小片。半导体芯片315可以由诸如硅或锗的块状半导体或者诸如绝缘体上硅材料之类的在绝缘体上的半导体材料构造而成。半导体芯片315可以倒装芯片的方式安装到电路板320上并且通过焊料接合件或其它结构与电路板320电连接。可以使用除了倒装芯片焊料接合件之外的互连方案。
电路板320可以具有半导体芯片封装衬底、电路卡或实际上任何其它类型的印制电路板。尽管可以为电路板320使用整体式结构，但是更加典型的构造将使用集积式设计。关于这点，电路板320可由中央型芯构成，在中央型芯的上面形成有一个或多个集积层，而在中央型芯的下面形成有另外的一个或多个集积层。型芯本身可由一个或多个层的叠构成。这种布置的一个实施例可以为2-2-2布置，其中单层型芯层叠在两组的两个集积层之间。如果实现为半导体芯片封装衬底，电路板320中的层的数量能够从四个变为十六个或更多个，但是可以使用少于四个的层。同样可以使用所谓的“无型芯”设计。电路板320的层可由散布有金属互连物的绝缘材料构成，诸如各种公知的环氧树脂或其它聚合物。可以使用除集积外的多层构造。任选地，电路板320可由公知的陶瓷或适用于封装衬底或其它印制电路板的其它材料构成。
为了在半导体芯片315和未示出的另外的电路装置之间提供电力、接地和信号的传递，电路板320设置有多个导体轨迹和通孔以及其它结构。为了有利于那些传递，电路板320可设置有为管脚阵列、球栅阵列、连接盘栅阵列或其它类型的互连型式的形式的输入/输出。在此示例性实施方案中，电路板320设置有由多个焊料球327构成的球栅阵列。
半导体芯片315可以通过倒装芯片方式安装到电路板320上并且通过焊料接合件、导电柱或其它结构件与电路板320电气互连。在此示例性实施方案中，描绘了三个焊料结构件或接合件330、335和340。尽管仅描绘了三个焊料接合件330、335和340，但可以存在数十、数百或者甚至数千这样的接合件，这取决于半导体芯片315和电路板320的复杂度大小。焊料接合件330、335和340可由与半导体芯片315耦合的相应的焊料凸点345、350和353以及通过冶金方法与电路板320的相应的导体焊盘365、370和372接合的预制焊料355、360和362构成。焊料凸点345、350和353借助于回流凸点塌缩工艺通过冶金方法与预制焊料355、360和362耦合。
焊料凸点345、350和353以及焊料球327可由各种基于铅或无铅的焊料的构成。示例性的基于铅的焊料可以具有低共熔比例或接近低共熔（eutectic）比例的组成，诸如大约63%的Sn和37%的Pb。无铅的实施例包括锡-银（大约97.3%的Sn，2.7%的Ag）、锡-铜（大约99%的Sn，1%的Cu）、锡-银-铜（大约96.5%的Sn，3%的Ag，0.5%的Cu）等。预制焊料355、360和362可由相同类型的材料构成。任选地，可消除预制焊料355、360和362以有利于单一焊料结构或焊料加上导电柱的布置。未充满材料层325可以为例如环氧树脂，其与硅微粉和酚醛树脂混合并且在回流工艺之前或之后沉积以建立焊料接合件330、335和340。预制焊料355、360和362以及导体焊盘365、370和372由焊料掩膜375横向围绕，通过激光烧蚀等采用光刻使焊料掩膜375形成图案以形成多个开口，从而容纳各种预制焊料，例如，预制焊料355、360和362。另外的焊料掩膜377位于电路板320的相对侧以便于焊料球327的联接。焊料掩膜375和377可由适用于焊料掩膜制造的各种材料制成，诸如例如由Taiyo Ink Mfg.Co.,Ltd.制造的PSR-4000AUS703或由Hitachi Chemical Co.,Ltd.制造的SR7000。
在此示例性的实施方案中，电路板320实现为具有2-2-2集积式设计的半导体芯片封装。关于这点，互连或集积层380和385以及390和395形成在型芯400的相对侧。型芯400可以为根据需要为整体式或层压式或者两层或更多层。型芯400和集积层380、385、390和395可由诸如Ajinomoto,Ltd.供应的GX13等公知聚合材料构成。集积层380、385、390和395、型芯400以及焊料掩膜375和377构成了电路板320的互连系统。下面对图3中各种导体结构的讨论将是对电路板320中其它导体结构的图解。集积层380可以包括相应的导体结构或焊盘410、415和417，相应的导体结构或焊盘410、415和417通过形成在集积层380中的相应的通孔430、435和437与集积层385中的另外一组导体结构或焊盘420、425和427互连或欧姆接触。类似地，集积层385中的导体焊盘420、425和427可通过相应的通孔440、445和447与焊料掩膜375中的上覆导体焊盘365、370和372电连接。类似地，可通过集积层390中的导体焊盘450、455和457以及通孔460、465和467、集积层395中的导体焊盘470、475和477以及相应的通孔480、485和487以及焊料掩膜377中的与通孔480、485和487连接的球焊盘490、495和497来提供贯通集积层390和395以及焊料掩膜377的电通路。焊料球327通过冶金方法与球焊盘490、495和497接合。贯通型芯400的电通路可通过贯通孔500、505和507来提供，贯通孔500、505和507可以为电镀的贯通孔或其它类型的导体。
仍参照图3，集积层385可以包括多个导体轨迹，多个导体轨迹中的三个是可见的并且分别标示为510、515和517。集积层375可以包括多个导体轨迹520和525，并且集积层395可以包括导体轨迹530、535和537。导体轨迹510和515可以嵌置于导体焊盘420和425之间，导体轨迹530和535可以嵌置于导体焊盘470和475之间。如下面更加详细描述的，多个轨迹510和515在导体焊盘420和425之间以及轨迹530和535在导体焊盘470和475之间的有利嵌置提供了比使用常规设计所可能提供的电路板320中电力、接地和/或信号的更加复杂和灵活的路径选择，在常规设计中设计规则和常规的互连放置可能防止这种多个轨迹的嵌置。
图3中由虚线圆圈540环绕的部分将在图4中以更大的放大率显示。现在转到图4，该示例性实施方案的技术目标是使能在导体焊盘420和425以及通孔440和445之间嵌置两个轨迹510和515，而不必使焊料接合件330和335之间的凸点节距增大而超过值x1。为了实现这种嵌置，导体焊盘420沿箭头550的方向横向偏移，而导体焊盘425相应地但是相反地沿箭头555的方向横向偏移。通孔440和445类似地沿箭头550和555的方向偏移以保持与它们相应的下伏导体焊盘420和425的近似垂直对准。集积层380中的通孔430和435可与它们相应的导体焊盘410和415以及型芯400中的下伏电镀贯通孔500和505大致垂直对准。类似地，焊料凸点345、预制焊料355和导体焊盘365可垂直对准，并且焊料凸点350、预制焊料360和导体焊盘370可垂直对准。导体焊盘420和425可沿相应的方向550和555横向偏移以使得在它们之间存在总间隙x5。总间隙x5可以为导体焊盘420与轨迹510和轨迹515与导体焊盘425之间的间隙x7、轨迹510和515的组合横向尺寸x6和轨迹510和515之间的间隙x8的总和。如果需要，量值x6，x7和x8可以相等或不相等。通过这种方式，诸如间距x7之类的轨迹和焊盘之间的某最小设计规则间距以及诸如x8的某最小轨迹间间距可以在提供嵌置轨迹的同时被保持，而无需扩大凸点节距x1。导体轨迹520可以按常规方式位于导体焊盘365和370之间。任选地，多个轨迹可根据需要嵌置在多个集积层上，诸如不仅为集积层385，而且嵌置在焊料掩膜375中。这样，可以提供有利于来自半导体芯片315的输入/输出的更大复杂度的更复杂的路径选择，而无需将凸点节距扩大为超过x1。
再次参照图3，为了有利于焊盘420和425以及通孔440和445的横向偏移，可以不具有在下一个相邻组的焊盘和通孔之间的嵌置轨迹，诸如焊盘427和通孔447。可以仅具有位于焊盘425和427以及通孔445和447之间的单一轨迹517。然而，可预期的是，使用本文所述的横向偏移技术在成对的焊盘和通孔之间两个或多个轨迹的嵌置可用于电路板320中的多个位置。还应当理解的是，焊盘和通孔的偏移可以为非对称的。例如，可以仅使导体焊盘420和通孔440横向偏移，而仍可容纳嵌置的轨迹。
可通过参照图5、图6、图7和图8以及首先参照图5来理解用于制造偏移的导体焊盘420和425以及通孔440和445及互连型式的其它结构的示例性方法。图5为与图3类似的剖视图，但是了为了简化图示，仅描绘出了型芯400的上部和电路板320的贯通孔500和505。另外，图3和图4中所描绘的上覆半导体芯片315未联接到此点处，因此未描绘出。已经构造出包括导体焊盘410和415以及通孔430和435的集积层380。在这点处，导体层560可施加于集积层380上。通过随后的处理，导体层560将被变换为成对的导体焊盘和信号轨迹，如下面更加详细描述的。导体层560可由各种导体材料制成，诸如铝、铜、银、金、钛、难熔金属、难熔金属化合物、这些材料的合金等。作为整体式结构的替代，导体层560可由多个金属层的叠层构成，诸如钛层随后是镍-钒层随后是铜层。在另外的实施方案中，钛层可覆有铜层，随后是镍的表面涂层。然而，本领域技术人员将理解到，各种导电材料可用于导体层560。可以使用施加金属材料的各种公知技术，诸如物理气相沉积、化学气相沉积、电镀等。在示例性的实施方案中，导体层560可由铜构成且通过公知的电镀工艺沉积。
在此阶段中，掩膜565可形成在导体层560上并且通过光刻在多个部分570a、570b、570c和570d中形成图案。掩膜部分570a和570d分别横向偏离于通孔430和435，以使得之后形成的导体焊盘420和425（见图3和图4）将具有期望的横向偏移。使部分570a、570b、570c和570d形成图案以具有之后形成的导体结构的期望印迹。例如，如果图3和图4所示的导体焊盘420和425被铺以石板（slate）以具有圆形或椭圆形的印迹，那么掩膜部分570b和570c通过光刻形成为圆形或椭圆形的图案。根据与掩膜565的光刻形成图案相关联的局限性，可能需要通过通常比严格圆润的形状更易于供光刻处理使用的一系列互连的多边形来形成近似曲线形形状。
现在参照图6，在掩膜565形成之后，导体层560经受蚀刻处理以去除导体层560的那些暴露的部分。在蚀刻处理之后，可通过灰化、溶剂剥离或这两者的组合来去除掩膜565。在从集积层380上去除图5所示的掩膜565之后，导体焊盘420和425以及轨迹510和515保留。导体焊盘420横向偏离于通孔430、导体焊盘410和贯通孔500。焊盘425相对于通孔435、导体焊盘415和贯通孔505也是如此，但是沿相反的方向。
现在转到图7。在使焊盘420和425以及轨迹510和515形成图案之后，集积层385可以形成在集积层380上。本文其它地方所述的类型的绝缘材料可通过旋转涂覆或其它技术沉积并且通过加热或其它方式固化。在此阶段，集积层385覆盖焊盘420和425以及轨迹510和515。
现在将结合图8对在集积层385中形成开口以容纳随后形成的通孔的处理进行说明。在示例性的实施方案中，开口575和580可以通过激光切割法形成在导体焊盘420和425的上方。激光器585可以脉冲或作为连续束输送激光辐射线590。激光辐射线590的波长和光斑尺寸被选择以有效地烧蚀集积层材料层385，同时生成具有期望尺寸和印迹的开口575和580。例如，可以使用在紫外线范围内的且光斑尺寸在2微米至5微米范围内的辐射线590。需要将开口575和580完全钻到下伏的焊盘420和425，但是应当多加小心以确保切割处理不会从焊盘420和425去除过多材料。开口575横向偏离于导体焊盘420、通孔430、导体焊盘410和贯通孔500。开口580类似地沿相反的方向横向偏离于导体焊盘425、通孔435、导体焊盘415和贯通孔505。
在图9中描绘了集积层385和形成的开口575和580的俯视图。导体焊盘420的由开口575暴露的部分是可见的，但是外周被覆盖且因此以虚像显示。导体焊盘425和开口580也是如此。嵌置的导体轨迹510和515仍被覆盖，因此类似地以虚像显示。
现在参照图10，在形成开口575和580之后，可以在其中形成通孔440和445。通孔440和445可由各种导体材料构成，诸如铝、铜、银、金、钛、难熔金属、难熔金属化合物、这些材料的合金等。作为整体式结构的替代，通孔440和445可由多个金属层的叠层构成，诸如钛层随后是镍-钒层随后是铜层。在另外的实施方案中，钛层可覆有铜层，随后是镍的表面涂层。然而，本领域技术人员将理解到，各种导电材料可用于通孔440和445。可以使用用于施加金属材料的各种公知技术，诸如物理气相沉积、化学气相沉积、电镀等。在示例性实施方案中，通孔可由在两个阶段中进行的铜电镀形成。第一阶段涉及到在开口575和580中施加相对薄层的铜。在第二阶段中，进行块电镀处理以填充通孔440和445。
本文所述的用于在包括导体焊盘420和425、轨迹510和515以及通孔440和445的集积层380上建立集积层385的处理还可用于建立包括导体焊盘410和415及其通孔430和435的集积层380。对于型芯400相对侧的任意其它层也是如此。
现在参照图11，可以通过公知的材料沉积和图案形成技术将由焊料掩膜375、导体焊盘365和370以及导体轨迹520构成的集积层形成在集积层385上。例如，可利用与如本文其它地方所述的用于形成导体焊盘410和415以及420和425以及导体轨迹510和515的技术大致相同的导体沉积和图案形成技术来制作导体焊盘365和370以及导体轨迹520。可根据需要利用公知的诸如旋转涂覆或其它沉积技术等焊料掩膜沉积技术来沉积焊料掩膜375。可通过公知的光刻图案形成技术在焊料掩膜375中形成适当的开口585和590。开口585和590有利地位于导体焊盘365和370的上方。在这点处，预制焊料355和360可以位于开口585和590中并且如图所示铸造。例如，可以通过漏印板等来施加焊膏。可在此点处进行回流以将预制焊料355和360与下伏的导体焊盘365和370接合。在施加预制焊料355和360之后，图1和图2中所描绘的半导体芯片315可定位在电路板320上并且安装到预制焊料355和360上。进行回流处理以形成图2中所描绘的焊料接合件330和335。回流的温度和持续时间将取决于焊料的类型以及电路板320和半导体芯片315的几何形状。
应当理解的是，本文所述的处理可在分离的电路板上进行或者一起在电路板的带或其它集合体上进行。如果一起进行，则可通过锯或其它技术在某阶段将各个电路板单一化。
本文所公开的任意的示例性实施方案可通过诸如例如半导体、磁盘、光盘或其它存储介质等计算机可读介质中配置的指令来实施，或者可实施为计算机数据信号。指令或软件能够合成和/或模拟本文中公开的电路结构。在示例性的实施方案中，诸如Cadence APD、Encore等电子设计自动程序可用于合成公开的电路结构。合成的代码可用于制造公开的电路结构件。
尽管可易于对本发明进行各种变型例和可选形式，但已经通过举例的方式在附图中显示了具体的实施方案，并且本文已经详细描述了具体的实施方案。然而，应当理解的是，本发明不旨在局限于所公开的特定形式。而是，本发明旨在覆盖落在如随附的权利要求书限定的本发明的主旨和范围内的全部的变型例、等同和替代方案。

Claims (23)

1.一种制造方法，包括：
形成电路板的第一互连层，所述第一互连层包括成间隔关系的第一和第二导体结构、与所述第一导体结构欧姆接触的第一通孔以及与所述第二导体结构欧姆接触的第二通孔；以及
在所述第一互连层上形成第二互连层，所述第二互连层包括成间隔关系且横向偏离于所述第一和第二导体结构的第三和第四导体结构。
2.如权利要求1所述的方法，其中，所述第二互连层形成有与所述第三导体结构欧姆接触的第三通孔以及与所述第四导体结构欧姆接触的第四通孔。
3.如权利要求1所述的方法，其中，所述第三和第四通孔横向偏离于所述第一和第二通孔。
4.如权利要求1所述的方法，包括在所述第二互连层中所述第三和第四导体结构之间形成至少两个导体轨迹。
5.如权利要求4所述的方法，包括在所述第一互连层中所述第一和第二导体结构之间形成导体轨迹。
6.如权利要求1所述的方法，包括使半导体芯片与所述电路板耦合。
7.如权利要求1所述的方法，包括利用存储在计算机可读介质中的指令来形成所述第三和第四导体结构。
8.如权利要求1所述的方法，包括使多个焊料球与所述电路板耦合。
9.在电路板中传送电流的方法，包括：
将至少两个导体轨迹嵌置在第一互连层的第一和第二通孔连接盘之间，所述第一和第二通孔连接盘横向偏离于位于所述第一互连层上的第二互连层中的第三和第四通孔连接盘；以及
通过所述至少两个导体轨迹来传送第一电流。
10.如权利要求9所述的方法，其中所述第一电流包括电信号。
11.如权利要求9所述的方法，其中，所述第一互连层包括与所述第一通孔连接盘欧姆接触的第三通孔以及与所述第二通孔连接盘欧姆接触的第四通孔。
12.如权利要求9所述的方法，包括通过所述第一通孔连接盘、所述第一通孔和所述第三通孔连接盘来传送第二电流。
13.如权利要求9所述的方法，包括通过位于所述第三和第四通孔连接盘之间的导体轨迹来传送第三电流。
14.如权利要求9所述的方法，其中，所述电路板包括半导体芯片，所述方法包括利用所述至少两个导体轨迹在所述半导体芯片和所述电路板之间传送所述第一电流。
15.电路板，包括：
第一互连层，其包括成间隔关系的第一和第二导体结构、与所述第一导体结构欧姆接触的第一通孔以及与所述第二导体结构欧姆接触的第二通孔；以及
第二互连层，其位于所述第一互连层上，所述第二互连层包括成间隔关系且横向偏离于所述第一和第二导体结构的第三和第四导体结构、与所述第三导体结构欧姆接触的第三通孔以及与所述第四导体结构欧姆接触的第四通孔。
16.如权利要求15所述的电路板，其中，所述第三和第四通孔横向偏离于所述第一和第二通孔。
17.如权利要求15所述的电路板，包括位于所述第一和第二导体结构之间的导体轨迹。
18.如权利要求15所述的电路板，其中，所述第一互连层包括集积层。
19.如权利要求15所述的电路板，包括与所述电路板耦合的半导体芯片。
20.如权利要求15所述的电路板，其中，所述第一互连层包括焊料掩膜。
21.如权利要求15所述的电路板，包括与所述电路板耦合的多个焊料球。
22.一种制造方法，包括：
形成电路板的第一互连层，所述第一互连层包括第一导体轨迹和与所述第一导体轨迹间隔开的第一导体焊盘；以及
在所述第一互连层上形成第二互连层，所述第二互连层包括第二导体焊盘和第二导体轨迹，所述第二导体轨迹横向偏离于所述第一导体轨迹，并且使所述第二导体焊盘横向偏离于所述第一导体焊盘。
23.如权利要求22所述的方法，包括形成与所述第一导体焊盘欧姆接触的第一通孔以及与所述第二导体焊盘欧姆接触的第二通孔。
CN2010800509810A 2009-11-12 2010-11-10 带有偏移通孔的电路板 Pending CN102687604A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/617,544 2009-11-12
US12/617,544 US20110110061A1 (en) 2009-11-12 2009-11-12 Circuit Board with Offset Via
PCT/CA2010/001797 WO2011057404A1 (en) 2009-11-12 2010-11-10 Circuit board with offset via

Publications (1)

Publication Number Publication Date
CN102687604A true CN102687604A (zh) 2012-09-19

Family

ID=43974030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800509810A Pending CN102687604A (zh) 2009-11-12 2010-11-10 带有偏移通孔的电路板

Country Status (8)

Country Link
US (1) US20110110061A1 (zh)
EP (1) EP2499887A1 (zh)
JP (1) JP2013511137A (zh)
KR (1) KR20120102700A (zh)
CN (1) CN102687604A (zh)
IN (1) IN2012DN04980A (zh)
TW (1) TW201132265A (zh)
WO (1) WO2011057404A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103731979A (zh) * 2012-10-16 2014-04-16 三星电机株式会社 混合层压基板、其制造方法和封装基板
CN106717138A (zh) * 2014-10-31 2017-05-24 Ati科技无限责任公司 具有受约束焊料互连垫的电路板
CN110383457A (zh) * 2017-03-28 2019-10-25 硅存储技术股份有限公司 用于晶片键合的牺牲对齐环和自焊接过孔

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326455B2 (ja) * 2008-09-18 2013-10-30 日本電気株式会社 プリント配線基板及びその製造方法
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
US9064757B2 (en) * 2012-02-29 2015-06-23 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
US9437534B2 (en) * 2012-02-29 2016-09-06 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
JP2014236187A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2014236188A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
US9565762B1 (en) * 2013-12-06 2017-02-07 Marvell Israel (M.I.S.L) Ltd. Power delivery network in a printed circuit board structure
KR102124691B1 (ko) * 2014-07-28 2020-06-18 인텔 코포레이션 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지
JP2017069318A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板
US11652036B2 (en) * 2018-04-02 2023-05-16 Santa Clara Via-trace structures
TWI677065B (zh) 2018-06-13 2019-11-11 瑞昱半導體股份有限公司 電子裝置及電路基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079553A1 (en) * 2000-12-22 2002-06-27 Cleeves James M. Contact and via structure and method of fabrication
US6534723B1 (en) * 1999-11-26 2003-03-18 Ibiden Co., Ltd. Multilayer printed-circuit board and semiconductor device
US20060163628A1 (en) * 2005-01-27 2006-07-27 Matsushita Electric Industrial Co., Ltd. Solid state imaging apparatus and method for fabricating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634694A (ja) * 1986-06-24 1988-01-09 富士通株式会社 多層プリント基板
JPH01115195A (ja) * 1987-10-28 1989-05-08 Ibiden Co Ltd プリント配線板
JPH0752784B2 (ja) * 1988-05-24 1995-06-05 松下電工株式会社 プリント配線板
JPH0276293A (ja) * 1988-09-12 1990-03-15 Hitachi Ltd 配線基板および計算機用実装モジュール
JP2940173B2 (ja) * 1991-02-12 1999-08-25 横河電機株式会社 基板ｃａｄシステム
JPH07283538A (ja) * 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH09326556A (ja) * 1996-06-06 1997-12-16 Kyocera Corp 多層配線基板及びその製造方法
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JP2001237547A (ja) * 2000-02-23 2001-08-31 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
US6900532B1 (en) * 2000-09-01 2005-05-31 National Semiconductor Corporation Wafer level chip scale package
JP2002359468A (ja) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd フィルドビア構造を有する多層プリント配線板及びその製造方法
JP2004063904A (ja) * 2002-07-30 2004-02-26 Ngk Spark Plug Co Ltd ビルドアップ多層プリント配線板
JP4612543B2 (ja) * 2003-06-16 2011-01-12 日本電気株式会社 プリント回路配線基板設計支援装置及びプリント回路基板設計方法並びにそのプログラム
US20050201065A1 (en) * 2004-02-13 2005-09-15 Regnier Kent E. Preferential ground and via exit structures for printed circuit boards
JP4003767B2 (ja) * 2004-09-02 2007-11-07 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置、及び印刷配線板の製造方法
JP4299814B2 (ja) * 2005-07-21 2009-07-22 Ｎｅｃアクセステクニカ株式会社 プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2008078343A (ja) * 2006-09-21 2008-04-03 Cmk Corp プリント配線板及びその製造方法
JP4848490B2 (ja) * 2006-10-25 2011-12-28 日本電気株式会社 伝送線路及びこれを有する配線基板並びに半導体装置
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534723B1 (en) * 1999-11-26 2003-03-18 Ibiden Co., Ltd. Multilayer printed-circuit board and semiconductor device
US20020079553A1 (en) * 2000-12-22 2002-06-27 Cleeves James M. Contact and via structure and method of fabrication
US20060163628A1 (en) * 2005-01-27 2006-07-27 Matsushita Electric Industrial Co., Ltd. Solid state imaging apparatus and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103731979A (zh) * 2012-10-16 2014-04-16 三星电机株式会社 混合层压基板、其制造方法和封装基板
CN106717138A (zh) * 2014-10-31 2017-05-24 Ati科技无限责任公司 具有受约束焊料互连垫的电路板
CN110383457A (zh) * 2017-03-28 2019-10-25 硅存储技术股份有限公司 用于晶片键合的牺牲对齐环和自焊接过孔
CN110383457B (zh) * 2017-03-28 2023-04-18 硅存储技术股份有限公司 用于晶片键合的牺牲对齐环和自焊接过孔

Also Published As

Publication number Publication date
US20110110061A1 (en) 2011-05-12
EP2499887A1 (en) 2012-09-19
WO2011057404A1 (en) 2011-05-19
JP2013511137A (ja) 2013-03-28
TW201132265A (en) 2011-09-16
IN2012DN04980A (zh) 2015-10-02
KR20120102700A (ko) 2012-09-18

Similar Documents

Publication Publication Date Title
CN102687604A (zh) 带有偏移通孔的电路板
US9793199B2 (en) Circuit board with via trace connection and method of making the same
US8445329B2 (en) Circuit board with oval micro via
US7670939B2 (en) Semiconductor chip bump connection apparatus and method
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
US20120013003A1 (en) Bga package with traces for plating pads under the chip
CN103460379A (zh) 具有支撑性端子垫片的半导体芯片
JP2005101614A (ja) 改善されたソルダバンプ及び改善されたソルダバンプ構造の形成方法
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
CN103325760A (zh) 形成于半导体基板上的导电凸块及其制法
US9622347B2 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
JP3730625B2 (ja) フリップチップボンディングのための有機基板
JP2011129729A (ja) 配線基板及び半導体装置
CN101523594A (zh) 半导体封装和用于制造半导体封装的方法
CN102823337A (zh) 具有固定的底部填充的电路板
CN106717138A (zh) 具有受约束焊料互连垫的电路板
JP2009071157A (ja) 配線基板及びその製造方法ならびに半導体装置
TWI310589B (en) Surface structure of package substrate and method of manufacturing the same
CN100452329C (zh) 可供形成预焊锡材料的半导体封装基板及其制法
WO2023210815A1 (ja) 配線基板、半導体装置及び配線基板の製造方法
CN102487049A (zh) 半导体基板及其制法
WO2010073831A1 (ja) 多層配線基板および製造方法
JP2007141973A (ja) 半導体部品付き配線基板
TW202410317A (zh) 配線基板、半導體裝置及配線基板的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120919