TW201132265A

TW201132265A - Circuit board with offset via

Info

Publication number: TW201132265A
Application number: TW099138303A
Authority: TW
Inventors: Andrew Kw Leung
Original assignee: Ati Technologies Ulc
Priority date: 2009-11-12
Filing date: 2010-11-08
Publication date: 2011-09-16
Also published as: US20110110061A1; EP2499887A1; WO2011057404A1; JP2013511137A; CN102687604A; IN2012DN04980A; KR20120102700A

Description

201132265 六、發明說明：【發明所屬之技術領域】 -本發明大致上係關於半導體處理，且尤係關於具有通 : 孔之電路板及其製造方法。【先前技術】各種類型之電路板’包含半導體晶片封裝基板及電路卡，使用導體線路（conductor line)或跡線（trace)以將訊唬、電力及接地從一點輸送至另一點。許多習知電路板設叶使用多個互連層或階層（level)，一個層係藉由導電通孔乂電性連結至下一個層。通孔本身通常係形成在所謂的通孔地帶（via land)上，通孔地帶係為導電之墊狀。許多習知電路板通孔通常具有圓形底面積（f〇〇tprint)。一種類型之習知通孔銲墊具有圓形底面積，而另一種類型使用矩形底面積。有種持續的趨勢係將更多佈線（rout ing)擠進電路板中，特別係擠進半導體晶片封裝基板中。其中，因為越來越複雜的半導體晶片設計之輪入/輸出之數目增加而造戍耑要更大的佈線複雜性。將更多跡線及通孔插入電路板佈局中不是一件小事。確實，意圖增加佈線必須對抗設計規則，而設計規則係經由適當提出而得以確保使用於形成電路板之製造過程能夠可靠地實施。習知通孔及通孔地帶通常係從一個互連層垂直對齊至下一個互連層。因此，一個習知用以增加佈線跡線之裝塡街度（packing density)之方法包含縮小通孔及地帶。然 95034 3 201132265 而，任何縮小通孔尺寸以容置額外跡線佈線之意圖會伴隨有通孔及通孔地帶中之電流密度的增加。若電流密度超過臨界位準，則可能發生裝置失效。許多習知設計藉由實質地過度設計通孔雷射鑽孔製程以試圖避免此問題。孔係以雷射鑽出大尺寸（generous size)。然而，為了滿足設計規則，大的通孔尺寸傾向於避免在通孔旁放置跡線。本發明係針對克服或降低一個或更多個前述缺點之影響。【發明内容】依據本發明之實施例之一種態樣，提供一種製造方法，包括形成電路板之第一互連層。第一互連層包含處於隔開關係之第一及第二導體結構、與第一導體結構歐姆接觸之第一通孔和與第二導體結構歐姆接觸之第二通孔。在第一互連層上形成第二互連層。第二互連層包含處於隔開關係且從第一及第二導體結構橫向地偏移之第三及第四導體結構、與第三導體結構歐姆接觸之第三通孔和與第四導體結構歐姆接觸之第四通孔。依據本發明之實施例之另一種態樣，提供一種在電路板中輸送電流的方法，包括在第一互連層中於第一及第二通孔地帶之間巢套至少二個導體跡線、第一及第二通孔地帶係從位於第一互連層上之第二互連層中之第三及第四通孔地帶橫向地偏移。將第一電流輸送通過至少二個導體跡線。依據本發明之實施例之另一種態樣，提供一種電路 4 95034 201132265 — 板，包括第一互連層’其包含處於隔開關係之第一及第二導體結構、與第一導體結構歐姆接觸之第—通孔和與第二 •導體結構歐姆接觸之第二通孔。第二互連層係在第一互連 Λ 層上。第一互連層包含處於隔開關係且從第一及第二導體結構橫向地偏移之第三及第四導體結構、與第三導體纟士構歐姆接觸之第三通孔和與第四導體結構歐姆接觸之第四通孔。依據本發明之實施例之另一種態樣，提供一種製造方法，包括形成電路板之第一互連層。第一互連層包含第一導體跡線及與第一導體跡線隔開之第一導體銲墊。第二互連層係形成在第一互連層上。第二互連層包含第二導體銲塾及第二導體跡線。第二導體跡線係從第一導體跡線橫向地偏移且將第二導體銲墊從第一導體銲墊橫向地偏移。【實施方式】在此係敘述印刷電路板之各種實施例，例如半導體晶片封裝載體基板。一個範例包含多個互連層，其中至少一個具有毗鄰的通孔及通孔地帶之互連層係橫向地偏移以容置巢套（nested)導體跡線。現在將敘述更多細節。在以下所描述之圖式中，在超過一個圖式中出現之相同凡件，元件符號通常係重複的。現在轉向圖式，尤其係第1圖，在其中係顯示包含裝設在封裝基板2〇上之半導體曰曰片15之例示性習知半導體晶片封裝1 〇之立體圖。底部填充材料層25係位在半導體晶片15及封裝基板2〇之間。於封裝基板20設有一些導體跡線、通孔及其他結構以在半 95034 5 201132265 導體晶片15及未顯示之某些其他電路裝置之間提供電力、接地及訊號傳輸。封裳基板2〇包含由複數個銲球構成之球柵陣列30形式之輸入/輸出以促進那些傳輸。現在將注意力轉向第2圖，其係第】圖在剖面2之剖視圖。注意到，剖面2〜2僅包括相當小部分之半導體晶片15及封裝基板20。如圖所示，半導體晶片15係裝設於電路板20且藉由複數個銲料接點（s〇ider “丨的）^及4〇而與電路板20電性連接之覆晶晶片（flip_chip)。儘管只有描繪二個銲料接點35及40，然而，依據半導體晶片S 15 及封裝基板20之複雜度的大小，卻可能有二十個、數百個或甚至數千個此種接合。銲料接點35及4〇係由耦合至半導體晶片15之各銲料凸塊（solder bump)45及5〇與冶金接合至封裝基板20之各導體銲墊65及7〇之預銲料 (presolder)55及60構成。預銲料55及6〇係藉由銲料遮罩75而橫向地隔開。銲料凸塊45及5〇係藉由回銲比… 及凸塊崩潰（bump collapse)製程而冶金地耦合至預 55 及 60 。 ' , 封裝基板20係2-2-2堆積（buid_叩）設計。就此而士，互連或堆積層80、85、90及95係形成在核心1〇〇之相°對側上。堆積層80、85、90及95、核心1〇〇、銲料遮罩乃及另一個形成在堆積層95上之銲料遮罩1〇5構成封裝其板 2〇之互連系統。以下所談論之第2圖中之各種導體^將說明習知封裝基板20中之其他導體結構。堆積層8〇勺八個別的導體結構或銲墊110 | 115，其係藉由形成在堆積 95034 6 201132265 .層80巾之個別的通孔130及135而與堆積層85中之另一組導體結構或銲墊120及125互連。同樣地，在堆積層85 巾之導體銲魯12G及125係藉由個別的通孔14Q及145而 :電=連接在銲料遮軍75中之上覆導體鲜塾仍及。同樣地藉由在堆積層90中之導體銲塾150及155和通孔160及服、在堆積層85中之導體銲塾17〇及175和對應之通孔 180及^ 185以及連接至通孔18〇及185之在銲料遮罩1〇5 中之鮮球塾190及195而設置通過堆積層90及95和銲料遮罩105之電軋通路。銲球3〇係冶金接合至銲球墊1⑽及 195藉由經鍍覆的貫穿孔2〇〇及2阳而設置通過核心1〇〇之電氣通路。以凸塊節距（pitch)Xl製造銲料接點35及4〇 ’凸塊節距之尺寸係依據各種因素，例如半導體晶片15之尺寸、半導體晶片15所需之輸入/輸出通路之數目及其他考量。連接至銲料接點35之互連結構，例如導體銲墊65、通孔 140、導體銲墊丨2〇、通孔130及導體銲墊110，係與銲料接點35垂直地對齊且當從上方或下方觀看時具有圓形底面積°連接至銲料接點40之各種互連結構，例如導體銲墊 70、通孔125、導體銲墊145、通孔135及導體銲墊115，同樣係如此。堆積層85包含位在導體銲墊12〇及125之間之導體跡線210，且堆積層75包含位在導體銲墊65及70之間之導體跡線215。導體跡線21〇及215提供電力、接地或訊號之佈線。導體銲墊及通孔之典型習知設計規則係在堆積層 95034 7 201132265 中之導體銲墊120及125之間具有最小間隔 „ θ vsPaci 85 X2。此最小間隔η係為在導體跡線210及導體轉聲Clflg) 間之間隙X3、在導體跡線210及導體銲墊125之間l2〇 < 間隙和導體跡線210之寬度A之某種組合。依據此=辦應計’且由於凸塊節距Xl及所需之最小間隔幻，在堆積彀中之導體銲墊120及125之間僅可放置單一個道層85 210。導體跡線第3圖係包含裝設在電路板320上之半導麗曰曰之半導體晶片裝置300之例示性實施例之一小部八圖。底部填充材料層325係設置在半導體晶片的刳視板320之間以減小差異熱膨脹係數之影響。半導體曰及電袼係可為使用在電子產品中之無數不同類型的任何^曰片315 裝置，例如，舉例而言’電子產品係微處理器、：：電略器、混合微處理H/圖形處理器、特定應用積體二處理體裝置等，且半導體晶片315係可為單或多核=己憶另外的晶粒作堆疊。半導體晶片315係可由主 ^ ⑽k se—伽）（例如^鍺）或絕緣體 = 料(例如絕緣體上讀料)建構而成。半導體晶^ 可為裝設在電路板32〇且藉由銲料接點或其他結構而與電路板32G電性連接之覆晶晶片。除了覆晶晶片銲料接點以外，還可使用互連架構。電路板320係可為半導體晶片封裝基板、電路卡或實質上任何其他麵之印刷電路板。雖然可使用單片結構之電路板320 ’但更典型的組構係將使用堆積設計。就此而 8 95034 201132265 » 言，電路板3 2 0係可由中央核心構成，在核心上方形成有一個或多個堆積層及在核心下方形成有另外的一個或多個 .· 堆積層。核心本身可由一層或多層之堆疊構成。此種佈置之一個範例可為2-2-2配置，其中單層核心係層疊在二組二個堆積層之間。若實施成半導體晶片封裝基板，則電路板320中之層數目能從四個改變至六個或更多，但可使用少於四層。亦可使用所謂的「無核心（core less)」設計。電路板320之層係可由散佈有金屬互連之絕緣材料構成，絕緣材料例如係為各種眾所周知的環氧樹脂或其他聚合物。除了堆積以外，可使用多層組構。視需要地，電路板 320係可由適用於封裝基板或其他印刷電路板之眾所周知的陶瓷或其他材料構成。於電路板320設有一些導體跡線、通孔及其他結構以在半導體晶片315及未顯示之另一個電路裝置之間提供電力、接地及訊號傳輸。於電路板320係可設有針柵陣列（pin grid array)、球栅陣列（ball grid array)、地柵陣列（land grid array)或其他類型之互連架構形式之輸入/輸出以促進那些傳輸。在此說明實施例中，於電路板320係設有由複數個銲球327構成之球柵陣列。半導體晶片315可為裝設於電路板320且藉由銲料接點、導電柱或其他結構而與電路板320電性互連之覆晶晶片。在此說明實施例令，描繪三個銲料結構或接點330、 335及340。雖然只有描繪三個銲料接點330、335及340，但依據半導體晶片315及電路板320之複雜度的大小，卻 9 95034 201132265 可能有二十個、數百個或甚至數千個此種接點。銲料接點 330、335及340係可由耦合至半導體晶片315之各銲料凸塊345、350及353和冶金接合至電路板320之各導體銲塾 365、370及372之預鋅料355、360及362構成。鮮料凸塊345、350及353係藉由回銲及凸塊崩潰製程而冶金地耦合至預銲料355、360及362。銲料凸塊345、350及353和銲球327係可由各種鉛基或無錯銲料構成。一種例示性錯基銲料可具有在共晶比例或接近共晶比例之組成，例如大約63 %的錫及37 %的鉛。無鉛範例包含錫銀（大約97. 3 %的錫及2. 7 %的銀）、錫銅 (大約99 %的錫及1 %的銅）或锡銀銅（大約96.5 %的錫、3 %的銀及0. 5 %的銅）等。預銲料355、360及362係可由相同類型之材料構成。視需要地，可消除預銲料355、360及 362而以單一個銲料結構或銲料加上導電柱之配置加以取代。舉例而言，底部填充材料層325係可為混合有二氧化石夕填充物及紛樹脂之環氧樹脂，且底部填充材料層325係在回銲製程之前或之後才沉積以建立銲料接點330、335及 340。預銲料355、360及362和導體銲墊365、370及372 係被銲料遮罩375橫向地環繞，為了容置各種預銲料，預銲料係例如為預銲料355、360及362，藉由雷射剝蝕等以微影方式圖案化銲料遮罩375以形成複數個開口。另一個銲料遮罩377係被放置在電路板320之對面側上以促進銲球327之附著。銲料遮罩375及377係可由適用於銲料遮罩製造之各種材料製成，例如，舉例而言，材料係為由T a i y 〇 10 95034 201132265 %

Ink Mfg· Co.，Ltd 製造之 PSR-400 AUS703 或 Hitachi Chemical Co.，Ltd 製造之 SR7000。在此說明實施例中，係將電路板320實施成具有2-2-2 堆積設計之半導體晶片封裝。就此而言，互連或堆積層 380、385、390及395係形成在核心400之相對側上。核心400係可為單片或層疊或者如所需之二層或更多層。核心400和堆積層380、385、390及395係可由眾所周知的聚合材料構成，聚合材料係例如由Ajinomoto，Ltd.提供之GX13。堆積層380、385、390及395、核心400和銲料遮罩375及377構成電路板320之互連系統。以下所談論之第3圖中之各種導體結構將說明電路板320中之其他導體結構。堆積層380可包含個別的導體結構或銲墊41〇、 415及417 ’其係藉由形成在堆積層380中之個別的通孔 430、435及437而與堆積層385中之另一組導體結構或銲墊420、425及427互連或歐姆接觸。同樣地，在堆積層 385中之導體銲墊420、425及427係可藉由個別的通孔 440、445及447而電性連接在銲料遮罩375令之上覆導體銲墊365、370及372。同樣地藉由在堆積層390中之導體銲墊450、455及457和通孔460、465及467、在堆積層 395中之導體銲墊470、475及477和對應的通孔480、485 及487以及連接至通孔480、485及487之在銲料遮罩377 中之銲球墊490、495及497而設置通過堆積層39〇及395 和銲料遮罩377之電氣通路。銲球327係冶金地接合至銲球墊490、495及497。可藉由貫穿通孔5〇〇、5〇5及5〇7 95034 11 201132265 而設置通過核心400之電氣通路，貫穿通孔5〇〇、5〇5及 507係可為經鍍覆的通孔或其他類型的導體。仍舊參考第3圖’堆積層385可包含複數個導體跡線，其中可看見分別被標示為51〇、515及517之三個導體跡線。堆積層375可包含複數個導體跡線52〇及525，堆積層395可包含複數個導體跡線53〇、535及53了。導體跡線 510及515係可巢套在導體銲墊42〇及425之間，導體跡線530及535係可巢套在導體銲墊470及475之間。如以下之更詳細敛述者’在導體銲墊42〇及425之間之複數個跡線510及515與在導體銲墊47〇及475之間之複數個跡線530及535的有利巢套係能在電路板32{)中提供比本來可能會使用之習知設計提供更複雜且更彈性的電力、接地及/或訊號之佈線’習知設計之設計規則及習知互連配置可能會避免此種多個跡線的巢套。第3圖之由虛線圓54〇劃界線之部分將更放大顯示地在第4圖中。現在將注意力轉向第4圖。此說明實施例之技術目的在於將二個跡線51〇及515巢套在導體銲墊42〇及425之間以及在通孔440及445之間而無需將在銲料接點330及335之間之凸塊節距增加超過值χι。為達成此巢奮，導體銲塾420係在箭頭550之方向作橫向地偏移，導體銲墊425係對應地，但相反地，在箭頭555之方向作橫向地偏移。通孔440及445係同樣地在箭頭550及555之方向作偏移以與各自的底層導體銲墊420及425維持適當的垂直對齊。在堆積層380中之通孔430及435係可實質 95034 12 201132265 地與各自的導體銲墊410及415和在核心400中之底層電鍍的貫穿孔500及505垂直地對齊》同樣地，銲料凸塊345、預銲料355及導體銲墊365係可垂直地對齊，且銲料凸塊 350、預銲料360及導體銲墊370係可垂直地對齊。導體銲墊420及425係可在各自之方向550及555作橫向地偏移，使付在導體知塾420及425間存在總間隙X5。總間隙χ5係可為在導體銲塾420及跡線51 〇之間和在跡線515及導體紅墊425之間之間隙X7、跡線510及515之結合橫向尺寸 Χ6以及在跡線510及515之間之間隙沿之總和。若需要的話Xe 及Xs之罝係可為相等或不相等。以此方式，可維持例如係為間隔x 7之在跡線及銲墊之間之某個最小設計規貝j間隔和例如係為Xs之某個最小跡線間之間隔，同時無須擴張凸塊節距X1即可提供巢套跡線。導體跡線52〇係可以習知方式而放置在導體銲墊365及37〇之間。視需要地，係T將夕個跡線巢套在衩數個堆積層上，例如，若需要的話’不僅可巢套在堆積層385巾，而且也可巢套在鲜料遮罩375中。因此，無須將凸塊節距擴張超過&，即可提供更複雜的佈線以促進半導體晶片315之輸入/輸出有更^ 的複雜度。再次參考第3圖，為促進銲墊420及425和通孔44〇及445之橫向偏移，可能無法在下一個相鄰組之銲墊及通孔（例如銲墊427及通孔447)之間具有巢套跡線。在^ 425及427之間和在通孔445及447之間僅可能放置有單一個跡線517。然而，可預測到的是，能夠使用在此所述 95034 13 201132265 之橫向偏移技術以在電路板320内之多個位置將二個或更多個跡線巢套在成對的銲墊及通孔之間。亦應了解到，銲塾及通孔之偏移係可為不對稱的。舉例而言，可能僅將導體銲塾420及通孔440作橫向地偏移卻仍能容置巢套跡線。現在可藉由參考第5、6、7及8圖並先從第5圖開始而了解一個用於製造偏移導體銲墊42〇及425和通孔44〇及445以及其他互連架構之結構之例示性方法。第5圖係為類似第3圖之剖視圖’但為求簡化說明，僅描繪電路板 320之核心400和貫穿通孔5〇〇及505之上半部。另外，描繪在第3及4圖中之上覆半導體晶片315於此時並未被接附上而因此未被描繪出。已建構出包含導體銲墊41〇及 415和通孔430及435之堆積層380。此時，可將導體層 560鋪設於堆積層380。如以下更詳細描述者，經由後續的處理’導體層560將轉換成成對的導麟墊及訊號跡線。可由各種導體材料製造導體層56〇，例如鋁、銅、銀、金' 鈦、耐火金屬、耐火金屬化合物及此些材料之合金等。、取代單-結構’導體層560可由複數個金屬層之層疊構成，例如鈦層接著錄飢層再接著銅層。在另一實施例中，於欽層可覆蓋有銅層，接著頂部有錄塗層。然而，熟知本領域之人士將理解到’可將各種各樣的導電材料使用於導體層 560。可使用各種用於舖設金屬材料之賴周知的技術如物理氣相沉積、化學氣相沉積或鍍覆等。在-個例示性實施例中，導體層560係可由銅構成且係可藉由眾所周知的電鍍製程而沉積。 95034 14 201132265 在也匕F皆段视旦/士斗闽二，遮罩565係可形成在導體層560上且係以微景> 方式圖索化分、、— 八π 场^是數個部分570a、570b、570c及570d。遮罩部分57〇a及抬你比n ^ 係分別從通孔430及435作橫向地偏移，使侍稍後形试a伯必，在化成之導體銲墊420及425將具有所需的

校向偏移C參見塗Q 遍係被圖索化'3及4圖）°部分57Ga、57Gb、570c及 _ M具有稍後形成之導體結構之所需的底面積。舉例而言，社財一 425 ' 右顯示在第3及4圖中之導體銲墊420及 ’、:、具有圓形或橢圓形底面積，則將遮罩部分 570b 及 57〇c 以％ β 微衫方式圖案化成圓形或糖圓形。依據與以微影方式圖宰扎产印一、、系化遮罩565相關聯之限制，可能需要藉由、’’ 連多邊形以模擬彎曲的形狀，多邊形係比完全的圓形更常見⑽影處理。 g 乡考第6圖，在形成遮罩565之後，導體層560 係7受蚀刻製程以移除導體層560 之那些曝露部分。在独刻製程之後’可藉由灰化、溶義離或兩者之混合以移除遮罩565。在將顯示於第5圖中之遮罩565從堆積層38〇移除之後，留下導體銲墊420及425以及跡線51〇及515。導體銲墊420係從通孔430、導體銲墊410及貫穿通孔5〇〇橫向地偏移。雖然在相反方向’導體銲墊425係同樣相對於通孔435、導體銲墊415及貫穿通孔505橫向地偏移。現在將注意力轉向第7圖。在圖案化銲墊420及425 和跡線510及515之後，可將堆積層385形成在堆積層38〇上。在本文♦，於別處所敘述之類型之絕緣材料可藉由旋轉塗佈（spin coating)或其他技術而沉積且藉由加熱或其 95034 201132265 他方式而固化。在此階段，堆積層385覆蓋銲墊420及425 和跡線510及515。現在將配合第8圖描述在堆積層385中形成開口以容置後續形成之通孔之製程。在例示性實施例中，可藉由雷射切割在導體銲墊420及425上方形成開口 575及58〇。雷射585可發出脈衝或連續射線之雷射輻射590。選擇雷射輻射590之波長及光點尺寸以有效地消融堆積層材料層 385 ’同時產生具有所需尺寸及底面積之開口 575及58〇。舉例而言，可使用在紫外線範圍中且具有2至5微米範圍之光點尺寸之輻射590。對開口 575及580而言，必須完全地被鑽孔至底層銲塾420及425，但應該要注意到，要碟保切割製程不會從銲墊420及425過度移除材料。開口 575係從銲墊420、通孔430、銲墊410及貫穿通孔500作橫向地偏移。開口 580係同樣地從銲墊425、通孔435、銲墊415及貫穿通孔505在相反方向作橫向地偏移。堆積層385和所形成之開口 575及580之上視圖係描繪在第9圖中。可看見藉由開口 575而曝露之一部分導體銲塾420 ’但導體銲墊420之外周緣係被覆蓋住且因此以虛像加以顯示。導體銲墊425及開口 580同樣係如此。巢套導體跡線510及515維持被覆蓋住且同樣地以虛像顯示。現在參考第10圖，在形成開口 575及58〇之後，可在其中形成通孔440及445。通孔440及445係可由各種導體材料構成’例如鋁、銅、銀、金、鈦、耐火金屬、耐火金屬化合物或此些材料之合金等。取代單一結構，通孔440 16 95034 201132265 “ 及445可由複數個金屬層之層疊構成，例如鈦層接著鎳鈒層再接著銅層。在另一實施例中，於鈦層可覆蓋有銅層， •接者頂部有錄塗層。然而’熟知本領域之人士將理解到， :可將各種各樣的導電材料使用於通孔440及445。可使用各種用於鋪設金屬材料之眾所周知的技術，例如物理氣相沉積、化學氣相沉積或鍍覆等。在一個例示性實施例中，通孔係可由在二個階段中實施之銅鍍覆而構成。第一階段包含在開口 575及580中鋪設較薄之銅層。在第二階段中，實施主體鍍覆製程以填入通孔440及445。亦可使用在此處所敘述之用以在堆積層380上建立包含導體銲墊420及425、跡線510及515和通孔440及445 之堆積層385之製程以建立在其中包含導體銲墊41〇及 415、和通孔430及435之堆積層380。在核心400之相對側上之任何其他層同樣係如此。現在參考第11圖’可藉由眾所周知的材料沉積及圖案化技術以在堆積層385上形成由銲料遮罩375、導體銲墊 365及370和導體跡線520構成之堆積層。舉例而言，可在本文中別處所敘述之用以形成導體銲墊4丨〇、415、42〇及425和導體跡線51〇及515之相同的一般導體沉積及圖案化技術以製造導體銲墊365及37〇和導體跡線52〇。可使用眾所周知的銲料遮罩沉積技術，例如旋轉塗佈法或其他所需之沉積技術，以沉積銲料遮罩375。可藉由眾所周知的微影圖案化技術以在銲料遮罩375中形成適合的開口 585及590。開口 585及590係有利地被放置在導體銲墊 17 95034 201132265 365及370上方。此時，預銲料355及36〇可被放置在開口 585及590中並如圖所示地鑄造。舉例而言，可藉由模版（stenci 1)等以鋪設銲膏。此時可使用回銲以將預銲料 355及36〇接合至底層導體銲塾365及370。在鋪設預銲料 355及360之後，可將描繪在第丨及2圖中之半導體晶片 315放置在電路板320上且裝設於預銲料gw及；360上。 1第2圖中係描繪實施以產生銲料接點33〇及3犯之回銲製程回銲之溫度及持續時間將依據銲料之類型和電路板 320及半導體晶片315之幾何形狀。應了解到’可將在此處所敘述之製程實施於分離的電 ==上或者一條或其他聚集之電路板上之集體，若實施在本上貝可藉由雜切或其他技術而在某些階段切割出個別的電路板。可將任何在此處所揭露之例示性實施例具體化於設置在電腦可讀取媒體中之指令中，例如，舉例㈣ =媒體係為半導體、磁碟、光碟或其他儲存媒體，或者， =施例具^化成電腦資料訊息。指令或軟體能夠合成及/ ^莫擬在此處所揭露之電路結構u勤性實施例計自動切心x合賴财之電路結 :，=十自動化程式係例如為Caden_ 專。可使用所付到之碼以促進所揭露之電路結構。雖_㈣料各郷以料圖式中之，顯示特定實施例且已在樣 = 例 '然而，應理解到，並非脾士 I符疋貝施非將本發·餐露的特定 95034 18 201132265 ι式更確切地說，本發明係涵蓋所有落於如隨後附加之申吻專利範圍所定義之本發明之精神及範轉内之修改、等 .· 效及替代者。 , 【圖式簡單說明】在閱讀以上實施方式及參考圖式後，本發明之前述及其他優點將變得顯而易見，其中：第1圖係為包含裝設在電路板上之半導體晶片之例示性s知半導體晶片裝置之立體視圖；第2圖係為在第1圖之剖面2-2處取得之剖視圖；為包含裝設於f路板之铸體晶片之半導體日日片裝置之例示性實施例之一小部分之剖視圖；第4圖係為第3圖之更放大顯示之部分； ^ 5 _為顯示在第3时之電路板之—部分之剖視 ”第建立導體銲塾及跡線之例示性處理步驟；體銲=第5圖之剖視圖，但其係描緣建立導體#墊及跡線之另—例示性處理步驟；导的形=_為__之剖視圖’但其伽會堆積層第8圖係為類似第7圖層中以雷射鑽出通孔開口. 但”係描繪在堆積 f9圖係為雷射鑽孔製程之俯視圖；通孔的形成Λ為及類似第9圖之剖視圖，但其係描緣例示性第11圖係為類似第1Q圖之剖視圖，但其係描繪預辉 95034 19 201132265 料的接附。半導體晶片封裝半導體晶片電路板底部填充材料層録球【主要元件符.號說明】 10 15 、 315 20 、 320 25 、 325 30 、 327 35、40、330、335、340 銲料接點 45、50、345、350、353 銲料凸塊 55、60、355、360、362 預銲料 65、70、110、115、120、125、150、155、170、175、365、 370 、 372 、 410 、 415 、 417 、 420 、 425 、 427 、 450 、 455 、 457、470、475、477 導體銲墊 75、105、375、377 銲料遮罩 80、85、90、95、380、385、390、395 堆積層 100 ' 400 核心 130 、 135 、 140 、 145 、 160 、 165 、 180 、 185 、 200 、 205 、 430 、 435 、 437 、 440 、 445 、 447 、 460 、 465 、 467 、 480 、 485、487、500、505、507 通孔 190、195、490、495、497 銲球墊 210 、 215 、 510 、 515 、 517 、 520 、 525 、 530 、 535 、 537 導體跡線 300 半導體晶片裝置 540 虛線圓 20 95034 201132265 550 、 555 箭頭 560 導體層 565 遮罩 570a 、 570b 、 570c 、 570d 遮罩部分 575 、 580 開口 585 雷射 590 雷射輕射 2-2 剖面 Xi 凸塊節距 X2 最小間隔 X3、X5 ' X7 ' X8 間隙 X4 寬度 X6 尺寸 21 95034

Claims

201132265 七、申請專利範圍： 1_ 一種製造方法，包括：形成電路板之第一互連層，該第一互連層包含處於隔開關係之第一及第二導體結構、與該第一導體結構歐姆接觸之第一通孔和與該第二導體結構歐姆接觸之第一通孔；以及在該第一互連層上形成第二互連層，該第二互連層包含處於隔開關係且從該第一及第二導體結構橫向地偏移之第三及第四導體結構。 2. 如申請專利範圍第1項所述之方法’其中，於該第二互連層形成有與該第三導體結構歐姆接觸之第三通孔及與該第四導體結構歐姆接觸之第四通孔。 3. 如申晴專利範圍第1項所述之方法，其中，該第三及第四通孔係從該第一及第二通孔橫向地偏移。 4. 如申請專利範圍第1項所述之方法，包括在該第二互連層中於該第三及第四導體結構之間形成至少二個導體跡線。 5·如申請專利範圍第4項所述之方法，包括在該第一互連層中於該第及第二.導體結構之間形成—個導體跡線。 6·如申請專利範圍第1項所述之方法，包括將半導體晶片耦合至該電路板。 7·如申請專利範㈣1項所述之方法，包括使用儲存在電腦可讀取媒體中之指令形成該第三及第四導體結構。 8.如申請專利範圍第1項所述之方法，包括將複數個鋒球 95034 1 201132265 f 耦合至該電路板。 9. 一種在電路板中輸送電流的方法，包括： . 在第一互連層中於第一及第二通孔地帶之間巢套至少二個導體跡線，該第一及第二通孔地帶係從位於該第一互連層上之第二互連層中之第三及第四通孔地帶橫向地偏移；以及將第一電流輸送通過該至少二個導體跡線。 10. 如申請專利範圍第9項所述之方法，其中，該第一電流包括電氣訊號。 11. 如申請專利範圍第9項所述之方法，其中，該第一互連層包括與該第一通孔地帶歐姆接觸之第三通孔及與該第二通孔地帶歐姆接觸之第四通孔。 12. 如申請專利範圍第9項所述之方法，包括將第二電流輸送通過該第一通孔地帶、該第一通孔及該第三通孔地帶。 13. 如申請專利範圍第9項所述之方法，包括將第三電流輸送通過位在該第三及第四通孔地帶之間之導體跡線。 14. 如申請專利範圍第9項所述之方法，其中，該電路板包括半導體晶片5該方法包括使用該至少二個導體跡線通孔以在該半導體晶片及該電路板之間輸送該第一電流。 15. —種電路板，包括：第一互連層，包含處於隔開關係之第一及第二導體結構、與該第一導體結構歐姆接觸之第一通孔和與該第二導體結構歐姆接觸之第二通孔；以及 2 95034 201132265 在該第一互連層上之第二互連層，該第二互連層包含處於隔開關係且從該第一及第二導體結構橫向地偏移之第三及第四導體結構、與該第三導體結構歐姆接觸之第三通孔和與該第四導體結構歐姆接觸之第四通孔。 16. 如申請專利範圍第15項所述之電路板，其中，該第三及第四通孔係從該第一及第二通孔橫向地偏移。 17. 如申請專利範圍第15項所述之電路板，包括位在該第一及第二導體結構之間之導體跡線。 18. 如申請專利範圍第15項所述之電路板，其中，該第一互連層包括堆積層。 19. 如申請專利範圍第15項所述之電路板，包括耦合至該電路板之半導體晶片。 20. 如申請專利範圍第15項所述之電路板，其中，該第一互連層包括銲料遮罩。 21. 如申請專利範圍第15項所述之電路板，包括耦合至該電路板之複數個銲球。 22. —種製造方法，包括：形成電路板之第一互連層，該第一互連層包含第一導體跡線及與該第一導體跡線隔開之第一導體銲墊；以及在該第一互連層上形成第二互連層，該第二互連層包含第二導體銲墊及第二導體跡線，該第二導體跡線係從該第一導體跡線橫向地偏移且將該第二導體銲墊從該第一導體銲墊橫向地偏移。 3 95034 201132265 - 23.如申請專利範圍第22項所述之方法，包括形成與該第 ~ 一導體銲墊歐姆接觸之第一通孔及與該第二導體銲墊歐姆接觸之第二通孔。 4 95034