CN102412305A - 功率绝缘栅型场效应晶体管 - Google Patents

功率绝缘栅型场效应晶体管 Download PDF

Info

Publication number
CN102412305A
CN102412305A CN201110303682XA CN201110303682A CN102412305A CN 102412305 A CN102412305 A CN 102412305A CN 201110303682X A CN201110303682X A CN 201110303682XA CN 201110303682 A CN201110303682 A CN 201110303682A CN 102412305 A CN102412305 A CN 102412305A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
drain electrode
effect transistor
type field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110303682XA
Other languages
English (en)
Other versions
CN102412305B (zh
Inventor
竹村保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102412305A publication Critical patent/CN102412305A/zh
Application granted granted Critical
Publication of CN102412305B publication Critical patent/CN102412305B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种功率绝缘栅型场效应晶体管，提供一种使用氧化物半导体的功率MISFET。夹着半导体层(101)而形成栅电极(102a)与源电极(103a)及漏电极(103b)，并且在半导体层中的栅电极(102a)与漏电极(103b)之间设置这些电极彼此不重叠的区域。该区域的长度为0.5μm至5μm。在这种功率MISFET的漏电极与源电极之间串联连接100V以上的电源及负载，并对栅电极(102a)输入控制用信号而使用。

Description

功率绝缘栅型场效应晶体管
技术领域
本发明涉及使用半导体的场效应晶体管(FET)，尤其是，涉及功率绝缘栅型场效应晶体管(下面，称为功率MISFET)。
背景技术
FET是指如下一种装置：在半导体设置源极和漏极的区域，并将电极(源电极和漏电极)分别连接到上述两个区域，隔着绝缘膜或肖特基势垒从栅电极对半导体施加电压，控制半导体的状态，从而控制在源电极与漏电极之间流动的电流。作为所使用的半导体，可以举出：硅或锗等的14族元素；砷化镓、磷化铟、氮化镓、硫化锌、碲化镉等的化合物。
近年来，有将氧化锌或铟镓锌类氧化物(In-Ga-Zn类氧化物，也记为IGZO)等的氧化物用作半导体的FET的报告(专利文献1及专利文献2)。这些使用氧化物半导体的FET可以得到较大的迁移率，并且它们的材料具有3电子伏特以上的大带隙。
[专利文献1]美国专利申请公开2005/0199879号公报
[专利文献2]美国专利申请公开2007/0194379号公报
发明内容
本发明的一个方式使用这样的氧化物半导体提供功率MISFET。利用硅半导体的功率MISFET已被实用化。但是，虽然在耐压为60V以下的情况下，导通电阻为0.1Ω左右，但是在耐压变高时导通电阻变为1Ω以上。例如，当导通电阻为1Ω时，在进行电流10A的导通截止的情况下，消耗100W的电力，因此不合乎实用。绝缘栅双极晶体管被用于这样的高耐压用途，但是不能否认其在高频特性上较差。
本发明的一个方式，注目于带隙为3电子伏特以上的氧化物半导体的耐压，并通过利用该氧化物半导体，提供即使耐压为300V导通电阻也为0.8Ω以下、优选为0.2Ω以下的高效率的功率MISFET。
本发明的一个方式是一种功率MISFET，该功率MISFET包括：夹在栅电极与由氧化物半导体构成的半导体层之间的栅极绝缘膜；与半导体层接触而设置的源电极及漏电极，其特征在于，栅电极具有与源电极重叠且不与漏电极重叠的区域，并且将半导体层中不与漏电极及栅电极重叠的区域的长度设为0.5μm至5μm。
本发明的一个方式是一种功率MISFET，该功率MISFET包括：夹在栅电极与由氧化物半导体构成的半导体层之间的栅极绝缘膜；与半导体层接触而设置的源电极及漏电极，其特征在于，半导体层的厚度不均匀并在与漏电极接触的部分的厚度为0.5μm至5μm。
在这样的功率MISFET的漏电极与源电极之间串联连接100V以上的电源及负载，并对栅电极输入控制用信号来使用。另外，上述半导体层也可以为夹在栅电极与背栅电极之间的结构。另外，栅电极可以为在P型单晶硅衬底或N型单晶硅衬底上形成的掺杂为P型的区域(P型区域)。另外，栅电极或背栅电极、源电极或漏电极可以利用由金属或导电氧化物构成的材料。
另外，半导体层中的源自施主或受主的载流子浓度可以为1×1012cm-3以下，优选为1×1011cm-3以下。此外，当半导体与导体接触时，如下所述，由于从导体注入载流子，或者由导体吸收载流子，所以得知本来的载流子浓度是很困难的。因此，实际上难以得知源自MISFET内的半导体层的施主或受主的载流子浓度。在此情况下，在利用与用于MISFET的半导体层相同的方法制造的半导体层的从导体离开10μm以上、优选离开100μm以上的位置进行检测，从而能够得知是否为1×1012cm-3以下。
关于上述方式，半导体层优选氧缺陷浓度和氢浓度较小。这是因为氧缺陷和氢的混入成为载流子源的缘故。另外，当含有氢时，MISFET的工作不稳定。氢浓度优选为1×1018cm-3以下。
另外，优选的是，源电极或漏电极的功函数小于半导体层的电子亲和力与0.3电子伏特之和(就是说，电子亲和力+0.3电子伏特)。或者，优选的是，源电极或漏电极与半导体层的结是欧姆接触。另外，优选的是，漏电极的功函数比源电极的功函数小。
而且，优选的是，栅电极或背栅电极的功函数比源电极或漏电极的功函数大0.3电子伏特以上。或者，优选的是，栅电极或背栅电极的功函数大于半导体层的电子亲和力与0.6电子伏特之和(就是说，电子亲和力+0.6电子伏特)。
在进行本发明的说明之前，首先对现有的功率MISFET进行说明。图10A是说明现有的利用单晶硅的功率MISFET的原理的图。也就是说，在P型单晶硅衬底501上设置扩散N型杂质而形成的源极502a、漏极502b，各自被设置源电极505a、漏电极505b。另外，在衬底上设置有栅电极504和绝缘体506。
这些构成要素与通常的MISFET相同，但是此外在功率MISFET中，在漏极502b与沟道区之间还设置有漂移区503。设置该区域的目的在于：在MISFET截止时，吸收施加到MISFET的漏极502b和栅电极504的高电压。
也就是说，在施加高电压时，漂移区耗尽化而成为绝缘体，对该区域施加硅的耐压以下的电场，从而防止MISFET被破坏。在以硅的绝缘击穿电场强度为0.3MV/cm并利用保证300V耐压的MISFET时，需要10μm的漂移区宽度。
另一方面，在MISFET成为导通状态的情况下，该区域需要呈现导电性，所以被要求呈现N型导电性，但是，如果施主的浓度过高，不能充分耗尽化。适当的施主浓度为4×1015cm-3。
另外，施主浓度为4×1015cm-3的单晶硅的电阻率为1Ωcm以上。当如图10A所示在衬底501的一个表面的较浅部分中形成漂移区503时，其电阻增高，因此如图10B所示，通过利用衬底本身作为漂移区503，扩大电流流过的截面积，来降低其电阻。尽管如此为了保证300V的耐压，漂移区的电阻为1Ω以上。
并且，该功率MISFET需要进行多次掺杂工序。就是说，在对弱N型的单晶硅衬底501的背面掺杂N型杂质来形成漏极502b。并且，在形成栅电极504之后，从表面掺杂P型杂质和N型杂质来分别形成P型区507和源极502a。漂移区503具有与衬底相同的杂质浓度。
另一方面，带隙为3电子伏特以上的氧化物半导体的绝缘击穿电场强度为3MV/cm以上，因此与漂移区相当的部分的宽度为1μm即可。然而，在硅半导体中对漂移区扩散微量的施主能够确保导通时的导电性，但是，在通常的氧化物半导体中如此的技术还未确立。
已知在氧化物半导体中氢会成为施主。另外，已知氧缺陷也会成为施主的原因。然而，根据本发明人的见解，当在氧化物半导体中存在氢时在可靠性上产生很大的问题。另一方面，尚未得知精密地控制氧缺陷和其它施主杂质的浓度的技术。
由此，应该讲将硅半导体的技术不变地应用到氧化物半导体中是非常困难的。关于这一点，本发明人从基础对氧化物半导体的MISFET的工作进行研究，其结果，发现了如下事实：用下面所示的结构的MISFET能够获得作为目的的耐压，以及在导通时可以流过足够的电流。
图1A表示其例子。该功率MISFET例如包括：由氧化物半导体构成的I型半导体层101、栅电极102a、夹在其间的栅极绝缘膜104a、源电极103a、漏电极103b。与硅半导体的情况同样，在沟道区与漏电极103b之间设置相当于漂移区的部分。当保证300V的耐压时，该部分的长度X为1μm即可。一般来说，将该长度X设定为0.5μm至5μm即可。
长度X越大耐压性也越大。但是，当X增大时，在导通状态下的从漏电极103b到半导体层101(尤其是厚的半导体层101b)处的电子浓度不足，并且导通电阻增高，因此，有时不能作为晶体管发挥充分的功能。由此，一般来说，将X设定为大于5μm并非优选。
但是，即使导通电阻高也没关系(例如，所使用的电流充分小)的情况下，有时即使X大于5μm也不影响到工作。一般来说，导通电阻优选为负载的1/10以下。
图1B表示具有进一步进展的形状的功率MISFET。在该FET中，半导体层101中的与漏电极103b接触的部分(半导体层101b)被形成为比与源电极103a接触的部分及沟道部分的半导体层101a厚，并且该区域被用作相当于漂移区的部分。此时，半导体层101b的厚度(长度X)设为0.5μm至5μm即可。
也就是说，在图1A中，电流流过方向是从附图的右边向左边，而在图1B中，从漏电极103b到沟道，电流流过方向是从附图的上边向下边。而且，在图1A中，电流流过的部分的截面积是半导体层101的厚度与半导体层101的宽度(垂直于纸面的部分的长度)之积，而在图1B中，是漏电极的宽度d2与半导体层101(或半导体层101b)的宽度之积。
在图1A中，与漂移区相当的部分的厚度由半导体层101的厚度限制。在图1B中，与漂移区相当的部分的厚度是漏电极103b的宽度d2。与半导体层101的厚度相比，漏电极103b的宽度d2的增大较容易，因此，与漂移区相当的部分的电阻降低。例如，d2设为2μm以上10μm以下即可。
当超过上述值时，虽然与漂移区相当的部分的每单位沟道宽度的电阻本身可降低，但是由于电路布局上的限制不能增大MISFET的沟道宽度，其结果难以降低整体的导通电阻。
另外，当图1A的半导体层101的增厚时，源电极103a与沟道之间的电阻增大，导通电阻增高，由此，图1A的半导体层101的厚度优选为10nm以上100nm以下。出于相同的理由，图1B的半导体层101a的厚度优选为10nm以上100nm以下。
并且，一般来说，在不使用PN结的FET中，当与沟道长度相比沟道部分的半导体层的厚度增厚时，截止时的漏电流增大。该效果不仅与半导体层的厚度有关，而且与栅极绝缘膜的有效厚度(厚度×半导体层的相对介电常数/栅极绝缘膜的相对介电常数)有关。
在沟道部分的半导体层的厚度与栅极绝缘膜的有效厚度之和为沟道长度的1/3以上时，特别是在沟道长度1μm以下的FET中阈值极端下降，另外亚阈值(subthreshold)特性也恶化。也就是说，截止时的源电极与漏电极之间的电流增加。如后面所述，在该状态下对源电极与漏电极施加高电压时，栅极绝缘膜被施加高电压FET被破坏。
这里省略详细说明，但是，沟道部分的半导体层的厚度与栅极绝缘膜的有效厚度之和为沟道长度的1/10以下、优选为沟道长度的1/20以下即可。
图1A及图1B的功率MISFET除了包括栅电极102a以外，在相反一侧隔着背栅极绝缘膜104b还包括背栅电极102b。对背栅电极102b既可以施加与栅电极102a同期的电位，又可以施加始终恒定的电位。尤其是，当在截止状态下施加比源电极103a的电位低的电位时，在提高耐压性的方面有效。
图1是功率MISFET的截面图。另一方面，图2至图4示出从上方观察时的图1B的功率MISFET的布局例子。在这些例子中，都采用使源电极103a和漏电极103b相互咬合的结构，由此能够增大MISFET的沟道宽度。当设置背栅电极102b时，在源电极103a与漏电极103b之间设置该背栅电极102b。
此时，图1B所示的背栅电极102b与漏电极103b的间隔d1需要是考虑到耐压性的数值。老虑到其间的绝缘体的绝缘击穿电压，优选将间隔d1设定为0.3μm以上。另一方面，由于当间隔d1大时在集成度的方面是不利的，所以将间隔d1设定为2μm以下即可。
另外，为了减小布线电阻，优选的是，尽可能增大源电极103a、漏电极103b的面积，或者尽可能增大其厚度。此外，从散热性的方面来看，也优选使用导热性高的材料。另外，衬底材料也优选使用散热性高的金属或半导体材料。
图2至图4的不同之处在于半导体层101与源电极103a、背栅电极102b、漏电极103b的重叠方式。在图2的例子中，半导体层101的不与背栅电极102b、源电极103a、漏电极103b重叠的部分总共为3个以上(在此为14个)的长方形。另一方面，在图3中，该部分总共为3个以上(在此为7个)的大致U字形。图4具有两种更复杂的形状。
对具有这样的结构的功率MISFET的导通电阻充分降低的理由进行说明。至今为止几乎没有关于显示P型导电性的氧化物半导体、尤其是具有锌或铟的氧化物半导体的报告。因此，没有关于如硅FET那样使用PN结的氧化物半导体FET的报告，因此如专利文献1及专利文献2所示通过将N型氧化物半导体与导体电极接触的导体半导体结形成源极和漏极。
根据本发明人的见解，利用进一步减少施主而使源自施主的载流子浓度降低的I型(在本说明书中，将载流子浓度为1×1012cm-3以下的半导体称为I型)氧化物半导体能够获得可靠性也高、并且导通截止比大、另外亚阈值小的MISFET。以下，对使用这样的施主浓度低的氧化物半导体的MISFET的工作如下进行考察。
在通过导体半导体结形成源极和漏极的MISFET中，当所使用的半导体的载流子浓度高时，即使处于截止状态电流(截止电流)也在源极和漏极之间流过。因此，通过降低半导体中的载流子浓度形成I型，能够降低截止电流。
一般来说，导体半导体结根据导体的功函数和半导体的电子亲和力(或者费米能级)的关系成为欧姆接触或肖特基势垒结。例如，使电子亲和力为4.3电子伏特的半导体与功函数为3.9电子伏特的导体接触而形成理想的(即，结界面上没有化学反应或载流子陷阱的状态)导体半导体结时，电子从导体向流入半导体的具有一定宽度的区域。
此时，越接近导体与半导体的结界面，电子浓度越高，粗略的计算电子浓度分别是如下所示的值：在离导体半导体结界面数nm处为1×1020cm-3；在数十nm处为1×1018cm-3；在数百nm处为1×1016cm-3；并且在数μm处也为1×1014cm-3。即，即使半导体本身是I型，也由于与导体的接触而形成电子浓度高的区域。在导体半导体结界面附近形成这样的电子多的区域，因此，导体半导体结成为欧姆接触。
另一方面，例如，当使电子亲和力为4.3电子伏特的半导体与功函数为4.9电子伏特的导体接触来形成理想的导体半导体结时，存在于半导体的某个宽度的区域中的电子向导体移动。当然在失去了电子的区域中电子浓度变得极低。电子移动的半导体区域的宽度依赖于半导体的电子浓度，例如，如果原先的半导体的电子浓度为1×1018cm-3，则为数十nm左右。
并且，因为该部分的电子浓度显著变低，所以在能带图中在导体与半导体的结界面中产生势垒。将具有这种势垒的导体半导体结称为肖特基势垒结。电子容易从半导体流到导体，但是由于势垒的存在而不容易从导体流到半导体。因此，在肖特基势垒结中能观察到整流作用。
即使导体不直接接触于半导体也产生同样的情况。例如，即使在半导体和导体之间有绝缘膜，半导体的电子浓度也受到导体的影响。当然，由绝缘膜的厚度或介电常数影响到其程度。如果绝缘膜变厚或介电常数变低，则导体的影响变小。
因为源电极与半导体的结或者漏电极与半导体的结优选电流容易流过，所以选择导体材料以成为欧姆接触。例如，采用钛或氮化钛等。当电极与半导体的结为欧姆接触时，有所得到的MISFET的特性稳定且合格品率提高的优点。
另外，作为栅电极的材料，选择具有排除半导体的电子的作用的材料。例如，采用钨或铂等。或者，也可以采用氧化钼等的导电氧化物。几种导电氧化物的功函数为5电子伏特以上。这样的材料有时有导电性差的问题，因此通过与导电性好的材料的叠层来使用即可。另外，也可以采用氮化铟、氮化锌等的导电氮化物。
如上所述，说明了电子由于与导体的接触进入半导体层中。但是，例如，当如图1A的功率MISFET那样与漂移区相当的区域的宽度X为1μm时，在源电极与漏电极之间没有电位差的情况下，该部分的电子浓度被估计为1×1016cm-3左右。该数值相当于与图10A和10B所示的漂移区503的施主浓度相同或更高的程度。当然，在截止状态下，该程度的厚度的区域容易耗尽化，并利用该耗尽的部分吸收施加到漏电极与栅电极的电压。
图9A至9C示意性地示出图1B所示的功率MISFET的电子态。图9A表示当栅电极102a、背栅电极102b、源电极103a、漏电极103b处于等电位的状态时的半导体层101中的电子态。电子从源电极103a、漏电极103b流入半导体层101，并在各电极附近形成电子浓度高的区域110a、110b。
另外，当将功函数大的材料用于栅电极102a、背栅电极102b时，排除电子的作用起作用，因此，栅电极102a、背栅电极102b附近的电子浓度非常小。由于源电极103a附近的半导体层101较薄且与栅电极102a、背栅电极102b接近，所以电子浓度高的区域110a较窄。
另一方面，由于漏电极103b附近的半导体层101较厚且与栅电极102a、背栅电极102b远离，所以电子浓度高的区域110b较大。为了降低导通电阻，优选的是，漏电极103b附近的电子浓度高的区域110b大，且该部分的电子浓度高。为此，优选使用功函数低的材料作为漏电极103b的材料。
另一方面，对源电极103a而言，其附近的电子浓度高的区域110a过于扩大且其电子浓度高的状态特别会成为降低截止状态下的耐压的原因。因此，作为源电极103a的材料，优选使用其功函数比漏电极103b的材料大的材料。
在该状态下，如图9B所示，若在源电极103a与漏电极103b之间串联连接负载R，并在源电极103a与负载R之间施加高的正电压(100V以上且耐压以下)，则漏电极103b附近的电子被漏电极103b吸收，电子浓度高的区域110b消失。另一方面，源电极103a附近的电子浓度高的区域110a被漏电极103b的高的正电位吸引而向漏电极103b一侧扩大，但是，由于被栅电极102a及背栅电极102b阻挡，所以其尺寸几乎不变。
因此，源电极103a与漏电极103b之间几乎没有电流流动，并且施加到电路的电压几乎都在漏电极103b与栅电极102a之间被吸收。如果该部分的半导体层101b和栅极绝缘膜104a能够承受该电压，则电路及MISFET不会被破坏。如果半导体层101b的厚度设计成能够承受该电压，则即使在栅极绝缘膜104a为100nm以下的情况下也不会被破坏。
在如果栅电极102a及102b的功函数并不足够大的情况下，源电极103a附近的电子浓度高的区域110a向漏电极103b一侧扩大，由此，多少有些电子从源电极103a向漏电极103b流动。在此情况下，有高电压施加到栅极绝缘膜104a从而元件被破坏的担忧。因此，栅电极102a和背栅电极102b的功函数的数值很重要。
尤其是，背栅电极102b在阻挡从源电极103a向漏电极103b的电子流动的方面有效。栅电极102a优选与源电极重叠，但背栅电极102b不需要与源电极重叠。但是，如果背栅电极102b的电位与栅电极102a的电位同步，则背栅电极102b与源电极103a重叠会降低导通电阻。
另外，在硅半导体中，利用源极502a与沟道区之间的逆方向的PN结来获得同样的作用。在氧化物半导体中不能利用PN结，由此将功函数大的材料用作栅电极102a及背栅电极102b即可。另外，在截止状态下，优选将栅电极中的任一个或两者设定为比源电极103a的电位低1伏特以上的状态。
接着，如图9C对栅电极102a(有时也对背栅电极102b)施加正电位，以使MISFET导通。在图9C中，也对背栅电极102b施加与栅电极102a相同的电位。其结果，在半导体层101形成沟道，半导体层101整体的电子浓度增高。
应该注目的是，电子浓度高的区域扩展到漏电极103b附近。这是因为如下缘故：源电极103a与漏电极103b之间的电阻降低，并且其间的电压降低，由此，电子从漏电极103b流入半导体层101(特别是半导体层101b)。由于这样的电子浓度高的区域的存在，导通电阻降低。
根据如上考察可以明显看出，图1A和1B所示的MISFET具有充分的耐压。并且，由于与漂移区相当的部分的宽度为硅半导体的1/10，能够降低导通电阻。另外，虽然担心氧化物半导体的电场效应迁移率较小，为硅半导体的1/100左右，但是在现有的硅半导体中，与漂移区相当的部分的电阻占据功率MISFET的导通电阻的大多部分，因此其影响很小。当然，即使电场效应迁移率高也没有造成不良影响。
据估算，在图1B类型的MISFET中，沟道长度1μm、栅极绝缘膜的厚度25nm(换算为氧化硅)、电场效应迁移率10cm2/Vs、阈值+1V，该MISFET的导通电阻(栅极电压10V，漏极电压3V)为每1m沟道宽度0.1Ω。另一方面，当将漂移区的宽度X设定为耐压300V时所需的1μm，并将漏电极103b的宽度d2设定为3μm时，该部分的导通时的电阻为每1m沟道宽度0.5Ω。由此，沟道宽度为5m的功率MISFET的导通电阻为0.12Ω。在图1B类型的MISFET中，沟道宽度5m的MISFET能够完全形成在5mm见方的芯片上。
另外，在上述考察中，半导体层101(包括半导体层101a、半导体层101b)为I型而进行说明。为了获得充分的截止电阻，MISFET的半导体层101中的沟道部分需要为I型，但是，与漂移区相当的部分不必为I型，也可以包含载流子，该载流子源自根据所需要的耐压而决定的载流子浓度的上限以下的施主(或受主)。
例如，在图1B的半导体层101b的厚度为1μm，耐压为300V的情况下，也可以包含1×1017cm-3以下的源自施主的载流子。如实施方式所说明的，通过不同的工序制造半导体层101b和半导体层101a，因此，也可以使半导体层101a具有I型，使半导体层101b具有弱N型。
所使用的氧化物半导体优选至少包含铟(In)或锌(Zn)。特别优选包含In及Zn。另外，优选的是，作为用来减少使用该氧化物的MISFET的电特性不均匀的稳定剂，除了上述以外，还包含镓(Ga)。另外，作为稳定剂，优选包含锡(Sn)。另外，作为稳定剂，优选包含铪(Hf)。另外，作为稳定剂，优选包含铝(Al)。
另外，作为其他稳定剂，也可以包含镧系元素的镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)中的任何一种或多种。
例如，作为氧化物半导体能够使用氧化铟、氧化锡、氧化锌，二元类金属氧化物如In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg氧类化物、In-Ga类氧化物，三元类金属氧化物如In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物，以及四元类金属氧化物如In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
此外，在此例如“In-Ga-Zn类氧化物”是指以In、Ga以及Zn为主要成分的氧化物，对In、Ga以及Zn的比率没有限制。此外，也可以包含In、Ga及Zn以外的金属元素。
另外，可以使用由InMO3(ZnO)m(m＞0，且m不是整数)表示的材料作为氧化物半导体。在此，M表示选自Ga、Fe、Mn及Co中的一种金属元素或多种金属元素。另外，作为氧化物半导体，也可以使用由In2SnO5(ZnO)n(n＞0，且n是整数)表示的材料。
例如，能够使用其原子数比为In∶Ga∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)或In∶Ga∶Zn＝2∶2∶1(＝2/5∶2/5∶1/5)的In-Ga-Zn类氧化物或该组成附近的氧化物。或者，可以使用其原子数比为In∶Sn∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)、In∶Sn∶Zn＝2∶1∶3(＝1/3∶1/6∶1/2)或In∶Sn∶Zn＝2∶1∶5(＝1/4∶1/8∶5/8))的In-Sn-Zn类氧化物或该组成附近的氧化物。
但是，所公开的发明不局限于此，可以根据所需要的半导体特性(迁移率、阈值、不均匀等)而使用适当的组成的氧化物。另外，优选采用适当的载流子浓度或杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间结合距离以及密度等，以得到所需要的半导体特性。
例如，In-Sn-Zn类氧化物比较容易得到高迁移率。但是，即使是In-Ga-Zn类氧化物，也可以通过降低块体内缺陷密度而提高迁移率。
此外，例如In、Ga、Zn的原子数比为In∶Ga∶Zn＝a∶b∶c(a+b+c＝1)的氧化物的组成，在原子数比为In∶Ga∶Zn＝A∶B∶C(A+B+C＝1)的氧化物的组成的近旁是指a、b、c满足(a-A)2+(b-B)2+(c-C)2≤r2，r例如可以为0.05。其他氧化物也是同样的。
氧化物半导体既可为单晶，又可为非单晶。在氧化物半导体为非单晶的情况下，既可为非晶，又可为多晶。另外，既可为在非晶中包含具有结晶性的部分的结构，又可为不是非晶的结构。
因为处于非晶状态的氧化物半导体能够比较容易得到平坦的表面，所以能够使用该氧化物半导体降低在制造MISFET时的界面散射，能够比较容易得到比较高的迁移率。
另外，具有结晶性的氧化物半导体能够进一步降低块体内缺陷，如果提高表面的平坦性，则能够得到非晶状态的氧化物半导体的迁移率以上的迁移率。为了提高表面的平坦性，优选在平坦的表面上形成氧化物半导体，具体地说，可以在平均面粗糙度(Ra)为1nm以下，优选为0.3nm以下，更优选为0.1nm以下的表面上形成氧化物半导体。
此外，Ra是将JIS B0601中定义的中心线平均粗糙度扩大为三维以使其能够应用于面，可以将它表示为“将从基准面到指定面的偏差的绝对值平均而得的值”。能够利用原子力显微镜(AFM：Atomic ForceMicroscope)评价Ra。
根据上述说明明显看出，本发明的功率MISFET具有充分的耐压和低电阻。尤其是，本发明的功率MISFET与公知的硅半导体的功率MISFET不同，不需要形成低浓度的施主区域。因此，可以缩短制造工序。
此外，虽然在最简单的假设中，作为导体的功函数可以使用根据与半导体的界面决定的值，但是实际上，在很多情况下在界面中因化学反应而生成半导体与导体的化合物或者在界面上电荷或异种元素被捕捉，从而呈现复杂的物性。
另外，例如，当在半导体层上层叠有厚度数nm以下的极薄的第一导体层和与其重叠的具有一定程度的厚度的第二导体层时，第一导体层的功函数的影响大幅度地降低。在栅电极也是同样的情况。因此，当适用本发明时，也可以以使离界面5nm的部分中的各种材料的值满足在本发明中优选的条件的方式进行设计。
在作为载流子实质上只可使用电子和空穴中的一方的半导体材料中，本发明的效果明显。换言之，在电子和空穴中的一方的迁移率是1cm2/Vs以上，而另一方的迁移率是0.01cm2/Vs以下，或者作为载流子的另一方不存在，或者一方的有效质量是另一方的100倍以上等的情况下，本发明可以得到理想的结果。
附图说明
图1A和1B是表示本发明的功率MISFET的例子的图。
图2是表示本发明的功率MISFET的例子的图。
图3是表示本发明的功率MISFET的例子的图。
图4是表示本发明的功率MISFET的例子的图。
图5A至5D是表示本发明的功率MISFET的制造工序的图。
图6A至6E是表示本发明的功率MISFET的制造工序的图。
图7A至7D是表示本发明的功率MISFET的制造工序的图。
图8是表示本发明的功率MISFET的电路的图。
图9A至9C是表示本发明的功率MISFET的电子态的例子的图。
图10A和10B是表示现有的功率MISFET的例子及工作的图。
附图标记说明
101 半导体层；101a 半导体层；101b 半导体层；102a 栅电极；102b 背栅电极；103a 源电极；103b 漏电极；104a 栅极绝缘膜；104b背栅极绝缘膜；110a 电子浓度高的区域；110b 电子浓度高的区域；201 N型单晶硅衬底；202 P型区；203 热氧化膜；204 第一半导体层；205 背栅极绝缘膜；206 第一开口部；207 第二半导体层；208 第二开口部；209 第三开口部；210 高功函数材料的膜；211a 源电极；211b背栅电极；211c 漏电极；211d 连接电极；301 N型单晶硅衬底；302 P型区；303 热氧化膜；304 第一半导体层；305 阻挡层；306a 浅沟槽；306b 浅沟槽；307 绝缘体；307a 埋入绝缘体；307b 埋入绝缘体；308第二半导体层；309 背栅极绝缘膜；310a 连接电极；310b 源电极；310c 漏电极；311a 背栅电极；311b 连接电极；401 N型单晶硅衬底；402 P型区；403 热氧化膜；404 第二半导体层；405a 第一半导体层；405b 第一半导体层；406a 第一电极；406b 第二电极；406c 第三电极；407 背栅极绝缘膜；408a 二极管的栅电极；408b 背栅电极；409二极管；410 功率MISFET；411 栅极保护二极管列；501 衬底；502a 源极；502b 漏极；503 漂移区；504 栅电极；505a 源电极；505b 漏电极；506 绝缘体；507 P型区。
具体实施方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同形式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，实施方式不应该被解释为仅限定在本实施方式所记载的内容中。此外，在以下所说明的结构中，在不同附图之间共同使用同一附图标记表示同一部分或具有同样功能的部分，省略同一部分或具有同样功能的部分的详细说明。
实施方式1
在本实施方式中，使用图5A至5D对图1B所示的功率MISFET的制造方法进行说明。首先，如图5A所示，在N型单晶硅衬底201的表面上形成热氧化膜203。热氧化膜203被用作栅极绝缘膜。其厚度设为20nm至100nm即可。然后，在N型单晶硅衬底201中扩散P型杂质，来形成P型区202。将P型区的杂质浓度设定为2×1020cm-3至5×1021cm-3并使其成为简并的P型半导体即可。另外，也可以在形成热氧化膜203之前形成P型区202。
并且，形成厚度为10nm至50nm的氧化物半导体膜。作为氧化物半导体，可以利用各种各样的材料。例如，通过使用包括相等分量的铟和锌的氧化物陶瓷作为靶材的溅射法来形成氧化物半导体即可。铟和锌的比率不局限于此，实施者能够根据目的特性而适当地设定。而且，通过对氧化物半导体膜进行选择性的蚀刻，形成第一半导体层204。
然后，通过溅射法、PCVD法等利用氧化硅、氧氮化硅、氧化铝、氮化铝、氧化铪、氧化镧、氧化钇等的材料形成厚度为20nm至100nm的背栅极绝缘膜205。在背栅极绝缘膜205与第一半导体层204重叠的部分的一部分中形成第一开口部206(参照图5B)。
另外，可以在形成第一半导体层204后，或者在形成背栅极绝缘膜205后，或者在上述两个时机，进行适当的热处理。这是为了降低第一半导体层204中的氢浓度和氧缺陷，若有可能，在形成第一半导体层204之后立即进行该热处理即可。
接着，通过溅射法形成厚度为0.5μm至5μm的氧化物半导体膜。可以考虑所制造的功率MISFET的耐压性决定其厚度。另外，在本实施方式中，此时形成的氧化物半导体膜的组成与第一半导体层204的组成相同。
接着，选择性地蚀刻该半导体膜，形成第二半导体层207。在蚀刻时，将背栅极绝缘膜205用作蚀刻阻止层，能够防止第一半导体层204被蚀刻。而且，对背栅极绝缘膜205和/或热氧化膜203进行选择性的蚀刻，形成第二开口部208和第三开口部209。
然后，通过溅射法等形成厚度为10nm至50nm的铂、氧化钼、氮化铟、氮化锌等的功函数大的材料的薄膜，并对该薄膜进行选择性的蚀刻，来形成高功函数材料的膜210(参照图5C)。
并且，然后，通过溅射法等形成厚度为30nm至300nm的钛、氮化钛等功函数小的材料的膜，进而在其上沉积厚度为300nm至10μm的铝膜，对这些膜进行选择性的蚀刻来形成源电极211a、背栅电极211b、漏电极211c、连接电极211d(参照图5D)。
通过上述工序制造功率MISFET。在本实施方式中，通过利用由功函数为5.2电子伏特的P型简并硅构成的P型区202作为栅电极，能够特别提高在截止状态下施加高电压时的源电极211a与漏电极211c之间的绝缘性。
实施方式2
在本实施方式中，使用图6A至6E对功率MISFET的制造方法进行说明。首先，如图6A所示，在离N型单晶硅衬底301的表面深度100μm以上的部分扩散P型杂质，来形成P型区302。将P型区的杂质浓度设定为2×1020cm-3至5×1021cm-3并使其成为简并的P型半导体即可。P型区被用作MISFET的栅电极。
此外，当利用掺杂有高浓度P型杂质的P型单晶衬底代替N型单晶硅衬底301时，不需要进行上述操作。
然后，在表面形成热氧化膜303。热氧化膜303被用作栅极绝缘膜。其厚度设为20nm至100nm即可。然后，通过实施方式1所示的方法，形成厚度为10nm至50nm的包含铟和锌的氧化物半导体膜。进而，在其上形成厚度为5nm至20nm的氮化硅膜。
上述成膜处理优选在氧化物半导体膜的表面不暴露于大气的状态下进行。换言之，优选采用如下结构：氧化物半导体膜的成膜装置与氮化硅膜的成膜装置连接在一起，即使在形成氧化物半导体膜之后不将衬底取出到大气中，也能够继而进行氮化硅膜的形成；或者，能够在同一成膜室内进行氧化物半导体膜的成膜和氮化硅膜的成膜。通过这样，能够防止因氧化物半导体膜的表面与大气接触导致氧化物半导体膜吸收水或水蒸气。
接着，对这些膜进行选择性的蚀刻，形成第一半导体层304及阻挡层305(参照图6A)。
接着，以阻挡层305为掩模对热氧化膜303及P型区302进行选择性的蚀刻，来形成深度为1μm至50μm的浅沟槽(Shallow Trench)306a、306b(参照图6B)。在该蚀刻后，也可以对被蚀刻的表面进行热氧化。
接着，通过公知的PCVD法等台阶差覆盖性优良的成膜方法，形成氧化硅或氧氮化硅等的绝缘体307(参照图6C)。
接着，利用化学机械抛光(CMP)法等表面平坦化技术对绝缘体307进行抛光。该工序可以利用阻挡层305作为阻止层而进行。在工序结束后，利用干蚀刻法等去除阻挡层305。通过这样，形成埋入绝缘体307a及307b(参照图6D)。
接着，通过溅射法形成厚度为0.5μm至5μm的以氧化锌为主要成分的氧化物半导体膜。考虑所制造的功率MISFET的耐压决定该厚度即可。接着，选择性地蚀刻该半导体膜，形成第二半导体层308。如果采用仅对氧化锌选择性地进行蚀刻的方法，则能够形成第二半导体层308而几乎不蚀刻第一半导体层304。
另外，由于第一半导体层304和第二半导体层308包括不同的材料，所以也可以物性不同。例如，可以使第一半导体层304具有I型，并使第二半导体层308具有弱N型(源自施主的载流子浓度为1×1016cm-3以上1×1017cm-3以下)。
接着，在埋入绝缘体307a形成到达P型区302的接触孔。然后，通过溅射法等沉积由钛、氮化钛等的功函数小的材料的膜与铝膜构成的多层膜，并对该多层膜进行选择性的蚀刻，来形成连接电极310a、源电极310b、漏电极310c。另外，在图6E中示出在埋入绝缘体307b上有从漏电极310c延伸的布线。
接着，与实施方式1同样，形成背栅极绝缘膜309，并在埋入绝缘体307b上的从漏电极310c延伸的布线部分形成接触孔。然后，通过溅射法等形成由厚度为10nm至50nm的铂、氧化钼、氮化铟、氮化锌等功函数大的材料的膜与铝膜的多层膜，对该多层膜进行选择性的蚀刻，来形成背栅电极311a及连接电极311b(参照图6E)。通过上述工序制造功率MISFET。
实施方式3
在本实施方式中，使用图7A至图7D以及图8对功率MISFET的制造方法进行说明。首先，如图7A所示，在N型单晶硅衬底401的表面形成热氧化膜403。热氧化膜403被用作栅极绝缘膜。其厚度为20nm至100nm即可。
然后，在N型单晶硅衬底401中扩散P型杂质，来形成P型区402。将P型区的杂质浓度设定为2×1020cm-3至5×1021cm-3并使其成为简并的P型半导体即可。另外，也可以在形成热氧化膜403之前形成P型区402。
接着，通过溅射法形成厚度为0.5μm至5μm的含有铟和锌的氧化物半导体膜。考虑所制造的功率MISFET的耐压性决定该厚度即可。接着，选择性地蚀刻该半导体膜，形成第二半导体层404(参照图7A)。
接着，形成厚度为10nm至50nm的含有铟和锌的氧化物半导体膜。并且，对该氧化物半导体膜进行选择性的蚀刻形成第一半导体层405a及405b(参照图7B)。
进而，然后，通过溅射法等形成厚度为30nm至300nm的由钛、氮化钛等的功函数小的材料的膜与厚度为300nm至10μm的铝膜构成的多层膜，并对该多层膜进行选择性的蚀刻，来形成第一电极406a、第二电极406b、第三电极406c(参照图7C)。
第一电极406a被用作二极管的漏电极，第二电极406b被用作二极管的源电极及MISFET的源电极，第三电极406c被用作MISFET的漏电极。
然后，通过溅射法、PCVD法等利用氧化硅、氧氮化硅、氧化铝、氮化铝、氧化铪、氧化镧、氧化钇等的材料形成厚度为20nm至100nm的背栅极绝缘膜407。在第一电极406a上的背栅极绝缘膜407形成开口部。
然后，通过溅射法等形成由厚度为10nm至50nm的铂、氧化钼、氮化铟、氮化锌等功函数大的材料的膜与铝膜的多层膜，对该多层膜进行选择性的蚀刻，来形成二极管的栅电极408a及背栅电极408b(参照图7D)。
如图7D所示，第一半导体层405a与第一电极406a及二极管的栅电极408a彼此接触，而构成二极管409。二极管409的正向是从第一电极406a向第二电极406b的方向。
如图8所示的电路图，通过将多个这样的二极管设置在栅电极与第二电极406b之间，可以形成栅极保护二极管列411。通过设置该电路，在功率MISFET 410的栅极被施加规定以上的高电压时，能够防止功率MISFET 410被破坏。

Claims (40)

1.一种功率绝缘栅型场效应晶体管，包括：
栅电极；
在所述栅电极上方的氧化物半导体层，该氧化物半导体层包括第一部分和第二部分；
源电极及漏电极中的一个，在所述第二部分上；以及
源电极及漏电极中的另一个，在所述第一部分上，
其中：
所述第一部分的厚度大于所述第二部分的厚度；并且
所述第一部分的厚度为0.5μm至5μm。
2.根据权利要求1所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层置于所述栅电极与背栅电极之间。
3.根据权利要求1所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层中的源自施主或受主的载流子浓度为1×1012cm-3以下。
4.根据权利要求1所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层中的氢浓度为1×1018cm-3以下。
5.根据权利要求1所述的功率绝缘栅型场效应晶体管，其中所述源电极及漏电极中的一个的与所述氧化物半导体层接触的部分的功函数以及所述源电极及漏电极中的另一个的与所述氧化物半导体层接触的部分的功函数的每一个均小于所述氧化物半导体层的电子亲和力与0.3eV之和。
6.根据权利要求1所述的功率绝缘栅型场效应晶体管，其中所述源电极及漏电极中的一个的功函数高于所述源电极及漏电极中的另一个的功函数。
7.根据权利要求1所述的功率绝缘栅型场效应晶体管，
其中，所述氧化物半导体层与所述源电极及漏电极中的一个之间的结是欧姆接触，并且
其中，所述氧化物半导体层与所述源电极及漏电极中的另一个之间的结是欧姆接触。
8.根据权利要求1所述的功率绝缘栅型场效应晶体管，其中所述栅电极的与栅极绝缘膜接触的部分的功函数大于所述氧化物半导体层的电子亲和力与0.6eV之和。
9.根据权利要求1所述的功率绝缘栅型场效应晶体管，其中所述第一部分的厚度为10nm至100nm。
10.根据权利要求1所述的功率绝缘栅型场效应晶体管，其中所述源电极及漏电极中的另一个的宽度为2μm至10μm。
11.根据权利要求2所述的功率绝缘栅型场效应晶体管，其中所述背栅电极与所述源电极及漏电极中的另一个之间的间隔为0.3μm至2μm。
12.根据权利要求1所述的功率绝缘栅型场效应晶体管，其中在300V的耐压下所述功率绝缘栅型场效应晶体管的导通电阻为0.8Ω以下。
13.根据权利要求1所述的功率绝缘栅型场效应晶体管，还包括在所述源电极及漏电极中的一个与所述源电极及漏电极中的另一个之间串联电连接的100V以上的电源及负载。
14.根据权利要求1所述的功率绝缘栅型场效应晶体管，
其中，所述源电极及漏电极中的一个是源电极，并且
其中，所述源电极及漏电极中的另一个是漏电极。
15.一种功率绝缘栅型场效应晶体管，包括：
栅电极；
在所述栅电极上方的氧化物半导体层；
在所述氧化物半导体层上的源电极及漏电极中的一个；以及
在所述氧化物半导体层上的源电极及漏电极中的另一个，
其中：
所述源电极及漏电极中的一个与所述栅电极的一部分重叠；
所述源电极及漏电极中的另一个不与所述栅电极重叠；
所述氧化物半导体层具有位于所述栅电极与所述源电极及漏电极中的另一个之间的区域，该区域不与所述栅电极以及所述源电极及漏电极中的另一个重叠；并且
所述区域的长度为0.5μm至5μm。
16.根据权利要求15所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层置于所述栅电极与背栅电极之间。
17.根据权利要求15所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层中的源自施主或受主的载流子浓度为1×1012cm-3以下。
18.根据权利要求15所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层中的氢浓度为1×1018cm-3以下。
19.根据权利要求15所述的功率绝缘栅型场效应晶体管，其中所述源电极及漏电极中的一个的与所述氧化物半导体层接触的部分的功函数以及所述源电极及漏电极中的另一个的与所述氧化物半导体层接触的部分的功函数的每一个均小于所述氧化物半导体层的电子亲和力与0.3eV之和。
20.根据权利要求15所述的功率绝缘栅型场效应晶体管，其中所述源电极及漏电极中的一个的功函数高于所述源电极及漏电极中的另一个的功函数。
21.根据权利要求15所述的功率绝缘栅型场效应晶体管，
其中，所述氧化物半导体层与所述源电极及漏电极中的一个之间的结是欧姆接触，
并且，所述氧化物半导体层与所述源电极及漏电极中的另一个之间的结是欧姆接触。
22.根据权利要求15所述的功率绝缘栅型场效应晶体管，其中所述栅电极的与栅极绝缘膜接触的部分的功函数大于所述氧化物半导体层的电子亲和力与0.6eV之和。
23.根据权利要求15所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层的厚度为10nm至100nm。
24.根据权利要求15所述的功率绝缘栅型场效应晶体管，其中在300V的耐压下所述功率绝缘栅型场效应晶体管的导通电阻为0.8Ω以下。
25.根据权利要求15所述的功率绝缘栅型场效应晶体管，还包括在所述源电极及漏电极中的一个与所述源电极及漏电极中的另一个之间串联电连接的100V以上的电源及负载。
26.根据权利要求15所述的功率绝缘栅型场效应晶体管，
其中，所述源电极及漏电极中的一个是源电极，并且
其中，所述源电极及漏电极中的另一个是漏电极。
27.一种功率绝缘栅型场效应晶体管，包括：
栅电极；
在所述栅电极上方的氧化物半导体层，该氧化物半导体层包括第一部分和第二部分；以及
源电极及漏电极中的一个，在所述第一部分上，
其中：
所述第二部分包括沟道区；
所述第一部分的厚度大于所述第二部分的厚度；并且
所述第一部分的厚度为0.5μm至5μm。
28.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层置于所述栅电极与背栅电极之间。
29.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层中的源自施主或受主的载流子浓度为1×1012cm-3以下。
30.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中所述氧化物半导体层中的氢浓度为1×1018cm-3以下。
31.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中所述源电极及漏电极中的一个的与所述氧化物半导体层接触的部分的功函数以及所述源电极及漏电极中的另一个的与所述氧化物半导体层接触的部分的功函数的每一个均小于所述氧化物半导体层的电子亲和力与0.3eV之和。
32.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中所述源电极及漏电极中的另一个的功函数高于所述源电极及漏电极中的一个的功函数。
33.根据权利要求27所述的功率绝缘栅型场效应晶体管，
其中，所述氧化物半导体层与所述源电极及漏电极中的一个之间的结是欧姆接触，并且
其中，所述氧化物半导体层与所述源电极及漏电极中的另一个之间的结是欧姆接触。
34.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中所述栅电极的与栅极绝缘膜接触的部分的功函数大于所述氧化物半导体层的电子亲和力与0.6eV之和。
35.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中所述第一部分的厚度为10nm至100nm。
36.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中所述源电极及漏电极中的一个的宽度为2μm至10μm。
37.根据权利要求28所述的功率绝缘栅型场效应晶体管，其中所述背栅电极与所述源电极及漏电极中的一个之间的间隔为0.3μm至2μm。
38.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中在300V的耐压下所述功率绝缘栅型场效应晶体管的导通电阻为0.8Ω以下。
39.根据权利要求27所述的功率绝缘栅型场效应晶体管，还包括在所述源电极及漏电极中的一个与所述源电极及漏电极中的另一个之间串联电连接的100V以上的电源及负载。
40.根据权利要求27所述的功率绝缘栅型场效应晶体管，其中，所述源电极及漏电极中的一个是漏电极。
CN201110303682.XA 2010-09-22 2011-09-22 功率绝缘栅型场效应晶体管 Expired - Fee Related CN102412305B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-212185 2010-09-22
JP2010212185 2010-09-22

Publications (2)

Publication Number Publication Date
CN102412305A true CN102412305A (zh) 2012-04-11
CN102412305B CN102412305B (zh) 2017-03-22

Family

ID=45816933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110303682.XA Expired - Fee Related CN102412305B (zh) 2010-09-22 2011-09-22 功率绝缘栅型场效应晶体管

Country Status (5)

Country Link
US (1) US8994003B2 (zh)
JP (1) JP5938182B2 (zh)
KR (1) KR101856722B1 (zh)
CN (1) CN102412305B (zh)
TW (1) TWI529935B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828536A (zh) * 2014-07-22 2020-02-21 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
CN113540249A (zh) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 半导体器件及其形成方法、半导体存储器器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
US8765570B2 (en) * 2012-06-12 2014-07-01 Intermolecular, Inc. Manufacturable high-k DRAM MIM capacitor structure
US9343288B2 (en) 2013-07-31 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP7155534B2 (ja) * 2018-02-16 2022-10-19 富士電機株式会社 半導体装置
US20220093650A1 (en) * 2019-02-04 2022-03-24 Sharp Kabushiki Kaisha Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060035452A1 (en) * 2002-10-11 2006-02-16 Carcia Peter F Transparent oxide semiconductor thin film transistor
US20060244107A1 (en) * 2003-06-20 2006-11-02 Toshinori Sugihara Semiconductor device, manufacturing method, and electronic device
CN101521233A (zh) * 2008-03-01 2009-09-02 株式会社半导体能源研究所 薄膜晶体管及显示装置
US20090236596A1 (en) * 2008-03-24 2009-09-24 Fujifilm Corporation Thin film field effect transistor and display

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2001509252A (ja) * 1995-07-31 2001-07-10 リットン システムズ カナダ リミテッド 電子ノイズの少ない放射線画像形成のためのフラットパネル検出器
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006093684A (ja) * 2004-08-27 2006-04-06 Toshiba Corp 半導体装置及びそれを用いた光半導体リレー装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US7598128B2 (en) * 2007-05-22 2009-10-06 Sharp Laboratories Of America, Inc. Thin silicon-on-insulator double-diffused metal oxide semiconductor transistor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI368097B (en) * 2007-10-17 2012-07-11 Hannstar Display Corp Liquid crystal display panels, pixels, and switch elements
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009170456A (ja) * 2008-01-10 2009-07-30 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5463529B2 (ja) * 2008-06-11 2014-04-09 古河電気工業株式会社 電界効果トランジスタの製造方法
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
KR101773641B1 (ko) 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101791713B1 (ko) 2010-02-05 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치
CN105826363B (zh) 2010-02-19 2020-01-14 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060035452A1 (en) * 2002-10-11 2006-02-16 Carcia Peter F Transparent oxide semiconductor thin film transistor
US20060244107A1 (en) * 2003-06-20 2006-11-02 Toshinori Sugihara Semiconductor device, manufacturing method, and electronic device
CN101521233A (zh) * 2008-03-01 2009-09-02 株式会社半导体能源研究所 薄膜晶体管及显示装置
US20090236596A1 (en) * 2008-03-24 2009-09-24 Fujifilm Corporation Thin film field effect transistor and display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828536A (zh) * 2014-07-22 2020-02-21 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
CN113540249A (zh) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 半导体器件及其形成方法、半导体存储器器件

Also Published As

Publication number Publication date
CN102412305B (zh) 2017-03-22
JP2012089831A (ja) 2012-05-10
KR20120031127A (ko) 2012-03-30
TW201230337A (en) 2012-07-16
US8994003B2 (en) 2015-03-31
TWI529935B (zh) 2016-04-11
JP5938182B2 (ja) 2016-06-22
KR101856722B1 (ko) 2018-05-10
US20120068183A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
CN102412305A (zh) 功率绝缘栅型场效应晶体管
JP6929404B2 (ja) 炭化珪素半導体装置および電力変換装置
US8563988B2 (en) Semiconductor element and manufacturing method therefor
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
US8933466B2 (en) Semiconductor element
CN101523607B (zh) 穿隧式场效应晶体管
US20120223339A1 (en) Semiconductor device
CN103915485B (zh) 电荷补偿半导体器件
US7777257B2 (en) Bipolar Schottky diode and method
CN109148586B (zh) 氧化镓场效应晶体管
WO2018037701A1 (ja) 半導体装置
KR20120118062A (ko) 전계 효과 트랜지스터
JP6168370B2 (ja) ＳｉＣ電界効果トランジスタ
JPWO2019123717A1 (ja) 炭化珪素半導体装置および電力変換装置
US9613951B2 (en) Semiconductor device with diode
JP5825744B2 (ja) パワー絶縁ゲート型電界効果トランジスタ
WO1999056320A1 (en) Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability
CN102354708A (zh) 具有悬空源漏的隧穿场效应晶体管结构及其形成方法
CN107895738B (zh) 一种阱局部高掺的mos型器件及制备方法
JP2022030298A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10818750B2 (en) Semiconductor device and method for controlling same
JP6885414B2 (ja) 半導体装置
JP2021082848A (ja) 半導体装置
JP2024029821A (ja) 半導体装置、半導体装置の製造方法、および電力変換装置
CN103794646A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170322

Termination date: 20210922