CN102222689A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102222689A
CN102222689A CN2011100951107A CN201110095110A CN102222689A CN 102222689 A CN102222689 A CN 102222689A CN 2011100951107 A CN2011100951107 A CN 2011100951107A CN 201110095110 A CN201110095110 A CN 201110095110A CN 102222689 A CN102222689 A CN 102222689A
Authority
CN
China
Prior art keywords
electrode
mentioned
main electrode
current path
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100951107A
Other languages
English (en)
Other versions
CN102222689B (zh
Inventor
町田修
岩渕昭夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN102222689A publication Critical patent/CN102222689A/zh
Application granted granted Critical
Publication of CN102222689B publication Critical patent/CN102222689B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种半导体装置，其能够在提升面积使用效率的同时，维持晶体管(T)的特性，还能够实现整流元件(D)在低顺向的电压化。作为解决手段，半导体装置(1)具有整流元件(D)和晶体管(T)。整流元件(D)具有电流路径(43)、配设于电流路径(43)的一端且具备整流作用的第1主电极(11)、配设于电流路径(43)的另一端的第2主电极(12)、配设于该第1主电极(11)与第2主电极(12)之间且顺向电压大于第1主电极(11)的第1辅助电极(15)。晶体管(T)具有电流路径(43)、在与电流路径(43)交叉的方向配设于电流路径(43)一端的第3主电极(13)、围绕第3主电极(13)配设的控制电极(14)、第2主电极(12)。

Description

半导体装置
技术领域
本发明涉及半导体装置，尤其涉及具有晶体管和整流元件的半导体装置。
背景技术
已知使用氮化镓(GaN)类化合物半导体的高电子迁移率晶体管(HEMT：high electron mobility transistor)。HEMT具有较低的电阻值和较高的击穿电压，因此作为电力用途，具体而言用于电源电路。
下述专利文献1公开了具有引导逆向电流以防止异极性电压噪声的反并联二极管的HEMT。通过附加该二极管，能防止异极性电压噪声导致的HEMT的损伤和破坏。
专利文献1所公开的HEMT在支撑体上具有将第1III族氮化物半导体(GaN)和第2III族氮化物半导体(AlGaN)层叠而成的异质结，在第2III族氮化物半导体上具有彼此离开的第1电源电极(源电极)和第2电源电极(漏电极)，在该第1电源电极与第2电源电极之间具有栅结构。二极管将HEMT的第2电源电极用作阴电极，具有该阴电极和在栅极结构的相反侧离开阴电极配置的肖特基电极。亦即采用的是在HEMT附加了体二极管的功能的结构。在以具有高速动作且具有高耐压的GaN类半导体器件为前提的情况下，二极管也需要高速动作，因此二极管采用的是阳电极使用肖特基电极的肖特基势垒二极管(SBD)。
另外，专利文献1公开了具有其他结构的二极管。该二极管同样将该第2电源电极(漏电极)用作阴电极，具有该阴电极和配置于该阴电极与栅结构之间的肖特基电极。该二极管同样为肖特基势垒二极管。
【专利文献1】日本特开2006-310769号公报
在上述专利文献1所公开的附加了反并联二极管的HEMT中，没有考虑到以下各点。
附加给前者的HEMT的二极管将阴电极兼用作HEMT的第2电源电极，而将肖特基电极(阳电极)配设于与HEMT区域不同的区域。具有这种结构的二极管具备独立于HEMT的电流路径，能将HEMT和二极管的结构和性能都设定为最佳，具有设计制造的自由度。然而由于分别设置HEMT的区域和二极管的区域，因此半导体装置的面积使用效率较差。
另一方面，附加给后者的HEMT的二极管将阴电极兼用作HEMT的第2电源电极，将肖特基电极配设于HEMT区域，因此面积使用效率较好。然而由于将HEMT的电流路径的一部分用作二极管的电流路径，因此难以在不使HEMT的特性变差的情况下实现二极管的低Vf化，设计制造方面缺少自由度。
发明内容
本发明就是为了解决上述课题而完成的。因此本发明提供一种能够提升面积使用效率，同时维持晶体管的特性，还能实现整流元件的低Vf化的半导体装置。
为了解决上述课题，本发明实施例涉及的特征为，半导体装置具有整流元件和晶体管，其中，该整流元件具有：电流路径；第1主电极，其配设于电流路径的一端，具有整流作用；第2主电极，其配设于电流路径的另一端；以及第1辅助电极，其配设于电流路径中的第1主电极与第2主电极之间，顺向电压大于第1主电极，该晶体管具有：电流路径；第3主电极，其在电流路径的一端沿着与电流路径交叉的方向离开第1主电极配设；控制电极，其围绕第3主电极的周围配设；以及第2主电极。
实施例的特征涉及的半导体装置中，优选电流路径中的第2主电极与第1辅助电极之间在整流元件和晶体管各自中是共享的。
实施例的特征涉及的半导体装置中，优选电流路径中的第1主电极与第1辅助电极之间被用作整流元件的电流路径，电流路径中的第3主电极与隔着控制电极的第1辅助电极之间被用作晶体管的电流路径。
实施例的特征涉及的半导体装置中，优选整流元件的第1主电极和晶体管的第3主电极以及控制电极在与电流路径交叉的方向上交替地排列有多个。
实施例的特征涉及的半导体装置中，优选整流元件的第1主电极、晶体管的第3主电极以及第1辅助电极相互电连接，第1主电极、第3主电极以及第1辅助电极被设定为相同电位。
实施例的特征涉及的半导体装置中，优选晶体管是将二维电子气沟道作为电流路径的晶体管，第1主电极是隔着化合物半导体配设于二维电子气沟道上的肖特基电极、与二维电子气沟道直接连接的肖特基电极以及包含pn电极和利用了电场效应的欧姆电极的复合电极中的任意一个，第1辅助电极是p型半导体电极或MIS型电极。
实施例的特征涉及的半导体装置中，优选该半导体装置还在电流路径中的第2主电极与第1辅助电极之间具有第2辅助电极，该第2辅助电极电连接到第2主电极上，被设定为与该第2主电极相同的电位。
实施例的特征涉及的半导体装置中，优选该半导体装置还在电流路径中的第1辅助电极与第2主电极之间具有场板(field plate)，该场板电连接到第1辅助电极上，被设定为与第1辅助电极相同的电位。
根据本发明，可以提供一种能够提升面积使用效率，同时维持晶体管的特性，还能实现整流元件的低Vf化的半导体装置。
附图说明
图1是本发明实施例1涉及的半导体装置的主要部分俯视图。
图2是沿图1所示的F2-F2线切断后的半导体装置的晶体管的示意剖面图。
图3是沿图1所示的F3-F3线切断后的半导体装置的整流元件的示意剖面图。
图4是包含图2所示的半导体装置的晶体管和整流元件的整体的等效电路图。
图5是表示图1所示的半导体装置的逆向电压施加状态的电流流向的主要部分俯视图。
图6是表示图1所示的半导体装置的逆向电压施加状态的电流流向的主要部分俯视图。
图7是表示图1所示半导体装置的顺向电压施加状态的电流流向的示意性剖面图。
图8是本发明实施例2涉及的半导体装置的整流元件的示意剖面图。
图9是本发明实施例3涉及的半导体装置的主要部分俯视图。
图10是沿着图9所示F10-F10线切断后的半导体装置的整流元件的示意剖面图。
图11是本发明实施例4涉及的半导体装置的主要部分俯视图。
图12是沿着图11所示F12-F12线切断后的半导体装置的晶体管的示意剖面图。
图13是沿着图11所示F13-F13线切断后的半导体装置的整流元件的示意剖面图。
图14是搭载于图11所示的半导体装置的共源极型交流开关的等效电路图。
图15是本发明实施例5涉及的半导体装置的主要部分俯视图。
图16是沿着图15所示F16-F16线切断后的半导体装置的晶体管的示意剖面图。
图17是沿着图15所示F17-F17线切断后的半导体装置的整流元件的示意剖面图。
图18是本发明实施例6涉及的半导体装置的主要部分俯视图。
图19是沿着图18所示F19-F19线切断后的半导体装置的晶体管的示意剖面图。
图20是沿着图18所示F20-F20线切断后的半导体装置的整流元件的示意剖面图。
图21是搭载于图18所示的半导体装置的共漏极型交流开关的等效电路图。
图22是本发明实施例7涉及的半导体装置的主要部分剖面图。
图23是实施例7的变形例涉及的半导体装置的主要部分俯视图。
符号说明
1半导体装置；11第1主电极；11A第1电极；11B、11C第2电极；12第2主电极；13第3主电极；14控制电极；140控制电极布线；150场板；15第1辅助电极；16第2辅助电极；17钝化膜；2基板；3缓冲层；4半导体功能层；41第1半导体层；41R、42R、42R2凹槽；42第2半导体层；43电流路径；43C阴极区域；43D漏极区域；T晶体管；D整流元件；D2反向阻止用整流元件；P1-P3端子
具体实施方式
接着参照附图说明本发明的实施例。在如下附图的内容中，对相同或类似部分赋予相同或类似的符号。其中，附图为示意性内容，并非现实情况。另外，附图彼此之间存在包含各自尺寸的关系和比率不同的部分的情况。
另外，如下所示的实施例举例示出的是用于具体表现本发明技术思想的装置和方法，本发明的技术思想并非用于将各构成部件的配置等限于下述内容。本发明的技术思想能够在权利要求书的范围内实施各种变更。
(实施例1)
本发明的实施例1说明将本发明用于设晶体管为HEMT、附加给该HEMT的整流元件为肖特基势垒二极管的半导体装置的例子。
【半导体装置的器件结构】
如图1至图3所示，实施例1涉及的半导体装置1具有整流元件D和晶体管T，其中该整流元件D具有电流路径43、配设于电流路径43的一端(图1至图3中的左侧)且具备整流作用的第1主电极11、配设于电流路径43的另一端(图1至图3中的右侧)的第2主电极12、配设于电流路径43中第1主电极11与第2主电极12之间且顺向电压大于第1主电极11的第1辅助电极15，该晶体管T具有电流路径43、在电流路径43的一端沿着与电流路径43交叉的方向离开第1主电极11配设的第3主电极13、围绕第3主电极13的周围配设的控制电极14、第2主电极12。其中，实施例1中搭载于半导体装置1的晶体管T是n沟道导电型HEMT，整流元件D是肖特基势垒二极管(SBD)。
半导体基板1将用作支撑体以及结晶生长基板的基板2作为基底使用，在该基板1上配设有依次层叠的缓冲层3和半导体功能层4。实施例1中在基板2使用硅单晶半导体基板(Si基板)。并且基板2不限于该例子，例如基板2可使用蓝宝石基板、碳化硅基板(SiC基板)、GaN基板等。
缓冲层3具有对基板2与半导体功能层4的结晶性进行匹配的功能。实施例1中，缓冲层3通过III族氮化物类半导体材料构成。代表性的III族氮化物类半导体可通过AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)来表现。虽然不限于该结构，然而本实施例在缓冲层3使用的是将GaN层和A1N层交替层叠多层而成的复合膜。
实施例1中，半导体功能层4构成为层叠于缓冲层3上的第1半导体层41与层叠于该第1半导体层41上的第2半导体层42的层叠结构。第1半导体层41由氮化物类半导体层、具体是GaN层构成。第1半导体层41作为载流子传输层发挥作用。在实施例1中，在晶体管T使用n沟道导电型HEMT，因此载流子为电子，第1半导体层41作为电子传输层发挥作用。第2半导体层42由具有比氮化物类半导体层、具体是第1半导体层41的晶格常数小的晶格常数，而且具有比第1半导体层41的带隙大的带隙的AlGa层构成。第2半导体层42作为载流子供给层发挥作用，在实施例1中作为电子供给层发挥作用。
在第1半导体层41与第2半导体层42的异质结附近，在第1半导体层41生成电流路径43。电流路径43在实施例1中为二维载流子气沟道、具体为二维电子气(2DEG：two-dimensional electron gas)沟道。在图1至图3中，电流路径43从左侧向右侧沿着X方向延伸。电流路径43作为电流(或电子或空穴)朝X方向或朝X方向的反方向流动的沟道区域发挥作用。与电流路径43(的延伸方向)交叉的方向在实施例1中为与X方向正交的Y方向，而本发明不限于该方向，也可以是与X方向呈锐角或钝角交叉的方向。
其中，不一定限定于该数值，在实施例1中，用于半导体装置1的第1半导体层的膜厚例如被设定为0.5μm～10.0μm，此处使用的是GaN层，因此该GaN层的膜厚例如被设定为2.5μm～3.5μm。第2半导体层42的A1GaN层的膜厚例如被设定为5.0nm～100.0nm。
【整流元件的器件结构】
如图1和图2所示，整流元件D的第1主电极11具有作为阳电极的功能，不通过肖特基势垒而电连接在电流路径43的一端。构成该第1主电极11的肖特基势垒的电极材料可使用例如具有10nm～50nm的膜厚的Ni层与层叠于该Ni层上且例如具有100nm～1000nm的膜厚的Au层的层叠膜。
虽然并不限于如下所述的平面形状，然而如图1所示，第1主电极11的平面形状构成为将X方向的边设定得比Y方向的边长的长方形形状。并且为了微细化半导体装置1，优选缩短第1主电极11与第1辅助电极15之间的距离，第1主电极11的平面形状可以按照需要设定为正方形形状、五边形以上的多边形形状或圆形、椭圆形等。
整流元件D的第2主电极12是阴电极，通过欧姆接触而电连接到电流路径43的另一端。该第2主电极12的构成欧姆接触的电极材料可使用例如具有10nm～50nm的膜厚的Ti层与层叠于该Ti层上且例如具有100nm～1000nm的膜厚的Al层的层叠膜。如图1所示，第2主电极12的平面形状构成为将Y方向的长度尺寸设定得比X方向的宽度尺寸长的带形状。
第1辅助电极15如上所述具有比第1主电极11的顺向电压大的顺向电压，而且还具有比第1主电极11的漏电流小的漏电流。换言之，第1辅助电极15具有当相对提高第1主电极11和第1辅助电极15与第2主电极12之中某一方的电位时，经由第1辅助电极15流过的电流比经由第1主电极11流过的电流小的特性。第1辅助电极15与第1主电极11电连接(短路)，第1辅助电极15和第1主电极11被设定为相同电位。晶体管T是n沟道导电型HEMT，电流路径43是二维电子气沟道，因此该第1辅助电极15由具有上述特性的例如p型半导体电极或MIS(金属-绝缘体-半导体)型电极构成。
如图1所示，第1辅助电极15的平面形状构成为将Y方向的长度尺寸设定得比X方向的宽度尺寸长的带形状。该第1辅助电极15延伸的方向(Y方向)与第2主电极12的延伸方向(Y方向)为相同方向，第1辅助电极15与第2主电极12平行配设。后面会叙述一个例子中的尺寸，而为了确保耐压，第1辅助电极15与第2主电极12之间在X方向的离开距离被设定为大于第1辅助电极15与第1主电极11(或控制电极14)在X方向的离开距离。
【晶体管的器件结构】
晶体管T的第3主电极13是源电极，通过欧姆接触电连接到电流路径43的一端。第3主电极13与第1辅助电极15电连接(短路)，第3主电极13与第1辅助电极15被设定为相同电位。由于第1辅助电极15与第1主电极11之间被电连接起来，因此第3主电极13、第1主电极11和第1辅助电极15被设定为相同电位。在实施例1中，第3主电极13由与第2主电极12相同的电极材料构成。另外，第3主电极13与第2主电极12是通过制造流程中的相同工序形成的。如图1所示，第3主电极13的平面形状构成为将X方向的边设定得比与第1辅助电极15相对的Y方向的边短的长方形形状。第3主电极13的平面形状与第1主电极11的平面形状同样不限于本例。
晶体管T的控制电极14是栅电极，不通过肖特基接触地配设于电流路径43的第2半导体层42的表面。控制电极14在电流路径43的一端与另一端之间、具体是第3主电极13与第1辅助电极15以及第1主电极11之间以围绕第3主电极13周围的方式配设。控制电极14由能生成肖特基势垒的例如具有Ni层和层叠于该Ni层上的Au层的复合膜构成。不限于这种结构，然而在实施例1中，控制电极14采用凹槽结构，控制电极14的至少一部分配设于从第2半导体层42的表面朝深度方向形成的凹槽(凹陷或凹部)43R内。该晶体管T具有常闭特性，晶体管T的阈值电压Vth在实施例1中例如被设定为1V。
作为整流元件D的阴电极发挥作用的第2主电极12原本具有作为晶体管T的漏电极的功能，阴电极利用漏电极构成。
并且，在图1至图3以及此后所使用的各图中，分别示意性制作出半导体装置1、整流元件D、晶体管T的图，而实际上在第2半导体层42上构成有绝缘膜、保护膜、通孔等。其中，为了明确结构并易于理解，省略了对绝缘膜等的描述和说明。
【半导体装置的布局结构】
如图1所示，在实施例1中，通过整流元件D的1个第1主电极(阴电极)11、晶体管T的1个第3主电极(源电极)13和1个控制电极14构建作为重复单位的基本单位BU。该基本单位BU是朝向Y方向以一定间隔重复排列的。第2主电极12和第1辅助电极15在该多个基本单位BU中被用作公共电极。
也就是说，整流元件D是通过将由基本单位BU构成的相同结构的多个整流元件电并联连接而构建的。而且晶体管T同样是通过将由基本单位BU构成的相同结构的多个晶体管(HEMT)电并联连接而构建的。由基本单位BU构成的整流元件、由基本单位BU构成的晶体管分别朝向Y方向交替排列。
另外，在由基本单位BU构成的整流元件的第1主电极11与第1辅助电极15之间，电流路径43作为整流元件D的电流路径发挥作用。在由基本单位BU构成的晶体管的第3主电极13与隔着控制电极14存在的第1辅助电极15之间，电流路径43作为晶体管T的电流路径发挥作用。在第1辅助电极15与第2主电极12之间，电流路径43作为整流元件D的电流路径发挥作用，并且作为晶体管T的电流路径发挥作用，作为双方共享的电流路径发挥作用。
其中，数值会根据产品的使用目的、制造工艺的规则等而发生变动，不限于以下举例示出的数值，如下示出的是当前阶段最佳的半导体装置1的主要部分的各尺寸的一个例子。
整流元件D的第1主电极11与第1辅助电极15之间的尺寸L1例如被设定为1μm，第1辅助电极15的宽度尺寸L2例如被设定为2μm，第1辅助电极15与第2主电极12之间的尺寸(漂移区的尺寸)L3例如被设定为10μm。晶体管T的第3主电极13与控制电极14之间的尺寸L4例如被设定为1μm，控制电极14的宽度尺寸(栅长度尺寸)L5例如被设定为1μm，控制电极14与第1辅助电极15之间的尺寸L6例如被设定为1μm。
基本单位BU的重复间距例如为5μm到10μm。如果使基本单位BU的间距进一步缩短，则会助长第1辅助电极15与第2主电极12之间(漂移区)中的电流扩展。
【半导体装置的工作】
如图4所示，上述图1至图3所示的实施例1涉及的半导体装置1构成为将整流元件D的第1主电极(阳电极)11、第1辅助电极15以及晶体管T的第3主电极(源电极)13连接到端子P1，将第2主电极(阴电极和漏电极)12连接到端子P2，还将控制电极14连接到端子P3。亦即，晶体管T构成为附加了体二极管的功能。该半导体装置1的工作原理如下所述。
(1)反向电压施加状态的工作
半导体装置1的反向电压施加状态是在图4所示的晶体管T中，通过端子P3对控制电极14施加截止信号，通过端子P1对第3主电极(源电极)13施加比通过端子P2施加给第2主电极(漏电极)12的电压高的高电压。此时，如图5和图6中使用箭头所示，反向导通电流ib从具有比第1辅助电极15的顺向电压低的顺向电压的第1主电极(阳电极)11通过电流路径43流向第2主电极(阴电极)12。
如图5所示，虽然存在反向导通电流ib的扩展，然而电流路径43中第1主电极11与第1辅助电极15之间大致除去第3主电极13与第1辅助电极15之间后作为整流元件D的电流路径发挥作用。在电流路径43中第1辅助电极15与第2主电极12之间，在从第1主电极11到第1辅助电极15之间扩展的反向导通电流ib还会进一步扩展，反向导通电流ib大致流过整个区域，作为整流元件D的电流路径发挥作用。
并且，当通过端子P3向控制电极14施加导通信号的情况下，如图5使用箭头所示，在晶体管T中，电流i从第3主电极(源电极)13通过电流路径43流向第2主电极(漏电极)12。此时，电流路径43中第3主电极13与第1辅助电极15之间大致除去第1主电极11与第1辅助电极15之间而作为晶体管T的电流路径发挥作用。电流路径43中第1辅助电极15与第2主电极12之间作为晶体管T的电流路径发挥作用，兼用作整流元件D的电流路径。
(2)顺电压施加状态的工作
半导体装置1的顺电压施加状态是在图4所示的晶体管T中，通过端子P3向控制电极14施加截止信号，通过端子P2向第2主电极(漏电极)12施加比通过端子P1施加给第3主电极(源电极)13的电压高的高电压。此时，对该第1辅助电极15的第2主电极12侧的端部施加较高的电场，整流元件D的漏电流量大致由第1辅助电极15的特性来决定。由于第1主电极(阳电极)11的第2主电极侧12侧的端部仅被施加相对较小的电场，因此第1主电极11中的漏电流较少。第1辅助电极15完全不需要使顺向电流流过的功能，能够选择使漏电流优先的结构和电极材料。
并且，当通过端子P3向控制电极14施加导通信号的情况下，如图7使用箭头所示，在晶体管T中，电流if从第2主电极(漏电极)12通过电流路径43流向第3主电极(源电极)13。此时，电流路径43中第3主电极13与第1辅助电极15之间大致除去第1主电极11与第1辅助电极15之间而作为晶体管T的电流路径发挥作用。电流路径43中第1辅助电极15与第2主电极12之间作为晶体管T的电流路径发挥作用。
而且在整流元件D的第1主电极(阳电极)11使用肖特基电极，因此二极管的工作成为单极工作。因此，相比硅MOSFET的体二极管器件和硅FRD，实施例1涉及的整流元件D的逆向恢复特性优良。
【实施例1的特征】
如上所述，实施例1涉及的半导体装置1具有如下结构，在电流路径43的一端侧(从电流路径43的一端到第1辅助电极15之间)具有晶体管T的第3主电极(源电极)13和控制电极14以及整流元件D的第1主电极(阳电极)11，把它们在与电流路径43交叉的方向交替排列多个，在电流路径43的另一端侧(从第1辅助电极15到电流路径43的另一端之间)具有晶体管T和整流元件D所共享的第2主电极(漏电极和阴电极以及漂移区)。因此，能够使晶体管T独立于整流元件D提升特性，而使整流元件D与晶体管T的特性不同地实现低Vf化，进而还能在晶体管T和整流元件D中兼用电流路径43的一部分，因此能提升面积使用效率。
(实施例2)
本发明的实施例2说明的是在上述实施例1涉及的半导体装置1中，进一步促进整流元件D的低顺向电压化的例子。
【半导体装置的器件结构】
在实施例2涉及的半导体装置1中，晶体管T、整流元件D的平面结构与上述实施例1涉及的半导体装置1的晶体管T、整流元件D的平面结构实质上相同。另外，晶体管T的剖面结构也与上述实施例1涉及的半导体装置1的晶体管T的剖面结构实质上相同。实施例2涉及的半导体装置1在整流元件D的剖面结构中具有差异。如图8所示，整流元件D的第1主电极(阳电极)11配设于从第2半导体层42的表面(主面)到达第1半导体层41的至少电流路径43的凹槽41R内，不通过直接肖特基接触而与电流路径43电连接。凹槽43的底面位置基本上处于到达电流路径43的深度即可，也可以设定得比电流路径43的深度更深。
如上构成的实施例2涉及的半导体装置1中，除了实施例1涉及的半导体装置1获得的效果之外，还能进一步实现低Vf化。
(实施例3)
本发明实施例3与上述实施例2涉及的半导体装置1同样说明的是进一步促进整流元件D的低Vf化的例子。
【半导体装置的器件结构】
如图9和图10所示，实施例3涉及的半导体装置1中，晶体管T的平面结构以及剖面结构与上述实施例1和实施例2涉及的半导体装置1的晶体管T的平面结构以及剖面结构实质上相同，而在整流元件D、尤其是其第1主电极(阳电极)11的平面结构以及剖面结构存在差异。该整流元件D的第1主电极11是由具有配设于电流路径43的一端的第1电极11A、围绕该第1电极11A的周围配设的第2电极11B的复合电极构成的。
该第1主电极11的第1电极11A是具有较低的接触电阻(顺向电压)，利用了电场效应的欧姆电极。第1电极11A例如使用与晶体管T的第3主电极(源电极)13相同的电极材料以相同结构构成。第1电极11A的平面形状构成为与第3主电极13的平面形状相同或近似的形状。
第2电极11B是控制电流路径43的载流子浓度的电极。第2电极11B例如使用p型半导体电极材料(p沟道导电型HEMT的情况下为n型半导体电极材料)。具体而言，第2电极11B例如由掺杂了Mg的A1GaN等半导体层或NiO等金属氧化膜等p型半导体电极材料构成。第2电极11B的平面形状构成为与晶体管T的控制电极14的平面形状相同。在实施例3中，第2电极11B配设于从第2半导体层42的表面起在深度方向上配设的凹槽42R2内。该凹槽42R2的深度能够适当设定，还可以不设置凹槽42R。第1电极11A与第2电极11B电连接起来(短路)且被设定为相同电位。
在如上构成的实施例3涉及的半导体装置1中，除了实施例1涉及的半导体装置1获得的效果之外，还能进一步实现低顺向电压化。
在实施例3涉及的半导体装置1中，可以对第2电极11B使用构成肖特基势垒的电极材料，可以使用相同的电极材料以相同结构构成该第2电极11B和晶体管T的控制电极14。另外，还可以与晶体管T的控制电极14的平面形状同样地构成第2电极11C的平面形状。
即，实施例3的该变形例涉及的半导体装置1中，晶体管T的第3主电极13和控制电极14的结构(源电极和栅电极的结构)与整流元件D的第1主电极11的结构(阳电极的结构)相同。
在如上构成的实施例3的变形例涉及的半导体装置1中，通过使晶体管T的电极结构与整流元件D的电极结构相同，从而能简化器件结构。另外，在实施例3的变形例涉及的半导体装置1的制造工艺中，采取相同的电极结构能够减少电极制造工序数量，能削减整体的制造工序数量。
(实施例4)
本发明的实施例4是上述实施例1涉及的半导体装置1的应用例，说明构建共源极型交流开关的例子。
【搭载于半导体装置的开关电路的构成】
如图14所示，实施例4涉及的半导体装置1搭载有共同使用源极端子的交流开关。该共源极型交流开关具有：一端连接到端子P1，另一端连接到端子P2(1)，且电并联连接的晶体管T(1)和整流元件D(1)；以及共享端子P1，一端连接到该端子P1而另一端连接到端子P2(2)，且电并联连接的晶体管T(2)和整流元件D(2)。另外，晶体管T(1)具有端子P3(1)，晶体管T(2)具有端子P3(2).
晶体管T(1)和整流元件D(1)的电路构成、晶体管T(2)和整流元件D(2)的电路构成都与上述实施例1涉及的半导体装置1的图4所示的晶体管T和整流元件D的电路构成相同。
【半导体装置的器件构成】
在实施例4涉及的半导体装置1中，如图11和图13所示，图14中配设于上侧的整流元件D(1)具有：电流路径43；配设于电流路径43的中央部(一端)且具备整流作用的第1主电极11(1)；配设于电流路径43的另一端(图11中和图13中的右侧另一端)的第2主电极12(1)；以及配设于电流路径43的第1主电极11(1)与第2主电极12(1)之间且顺向电压比第1主电极11(1)大的第1辅助电极15(1)。实施例4中，第1主电极11(1)是阳电极，第2主电极12(1)是阴电极。
如图11和图12所示，晶体管T(1)具有：电流路径43；在电流路径43的中央部(一端)沿着与电流路径43交叉的方向(Y方向)离开第1主电极11(1)配设的第3主电极13(1)；围绕第3主电极13(1)的周围配设的控制电极14(1)；第2主电极12(1)；以及第1辅助电极15(1)。其中在实施例5中，搭载于半导体装置1的晶体管T(1)是n沟道导电型HEMT，整流元件D(1)是SBD。另外，第3主电极13(1)是源电极，第2主电极12(1)是兼用作阴电极的漏电极，控制电极14(1)是栅电极。
如图11和图13所示，图14中配设于下侧的整流元件D(2)具有：电流路径43；配设于电流路径43的中央部(一端)且具备整流作用的第1主电极11(2)；配设于电流路径43的另一端(图11中和图13中的左侧另一端)的第2主电极12(2)；以及配设于电流路径43的第1主电极11(2)与第2主电极12(2)之间，顺向电压比第1主电极11(2)大的第1辅助电极15(2)。实施例4中，第1主电极11(2)是阳电极，第2主电极12(2)是阴电极。
如图11和图12所示，晶体管T(2)具有：电流路径43；在电流路径43的中央部(一端)沿着与电流路径43交叉的方向(Y方向)离开第1主电极11(2)配设的第3主电极13(2)；围绕第3主电极13(2)的周围配设的控制电极14(2)；第2主电极12(1)；以及第2辅助电极15(2)。其中在实施例4中，搭载于半导体装置1的晶体管T(2)是n沟道导电型HEMT，整流元件D(2)是SBD。在实施例4中，第3主电极13(2)是源电极，第2主电极12(2)是兼用作阴电极的漏电极，控制电极14(2)是栅电极。
在实施例4中，晶体管T(1)和整流元件D(1)的平面结构以及剖面结构与上述实施例1涉及的半导体装置1的晶体管T和整流元件D的平面结构以及剖面结构实质上相同。晶体管T(2)和整流元件D(2)的平面结构以及剖面结构与晶体管T(1)和整流元件D(1)的平面结构以及剖面结构相同，只不过是通过翻转180度的形状构成的。也就是说，晶体管T(1)和整流元件D(1)、晶体管T(2)和整流元件D(2)直线排列于电流路径43的电流流过的方向即X方向，且构成为以在图11所示的电流路径43的中央部向Y方向延伸的虚拟中心线L为中心的线对称形状。为了便于理解，虚拟中心线L是为此在图11中描绘出的实际不存在的中心线。
另外，在排列于Y方向的各基本单位BU各自的控制电极14(1)之间通过控制电极布线140(1)而彼此电连接起来。控制电极布线140(1)具有向各个控制电极14(1)提供来自端子P3(1)的电位，并且将晶体管T(1)和整流元件D(1)的区域与晶体管T(2)和整流元件D(2)的区域电分离开来的功能。
另一方面，在排列于Y方向的各基本单位BU各自的控制电极14(2)之间通过控制电极布线140(1)而彼此电连接起来。控制电极布线140(2)具有向各个控制电极14(2)提供来自端子P3(2)的电位，并且将晶体管T(1)和整流元件D(1)的区域与晶体管T(2)和整流元件D(2)的区域电分离开来的功能。
在如上构成的实施例4涉及的半导体装置1中，除了实施例1涉及的半导体装置1获得的效果之外，还能够构建共源极型交流开关。
(实施例5)
本发明的实施例5是上述实施例1涉及的半导体装置1的应用例，说明的是构建单栅型交流开关的例子。
【搭载于半导体装置的开关电路的构成】
实施例5涉及的半导体装置1搭载有共同使用图14所示的栅极端子P3(1)和P3(2)的交流开关。该单栅型交流开关的晶体管T(1)、晶体管T(2)分别电连接有端子P3，端子P3同时用于晶体管T(1)和晶体管T(2)，其他构成为与实施例4涉及的半导体装置1实质上相同。
晶体管T(1)和整流元件D(1)的电路构成、晶体管T(2)和整流元件D(2)的电路构成都与上述实施例1涉及的半导体装置1中图4所示的晶体管T和整流元件D的电路构成相同。
【半导体装置的器件构成】
在实施例5涉及的半导体装置1中，如图15和图17所示，图14中配设于上侧的整流元件D(1)与实施例4涉及的半导体装置1的整流元件D(1)实质上相同。
如图15和图16所示，晶体管T(1)具有：电流路径43；在电流路径43的中央部(一端)沿着与电流路径43交叉的方向(Y方向)离开第1主电极11(1)配设的第3主电极13；围绕第3主电极13的周围配设的控制电极14(1)；第2主电极12(1)；以及第1辅助电极15(1)。其中在实施例5中，搭载于半导体装置1的晶体管T(1)是n沟道导电型HEMT，整流元件D(1)是SBD。另外，第3主电极13是源电极，第2主电极12(1)是兼用作阴电极的漏电极，控制电极14(1)是栅电极。
如图15和图17所示，图14中配设于下侧的整流元件D(2)构成为与实施例5涉及的半导体装置1的整流元件D(2)实质上相同。
如图15和图16所示，晶体管T(2)具有：电流路径43；在电流路径43的中央部(一端)沿着与电流路径43交叉的方向(Y方向)离开第1主电极11(2)配设、兼用作晶体管T(1)的第3主电极13的第3主电极13；围绕第3主电极13的周围配设的控制电极14(2)；第2主电极12(2)；以及第2辅助电极15(2)。其中在实施例5中，搭载于半导体装置1的晶体管T(2)是n沟道导电型HEMT，整流元件D(2)是SBD。另外，第3主电极13是源电极，第2主电极12(2)是兼用作阴电极的漏电极，控制电极14(2)是栅电极。
在实施例5中，晶体管T(1)、晶体管T(2)、整流元件D(1)和整流元件D(2)的平面结构和剖面结构与上述实施例4涉及的半导体装置1的晶体管T(1)、晶体管T(2)、整流元件D(1)和整流元件D(2)的平面结构和剖面结构类似，而晶体管T(1)、T(2)分别兼用(共享)第3主电极(源电极)13。
进而，晶体管T(1)的基本单位BU的控制电极14(1)与晶体管T(2)的基本单位BU的控制电极14(2)构成为一体(电连接起来)。在Y方向排列的各基本单位BU的控制电极14(1)和14(2)构建在Y方向延伸的1根控制电极布线140。该控制电极布线140具有向各个控制电极14(1)和14(2)提供来自端子P3的电位，并且将晶体管T(1)和整流元件D(1)的区域与晶体管T(2)和整流元件D(2)的区域电分离开来的功能。
根据如上构成的实施例5涉及的半导体装置1，除了实施例1涉及的半导体装置1获得的效果之外，还能构建单栅型交流开关。进而，该单栅型交流开关具有晶体管T(1)、T(2)所共享的第3主电极13，还具有将控制电极14(1)和14(2)彼此连接起来的1根控制电极布线140，因此相比实施例4涉及的共源极型交流开关能提升面积使用效率。
(实施例6)
本发明的实施例6是上述实施例1涉及的半导体装置1的应用例，说明的是构建共漏极型交流开关的例子。
【搭载于半导体装置的开关电路的构成】
实施例6涉及的半导体装置1搭载有图21所示的共同使用漏极端子的交流开关。该共漏极型交流开关具有：一端连接到端子P1(1)且另一端连接到端子P2，并且电并联连接的晶体管T(1)和整流元件D(1)；以及一端连接到端子P1(2)且另一端连接到共享的端子P2，并且电并联连接的晶体管T(2)和整流元件D(2)。另外，晶体管T(1)电连接有端子P3(1)，晶体管T(2)电连接有端子P3(2)。
晶体管T(1)和整流元件D(1)的电路构成、晶体管T(2)和整流元件D(2)的电路构成都与上述实施例1涉及的半导体装置1中图4所示的晶体管T和整流元件D的电路构成相同。
【半导体装置的器件构成】
在实施例6涉及的半导体装置1中，如图18和图20所示，图21中配设于下侧的整流元件D(1)具有：电流路径43；配设于电流路径43的一端(图18和图20中的左侧一端)且具备整流作用的第1主电极11(1)；配设于电流路径43的中央部(另一端)的第2主电极12；以及配设于电流路径43中第1主电极11(1)与第2主电极12之间、顺向电压比第1主电极11(1)大的第1辅助电极15(1)。在实施例6中，第1主电极11(1)是阳电极，第2主电极12是阴电极。
如图18和图19所示，晶体管T(1)具有：电流路径43；在电流路径43的一端(图18和图19中的左侧一端)沿着与电流路径43交叉的方向(Y方向)离开第1主电极11(1)配设的第3主电极13(1)；围绕第3主电极13(1)的周围配设的控制电极14(1)；以及第2主电极12。其中在实施例6中，搭载于半导体装置1的晶体管T(1)是n沟道导电型HEMT，整流元件D(1)是SBD。另外，第3主电极13(1)是源电极，第2主电极12是兼用作阴电极的漏电极，控制电极14(1)是栅电极。
如图18和图20所示，图21中配设于上侧的整流元件D(2)具有：电流路径43；配设于电流路径43的一端(图18和图20中的右侧一端)且具备整流作用的第1主电极11(2)；配设于电流路径43的中央部(另一端)的第2主电极12；以及配设于电流路径43中第1主电极11(2)与第2主电极12之间、顺向电压比第1主电极11(2)大的第1辅助电极15(2)。在实施例6中，第1主电极11(2)是阳电极，第2主电极12是与整流元件D(1)的阴电极、晶体管T(1)和T(2)的漏电极共享的阴电极。
如图18和图19所示，晶体管T(2)具有：电流路径43；在电流路径43的一端(图18和图19中的右侧一端)沿着与电流路径43交叉的方向(Y方向)离开第1主电极11(2)配设的第3主电极13(2)；围绕第3主电极13(2)的周围配设的控制电极14(2)；以及与晶体管T(1)的第2主电极12共享的第2主电极12。其中在实施例6中，搭载于半导体装置1的晶体管T(2)是n沟道导电型HEMT，整流元件D(2)是SBD。另外，第3主电极13(2)是源电极，第2主电极12是漏电极，控制电极14(2)是栅电极。
在实施例6中，晶体管T(1)、晶体管T(2)、整流元件D(1)和整流元件D(2)的平面结构和剖面结构与上述实施例4涉及的半导体装置1的晶体管T(1)、晶体管T(2)、整流元件D(1)和整流元件D(2)的平面结构和剖面结构类似，而晶体管T(1)、T(2)各自的漏电极、整流元件D(1)、D(2)各自的阴电极由第2主电极12构成。该第2主电极12在Y方向延伸。
根据如上构成的实施例6涉及的半导体装置1，除了实施例1涉及的半导体装置1获得的效果之外，还能构建共漏极型交流开关。进而，该共漏极型交流开关具有晶体管T(1)、T(2)所共享的第2主电极12，整流元件D(1)、D(2)也共享该第2主电极12，因此相比实施例4涉及的共源极型交流开关能提升面积使用效率。
【变形例】
实施例6的变形例涉及的半导体装置1搭载有从上述图21所示的电路图中除去了端子P2后的、通过2个不同的栅极端子控制的交流开关。该双栅型交流开关具有：一端连接到端子P1(1)且另一端连接到晶体管T(2)的漏极区域侧和整流元件D(2)的阴极区域侧，并且电连接的晶体管T(1)和整流元件D(1)；以及一端连接到端子P1(2)且另一端连接到晶体管T(1)的漏极区域侧和整流元件D(1)的阴极区域侧，并且电连接的晶体管T(2)和整流元件D(2)。即，不存在上述图18至图20所示的晶体管T(1)、T(2)、整流元件D(1)、D(2)各自的第2主电极12，双方的漏极区域以及双方的阴极区域彼此电连接起来。晶体管T(1)电连接有端子P3(1)，晶体管T(2)电连接有端子P3(2)。
晶体管T(1)和整流元件D(1)的电路构成、晶体管T(2)和整流元件D(2)的电路构成都与上述实施例1涉及的半导体装置1中图4所示的晶体管T和整流元件D的电路构成相同。
并且，在实施例6涉及的半导体装置1中，也可以不设置第2主电极12，将晶体管T(1)、T(2)各自的漏极区域43、整流元件D(1)、D(2)各自的阴极区域43彼此电连接起来。
在该双栅型交流开关中，晶体管T(1)、T(2)所共享的漏极区域43和整流元件D(1)、D(2)所共享的阴极区域43彼此兼用，因此相比实施例6涉及的共漏极型交流开关能提升面积使用效率。
(实施例7)
本发明的实施例7是上述实施例1涉及的半导体装置1的应用例，说明的是采用场板结构的例子。
【半导体装置的第1器件构成】
如图22所示，实施例7涉及的半导体装置1至少在晶体管T的第1辅助电极15与第2主电极(漏电极)12之间的电流路径43上具有与第1辅助电极15电连接的场板(FP)150。在半导体功能层4的第2半导体层42上配设有钝化膜17，场板150被引出到该钝化膜17上。在实施例7涉及的半导体装置1中，场板150由与第1辅助电极15相同的电极材料构成，与第1辅助电极15构成为一体。关于制造工艺，场板150是利用与形成第1辅助电极15的工序相同的制造工序形成的。
在如上构成的实施例7涉及的半导体装置1中，除了实施例1涉及的半导体装置1获得的效果之外，还能够构建场板结构。通过采用场板结构，能进一步提升晶体管T的耐压，还能减轻电流崩溃现象。
【半导体装置的第2器件构成】
如图23所示，实施例7涉及的半导体装置1可以使场板150的电极材料不同于第1辅助电极15的电极材料。换言之，可以在制造工艺中使形成第1辅助电极15的工序与形成场板150的工序彼此不同。
虽然没有图示出来，然而关于控制电极14与场板150之间的电连接，可以在形成第1辅助电极15之后在其上层形成与第1辅助电极15连接的场板150。另外，还可以在形成了第1辅助电极15和场板150之后在它们的上层形成布线，使用该布线进行双方的电连接。
如上所述，在本发明实施例所涉及的半导体装置1中，能提升面积使用效率，同时提升晶体管T的特性，还能实现整流元件D的低顺向电压化。
(其他实施例)
如上所述，本发明通过多个实施例进行了描述，而构成所公开的一部分内容的论述和附图并非用于限定本发明。本发明能应用于各种代替性实施方式、实施例以及运用技术。
例如在本发明中，对于上述半导体装置1的晶体管T的控制电极14，不限于肖特基材料、p型半导体电极材料，还能使用绝缘性电极材料(具有MIS(metal insulator semiconductor)结构的电极材料)等。使用这种电极材料时，晶体管T可以具备常开型、常闭型中的某种特性。
另外，还可以通过相同结构形成配设有上述半导体装置1的控制电极14的凹槽和配设有第1辅助电极15的凹槽。
另外，在上述半导体装置1的半导体功能层4使用了具备单纯异质结的AlGaN/GaN结构，然而本发明不限于该结构。例如本发明可以将附加了间隙层或间隔层的GaN/AlGaN/AlN/GaN结构作为半导体功能层4。
另外，本发明不限于用于将二维电子气沟道作为电流路径43的晶体管T，还能应用于例如将n型GaN层用作电流路径的MESFET、将反转沟道层用作电流路径的MOSFET。
而且本发明还可以构成为将上述实施例1至实施例7中至少2个以上组合起来的半导体装置。例如可以将实施例5涉及的半导体装置1的共源极型交流开关与实施例6涉及的半导体装置1的共漏极型交流开关搭载于同一基板2上使它们混合起来。
产业利用性
本发明能够广泛应用于以提升面积使用效率的同时维持晶体管T的特性、进一步实现整流元件D的低Vf化作为课题的半导体装置。

Claims (8)

1.一种半导体装置，其特征在于，
该半导体装置具有整流元件和晶体管，其中，
该整流元件具有：
电流路径；
第1主电极，其配设于上述电流路径的一端，具有整流作用；
第2主电极，其配设于上述电流路径的另一端；以及
第1辅助电极，其配设于上述电流路径中的上述第1主电极与上述第2主电极之间，顺向电压大于上述第1主电极，
该晶体管具有：
上述电流路径；
第3主电极，其在上述电流路径的上述一端沿着与上述电流路径交叉的方向离开上述第1主电极而配设；
控制电极，其围绕上述第3主电极的周围而配设；以及
上述第2主电极。
2.根据权利要求1所述的半导体装置，其特征在于，在上述整流元件和上述晶体管各自中共享上述电流路径中的上述第2主电极与上述第1辅助电极之间。
3.根据权利要求1或2所述的半导体装置，其特征在于，上述电流路径中的上述第1主电极与上述第1辅助电极之间被用作上述整流元件的电流路径，上述电流路径中的上述第3主电极与隔着上述控制电极的上述第1辅助电极之间被用作上述晶体管的电流路径。
4.根据权利要求1所述的半导体装置，其特征在于，上述整流元件的上述第1主电极和上述晶体管的上述第3主电极以及上述控制电极在与上述电流路径交叉的方向上交替地排列有多个。
5.根据权利要求1或4所述的半导体装置，其特征在于，上述整流元件的上述第1主电极、上述晶体管的上述第3主电极以及上述第1辅助电极相互电连接，上述第1主电极、上述第3主电极以及上述第1辅助电极被设定为相同电位。
6.根据权利要求1或4所述的半导体装置，其特征在于，上述晶体管是将二维电子气沟道作为上述电流路径的晶体管，上述第1主电极是隔着化合物半导体配设于上述二维电子气沟道上的肖特基电极、与上述二维电子气沟道直接连接的肖特基电极以及包含pn电极和利用了电场效应的欧姆电极的复合电极中的任意一个，上述第1辅助电极是p型半导体电极或MIS型电极。
7.根据权利要求1或4所述的半导体装置，其特征在于，该半导体装置还在上述电流路径中的上述第2主电极与上述第1辅助电极之间具有第2辅助电极，该第2辅助电极与上述第2主电极电连接，被设定为与该第2主电极相同的电位。
8.根据权利要求1或4所述的半导体装置，其特征在于，该半导体装置还在上述电流路径中的上述第1辅助电极与上述第2主电极之间具有场板，该场板与上述第1辅助电极电连接，被设定为与上述第1辅助电极相同的电位。
CN201110095110.7A 2010-04-16 2011-04-15 半导体装置 Expired - Fee Related CN102222689B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010095130A JP5672756B2 (ja) 2010-04-16 2010-04-16 半導体装置
JP2010-095130 2010-04-16

Publications (2)

Publication Number Publication Date
CN102222689A true CN102222689A (zh) 2011-10-19
CN102222689B CN102222689B (zh) 2014-06-18

Family

ID=44779194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110095110.7A Expired - Fee Related CN102222689B (zh) 2010-04-16 2011-04-15 半导体装置

Country Status (4)

Country Link
US (1) US8421123B2 (zh)
JP (1) JP5672756B2 (zh)
CN (1) CN102222689B (zh)
TW (1) TWI450382B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641206A (zh) * 2012-07-18 2015-05-20 美高森美公司 具有可变光谱响应的固态光探测器
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007033839B4 (de) * 2007-07-18 2015-04-09 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
JP5551790B2 (ja) * 2009-12-03 2014-07-16 エプコス アクチエンゲゼルシャフト 横方向のエミッタおよびコレクタを有するバイポーラトランジスタならびに製造方法
JP5935425B2 (ja) 2012-03-19 2016-06-15 富士通株式会社 半導体装置
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014027253A (ja) 2012-06-22 2014-02-06 Toshiba Corp 整流回路
JP5993632B2 (ja) * 2012-06-29 2016-09-14 シャープ株式会社 ＧａＮ系半導体装置
KR101927408B1 (ko) * 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
EP2793255B8 (en) * 2013-04-16 2018-01-17 IMEC vzw Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
WO2014174550A1 (ja) 2013-04-23 2014-10-30 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
KR102204777B1 (ko) * 2013-07-08 2021-01-20 이피션트 파워 컨버젼 코퍼레이션 갈륨 나이트라이드 소자 및 집적회로 내 격리 구조
US9343562B2 (en) 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
JP2022037706A (ja) * 2020-08-25 2022-03-09 富士通株式会社 半導体装置及びその製造方法
FR3124022A1 (fr) * 2021-06-14 2022-12-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de commutation compact dote de transistors a heterojonction
CN114759025B (zh) * 2022-04-13 2023-04-25 电子科技大学 一种基于GaN双异质结的单片集成芯片
EP4310918A1 (en) * 2022-07-21 2024-01-24 Infineon Technologies Austria AG Semiconductor device and method of fabricating a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366710A (zh) * 2000-04-06 2002-08-28 Apd半导体公司 制备功率整流器装置以改变操作参数的方法及其制得的装置
CN1763974A (zh) * 2004-10-18 2006-04-26 株式会社东芝 半导体器件及其制造方法
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
CN101288179A (zh) * 2005-07-27 2008-10-15 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP4097417B2 (ja) * 2001-10-26 2008-06-11 株式会社ルネサステクノロジ 半導体装置
JP2007305836A (ja) * 2006-05-12 2007-11-22 Mitsubishi Electric Corp 電力変換回路
JP5036233B2 (ja) * 2006-07-06 2012-09-26 シャープ株式会社 半導体スイッチング素子および半導体回路装置
JP2008153748A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 双方向スイッチ及び双方向スイッチの駆動方法
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366710A (zh) * 2000-04-06 2002-08-28 Apd半导体公司 制备功率整流器装置以改变操作参数的方法及其制得的装置
CN1763974A (zh) * 2004-10-18 2006-04-26 株式会社东芝 半导体器件及其制造方法
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
CN101288179A (zh) * 2005-07-27 2008-10-15 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641206A (zh) * 2012-07-18 2015-05-20 美高森美公司 具有可变光谱响应的固态光探测器
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片

Also Published As

Publication number Publication date
US8421123B2 (en) 2013-04-16
TW201203511A (en) 2012-01-16
JP5672756B2 (ja) 2015-02-18
TWI450382B (zh) 2014-08-21
US20110254056A1 (en) 2011-10-20
JP2011228398A (ja) 2011-11-10
CN102222689B (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN102222689B (zh) 半导体装置
US11538931B2 (en) High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
CN103367356B (zh) 具有氮化物层的半导体元件
CN102237402B (zh) 氮化物半导体元件
US10672896B2 (en) GaN-based bidirectional switch device
CN102403315B (zh) 半导体装置
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN103003948B (zh) 二极管
JP4974454B2 (ja) 半導体装置
CN103337516B (zh) 增强型开关器件及其制造方法
CN102097467B (zh) 化合物半导体装置及其制造方法
CN105895680B (zh) 半导体器件
CN104584221A (zh) 半导体装置
CN102318048A (zh) 半导体装置
JP2010045364A (ja) トランジスタ
CN102623498A (zh) 半导体元件
CN104201201A (zh) 一种用于GaN基HEMT器件的自适应偏置场板
CN104347696A (zh) 半导体装置以及其制造方法
TW202005086A (zh) 具有改良終端結構之氮化鎵電晶體
CN107680999A (zh) 高功率半导体元件
CN110400839A (zh) 半导体装置以及半导体装置的制造方法
CN103872145A (zh) 一种GaN异质结功率二极管
WO2022127165A1 (zh) P型栅hemt器件
CN105789281A (zh) 混合极性的GaN器件
JP2010263087A (ja) トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140618

Termination date: 20190415

CF01 Termination of patent right due to non-payment of annual fee