TWI450382B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI450382B
TWI450382B TW100113131A TW100113131A TWI450382B TW I450382 B TWI450382 B TW I450382B TW 100113131 A TW100113131 A TW 100113131A TW 100113131 A TW100113131 A TW 100113131A TW I450382 B TWI450382 B TW I450382B
Authority
TW
Taiwan
Prior art keywords
electrode
main electrode
current path
semiconductor device
transistor
Prior art date
Application number
TW100113131A
Other languages
English (en)
Other versions
TW201203511A (en
Inventor
Osamu Machida
Akio Iwabuchi
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of TW201203511A publication Critical patent/TW201203511A/zh
Application granted granted Critical
Publication of TWI450382B publication Critical patent/TWI450382B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

半導體裝置
本發明係關於一種半導體裝置，尤其是關於具備電晶體與整流元件之半導體裝置。
已知有使用氮化鎵(GaN)系化合物半導體之高電子移動度電晶體(HEMT：high electron mobility transistor)。由於HEMT具有低電阻值且具有高降伏電壓，因此在電力用途具體而言使用在電源電路。
下述專利文獻1揭示具備導引反向電流以防止異極性電壓雜訊之反並聯二極體之HEMT。藉由附加此二極體，可防止起因於異極性電壓雜訊之HEMT之損傷或破壞。
專利文獻1揭示之HEMT，具備在支承體上積層第1之III族氮化物半導體(GaN)與第2之III族化合物半導體(AlGaN)之異質接合，具備在第2之III族化合物半導體上彼此分離之第1電源電極(源極電極)與第2電源電極(汲極電極)，在此第1電源電極與第2電源電極之間具備閘極構造。二極體，將HEMT之第2電源電極使用為陰極電極，具備此陰極電極及在與閘極構造相反側與陰極電極分離配置之蕭特基電極。亦即，在HEMT採用附加本體二極體功能之構造。在以具有高速動作且具有高耐壓之GaN系半導體元件為前提之情形，二極體亦必須高速動作，因此在二極體採用在陽極電極使用蕭特基電極之蕭特基阻障二極體(SBD)。
又，專利文獻1揭示具有另一構造之二極體。此二極體，同樣地將其第2電源電極(汲極電極)使用為陰極電極，具備此陰極電極及配置在此陰極電極與閘極構造之間之蕭特基電極。此二極體同樣地為蕭特基阻障二極體。
專利文獻1：日本特開2006-310769號公報
在上述專利文獻1揭示之附加有反並聯二極體之HEMT，並未考慮到以下幾點。
附加於前者之HEMT之二極體，將陰極電極與HEMT之第2電源電極兼用，但將蕭特基電極(陽極電極)配置在與HEMT區域不同之區域。由於具有此構造之二極體對HEMT具有獨立之電流路徑，因此能將HEMT以及二極體之構造或性能分別最佳地設定，具有設計製作之自由度。然而，由於分別需要HEMT之區域以及二極體之區域，因此半導體裝置之面積利用效率不佳。
另一方面，附加於後者之HEMT之二極體，將陰極電極與HEMT之第2電源電極兼用，將蕭特基電極配置在HEMT之區域，因此面積利用效率優異。然而，由於將HEMT之電流路徑之一部分使用為二極體之電流路徑，因此不易使HEMT之特性不劣化而謀求二極體之低Vf化，設計製作上沒有自由度。
本發明係為解決上述問題而構成。是以，本發明提供一種可提升面積利用效率並維持電晶體之特性、再者謀求整流元件之低Vf化之半導體裝置。
為了解決上述問題，本發明實施例之特徵，半導體裝置，具備整流元件與電晶體；該整流元件，具有：電流路徑；第1主電極，係配置於電流路徑之一端且具有整流作用；第2主電極，係配置於電流路徑之另一端；以及第1輔助電極，係配置於電流路徑之第1主電極與第2主電極之間，相較於第1主電極順向電壓較大；該電晶體，具有：電流路徑；第3主電極，於電流路徑之一端在與電流路徑交叉之方向與第1主電極分離配置；控制電極，係以包圍第3主電極之周圍之方式配置；以及第2主電極。
實施例之特徵之半導體裝置中，較佳為，在整流元件、電晶體分別共用電流路徑之第2主電極與第1輔助電極之間。
實施例之特徵之半導體裝置中，較佳為，電流路徑之第1主電極與第1輔助電極之間係使用為整流元件之電流路徑，電流路徑之第3主電極與介在有控制電極之第1輔助電極之間係使用為電晶體之電流路徑。
實施例之特徵之半導體裝置中，較佳為，整流元件之第1主電極與電晶體之第3主電極及控制電極，在與電流路徑交叉之方向交互排列複數個。
實施例之特徵之半導體裝置中，較佳為，整流元件之第1主電極、電晶體之第3主電極及第1輔助電極係相互電氣連接，第1主電極、第3主電極及第1輔助電極係設定成相同電位。
實施例之特徵之半導體裝置中，較佳為，電晶體係以二維電子氣體通道為電流路徑之電晶體，第1主電極係介在有化合物半導體配置於二維電子氣體通道之蕭特基電極、直接連接於二維電子氣體通道之蕭特基電極、pn電極、包含利用電場效果之歐姆電極之複合電極之任一個，第1輔助電極係p型半導體電極、MIS型電極之任一個。
實施例之特徵之半導體裝置中，較佳為，進一步具備第2輔助電極，該第2輔助電極在電流路徑之第2主電極與第1輔助電極之間電氣連接於第2主電極，且設定成與該第2主電極相同電位。
實施例之特徵之半導體裝置中，較佳為，進一步具備場板，該場板在電流路徑之第1輔助電極與第2主電極之間電氣連接於第1輔助電極，且設定成與第1輔助電極相同電位。
根據本發明，能提供可提升面積利用效率並維持電晶體之特性、再者謀求整流元件之低Vf化之半導體裝置。
接著，參照圖式說明本發明之實施例。以下圖式之記載中，對相同或類似之部分賦予相同或類似之符號。然而，圖式係以示意方式顯示，與現實不同。又，圖式彼此間亦有包含彼此之尺寸關係或比例不同之部分之情形。
又，以下所示之實施例係例示用以將本發明之技術思想具體化之裝置或方法，本發明之技術思想之各構成零件之配置等並未特定於下述說明。本發明之技術思想，在申請專利範圍可施加各種變更。
(實施例1)
本發明之實施例1係說明將本發明適用在設電晶體為HEMT、附加於此HEMT之整流元件為蕭特基阻障二極體之半導體裝置之例。
(半導體裝置之元件構造)
如圖1至圖3所示，實施例1之半導體裝置1，具備整流元件D與電晶體T；該整流元件D，具有：電流路徑43；第1主電極11，係配置於電流路徑43之一端(圖1中至圖3中，左側)且具有整流作用；第2主電極12，係配置於電流路徑43之另一端(圖1中至圖3中，右側)；以及第1輔助電極15，係配置於電流路徑43之第1主電極11與第2主電極12之間，相較於第1主電極11順向電壓較大；該電晶體T，具有：電流路徑43；第3主電極13，於電流路徑43之一端在與電流路徑43交叉之方向與第1主電極11分離配置；控制電極14，係以包圍第3主電極13之周圍之方式配置；以及第2主電極12。此處，在實施例1，搭載於半導體裝置1之電晶體T係n通道導電型HEMT，整流元件D係蕭特基阻障二極體(SBD)。
半導體裝置1係將支承體以及作為晶體成長基板使用之基板2作為基座使用，在此基板2上配置依序積層之緩衝層3及半導體功能層4。基板2在實施例1係使用矽單晶體半導體基板(Si基板)。此外，基板2並不限於此例，例如基板2亦可使用藍寶石基板、碳化矽基板(SiC基板)、GaN基板等。
緩衝層3具有使基板2與半導體功能層4之晶體性匹配之功能。在實施例1，緩衝層3係藉由III族氮化物系半導體材料構成。代表性之III族氮化物系半導體係由Alx Iny Ga1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)表示。雖並不限於此構造，但此處緩衝層3係使用交互積層有複數層GaN層與AlN層之複合膜。
在實施例1，半導體功能層4係藉由積層在緩衝層3上之第1半導體層41與積層在此第1半導體層41上之第2半導體層42之積層構造構成。第1半導體層41係藉由氮化物系半導體層、具體而言為GaN層構成。第1半導體層41係作用為載體走行層。在實施例1，由於電晶體T係使用n通道導電型HEMT，因此載體為電子，第1半導體層41係作用為電子走行層。第2半導體層42係藉由氮化物系半導體層、具體而言為具有小於第1半導體層41之格子常數之格子常數且具有大於第1半導體層41之帶隙之帶隙之AlGaN層構成。第2半導體層42係作用為載體供應層，在實施例1作用為電子供應層。
在第1半導體層41與第2半導體層42之異質接合附近，在第1半導體層41產生電流路徑43。電流路徑43在實施例1為二維載體氣體通道，具體而言為二維電子氣體(2DEG：two-dimensional electron gas)通道。電流路徑43，在圖1至圖3中，從左側往右側在X方向延伸。電流路徑43作用為電流(或電子或電洞)向X方向或向與X方向相反之方向流動之通道區域。與電流路徑43(之延伸方向)交叉之方向，在實施例1為與X方向正交之Y方向，但本發明並不限於此方向，為與X方向銳角或鈍角交叉之方向亦可。
此處，並不一定限於此數值，在實施例1，使用於半導體裝置1之第1半導體層之膜厚係設定在例如0.5μm～10.0μm，由於此處使用GaN層，因此該GaN層之膜厚係設定在例如2.5μm～3.5μm。第2半導體層42之AlGaN層之膜厚係設定在例如5.0nm～100.0nm。
(整流元件之元件構造)
如圖1及圖2所示，整流元件D之第1主電極11具有作為陽極電極之功能，構成蕭特基障壁而電氣連接於電流路徑43之一端。構成此第1主電極11之蕭特基障壁之電極材料可使用具有例如10nm～50nm之膜厚之Ni層與積層於此Ni層上、具有例如100nm～1000nm之膜厚之Au層之積層膜。
不一定限於此平面形狀，如圖1所示，第1主電極11之平面形狀，係藉由X方向之邊相對於Y方向之邊設定較長之長方形形狀構成。此外，為了使半導體裝置1微細化，較佳為使第1主電極11與第1輔助電極15之距離接近，第1主電極11之平面形狀，視需要設定成正方形形狀、五角形以上之多角形形狀或圓形、橢圓形等亦可。
整流元件D之第2主電極12為陰極電極，藉由歐姆接觸電氣連接於電流路徑43之另一端。構成此第2主電極12之歐姆接觸之電極材料可使用具有例如10nm～50nm之膜厚之Ti層與積層於此Ti層上、具有例如100nm～1000nm之膜厚之Al層之積層膜。如圖1所示，第2主電極12之平面形狀，係藉由Y方向之長度尺寸相對於X方向之寬度尺寸設定較長之條紋形狀構成。
第1輔助電極15，如上述具有相較於第1主電極11之順向電壓較大之順向電壓，且進一步具有相較於第1主電極11之洩漏電流較低之洩漏電流。亦即，第1輔助電極15具備在使第1主電極11及第1輔助電極15與第2主電極12之任一方之電位相對較高時、經由第1輔助電極15流動之電流小於經由第1主電極11流動之電流之特性。第1輔助電極15係電氣連接(短路)於第1主電極11，第1輔助電極15與第1主電極11係設定成相同電位。電晶體T為n通道導電型HEMT，電流路徑43為二維電子氣體通道，因此此第1輔助電極15係藉由具有上述特性之例如p型半導體電極、或MIS(金屬-絕緣體-半導體)型電極構成。
如圖1所示，第1輔助電極15之平面形狀，係藉由Y方向之長度尺寸相對於X方向之寬度尺寸設定較長之條紋形狀構成。此第1輔助電極15之延伸方向(Y方向)與第2主電極12之延伸方向(Y方向)為相同方向，第1輔助電極15與第2主電極12係平行配置。關於一例之尺寸將於後述，但為了確保耐壓，第1輔助電極15與第2主電極12之間在X方向之分離距離相較於第1輔助電極15與第1主電極11(或控制電極14)之間在X方向之分離距離設定較大。
(電晶體之元件構造)
電晶體T之第3主電極13為源極電極，係藉由歐姆接觸電氣連接於電流路徑43之一端。第3主電極13係電氣連接(短路)於第1輔助電極15，第3主電極13與第1輔助電極15係設定成相同電位。由於第1輔助電極15與第1主電極11之間係電氣連接，因此第3主電極13、第1主電極11及第1輔助電極15係設定成相同電位。在實施例1，第3主電極13係藉由與第2主電極12相同電極材料構成。又，第3主電極13與第2主電極12在製程係藉由相同步驟形成。如圖1所示，第3主電極13之平面形狀，係藉由相對於與第1輔助電極15對向之Y方向之邊將X方向之邊設定較短之長方形形狀構成。第3主電極13之平面形狀，與第1主電極11之平面形狀同樣地並不限於此例。
電晶體T之控制電極14為閘極電極，構成蕭特基接觸配置於電流路徑43之第2半導體層42之表面。控制電極14，在電流路徑43之一端與另一端之間、詳細而言在第3主電極13與第1輔助電極15進而第1主電極11之間，以包圍第3主電極13之周圍之方式配置。控制電極14係藉由可生成蕭特基障壁之具有例如Ni層與積層於此Ni層上之Au層之複合膜構成。雖不限於此構造，但在實施例1，控制電極14係採用凹槽構造，在從第2半導體層42之表面朝向深度方向形成之凹槽(凹陷或凹部)43R內配置有控制電極14之至少一部分。此電晶體T具有正常關閉特性，電晶體T之閾值電壓Vth，在實施例1設定成例如1V。
作為整流元件D之陰極電極而作用之第2主電極12，原本具有作為電晶體T之汲極電極之功能，陰極電極係利用汲極電極構成。
此外，在圖1至圖3及之後使用之各圖，半導體裝置1、整流元件D、電晶體T分別係以示意方式繪圖，實際上在第2半導體層42上構成有絕緣膜、保護膜、導通孔等。此處，為了使構造明確且容易進行理解，省略絕緣膜等之記載以及說明。
(半導體裝置之配置構造)
如圖1所示，在實施例1，整流元件D之一個第1主電極(陽極電極)11與電晶體T之一個第3主電極(源極電極)13及一個控制電極14係構築作為反覆單位之基本單位BU。此基本單位BU係朝向Y方向具有一定之間距反覆排列。第2主電極12及第1輔助電極15在此複數個基本單位BU係使用為共通之電極。
亦即，整流元件D，係將由基本單位BU構成之相同構造之複數個整流元件電氣並聯而構築。此外，電晶體T，同樣地，係將由基本單位BU構成之相同構造之複數個電晶體(HEMT)電氣並聯而構築。由基本單位BU構成之整流元件、由基本單位BU構成之電晶體分別朝向Y方向交互排列。
又，在由基本單位BU構成之整流元件之第1主電極11與第1輔助電極15之間，電流路徑43作用為整流元件D之電流路徑。在由基本單位BU構成之電晶體之第3主電極13與介在有控制電極14之第1輔助電極15之間，電流路徑43作用為電晶體T之電流路徑。在第1輔助電極15與第2主電極12之間，電流路徑43作用為整流元件D之電流路徑且作用為電晶體T之電流路徑，作用為雙方共有之電流路徑。
此處，數值因產品之使用目的、製程之規定等變動，雖並不限於以下例示之數值，但在現階段最佳之半導體裝置1之主要部分之各尺寸之一例係如下所示。
整流元件D之第1主電極11與第1輔助電極15之間之尺寸L1係設定成例如1μm，第1輔助電極15之寬度尺寸L2係設定成例如2μm，第1輔助電極15與第2主電極12之間之尺寸(偏移區域之尺寸)L3係設定成例如10μm。電晶體T之第3主電極13與控制電極14之間之尺寸L4係設定成例如1μm，控制電極14之寬度尺寸(閘極長度尺寸)L5係設定成例如1μm，控制電極14與第1輔助電極15之間之尺寸L6係設定成例如1μm。
基本單位BU之反覆間距為例如5μm～10μm。若使基本單位BU之間距進一步短間距化，則在第1輔助電極15與第2主電極12之間(偏移區域)能有助於電流之擴散。
(半導體裝置之動作)
上述圖1至圖3所示之實施例1之半導體裝置1，如圖4所示，在端子P1連接整流元件D之第1主電極(陽極電極)11、第1輔助電極15及電晶體T之第3主電極(源極電極)13，在端子P2連接第2主電極(陰極電極及汲極電極)12，接著在端子P3連接控制電極14。亦即，電晶體T為附加有本體二極體功能之構成。此半導體裝置1之動作機制如下所述。
(1)反電壓施加狀態之動作
半導體裝置1之反電壓施加狀態，在圖4所示之電晶體T，通過端子P3對控制電極14施加斷開訊號，通過端子P1對第3主電極(源極電極)13施加較通過端子P2對第2主電極(汲極電極)12施加之電壓為高之高電壓。此時，如圖5及圖6中使用箭頭所示，從具有較第1輔助電極15之順向電壓低之順向電壓之第1主電極(陽極電極)11通過電流路徑43往第2主電極(陰極電極)12流過有反導通電流ib。
如圖5所示，雖有反導通電流ib之擴散，但電流路徑43之第1主電極11與第1輔助電極15之間，大致除了第3主電極13與第1輔助電極15之間作用為整流元件D之電流路徑。電流路徑43之第1輔助電極15與第2主電極12之間，從第1主電極11擴散至第1輔助電極15之反導通電流ib進一步擴散，大致整個區域流過有反導通電流ib，作用為整流元件D之電流路徑。
此外，在通過端子P3對控制電極14施加導通訊號之情形，如圖5中使用箭頭所示，在電晶體T，從第3主電極(源極電極)13通過電流路徑43往第2主電極(汲極電極)12流過有電流i。此時，電流路徑43之第3主電極13與第1輔助電極15之間，大致除了第1主電極11與第1輔助電極15之間作用為電晶體T之電流路徑。電流路徑43之第1輔助電極15與第2主電極12之間作用為電晶體T之電流路徑，與整流元件D之電流路徑兼用。
(2)順電壓施加狀態之動作
半導體裝置1之順電壓施加狀態，在圖4所示之電晶體T，通過端子P3對控制電極14施加斷開訊號，通過端子P2對第2主電極(汲極電極)12施加較通過端子P1對第3主電極(源極電極)13施加之電壓為高之高電壓。此時，在此第1輔助電極15之第2主電極12側之端部施加高電場，整流元件D之洩漏電流量依第1輔助電極15之特性大致決定。由於在第1主電極(陽極電極)11之第2主電極12側之端部僅施加相對較小之電場，因此在第1主電極11洩漏電流少。在第1輔助電極15完全不需要使順向電流流動之功能，可選擇使洩漏電流優先之構造或電極材料。
此外，在通過端子P3對控制電極14施加導通訊號之情形，如圖7中使用箭頭所示，在電晶體T，從第2主電極(汲極電極)12通過電流路徑43往第3主電極(源極電極)13流過有電流if。此時，電流路徑43之第3主電極13與第1輔助電極15之間，大致除了第1主電極11與第1輔助電極15之間作用為電晶體T之電流路徑。電流路徑43之第1輔助電極15與第2主電極12之間作用為電晶體T之電流路徑。
此外，由於在整流元件D之第1主電極(陽極電極)11使用蕭特基電極，因此二極體之動作成為單極動作。是以，相較於矽MOSFET(金屬氧化半導體場效電晶體)之本體二極體之元件或矽FRD(快恢復二極體)，實施例1之整流元件D在反向復元特性優異。
(實施例1之特徵)
實施例1之半導體裝置1，如上述，具有下述構造，亦即在電流路徑43之一端側(從電流路徑43之一端至第1輔助電極15之間)具備電晶體T之第3主電極(源極電極)13及控制電極14與整流元件D之第1主電極(陽極電極)11，將複數個此等交互排列於與電流路徑43交叉之方向，在電流路徑43之另一端側(從第1輔助電極15至電流路徑43之另一端之間)具備電晶體T及整流元件D共通之第2主電極(汲極電極及陰極電極、進而偏移區域)。是以，在電晶體T能相對整流元件D使特性獨立提升，在整流元件D能與電晶體T之特性不同地另外謀求低Vf化，再者，能將電流路徑43之一部分在電晶體T及整流元件D兼用，因此可提升面積利用效率。
(實施例2)
本發明之實施例2，係說明在上述實施例1之半導體裝置1中，進一步促進整流元件D之低順向電壓化之例。
(半導體裝置之元件構造)
實施例2之半導體裝置1中，電晶體T、整流元件D之平面構造與上述實施例1之半導體裝置1之電晶體T、整流元件D之平面構造實質上相同。又，電晶體T之剖面構造亦與上述實施例1之半導體裝置1之電晶體T之剖面構造實質上相同。實施例2之半導體裝置1在整流元件D之剖面構造具有不同。如圖8所示，整流元件D之第1主電極(陽極電極)11係配置在從第2半導體層42之表面(主面)到達第1半導體層41之至少電極路徑43之凹槽41R內，構成直接蕭特基接觸而電氣連接於電流路徑43。凹槽41R之底面之位置，基本上只要為到達電流路徑43之深度即可，但進一步設定成較電流路徑43之深度更深亦可。
在以上述方式構成之實施例2之半導體裝置1中，除了實施例1之半導體裝置1所得之效果外，亦可進一步謀求低Vf化。
(實施例3)
本發明之實施例3，與上述實施例2之半導體裝置1同樣地，係說明進一步促進整流元件D之低Vf化之例。
(半導體裝置之元件構造)
如圖9及圖10所示，實施例3之半導體裝置1中，電晶體T之平面構造及剖面構造與上述實施例1及實施例2之半導體裝置1之電晶體T之平面構造及剖面構造實質上相同，但整流元件D尤其在其第1主電極(陽極電極)11之平面構造及剖面構造具有不同。此整流元件D之第1主電極11，係藉由具備配置在電流路徑43之一端之第1電極11A與以包圍此第1電極11A之周圍之方式配置之第2電極11B之複合電極構成。
此第1主電極11之第1電極11A，係具有低接觸電阻(順向電壓)、利用電場效果之歐姆電極。第1電極11A係使用與例如電晶體T之第3主電極(源極電極)13相同電極材料且由相同構造構成。第1電極11A之平面形狀係藉由與第3主電極13之平面形狀相同形狀或接近之形狀構成。
第2電極11B係控制電流路徑43之載體濃度之電極。第2電極11B係使用例如p型半導體電極材料(p通道導電型HEMT之情形為n型半導體電極材料)。具體而言，第2電極11B係藉由摻雜例如Mg之AlGaN等之半導體層或NiO等之金屬氧化膜等之p型半導體電極材料構成。第2電極11B之平面形狀係構成為與電晶體T之控制電極14之平面形狀相同。在實施例3，第2電極11B係配置在從第2半導體層42之表面配置在深度方向之凹槽42R2內。此凹槽42R2之深度可適當設定，或不設置凹槽42R亦可。第1電極11A與第2電極11B係電氣連接(短路)而設定成相同電位。
在以上述方式構成之實施例3之半導體裝置1中，除了實施例1之半導體裝置1所得之效果外，亦可進一步謀求低順向電壓化。
在實施例3之半導體裝置1中，第2電極11B係使用構成蕭特基障壁之電極材料，此第2電極11B與電晶體T之控制電極14係使用相同電極材料由相同構造構成亦可。又，能使第2電極11C之平面形狀構成為與電晶體T之控制電極14之平面形狀相同。
亦即，實施例3之變形例之半導體裝置1，使電晶體T之第3主電極13及控制電極14之構造(源極電極及閘極電極之構造)與整流元件D之第1主電極11之構造(陽極電極之構造)相同。
在以上述方式構成之實施例3之變形例之半導體裝置1中，藉由使電晶體T之電極構造與整流元件D之電流構造相同能使元件構造簡化。又，實施例3之變形例之半導體裝置1之製程，由於為相同電極構造，因此可減少電極之製造步驟數，可減少整體之製造步驟數。
(實施例4)
本發明之實施例4係上述實施例1之半導體裝置1之應用例，為說明構築源極共用型交流開關之例。
(搭載於半導體裝置之開關電路之構成)
在實施例4之半導體裝置1，如圖14所示搭載源極端子共通化之交流開關。此源極共用型交流開關，具備一端連接於端子P1且另一端連接於端子P2(1)之電氣並聯之電晶體T(1)及整流元件D(1)，與共有端子P1、一端連接於此端子P1且另一端連接於端子P2(2)之電氣並聯之電晶體T(2)及整流元件D(2)。又，電晶體T(1)具有端子P3(1)，電晶體T(2)具有端子P3(2)。
電晶體T(1)及整流元件D(1)之電路構成、電晶體T(2)及整流元件D(2)之電路構成皆與上述實施例1之半導體裝置1之圖4所示之電晶體T及整流元件D之電路構成相同。
(半導體裝置之元件構成)
在實施例4之半導體裝置1，圖14中配置在上側之整流元件D(1)，如圖11及圖13所示，具有電流路徑43、配置在電流路徑43之中央部(一端)且具有整流作用之第1主電極11(1)、配置在電流路徑43之另一端(圖11中及圖13中，右側另一端)之第2主電極12(1)、及配置在電流路徑43之第1主電極11(1)與第2主電極12(1)之間且相較於第1主電極11(1)順向電壓較大之第1輔助電極15(1)。在實施例4，第1主電極11(1)係陽極電極，第2主電極12(1)係陰極電極。
電晶體T(1)，如圖11及圖12所示，具有電流路徑43、在電流路徑43之中央部(一端)在與電流路徑43交叉之方向(Y方向)與第1主電極11(1)分離配置之第3主電極13(1)、以包圍第3主電極13(1)之周圍之方式配置之控制電極14(1)、第2主電極12(1)、及第1輔助電極15(1)。此處，在實施例4，搭載於半導體裝置1之電晶體T(1)係n通道導電型HEMT，整流元件D(1)係SBD。又，第3主電極13(1)係源極電極，第2主電極12(1)係與陰極電極兼用之汲極電極，控制電極14(1)係閘極電極。
圖14中配置在下側之整流元件D(2)，如圖11及圖13所示，具有電流路徑43、配置在電流路徑43之中央部(一端)且具有整流作用之第1主電極11(2)、配置在電流路徑43之另一端(圖11中及圖13中，左側另一端)之第2主電極12(2)、及配置在電流路徑43之第1主電極11(2)與第2主電極12(2)之間且相較於第1主電極11(2)順向電壓較大之第1輔助電極15(2)。在實施例4，第1主電極11(2)係陽極電極，第2主電極12(2)係陰極電極。
電晶體T(2)，如圖11及圖12所示，具有電流路徑43、在電流路徑43之中央部(一端)在與電流路徑43交叉之方向(Y方向)與第1主電極11(2)分離配置之第3主電極13(2)、以包圍第3主電極13(2)之周圍之方式配置之控制電極14(2)、第2主電極12(2)、及第2輔助電極15(2)。此處，在實施例4，搭載於半導體裝置1之電晶體T(2)係n通道導電型HEMT，整流元件D(2)係SBD。在實施例4，第3主電極13(2)係源極電極，第2主電極12(2)係與陰極電極兼用之汲極電極，控制電極14(2)係閘極電極。
在實施例4，電晶體T(1)及整流元件D(1)之平面構造及剖面構造與上述實施例1之半導體裝置1之電晶體T及整流元件D之平面構造及剖面構造實質上相同。電晶體T(2)及整流元件D(2)之平面構造及剖面構造雖與電晶體T(1)及整流元件D(1)之平面構造及剖面構造相同，但係藉由反轉180度之形狀構成。亦即，電晶體T(1)及整流元件D(1)、電晶體T(2)及整流元件D(2)係藉由在電流路徑43之電流流動方向亦即X方向直線排列、以在圖11所示之電流路徑43之中央部於Y方向延伸之假想中心線L為中心之線對稱形狀構成。假想中心線L，為了容易理解，為在圖11方便上圖示之實際上不存在之中心線。
又，在Y方向排列之各基本單位BU分別之控制電極14(1)之間，係透過控制電極配線140(1)彼此電氣連接。控制電極配線140(1)具有將來自端子P3(1)之電位供應至各控制電極14(1)且使電晶體T(1)及整流元件D(1)之區域與電晶體T(2)及整流元件D(2)之區域電氣分離之功能。
另一方面，在Y方向排列之各基本單位BU分別之控制電極14(2)之間，係透過控制電極配線140(2)彼此電氣連接。控制電極配線140(2)具有將來自端子P3(2)之電位供應至各控制電極14(2)且使電晶體T(1)及整流元件D(1)之區域與電晶體T(2)及整流元件D(2)之區域電氣分離之功能。
在以上述方式構成之實施例4之半導體裝置1中，除了實施例1之半導體裝置1所得之效果外，亦可進一步構築源極共用型交流開關。
(實施例5)
本發明之實施例5係上述實施例1之半導體裝置1之應用例，為說明構築一閘極型交流開關之例。
(搭載於半導體裝置之開關電路之構成)
在實施例5之半導體裝置1，搭載如圖14所示之閘極端子P3(1)及P3(2)共通化之交流開關。此一閘極型交流開關，端子P3分別電氣連接於電晶體T(1)、電晶體T(2)，端子P3在電晶體T(1)及電晶體T(2)共用，其他構成則與實施例4之半導體裝置1實質上相同。
電晶體T(1)及整流元件D(1)之電路構成、電晶體T(2)及整流元件D(2)之電路構成皆與上述實施例1之半導體裝置1之圖4所示之電晶體T及整流元件D之電路構成相同。
(半導體裝置之元件構成)
在實施例5之半導體裝置1，圖14中配置在上側之整流元件D(1)，如圖15及圖17所示，與實施例4之半導體裝置1之整流元件D(1)實質上為相同構成。
電晶體T(1)，如圖15及圖16所示，具有電流路徑43、在電流路徑43之中央部(一端)在與電流路徑43交叉之方向(Y方向)與第1主電極11(1)分離配置之第3主電極13、以包圍第3主電極13之周圍之方式配置之控制電極14(1)、第2主電極12(1)、及第1輔助電極15(1)。此處，在實施例5，搭載於半導體裝置1之電晶體T(1)係n通道導電型HEMT，整流元件D(1)係SBD。又，第3主電極13係源極電極，第2主電極12(1)係與陰極電極兼用之汲極電極，控制電極14(1)係閘極電極。
圖14中配置在下側之整流元件D(2)，如圖15及圖17所示，與實施例5之半導體裝置1之整流元件D(2)實質上為相同構成。
電晶體T(2)，如圖15及圖16所示，具有電流路徑43、在電流路徑43之中央部(一端)在與電流路徑43交叉之方向(Y方向)與第1主電極11(2)分離配置且與電晶體T(1)之第3主電極13兼用之第3主電極13、以包圍第3主電極13之周圍之方式配置之控制電極14(2)、第2主電極12(2)、及第2輔助電極15(2)。此處，在實施例5，搭載於半導體裝置1之電晶體T(2)係n通道導電型HEMT，整流元件D(2)係SBD。又，第3主電極13係源極電極，第2主電極12(2)係與陰極電極兼用之汲極電極，控制電極14(2)係閘極電極。
在實施例5，電晶體T(1)、電晶體T(2)、整流元件D(1)、及整流元件D(2)之平面構造及剖面構造與上述實施例4之半導體裝置1之電晶體T(1)、電晶體T(2)、整流元件D(1)、及整流元件D(2)之平面構造及剖面構造類似，但電晶體T(1)、T(2)分別兼用(共用)第3主電極(源極電極)13。
再者，電晶體T(1)之基本單位BU之控制電極14(1)與電晶體T(2)之基本單位BU之控制電極14(2)為一體構成(電氣連接)。在Y方向排列之各基本單位BU之控制電極14(1)及14(2)構築在Y方向延伸之一條控制電極配線140。此控制電極配線140具有將來自端子P3之電位供應至各控制電極14(1)及14(2)且使電晶體T(1)及整流元件D(1)之區域與電晶體T(2)及整流元件D(2)之區域電氣分離之功能。
在以上述方式構成之實施例5之半導體裝置1中，除了實施例1之半導體裝置1所得之效果外，亦可進一步構築一閘極型交流開關。再者，在此一閘極型交流開關，具備電晶體T(1)、T(2)共有之第3主電極13，且具備將控制電極14(1)及14(2)彼此連接之一條控制電極配線140，因此相較於實施例4之源極共用型交流開關，可提升面積利用效率。
(實施例6)
本發明之實施例6係上述實施例1之半導體裝置1之應用例，為說明構築汲極共用型交流開關之例。
(搭載於半導體裝置之開關電路之構成)
在實施例6之半導體裝置1，如圖21所示搭載汲極端子共通化之交流開關。此汲極共用型交流開關，具備一端連接於端子P1(1)且另一端連接於端子P2之電氣並聯之電晶體T(1)及整流元件D(1)、與一端連接於端子P1(2)且另一端連接於共用之端子P2之電氣並聯之電晶體T(2)及整流元件D(2)。又，在電晶體T(1)電氣連接端子P3(1)，在電晶體T(2)電氣連接端子P3(2)。
電晶體T(1)及整流元件D(1)之電路構成、電晶體T(2)及整流元件D(2)之電路構成皆與上述實施例1之半導體裝置1之圖4所示之電晶體T及整流元件D之電路構成相同。
(半導體裝置之元件構成)
在實施例6之半導體裝置1，圖21中配置在下側之整流元件D(1)，如圖18及圖20所示，具有電流路徑43、配置在電流路徑43之一端(圖18中及圖20中，左側一端)且具有整流作用之第1主電極11(1)、配置在電流路徑43之中央部(另一端)之第2主電極12、及配置在電流路徑43之第1主電極11(1)與第2主電極12之間且相較於第1主電極11(1)順向電壓較大之第1輔助電極15(1)。在實施例6，第1主電極11(1)係陽極電極，第2主電極12係陰極電極。
電晶體T(1)，如圖18及圖19所示，具有電流路徑43、在電流路徑43之一端(圖18中及圖19中，左側一端)在與電流路徑43交叉之方向(Y方向)與第1主電極11(1)分離配置之第3主電極13(1)、以包圍第3主電極13(1)之周圍之方式配置之控制電極14(1)、及第2主電極12。此處，在實施例6，搭載於半導體裝置1之電晶體T(1)係n通道導電型HEMT，整流元件D(1)係SBD。又，第3主電極13(1)係源極電極，第2主電極12係與陰極電極兼用之汲極電極，控制電極14(1)係閘極電極。
圖21中配置在上側之整流元件D(2)，如圖18及圖20所示，具有電流路徑43、配置在電流路徑43之一端(圖18中及圖20中，右側一端)且具有整流作用之第1主電極11(2)、配置在電流路徑43之中央部(另一端)之第2主電極12、及配置在電流路徑43之第1主電極11(2)與第2主電極12之間且相較於第1主電極11(2)順向電壓較大之第1輔助電極15(2)。在實施例6，第1主電極11(2)係陽極電極，第2主電極12係整流元件D(1)之陰極電極，為與電晶體T(1)及T(2)之汲極電極共用之陰極電極。
電晶體T(2)，如圖18及圖19所示，具有電流路徑43、在電流路徑43之一端(圖18中及圖19中，右側一端)在與電流路徑43交叉之方向(Y方向)與第1主電極11(2)分離配置之第3主電極13(2)、以包圍第3主電極13(2)之周圍之方式配置之控制電極14(2)、及與電晶體T(1)之第2主電極12共用之第2主電極12。此處，在實施例6，搭載於半導體裝置1之電晶體T(2)係n通道導電型HEMT，整流元件D(2)係SBD。又，第3主電極13(2)係源極電極，第2主電極12係汲極電極，控制電極14(2)係閘極電極。
在實施例6，電晶體T(1)、電晶體T(2)、整流元件D(1)、及整流元件D(2)之平面構造及剖面構造與上述實施例4之半導體裝置1之電晶體T(1)、電晶體T(2)、整流元件D(1)、及整流元件D(2)之平面構造及剖面構造類似，但電晶體T(1)、T(2)分別之汲極電極、整流元件D(1)、D(2)分別之陰極電極係藉由第2主電極12構成。此第2主電極12在Y方向延伸。
在以上述方式構成之實施例6之半導體裝置1中，除了實施例1之半導體裝置1所得之效果外，亦可進一步構築汲極共用型交流開關。再者，在此汲極共用型交流開關，具備電晶體T(1)、T(2)共有之第2主電極12，且整流元件D(1)、D(2)亦共有此第2主電極12，因此相較於實施例4之源極共用型交流開關，可提升面積利用效率。
(變形例)
在實施例6之變形例之半導體裝置1搭載在上述圖21所示之電路圖中除去端子P2之藉由二個不同閘極端子控制之交流開關。此二閘極型交流開關具備一端連接於端子P1(1)且另一端連接於電晶體T(2)之汲極區域側及整流元件D(2)之陰極區域側之電氣並聯之電晶體T(1)及整流元件D(1)、及一端連接於端子P1(2)且另一端連接於電晶體T(1)之汲極區域側及整流元件D(1)之陰極區域側之電氣並聯之電晶體T(2)及整流元件D(2)。亦即，上述圖18至圖20所示之電晶體T(1)、T(2)、整流元件D(1)、D(2)分別之第2主電極12不存在，雙方之汲極區域及雙方之陰極區域彼此電氣連接。在電晶體T(1)電氣連接端子P3(1)，在電晶體T(2)電氣連接端子P3(2)。
電晶體T(1)及整流元件D(1)之電路構成、電晶體T(2)及整流元件D(2)之電路構成皆與上述實施例1之半導體裝置1之圖4所示之電晶體T及整流元件D之電路構成相同。
此外，在實施例6之半導體裝置1，不設置第2主電極12，使電晶體T(1)、T(2)分別之汲極區域43、整流元件D(1)、D(2)分別之陰極區域43彼此電氣連接亦可。
在此二閘極型交流開關，電晶體T(1)、T(2)共有之汲極區域43、整流元件D(1)、D(2)共有之陰極區域43彼此兼用，因此相較於實施例6之汲極共用型交流開關，可提升面積利用效率。
(實施例7)
本發明之實施例7係上述實施例1之半導體裝置1之應用例，為說明採用場板構造之例。
(半導體裝置之第1元件構成)
實施例7之半導體裝置1，如圖22所示，在至少電晶體T之第1輔助電極15與第2主電極(汲極電極)12之間之電流路徑43上具備電氣連接於第1輔助電極15之場板(FP)150。在半導體功能層4之第2半導體層42上配置有鈍化膜17，場板150係引出至此鈍化膜17上。在實施例7之半導體裝置1，場板150係藉由與第1輔助電極15相同電極材料構成，與第1輔助電極15一體構成。在製程中，場板150係使用與形成第1輔助電極15之步驟相同之製程形成。
在以上述方式構成之實施例7之半導體裝置1中，除了實施例1之半導體裝置1所得之效果外，亦可進一步構築場板構造。藉由採用場板構造，能進一步提升電晶體T之耐壓，或減輕電流崩潰現象。
(半導體裝置之第2元件構成)
實施例7之半導體裝置1，進一步如圖23所示，使場板150之電極材料與第1輔助電極15之電極材料不同亦可。亦即，在製程中，使形成第1輔助電極15之步驟與形成場板150之步驟不同亦可。
控制電極14與場板150之間之電氣連接，雖未圖示，但在形成第1輔助電極15之後在其上層形成連接於第1輔助電極15之場板150即可。又，在形成第1輔助電極15及場板150之後在該等之上層形成配線，使用此配線進行雙方之電氣連接亦可。
如以上說明，在本發明實施例之半導體裝置1，可提升面積利用效率並提升電晶體T之特性、再者謀求整流元件D之低順向電壓化。
(其他實施例)
如上述，本發明雖記載複數個實施例，但構成此揭示之一部分之論述及圖式並未限定本發明。本發明可適用於各種替代實施形態、實施例及運用技術。
例如，本發明中，上述半導體裝置1之電晶體T之控制電極14並不僅限於蕭特基電極材料、p型半導體電極材料，可使用絕緣性電極材料(具有MIS(metal insulator semiconductor)構造之電極材料)等。使用此種電極材料時，電晶體T具有正常開啟型、正常關閉型之任一特性亦可。
又，以相同構造形成配置有上述半導體裝置1之控制電極14之凹槽與配置有第1輔助電極15之凹槽亦可。
又，上述半導體裝置1之半導體功能層4雖使用具有單純之異質接合之AlGaN/GaN構造，但本發明並不限於此構造。例如，本發明將附加有罩層或間隔物層之GaN/AlGaN/AlN/GaN構造作為半導體功能層4亦可。
又，本發明並不限於將二維電子氣體通道作為電流路徑43之電晶體T，亦適用於例如將n型GaN層作為電流路徑使用之MESFET(金屬半導體場效電晶體)、將反轉通道層作為電流路徑使用之MOSFET。
此外，本發明為將上述實施例1至實施例7之至少任二個以上加以組合之半導體裝置亦可。例如，將實施例5之半導體裝置1之源極共用型交流開關與實施例6之半導體裝置1之汲極共用型交流開關搭載於相同基板2上以複合化亦可。
本發明可廣泛適用於以提升面積利用效率並維持電晶體T之特性、再者謀求整流元件D之低Vf化為課題之半導體裝置。
1．．．半導體裝置
11．．．第1主電極
11A．．．第1電極
11B,11C．．．第2電極
12．．．第2主電極
13．．．第3主電極
14．．．控制電極
140．．．控制電極配線
150．．．場板
15．．．第1輔助電極
16．．．第2輔助電極
17．．．鈍化膜
2．．．基板
3．．．緩衝層
4．．．半導體功能層
41．．．第1半導體層
41R,42R,42R2．．．凹槽
42．．．第2半導體層
43．．．電流路徑
43C．．．陰極區域
43D．．．汲極區域
T．．．電晶體
D．．．整流元件
D2．．．反阻止用整流元件
P1～P3．．．端子
圖1係本發明實施例1之半導體裝置的主要部分俯視圖。
圖2係在圖1所示之F2-F2線切斷之半導體裝置之電晶體的示意剖面圖。
圖3係在圖1所示之F3-F3線切斷之半導體裝置之整流元件的示意剖面圖。
圖4係包含圖2所示之半導體裝置之電晶體及整流元件之整體的等效電路圖。
圖5係顯示圖1所示之半導體裝置之反向電壓施加狀態之電流流動的主要部分俯視圖。
圖6係顯示圖1所示之半導體裝置之反向電壓施加狀態之電流流動的主要部分俯視圖。
圖7係顯示圖1所示之半導體裝置之順向電壓施加狀態之電流流動的示意剖面圖。
圖8係本發明實施例2之半導體裝置之整流元件的示意剖面圖。
圖9係本發明實施例3之半導體裝置的主要部分俯視圖。
圖10係在圖9所示之F10-F10線切斷之半導體裝置之整流元件的示意剖面圖。
圖11係本發明實施例4之半導體裝置的主要部分俯視圖。
圖12係在圖11所示之F12-F12線切斷之半導體裝置之電晶體的示意剖面圖。
圖13係在圖11所示之F13-F13線切斷之半導體裝置之整流元件的示意剖面圖。
圖14係搭載於圖11所示之半導體裝置之源極共用型交流開關的等效電路圖。
圖15係本發明實施例5之半導體裝置的主要部分俯視圖。
圖16係在圖15所示之F16-F16線切斷之半導體裝置之電晶體的示意剖面圖。
圖17係在圖15所示之F17-F17線切斷之半導體裝置之整流元件的示意剖面圖。
圖18係本發明實施例6之半導體裝置的主要部分俯視圖。
圖19係在圖18所示之F19-F19線切斷之半導體裝置之電晶體的示意剖面圖。
圖20係在圖18所示之F20-F20線切斷之半導體裝置之整流元件的示意剖面圖。
圖21係搭載於圖18所示之半導體裝置之汲極共用型交流開關的等效電路圖。
圖22係本發明實施例7之半導體裝置的主要部分剖面圖。
圖23係實施例7之變形例之半導體裝置的主要部分俯視圖。
1．．．半導體裝置
11．．．第1主電極
12．．．第2主電極
13．．．第3主電極
14．．．控制電極
15．．．第1輔助電極
43．．．電流路徑
T．．．電晶體
D．．．整流元件
P1．．．端子
BU．．．基本單位

Claims (8)

  1. 一種半導體裝置，具備整流元件與電晶體；該整流元件，具有：電流路徑；第1主電極，係配置於該電流路徑之一端且具有整流作用；第2主電極，係配置於該電流路徑之另一端；以及第1輔助電極，係配置於該電流路徑之該第1主電極與該第2主電極之間，相較於該第1主電極順向電壓較大；該電晶體，具有：該電流路徑；第3主電極，於該電流路徑之該一端在與該電流路徑交叉之方向與該第1主電極分離配置；控制電極，係以包圍該第3主電極之周圍之方式配置；以及該第2主電極。
  2. 如申請專利範圍第1項之半導體裝置，其中，在該整流元件、該電晶體分別共用該電流路徑之該第2主電極與該第1輔助電極之間。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，該電流路徑之該第1主電極與該第1輔助電極之間係使用為該整流元件之電流路徑，該電流路徑之該第3主電極與介在有該控制電極之該第1輔助電極之間係使用為該電晶體之電流路徑。
  4. 如申請專利範圍第1項之半導體裝置，其中，該整流元件之該第1主電極與該電晶體之該第3主電極及該控制電極，在與該電流路徑交叉之方向交互排列複數個。
  5. 如申請專利範圍第1或4項之半導體裝置，其中，該整流元件之該第1主電極、該電晶體之該第3主電極及該第1輔助電極係相互電氣連接，該第1主電極、該第3主電極及該第1輔助電極係設定成相同電位。
  6. 如申請專利範圍第1或4項之半導體裝置，其中，該電晶體係以二維電子氣體通道為該電流路徑之電晶體，該第1主電極係介在有化合物半導體配置於該二維電子氣體通道之蕭特基電極、直接連接於該二維電子氣體通道之蕭特基電極、pn電極、包含利用電場效果之歐姆電極之複合電極之任一個，該第1輔助電極係p型半導體電極、MIS型電極之任一個。
  7. 如申請專利範圍第1或4項之半導體裝置，其進一步具備第2輔助電極，該第2輔助電極在該電流路徑之該第2主電極與該第1輔助電極之間電氣連接於該第2主電極，且設定成與該第2主電極相同電位。
  8. 如申請專利範圍第1或4項之半導體裝置，其進一步具備場板，該場板在該電流路徑之該第1輔助電極與該第2主電極之間電氣連接於該第1輔助電極，且設定成與該第1輔助電極相同電位。
TW100113131A 2010-04-16 2011-04-15 Semiconductor device TWI450382B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010095130A JP5672756B2 (ja) 2010-04-16 2010-04-16 半導体装置

Publications (2)

Publication Number Publication Date
TW201203511A TW201203511A (en) 2012-01-16
TWI450382B true TWI450382B (zh) 2014-08-21

Family

ID=44779194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100113131A TWI450382B (zh) 2010-04-16 2011-04-15 Semiconductor device

Country Status (4)

Country Link
US (1) US8421123B2 (zh)
JP (1) JP5672756B2 (zh)
CN (1) CN102222689B (zh)
TW (1) TWI450382B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007033839B4 (de) * 2007-07-18 2015-04-09 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112009005412B4 (de) * 2009-12-03 2021-09-16 Snaptrack, Inc. Transistor mit seitlichem Emitter und Kollektor und Herstellungsverfahren
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5935425B2 (ja) * 2012-03-19 2016-06-15 富士通株式会社 半導体装置
JP2014027253A (ja) 2012-06-22 2014-02-06 Toshiba Corp 整流回路
JP5993632B2 (ja) * 2012-06-29 2016-09-14 シャープ株式会社 ＧａＮ系半導体装置
US9212992B2 (en) * 2012-07-18 2015-12-15 Microsemi Corporation Apparatus and method for sensing incident light having dual photodiode to absorb light in respective depletion regions controlled by different bias voltages
KR101927408B1 (ko) * 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
EP2793255B8 (en) * 2013-04-16 2018-01-17 IMEC vzw Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
JP6083548B2 (ja) 2013-04-23 2017-02-22 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
WO2015006133A1 (en) * 2013-07-08 2015-01-15 Efficient Power Conversion Corporation Isolation structure in gallium nitride devices and integrated circuits
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
CN106935642A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
JP2022037706A (ja) * 2020-08-25 2022-03-09 富士通株式会社 半導体装置及びその製造方法
FR3124022A1 (fr) * 2021-06-14 2022-12-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de commutation compact dote de transistors a heterojonction
CN114759025B (zh) * 2022-04-13 2023-04-25 电子科技大学 一种基于GaN双异质结的单片集成芯片
EP4310918A1 (en) * 2022-07-21 2024-01-24 Infineon Technologies Austria AG Semiconductor device and method of fabricating a semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366710A (zh) * 2000-04-06 2002-08-28 Apd半导体公司 制备功率整流器装置以改变操作参数的方法及其制得的装置
CN1763974A (zh) * 2004-10-18 2006-04-26 株式会社东芝 半导体器件及其制造方法
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
CN101288179A (zh) * 2005-07-27 2008-10-15 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件
US20090206363A1 (en) * 2008-02-20 2009-08-20 Sanken Electric Co., Ltd. Solid-state switch capable of bidirectional operation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP4097417B2 (ja) * 2001-10-26 2008-06-11 株式会社ルネサステクノロジ 半導体装置
JP2007305836A (ja) * 2006-05-12 2007-11-22 Mitsubishi Electric Corp 電力変換回路
JP5036233B2 (ja) * 2006-07-06 2012-09-26 シャープ株式会社 半導体スイッチング素子および半導体回路装置
JP2008153748A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 双方向スイッチ及び双方向スイッチの駆動方法
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366710A (zh) * 2000-04-06 2002-08-28 Apd半导体公司 制备功率整流器装置以改变操作参数的方法及其制得的装置
CN1763974A (zh) * 2004-10-18 2006-04-26 株式会社东芝 半导体器件及其制造方法
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
CN101288179A (zh) * 2005-07-27 2008-10-15 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件
US20090206363A1 (en) * 2008-02-20 2009-08-20 Sanken Electric Co., Ltd. Solid-state switch capable of bidirectional operation

Also Published As

Publication number Publication date
CN102222689A (zh) 2011-10-19
US20110254056A1 (en) 2011-10-20
JP5672756B2 (ja) 2015-02-18
JP2011228398A (ja) 2011-11-10
TW201203511A (en) 2012-01-16
US8421123B2 (en) 2013-04-16
CN102222689B (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
TWI450382B (zh) Semiconductor device
JP5530682B2 (ja) 窒化物半導体装置
JP5907582B2 (ja) 半導体装置
US9087889B2 (en) Semiconductor devices with 2DEG and 2DHG
US7737467B2 (en) Nitride semiconductor device with a hole extraction electrode
JP5591776B2 (ja) 窒化物半導体装置およびそれを用いた回路
JP5678866B2 (ja) 半導体装置およびその製造方法
JP6413104B2 (ja) サージ保護素子
TWI424568B (zh) Semiconductor device
US8823061B2 (en) Semiconductor device
WO2011024440A1 (ja) 窒化物半導体装置
JP5645304B2 (ja) ダイオード
JP2009164158A (ja) 半導体装置及びその製造方法
JP2011071206A (ja) Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
JP2011071206A5 (zh)
JP2006351691A (ja) 半導体装置
JP2013201392A (ja) 窒化物半導体素子及びその製造方法
TW201421648A (zh) 半導體裝置
JP6244557B2 (ja) 窒化物半導体デバイス
JPWO2019187789A1 (ja) 窒化物半導体装置
JP5985162B2 (ja) 窒化物系半導体装置
JP2016146386A (ja) 半導体装置
JP2014110311A (ja) 半導体装置
JP2013183034A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees