CN102169849B - 芯片保持用胶带、工件保持方法和半导体装置制造方法 - Google Patents

芯片保持用胶带、工件保持方法和半导体装置制造方法 Download PDF

Info

Publication number
CN102169849B
CN102169849B CN201010623081.2A CN201010623081A CN102169849B CN 102169849 B CN102169849 B CN 102169849B CN 201010623081 A CN201010623081 A CN 201010623081A CN 102169849 B CN102169849 B CN 102169849B
Authority
CN
China
Prior art keywords
chip
adhesive phase
adhesive
sticking area
adhesive tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010623081.2A
Other languages
English (en)
Other versions
CN102169849A (zh
Inventor
村田修平
松村健
水野浩二
浅井文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102169849A publication Critical patent/CN102169849A/zh
Application granted granted Critical
Publication of CN102169849B publication Critical patent/CN102169849B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Abstract

本发明涉及芯片保持用胶带、芯片状工件的保持方法、使用芯片保持用胶带的半导体装置制造方法及芯片保持用胶带的制造方法。本发明提供容易进行芯片状工件的粘贴剥离的芯片保持用胶带。一种芯片保持用胶带，具有在基材上形成有粘合剂层的构成，所述粘合剂层具有用于粘贴芯片状工件的芯片状工件粘贴区域和用于粘贴安装框架的框架粘贴区域，所述芯片保持用胶带通过将安装框架粘贴到所述框架粘贴区域上来使用，其中，所述粘合剂层中，在测定温度23±3℃、牵引速度300mm/分钟的条件下，所述框架粘贴区域中的对镜面硅晶片的180度剥离粘合力为所述芯片状工件粘贴区域中的对镜面硅晶片的180度剥离粘合力的5倍以上。

Description

芯片保持用胶带、工件保持方法和半导体装置制造方法
技术领域
本发明涉及芯片保持用胶带、芯片状工件的保持方法、使用芯片保持用胶带的半导体装置制造方法以及芯片保持用胶带的制造方法。
背景技术
以往，作为半导体装置的制造方法，已知包括以下工序的制造方法：将固定于切割薄膜上的半导体晶片切割为多个半导体芯片的切割工序；从切割薄膜上拾取半导体芯片的拾取工序；和将拾取的半导体芯片芯片接合到衬底等被粘物上的工序。
另外，近年来，有时使用在切割薄膜上层叠芯片接合薄膜而得到的切割/芯片接合薄膜代替上述切割薄膜。此时，在切割工序中，半导体晶片与芯片接合薄膜一起被切断，在拾取工序中，以带有芯片接合薄膜的半导体芯片的形式被拾取，在芯片接合工序中，通过该芯片接合薄膜将半导体芯片芯片接合到被粘物上。
另一方面，有时拾取的半导体芯片不芯片接合到被粘物上，而是先保存起来。将芯片状工件进行保存的情况下，以往是将半导体芯片粘贴到通用的切割薄膜等粘合带上保持、保存。
但是，在将带有芯片接合薄膜的半导体芯片粘贴到粘合带上保持的情况下，由于芯片接合薄膜与粘合带的粘合性过强，有时不能将保持的带有芯片接合薄膜的半导体芯片再剥离，或者长时间保持时胶粘力随时间的推移而上升从而难以再剥离。
因此，以往提出了在外围部露出粘合剂层、在外围部内侧的中央部露出基材薄膜的芯片分选用片（例如，参考专利文献1）。专利文献1中记载的芯片分选用片，通过将带有芯片接合薄膜的半导体芯片暂时胶粘到基材薄膜上来使用。
但是，由于上述芯片分选用片要通过将带有芯片接合薄膜的半导体芯片暂时胶粘在不具有粘合力的基材薄膜上来使用，因此需要附着在半导体芯片上的芯片接合薄膜具有某种程度的粘合力，从而导致构成芯片接合薄膜的材料的选择余地变小。另外，在常温下粘合力弱的芯片接合薄膜的情况下，为了暂时胶粘必须进行加热，因此存在制造工序复杂化的问题。
另外，在上述半导体装置的制造方法中，在不使用切割/芯片接合薄膜而使用切割薄膜的情况下，欲拾取的半导体芯片上未附着芯片接合薄膜而不具有粘合力，因此不能使用上述芯片分选用片。
现有技术文献
专利文献
专利文献1：日本特开2008-100755号公报
发明内容
本发明鉴于上述课题而做出，其目的在于提供容易进行芯片状工件的粘贴剥离的芯片保持用胶带、该芯片状工件的保持方法、使用该芯片保持用胶带的半导体装置制造方法、以及该芯片保持用胶带的制造方法。
本发明人为了解决上述现有问题，对芯片保持用胶带进行了研究。结果发现，通过将测定温度23±3℃、牵引速度300mm/分钟的条件下测定的粘贴安装框架的框架粘贴区域中的对镜面硅晶片的180度剥离粘合力设定为粘贴芯片状工件的芯片状工件粘贴区域中的对镜面硅晶片的180度剥离粘合力的5倍以上，可以适当地进行芯片状工件的粘贴剥离，从而完成了本发明。
即，本发明提供如下发明。
（1）一种芯片保持用胶带，具有在基材上形成有粘合剂层的构成，所述粘合剂层具有用于粘贴芯片状工件的芯片状工件粘贴区域和用于粘贴安装框架的框架粘贴区域，所述芯片保持用胶带通过将安装框架粘贴到所述框架粘贴区域上来使用，其特征在于，
所述粘合剂层中，在测定温度23±3℃、牵引速度300mm/分钟的条件下，所述框架粘贴区域中的对镜面硅晶片的180度剥离粘合力为所述芯片状工件粘贴区域中的对镜面硅晶片的180度剥离粘合力的5倍以上。
根据（1）的构成，由于框架粘贴区域中的剥离粘合力在所述条件下为芯片状工件粘贴区域中的剥离粘合力的5倍以上，因此在粘合力比较强的框架粘贴区域，能够牢固地粘贴安装框架，并且在粘合力比较弱的芯片状工件粘贴区域，能够以可粘贴剥离的方式粘贴芯片状工件。
特别是根据（1）的构成，由于芯片状工件粘贴区域具有某种程度的弱粘合力，因此无论是不带有具有粘合力的树脂层（例如芯片接合薄膜）的芯片状工件（例如，半导体芯片），还是带有在室温或保存时的温度下几乎不发挥粘合力的树脂层的芯片状工件，都可以进行粘贴。
另外，本发明中，芯片状工件包括带有具有粘合力的树脂层的芯片状工件和无树脂层的芯片状工件两者。
（2）如上述（1）所述的芯片保持用胶带，其中，在测定温度23±3℃、牵引速度300mm/分钟的条件下，所述芯片状工件粘贴区域中的粘合剂层对镜面硅晶片的180度剥离粘合力优选为0.01～0.1N/20mm胶带宽度。
根据（2）的构成，由于芯片状工件粘贴区域中的粘合层的粘合力在上述条件下为0.01N/20mm胶带宽度以上，因此芯片状工件可靠地粘贴，可以防止脱落。另外，由于所述粘合力为0.1N/20mm胶带宽度以下，因此在剥离时无需进行加热或辐射线照射等操作就可以进行剥离。
（3）如上述（1）或（2）所述的芯片保持用胶带，其中，所述芯片状工件粘贴区域中的粘合剂层的杨氏模量优选为3MPa以上。
根据（3）的构成，由于芯片状工件粘贴区域中的粘合剂层的杨氏模量为3MPa以上，因此芯片状工件与粘合剂层的密合不会过强，可以容易地剥离芯片状工件。
（4）如上述（1）至（3）中任一项所述的芯片保持用胶带，其中，优选：
所述芯片保持用胶带具有基材和在所述基材上形成的辐射线固化型粘合剂层，
所述芯片状工件粘贴区域是通过辐射线照射引起的固化导致粘合力下降而形成的区域。
根据（4）的构成，由于芯片状工件粘贴区域是通过辐射线照射引起的固化导致粘合力下降而形成的区域，因此交联密度高，可以抑制构成粘合剂层的聚合物的微观运动。因此，即使长时间粘贴在芯片状工件的表面，密合性的上升也少，芯片状工件在长时间（例如，一个月）保持粘贴的状态后，也可以容易地剥离。另外，由于可以根据辐射线照射量来设定芯片状工件粘贴区域的粘合力，因此容易得到所需的粘合力。
（5）如上述（1）至（3）中任一项所述的芯片保持用胶带，其中，优选：
所述粘合剂层是由表面具有所述框架粘贴区域的强粘合剂层和表面具有所述芯片状工件粘贴区域的弱粘合剂层以两者在基材上不层叠的形态形成的粘合剂层。
（6）如上述（1）至（3）中任一项所述的芯片保持用胶带，其中，优选：
所述粘合剂层具有强粘合剂层和以使所述强粘合剂层面的外围部露出的方式层叠在所述强粘合剂层上的弱粘合剂层，
所述强粘合剂层的露出部位相当于所述框架粘贴区域，
所述弱粘合剂层的表面相当于所述芯片状工件粘贴区域。
（7）如上述（1）至（3）中任一项所述的芯片保持用胶带，其中，优选：
所述粘合剂层具有弱粘合剂层和以使所述弱粘合剂层面的中央部露出的方式层叠在所述弱粘合剂层上的强粘合剂层，
所述强粘合剂层的表面相当于所述框架粘贴区域，
所述弱粘合剂层的露出部位相当于所述芯片状工件粘贴区域。
（8）一种芯片状工件的保持方法，用于保持通过切割而形成的芯片状工件，其特征在于，包括以下工序：
将安装框架粘贴到上述（1）至（7）中任一项所述的芯片保持用胶带的框架粘贴区域的工序，和
将通过切割而形成的芯片状工件粘贴到芯片保持用胶带的芯片状工件粘贴区域的工序。
根据（8）的构成，通过将安装框架粘贴到芯片保持用胶带的框架粘贴区域、将通过切割形成的芯片状工件粘贴到芯片保持用胶带的芯片状工件粘贴区域，例如，可以将通过切割形成的芯片状工件先进行保存。另外，保存中的芯片状工件根据需要可以用于半导体装置的制造等。
另外，本发明提供如下发明。
（9）一种半导体装置的制造方法，使用上述（1）至（8）中任一项所述的芯片保持用胶带，其特征在于，包括以下工序：
切割工件的工序，
将通过切割而形成的芯片状工件粘贴到所述芯片保持用胶带的所述芯片状工件粘贴区域的工序，
将粘贴在所述芯片保持用胶带上的所述芯片状工件剥离的剥离工序，和
将剥离的所述芯片状工件固定到被粘物上的工序。
根据（9）的构成，可以将通过切割形成的芯片状工件粘贴在芯片保持用胶带的芯片状工件粘贴区域上来进行保持。然后，在使用的阶段，将芯片状工件从芯片保持用胶带上剥离，并固定到被粘物上。因此，例如，可以将在拾取工序中未被拾取而残留的少量芯片状工件先集中保持在芯片保持用胶带上来保存，之后，将保存的芯片状工件用于半导体装置的制造。结果，在保存芯片状工件时，可以节省空间。
（10）如上述（9）所述的半导体装置的制造方法，其中，优选：
所述剥离工序是在不使所述芯片状工件粘贴区域的粘合力降低的情况下将所述芯片状工件剥离的工序。
根据（10）的构成，可以在不使芯片状工件粘贴区域的粘合力降低的情况下将芯片状工件剥离，因此可以简化制造工序。
另外，本发明提供如下发明。
（11）一种芯片保持用胶带的制造方法，用于制造上述（4）所述的芯片保持用胶带，其特征在于，包括以下工序：
形成辐射线固化型粘合剂层的粘合剂层形成工序，和
对所述辐射线固化型粘合剂层的一部分照射辐射线使其固化，从而形成因固化而粘合力降低的芯片状工件粘贴区域和未固化因而粘合力不降低的框架粘贴区域的辐射线照射工序。
根据（11）的构成，由于通过照射辐射线进行固化，形成因固化而粘合力降低的芯片状工件粘贴区域和未固化因而粘合力不降低的框架粘贴区域，因此可以根据辐射线照射量设定芯片状工件粘贴区域的粘合力，从而容易得到所需的粘合力。另外，通过照射辐射线，可以设定粘合力差，因此可以简单地制造芯片保持用胶带。
（12）如上述（11）所述的芯片保持用胶带的制造方法，其中，优选：
还包括在与层叠于基材上的辐射线固化型粘合剂层的框架粘贴区域对应的部位形成具有辐射线遮蔽功能的辐射线遮蔽层的辐射线遮蔽层形成工序，
所述辐射线照射工序是从所述基材面一侧照射辐射线使与芯片状工件粘贴区域对应的部位的辐射线固化型粘合剂层固化，从而形成因固化而粘合力降低的芯片状工件粘贴区域和未固化因而粘合力不降低的框架粘贴区域的工序。
（13）如上述（12）所述的芯片保持用胶带的制造方法，其中，优选：
所述辐射线遮蔽层形成工序是使用印刷法形成所述辐射线遮蔽层的工序。
附图说明
图1中的（a）是表示本发明的第一实施方式的芯片保持用胶带的示意剖面图，（b）是其俯视图。
图2是表示本发明的第一实施方式的切割/芯片接合薄膜的示意剖面图。
图3是表示本发明的一个实施方式的半导体装置的示意剖面图。
图4是表示本发明的第二实施方式的芯片保持用胶带的示意剖面图。
图5是表示本发明的第三实施方式的芯片保持用胶带的示意剖面图。
图6是表示本发明的第四实施方式的芯片保持用胶带的示意剖面图。
标号说明
10、60、70、80   芯片保持用胶带
12、62、72、82   基材
14、64           粘合剂层
16、66、76、86   框架粘贴区域
18、68、78、88   芯片状工件粘贴区域（芯片粘贴区域）
20               印刷层
30               切割/芯片接合薄膜
32               切割薄膜
34               芯片接合薄膜
36               基材
38               粘合剂层
40               半导体晶片
42               半导体芯片
44               被粘物
46               焊线
48               密封树脂
50               半导体装置
64a、74、85      强粘合剂层
64b、75、84      弱粘合剂层
具体实施方式
以下，对本发明的实施方式进行说明。
[第一实施方式]
图1（a）是表示本发明的第一实施方式的芯片保持用胶带的示意剖面图，图1（b）是其俯视图。如图1（a）所示，芯片保持用胶带10具有如下构成：沿基材12的外围形成有具有辐射线遮蔽功能的印刷层20，并且在未形成印刷层20的基材12以及印刷层20上层叠有粘合剂层14。
基材12是芯片保持用胶带10的强度母体。作为基材12的材料，例如可以列举：低密度聚乙烯、线性聚乙烯、中密度聚乙烯、高密度聚乙烯、超低密度聚乙烯、无规共聚聚丙烯、嵌段共聚聚丙烯、丙烯均聚物、聚丁烯、聚甲基戊烯等聚烯烃、乙烯-醋酸乙烯酯共聚物、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯共聚物、乙烯-丁烯共聚物、乙烯-己烯共聚物、聚氨酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚碳酸酯、聚酰亚胺、聚醚醚酮、聚酰亚胺、聚醚酰亚胺、聚酰胺、全芳族聚酰胺、聚苯硫醚、芳族聚酰胺(纸)、玻璃、玻璃布、含氟树脂、聚氯乙烯、聚偏二氯乙烯、纤维素类树脂、聚硅氧烷树脂、金属(箔)、纸等。
为了提高与邻接层的密合性和保持性等，基材12的表面可以进行惯用的表面处理，例如铬酸处理、臭氧暴露、火焰暴露、高压电击暴露、电离射线处理等化学或物理处理、底涂剂(例如，后述的粘合物质)涂布处理。基材12的材料，可以适当选择使用同种或异种材料，根据需要也可以将多种材料混合使用。另外，为了赋予基材12以防静电功能，所述基材12上可以设置包含金属、合金、它们的氧化物等的厚度约
Figure GDA0000438964030000091
～约
Figure GDA0000438964030000092
的导电物质的蒸镀层。基材12可以是单层或者两种以上的多层。另外，作为基材12，在粘合剂层为辐射线固化型粘合剂层的情况下，优选使用至少能够部分透射X射线、紫外线、电子射线等辐射线的基材。
基材12的厚度没有特别限制，可以适当设定，一般为约5μm～约200μm。
粘合剂层14，沿俯视图外围具有框架粘贴区域16，并在俯视图中央部分具有芯片状工件粘贴区域18（以下也称为芯片粘贴区域18）。框架粘贴区域16是在使用时粘贴安装框架的区域，是用于将芯片保持用胶带10固定到安装框架上的区域。芯片粘贴区域18是在使用时用于粘贴小片化的带有芯片接合薄膜的半导体芯片42、或者不带有芯片接合薄膜的半导体芯片42的区域。在第一实施方式中，与形成有印刷层20的部分对应的区域是框架粘贴区域16，与未形成印刷层20的部分对应的区域相当于芯片粘贴区域18。
粘合剂层14，包含辐射线固化型粘合剂而构成。辐射线固化型粘合剂可以通过照射辐射线使交联度增大从而容易地降低其粘合力。图1（a）和图1（b）所示的粘合剂层14中，芯片粘贴区域18通过辐射线照射而与框架粘贴区域16之间设有粘合力差。在第一实施方式中，从基材12面侧（图1（a）中为下侧）向芯片保持用胶带10的整个面照射辐射线时，辐射线到达芯片粘贴区域18，粘合力下降。另一方面，在框架粘贴区域16中，由于印刷层20遮蔽了辐射线，因此粘合力不降低。因此，通过从基材12面侧向芯片保持用胶带10的整个面照射辐射线，可以设置框架粘贴区域16与芯片粘贴区域18的粘合力差。由于带有芯片接合薄膜的芯片状工件粘贴在固化而粘合力降低的芯片粘贴区域18上，因此粘合剂层14的芯片粘贴区域18与芯片接合薄膜的界面具有在拾取时容易剥离的性质。另一方面，未照射辐射线的框架粘贴区域16具有充分的粘合力，可以将芯片保持用胶带10牢固地固定在安装框架上。作为辐射线，可以例示例如紫外线、电子射线等。
粘合剂层14的框架粘贴区域16中的对镜面硅晶片的粘合力为芯片粘贴区域18中的对镜面硅晶片的粘合力的5倍以上，优选为10倍以上。由于框架粘贴区域16中的剥离粘合力为芯片粘贴区域18中的剥离粘合力的5倍以上，因此，在粘合力比较强的框架粘贴区域16，能够牢固地粘贴安装框架，并且在粘合力比较弱的芯片粘贴区域18，能够以可粘贴剥离的方式粘贴半导体芯片42。
粘合剂层14的框架粘贴区域16中的粘合力，优选为0.2～20N/20mm胶带宽度，更优选为0.3～10N/20mm胶带宽度。这是因为：通过设定为0.2N/20mm胶带宽度以上，可以牢固地固定在安装框架上。并且，通过设定为20N/20mm胶带宽度以下，可以防止粘合剂残留在安装框架上。
粘合剂层14的芯片粘贴区域18中的粘合力，优选为0.01～0.1N/20mm胶带宽度，更优选为0.02～0.08N/20mm胶带宽度。粘合剂层14的框架粘贴区域16和芯片粘贴区域18中的粘合力，是根据JIS Z0237测定的值，是粘贴到镜面硅晶片上后，在23±3℃的测定温度下，设定粘合剂层14的表面与镜面硅晶片的表面所成的角θ为180°、牵引速度为300mm/分钟，将粘合片10剥离时的值。芯片粘贴区域18中的粘合力为0.01N/20mm胶带宽度以上时，半导体芯片42可靠地粘贴，可以防止脱落。另外，所述粘合力为0.1N/20mm胶带宽度以下时，在剥离时可以在不进行加热或辐射线照射等操作的情况下进行剥离。
粘合剂层14的框架粘贴区域16中的杨氏模量优选为0.01～2MPa，更优选0.05～1MPa。
粘合剂层14的芯片粘贴区域18中的杨氏模量，优选为3MPa以上，更优选5MPa以上。另外，芯片粘贴区域18中的杨氏模量优选为1000MPa以下，更优选100MPa以下。这是因为：芯片粘贴区域18中的杨氏模量为3MPa以上时，可以容易地将芯片剥离。另外，芯片粘贴区域18中的杨氏模量为1000MPa以下时，可以容易地将芯片固定。
另外，本发明中，杨氏模量是指根据JIS K7127，使用切割为长度100mm、宽度50mm的条状的试验片，在测定时温度23±3℃、测定时湿度50±10%Rh、牵引速度50mm/分钟的条件下测定的值。
粘合剂层14的框架粘贴区域16中的剪切胶粘力优选为0.01～10MPa，更优选0.1～5MPa。这是因为：该剪切胶粘力为0.01MPa以上时，扩晶时胶带不易从框架上剥离，为10MPa以下时，使用后可以容易地将胶带从框架上剥离。
粘合剂层14的框架粘贴区域16中的恒定负荷剥离速度优选为20mm/小时以下，更优选10mm/小时以下。这是因为：可以防止胶带的端部卷缩而从框架上脱落下来。本发明中，恒定负荷剥离速度是指，将切割为长度100mm、宽度20mm的条状的芯片保持用胶带10的框架粘贴区域（实施印刷的部分）粘贴到SUS304BA板上，将所得的板在以芯片保持用胶带10为下面而保持水平的状态下，在芯片保持用胶带10的一端沿90°方向（铅直方向）安装2g的重物时的剥离速度。
所述辐射线固化型粘合剂可以没有特别限制地使用具有碳碳双键等辐射线固化性官能团、并且显示粘合性的粘合剂。另外，作为辐射线固化型粘合剂，例如，也可以使用在丙烯酸类粘合剂、橡胶类粘合剂等一般的压敏粘合剂中配合有辐射线固化性单体成分或低聚物成分的添加型辐射线固化型粘合剂。
作为所述压敏粘合剂，从半导体晶片或玻璃等避忌污染的电子部件的利用超纯水或醇等有机溶剂的清洁洗涤性等方面考虑，优选以丙烯酸类聚合物为基础聚合物的丙烯酸类粘合剂。
作为所述丙烯酸类聚合物，可以列举例如使用(甲基)丙烯酸烷基酯(例如，甲酯、乙酯、丙酯、异丙酯、丁酯、异丁酯、仲丁酯、叔丁酯、戊酯、异戊酯、己酯、庚酯、辛酯、2-乙基己酯、异辛酯、壬酯、癸酯、异癸酯、十一烷酯、十二烷酯、十三烷酯、十四烷酯、十六烷酯、十八烷酯、二十烷酯等烷基的碳原子数1～30、特别是碳原子数4～18的直链或支链烷基酯等)及(甲基)丙烯酸环烷酯(例如，环戊酯、环己酯等)中的一种或两种以上作为单体成分的丙烯酸类聚合物等。其中，优选使用丙烯酸己酯、丙烯酸庚酯、丙烯酸辛酯、丙烯酸-2-乙基己酯、丙烯酸异辛酯、丙烯酸壬酯、丙烯酸癸酯、丙烯酸异癸酯、丙烯酸十一烷酯、丙烯酸十二烷酯等烷基的碳原子数6～12(特别是6～10)的(甲基)丙烯酸烷基酯作为单体成分的疏水性侧链长的聚合物。这是因为：通过使用疏水性侧链长的聚合物，可以使芯片粘贴区域18与芯片接合薄膜的相容性较小，从而可以容易地将压接的芯片状工件剥离。另外，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯，本发明的“(甲基)”全部具有同样的含义。
所述丙烯酸类聚合物，为了改善凝聚力和耐热性等，可以根据需要而含有与能够与所述(甲基)丙烯酸烷基酯或环烷酯共聚的其它单体成分对应的单元。作为这样的单体成分，可以列举例如：丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧乙酯、(甲基)丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸等含羧基单体；马来酸酐、衣康酸酐等酸酐单体；(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯、(甲基)丙烯酸-4-羟基丁酯、(甲基)丙烯酸-6-羟基己酯、(甲基)丙烯酸-8-羟基辛酯、(甲基)丙烯酸-10-羟基癸酯、(甲基)丙烯酸-12-羟基十二烷酯、(甲基)丙烯酸(4-羟甲基环己基)甲酯等含羟基单体；苯乙烯磺酸、烯丙磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；丙烯酰磷酸-2-羟基乙酯等含磷酸基单体；丙烯酰胺；丙烯腈等。这些可共聚单体成分可以使用一种或两种以上。但是，在本发明中，所述丙烯酸类聚合物优选极性基团少，因此这些可共聚单体优选不使用、或者使用量为全部单体成分的3重量%以下。另外，这些单体成分中，构成本发明的粘合剂层14的丙烯酸类聚合物优选不含有丙烯酸作为单体成分。这是因为：丙烯酸会物质传递到芯片接合薄膜中而使粘合剂层14与粘合剂层14上粘贴的芯片接合薄膜的边界面消失，有时导致剥离性下降。
另外，为了进行交联，所述丙烯酸类聚合物根据需要也可以含有多官能单体等作为共聚用单体成分。作为这样的多官能单体，可以列举例如：己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧(甲基)丙烯酸酯、聚酯(甲基)丙烯酸酯、氨基甲酸酯(甲基)丙烯酸酯等。这些多官能单体可以使用一种或者两种以上。多官能单体的使用量从粘合特性等观点考虑优选为全部单体成分的30重量%以下。
所述丙烯酸类聚合物可以通过将单一单体或两种以上单体的混合物聚合而得到。聚合可以通过溶液聚合、乳液聚合、本体聚合、悬浮聚合等的任意方式进行。从防止污染洁净的被粘物等观点考虑，优选低分子量物质的含量小。从该观点考虑，丙烯酸类聚合物的数均分子量优选为约30万以上、更优选约40万至约300万。另外，上述数均分子量是指通过GPC(凝胶渗透色谱法)测定得到的分子量。
另外，为了提高作为基础聚合物的丙烯酸类聚合物等的数均分子量，所述粘合剂中也可以适当使用外部交联剂。作为外部交联方法的具体手段，可以列举：添加多异氰酸酯化合物、环氧化合物、氮丙啶化合物、三聚氰胺型交联剂等所谓的交联剂进行反应的方法。使用外部交联剂的情况下，其使用量根据与欲交联的基础聚合物的平衡以及作为粘合剂的使用用途进行适当确定。外部交联剂的添加量相对于所述基础聚合物100重量份优选为0.1～20重量份，更优选0.2～10重量份。根据需要，粘合剂中除所述成分之外还可以使用各种增粘剂、抗老化剂等添加剂。
作为配合的所述辐射线固化性单体成分，可以列举例如：氨基甲酸酯(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、四羟甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇单羟基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯等。另外，辐射线固化性的低聚物成分可以列举聚氨酯类、聚醚类、聚酯类、聚碳酸酯类、聚丁二烯类等各种低聚物，其分子量在约100至约30000的范围内是适当的。辐射线固化性单体成分或低聚物成分的配合量可以根据所述粘合剂层的种类适当确定为能够使粘合剂层的粘合力下降的量。一般而言，相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份，例如为约1重量份至约200重量份、优选约5重量份至约100重量份。
另外，作为辐射线固化型粘合剂，除前面说明过的添加型的辐射线固化型粘合剂以外，还可以列举：使用在聚合物侧链或主链中或者主链末端具有碳碳双键的聚合物作为基础聚合物的内在型的辐射线固化型粘合剂。内在型的辐射线固化型粘合剂不需要含有作为低分子量成分的低聚物成分等或者含量不多，因此低聚物成分等不会随时间推移在粘合剂中迁移，可以形成层结构稳定的粘合剂层，因而优选。
所述具有碳碳双键的基础聚合物，可以没有特别限制地使用具有碳碳双键并且具有粘合性的基础聚合物。作为这样的基础聚合物，优选以丙烯酸类聚合物为基本骨架的基础聚合物。作为丙烯酸类聚合物的基本骨架，可以列举前面例示的丙烯酸类聚合物。
在所述丙烯酸类聚合物中引入碳碳双键的方法没有特别限制，可以采用各种方法，从分子设计方面而言在聚合物侧链中引入碳碳双键是比较容易的。例如可以列举：预先将具有官能团的单体与丙烯酸类聚合物共聚后，在保持碳碳双键的辐射线固化性的情况下使具有能够与该官能团反应的官能团及碳碳双键的化合物与所得共聚物进行缩合或加成反应的方法。
作为这些官能团的组合例，可以列举：羧酸基与环氧基、羧酸基与氮丙啶基、羟基与异氰酸酯基等。这些官能团的组合中，从容易跟踪反应的观点考虑，优选羟基与异氰酸酯基的组合。另外，根据这些官能团的组合，如果是生成所述具有碳碳双键的丙烯酸类聚合物的组合，则官能团可以在丙烯酸类聚合物和所述化合物的任意一个上，在所述优选组合的情况下，优选丙烯酸类聚合物具有羟基、所述化合物具有异氰酸酯基。此时，作为具有碳碳双键的异氰酸酯化合物，可以列举例如：甲基丙烯酰异氰酸酯、2-甲基丙烯酰氧乙基异氰酸酯、间异丙烯基-α,α-二甲基苄基异氰酸酯等。另外，作为丙烯酸类聚合物，可以使用将前面例示的含羟基单体或2-羟基乙基乙烯基醚、4-羟基丁基乙烯基醚、二乙二醇单乙烯基醚等醚类化合物等共聚而得到的丙烯酸类聚合物。
所述内在型的辐射线固化型粘合剂，可以单独使用所述具有碳碳双键的基础聚合物(特别是丙烯酸类聚合物)，也可以在不损害特性的范围内配合所述辐射线固化性的单体成分或低聚物成分。辐射线固化性的低聚物成分等通常相对于基础聚合物100重量份在100重量份的范围内，优选0～50重量份的范围。本发明中，配合的所述辐射线固化性单体成分和/或低聚物成分，相对于构成粘合剂的基础聚合物100重量份优选为0～100重量份，更优选0～80重量份。这是因为：通过配合辐射线固化性单体成分和/或低聚物成分，可以促进辐射线固化从而使芯片粘贴区域18的粘合力较小，可以容易地将压接的芯片状工件剥离。
在通过辐射线等进行固化的情况下，所述辐射线固化型粘合剂中优选含有光聚合引发剂。作为光聚合引发剂，可以列举例如：4-(2-羟基乙氧基)苯基-(2-羟基-2-丙基)酮、α-羟基-α,α’-二甲基苯乙酮、2-甲基-2-羟基苯丙酮、1-羟基环己基苯基酮等α-酮醇类化合物；甲氧基苯乙酮、2,2’-二甲氧基-2-苯基苯乙酮、2,2’-二乙氧基苯乙酮、2-甲基-1-[4-(甲硫基)苯基]-2-(N-吗啉基)丙烷-1-酮等苯乙酮类化合物；苯偶姻乙醚、苯偶姻异丙醚、茴香偶姻甲醚等苯偶姻醚类化合物；联苯酰二甲基缩酮等缩酮类化合物；2-萘磺酰氯等芳香族磺酰氯类化合物；1-苯基-1,2-丙二酮-2-(O-乙氧基羰基)肟等光活性肟类化合物；二苯甲酮、苯甲酰基苯甲酸、3,3’-二甲基-4-甲氧基二苯甲酮等二苯甲酮类化合物；噻吨酮、2-氯噻吨酮、2-甲基噻吨酮、2,4-二甲基噻吨酮、异丙基噻吨酮、2,4-二氯噻吨酮、2,4-二乙基噻吨酮、2,4-二异丙基噻吨酮等噻吨酮类化合物；樟脑醌；卤代酮；酰基氧化膦；酰基膦酸酯等。光聚合引发剂的配合量相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份例如为约0.05重量份至约20重量份。
另外，作为辐射线固化型粘合剂，可以列举例如：日本特开昭60-196956号公报中公开的、包含具有两个以上不饱合键的加聚性化合物、具有环氧基的烷氧基硅烷等光聚合性化合物和羰基化合物、有机硫化合物、过氧化物、胺、盐类化合物等光聚合引发剂的橡胶类粘合剂或丙烯酸类粘合剂等。
粘合剂层14的厚度没有特别限制，从芯片状工件的固定保持的观点考虑，优选为约1μm～约50μm，更优选2μm～30μm，进一步优选5μm～25μm。
印刷层20包含具有辐射线遮蔽功能的材料而构成。本发明中，辐射线遮蔽功能是指不仅使可见光的透射量减少、而且使包括X射线、紫外线、电子射线等在内的辐射线(特别是可以活化用于使辐射线固化型粘合剂固化的光聚合引发剂的辐射线)的透射量减少的功能。作为具有辐射线遮蔽功能的材料，更优选完全阻挡辐射线（特别是可以活化辐射线固化型粘合剂层中的光聚合引发剂的辐射线）的透射的材料，但是，能够使辐射线（特别是可以活化辐射线固化型粘合剂层中的光聚合引发剂的辐射线）的透射率为50%以下（特别是10%以下）的材料也是适合的。因此，借助于印刷层20，即使从基材12侧照射辐射线，也可以抑制或防止作为粘合剂层14的辐射线固化型粘合剂层的框架粘贴区域中的180度剥离粘合力的下降，从而可以控制粘合剂层14的芯片状工件粘贴区域中的180度剥离粘合力与框架粘贴区域中的180度剥离粘合力的比。另外，作为从基材12侧照射辐射线后的粘合剂层14的框架粘贴区域中的180度剥离粘合力，在剥离角度180度、测定温度23±3℃、牵引速度300mm/分钟、被粘物为镜面硅晶片的条件下，优选相对于辐射线照射前的180度剥离粘合力为50%以上（特别是80%以上，其中更优选90%以上）的大小，优选在0.2～20N/20mm的范围内。作为具有辐射线遮蔽功能的材料，优选根据光聚合引发剂的种类适当选择。具体而言，作为具有辐射线遮蔽功能的材料，没有特别限制，可以列举例如：含有CeO2、TiO2、ZnO、Fe2O3、V2O5、PbO等具有紫外线吸收性的无机物的油墨、铝蒸镀的PET薄膜（铝蒸镀的聚对苯二甲酸乙二醇酯薄膜）等。印刷层20的厚度没有特别限制，通常为约50μm以下（例如，约0.05μm～约50μm），优选约0.05μm～约10μm，更优选约0.1μm～约2μm。
芯片保持用胶带10的芯片粘贴区域18具有粘合力，因此可以用于以可剥离的状态保持通过使用切割薄膜而小片化的半导体芯片（背面未形成芯片接合薄膜等树脂层的半导体芯片）。另外，也可以对小片化前的硅晶片（例如，背面磨削后的硅晶片、背面磨削后进行抛光的硅晶片等）使用。
另外，芯片保持用胶带10，例如，也可以用于以可剥离的状态保持通过使用切割/芯片接合薄膜而小片化的带有芯片接合薄膜的半导体芯片。因此，以下对粘贴于芯片保持用胶带上的切割/芯片接合薄膜进行说明。
（切割/芯片接合薄膜）
图2是表示本发明的第一实施方式的切割/芯片接合薄膜的示意剖面图。如图2所示，切割/芯片接合薄膜30具有在切割薄膜32上层叠有芯片接合薄膜34的构成。切割薄膜32具有在基材36上层叠有粘合剂层38的构成，芯片接合薄膜34设置在粘合剂层38上。另外，关于构成切割/芯片接合薄膜30的切割薄膜32，可以使用现有公知的切割薄膜，因此在此省略详细说明。
作为构成芯片接合薄膜34的胶粘剂组合物，可以列举例如将热塑性树脂和热固性树脂组合使用的组合物。作为所述热塑性树脂，可以列举：天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、尼龙6或尼龙6,6等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET或PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂、或者含氟树脂等。这些热塑性树脂可以单独使用或者两种以上组合使用。这些热塑性树脂中，特别优选离子性杂质少、耐热性高、能够确保半导体元件的可靠性的丙烯酸类树脂。
作为所述丙烯酸类树脂，没有特别限制，可以列举以一种或两种以上具有碳原子数30以下、特别是碳原子数4～18的直链或支链烷基的丙烯酸酯或甲基丙烯酸酯作为成分的聚合物等。作为所述烷基，可以列举例如：甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、环己基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、月桂基、十三烷基、十四烷基、硬脂基、十八烷基或者十二烷基等。
另外，作为形成所述聚合物的其它单体，没有特别限制，可以列举例如：丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸或巴豆酸等含羧基单体；马来酸酐或衣康酸酐等酸酐单体；(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯、(甲基)丙烯酸-4-羟基丁酯、(甲基)丙烯酸-6-羟基己酯、(甲基)丙烯酸-8-羟基辛酯、(甲基)丙烯酸-10-羟基癸酯、(甲基)丙烯酸-12-羟基十二烷酯或(甲基)丙烯酸(4-羟甲基环己基)甲酯等含羟基单体；苯乙烯磺酸、烯丙磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺丙酯或(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；或者丙烯酰磷酸-2-羟基乙酯等含磷酸基单体。
所述热固性树脂的配合比例，只要是在100～250℃的条件下加热时芯片接合薄膜34可以作为热固型芯片接合薄膜发挥功能的程度则没有特别限制，一般优选在5～60重量%的范围内，更优选在10～50重量%的范围内。
作为所述热固性树脂，可以列举：酚树脂、氨基树脂、不饱和聚酯树脂、环氧树脂、聚氨酯树脂、聚硅氧烷树脂或热固性聚酰亚胺树脂等。这些树脂可以单独使用或者两种以上组合使用。特别优选会腐蚀半导体元件的离子性杂质等的含量少的环氧树脂。另外，作为环氧树脂的固化剂，优选酚树脂。
所述环氧树脂，只要是作为胶粘剂组合物通常使用的环氧树脂则没有特别限制，可以使用例如：双酚A型、双酚F型、双酚S型、溴化双酚A型、氢化双酚A型、双酚AF型、联苯型、萘型、芴型、苯酚酚醛清漆型、邻甲酚酚醛清漆型、三羟苯基甲烷型、四苯酚基乙烷型等双官能环氧树脂或多官能环氧树脂、或者乙内酰脲型、异氰脲酸三缩水甘油酯型或缩水甘油胺型等环氧树脂。这些环氧树脂可以单独使用或者两种以上组合使用。这些环氧树脂中，特别优选酚醛清漆型环氧树脂、联苯型环氧树脂、三羟苯基甲烷型环氧树脂或四苯酚基乙烷型环氧树脂。这是因为：这些环氧树脂与作为固化剂的酚树脂的反应性好，并且耐热性等优良。
另外，所述酚树脂作为所述环氧树脂的固化剂起作用，可以列举例如：苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚树脂、甲阶型酚树脂、聚对羟基苯乙烯等聚羟基苯乙烯等。这些酚树脂可以单独使用或者两种以上组合使用。这些酚树脂中特别优选苯酚酚醛清漆树脂、苯酚芳烷基树脂。这是因为可以提高半导体装置的连接可靠性。
所述环氧树脂与酚树脂的配合比例，例如以相对于所述环氧树脂成分中的环氧基1当量，酚树脂中的羟基为0.5～2.0当量的比例进行配合是适当的。更优选0.8～1.2当量。这是因为：两者的配合比例如果在所述范围以外，则固化反应不能充分进行，环氧树脂固化物的特性容易变差。
预先使芯片接合薄膜34进行某种程度的交联的情况下，在制作时可以添加与聚合物的分子链末端的官能团等反应的多官能化合物作为交联剂。由此，可以提高高温下的胶粘特性，改善耐热性。
作为所述交联剂，可以使用现有公知的交联剂。特别是更优选甲苯二异氰酸酯、二苯基甲烷二异氰酸酯、对苯二异氰酸酯、1,5-萘二异氰酸酯、多元醇与二异氰酸酯的加成产物等多异氰酸酯化合物。交联剂的添加量相对于所述聚合物100重量份通常优选设定为0.05～7重量份。交联剂的量超过7重量份时，胶粘力下降，因此不优选。另一方面，低于0.05重量份时，凝聚力不足，因此不优选。另外，根据需要可以与这样的多异氰酸酯化合物一起含有环氧树脂等其它多官能化合物。
另外，芯片接合薄膜34中根据其用途可以适当配合无机填充剂。无机填充剂的配合可以赋予导电性、提高导热性、调节弹性模量等。作为所述无机填充剂，可以列举例如：二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铝、氧化铍、碳化硅、氮化硅等陶瓷类、铝、铜、银、金、镍、铬、铅、锡、锌、钯、焊料等金属或合金类、以及包含碳等的各种无机粉末。这些填充剂可以单独使用或者两种以上组合使用。
另外，芯片接合薄膜34中除所述无机填充剂以外根据需要可以适当配合其它添加剂。作为其它添加剂，可以列举例如：阻燃剂、硅烷偶联剂或离子捕获剂等。作为所述阻燃剂，可以列举例如：三氧化二锑、五氧化二锑、溴化环氧树脂等。这些物质可以单独使用或者两种以上组合使用。作为所述硅烷偶联剂，可以列举例如：β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。这些化合物可以单独使用或者两种以上组合使用。作为所述离子捕获剂，可以列举例如：水滑石、氢氧化铋等。这些物质可以单独使用或者两种以上组合使用。
芯片接合薄膜34的厚度(层压体的情况下为总厚度)没有特别限制，例如可以为约5μm至约100μm，优选约5μm至约50μm。
(芯片保持用胶带的制作)
第一实施方式的芯片保持用胶带10(参考图1(a))例如通过如下方法制作。
首先，可以通过现有公知的成膜方法制成基材12（参考图1（a））。作为该成膜方法，可以例示例如：压延成膜法、有机溶剂中的流延法、密闭体系中的吹塑挤出法、T形模头挤出法、共挤出法、干式层压法等。
然后，利用印刷法在基材12上形成印刷层20（辐射线遮蔽层形成工序）。印刷法没有特别限制，可以列举例如：凸版印刷法、平板印刷法、凹版印刷法、孔板印刷法。
然后，通过在基材12上涂布粘合剂组合物溶液形成涂膜后，在规定条件下对该涂膜进行干燥(根据需要进行加热交联)，形成粘合剂层14（粘合剂层形成工序）。涂布方法没有特别限制，可以列举例如：辊涂、丝网涂布、凹版涂布等。另外，作为干燥条件，例如可以在干燥温度80～150℃、干燥时间0.5分钟～5分钟的范围内进行。另外，也可以在隔片上涂布粘合剂组合物形成涂膜后，在前述干燥条件下使涂膜干燥而形成粘合剂层14。之后，将粘合剂层14与隔片一起粘贴到基材12上。由此，可以制作芯片保持用胶带10。
然后，从基材12面侧向芯片保持用胶带10的整个面上照射辐射线（辐射线照射工序）。这样，辐射线到达芯片粘贴区域18，因此引起固化，粘合力下降。此时，粘合剂层14的固化通过将辐射线的照射设定为一定量而进行到具有一定的粘合力（例如，180度剥离粘合力为0.01～0.1N/20mm胶带宽度）的程度。另外，作为上述辐射线的照射条件，只要是在剥离角度180度、测定温度23±3℃、牵引速度300mm/分钟、被粘物为镜面硅晶片的条件下，使粘合剂层14的芯片状工件粘贴区域中的180度剥离粘合力相对于框架粘贴区域中的180度剥离粘合力为20%以下（1/5以下）的大小的照射条件则没有特别限制，例如，可以是波长10nm～400nm的紫外线的照射强度在1mW/cm2～200mW/cm2（优选10mW/cm2～100mW/cm2）的范围内、所述紫外线的累积光量在100mJ/cm2～1000mJ/cm2（优选200mJ/cm2～800mJ/cm2）的范围内的照射条件。具体而言，例如可以是在高压汞灯的光照射下，照射强度在1mW/cm2～200mW/cm2（优选10mW/cm2～100mW/cm2）的范围内、所述紫外线的累积光量在100mJ/cm2～1000mJ/cm2（优选200mJ/cm2～800mJ/cm2）的范围内的照射条件。
另一方面，在框架粘贴区域16中，由于如前所述通过印刷层20遮蔽了辐射线，因此粘合力几乎不降低而保持原状。由此，制成在框架粘贴区域16和芯片粘贴区域18之间设有粘合力差的芯片保持用胶带10。
（切割/芯片接合薄膜的制作）
切割/芯片接合薄膜30（参考图2）例如通过如下方法制作。
首先，制作作为芯片接合薄膜的形成材料的胶粘剂组合物溶液。然后，将胶粘剂组合物溶液涂布于基材隔片上使其达到预定的厚度而形成涂膜，然后在预定条件下使该涂膜干燥，形成胶粘剂层34。涂布方法没有特别限制，可以列举例如：辊涂、丝网涂布、凹版涂布等。另外，作为干燥条件，例如可以在干燥温度70～160℃、干燥时间1分钟～5分钟的范围内进行。另外，也可以在隔片上涂布粘合剂组合物溶液形成涂膜后，在前述干燥条件下使涂膜干燥而形成胶粘剂层。之后，将胶粘剂层与隔片一起粘贴到基材隔片上。
接着，从胶粘剂层34上将隔片剥离，并粘贴到切割薄膜32上。此时，以胶粘剂层和切割薄膜32的粘合剂层38为粘贴面的方式将两者粘贴。粘贴例如可以压接来进行。此时，层压温度没有特别限制，例如，优选30～50℃，更优选35～45℃。另外，线压没有特别限制，例如，优选0.1～20kgf/cm，更优选1～10kgf/cm。然后，将胶粘剂层上的基材隔片剥离，得到切割/芯片接合薄膜30。
（半导体装置的制造）
以下，对半导体装置的制造方法进行说明。
首先，将半导体晶片40压接在切割/芯片接合薄膜30上而进行固定(参考图2)。本工序在利用压接辊等挤压手段挤压的同时进行。安装时的粘贴温度没有特别限制，例如优选在20～80℃的范围内。
然后，进行半导体晶片40的切割。由此，将半导体晶片40切割为规定的尺寸而小片化，得到半导体芯片42。切割例如从半导体晶片40的电路面一侧按照常规方法来进行。另外，本工序中，例如可以采用切入至切割/芯片接合薄膜30处的、称为全切的切割方式等。本工序中使用的切割装置没有特别限制，可以使用现有公知的切割装置。
为了将固定在切割/芯片接合薄膜30上的半导体芯片剥离，进行半导体芯片42的拾取。拾取方法没有特别限制，可以使用现有公知的各种方法。例如，可以列举用针从切割/芯片接合薄膜30一侧将各个半导体芯片42上推，通过拾取装置拾取被上推的半导体芯片42的方法等。
在拾取工序中，有时不使用全部的半导体芯片，此时，一部分（例如少量）半导体芯片42残留在切割薄膜32上。
在此，预先将安装框架粘贴到芯片保持用胶带10（参考图1（b））的框架粘贴区域16上。然后，将残留在切割薄膜32上的半导体芯片42粘贴到芯片保持用胶带10上。粘贴可以通过压接来进行。由此，可以先将多个切割薄膜32上残留的半导体芯片42汇集到芯片保持用胶带10上来保持、保存，之后，再将保存的半导体芯片42用于半导体装置的制造。结果，在保存半导体芯片42时，可以节省空间。另外，粘贴到芯片保持用胶带10上是为了暂时保持半导体芯片42而进行的。即，粘贴到芯片保持用胶带10上的半导体芯片42以后会再次剥离，因此在上述粘贴中，不进行使芯片接合薄膜热固化等的后固化工序。
使用芯片保持用胶带10而汇集的半导体芯片42，另外再用于半导体装置的制造。因此，参考图3对使用半导体芯片42的半导体装置制造方法进行说明。
图3是表示本发明的一个实施方式的半导体装置的示意剖面图。首先，在不使芯片粘贴区域18的粘合力降低的情况下将粘贴在芯片保持用胶带10上的、具有芯片接合薄膜36的半导体芯片42剥离。在此，“在不使粘合力降低的情况下将…剥离”是指，在不引起化学变化如通过对辐射线固化型粘合剂层照射辐射线进行固化而使粘合力下降、或者不引起物理变化如通过对后述的具有热发泡性的粘合剂层进行加热而使粘合力下降的情况下将芯片状工件（半导体芯片）剥离。剥离可以与在芯片接合工序中对通常的切割后的半导体芯片进行拾取同样地通过拾取来进行。
拾取的半导体芯片42，如图3所示借助于芯片接合薄膜34胶粘固定于被粘物44上（芯片接合）。作为被粘物44，可以列举引线框、TAB薄膜、衬底或另外制作的半导体芯片等。被粘物44例如可以为容易变形的变形型被粘物，也可以为难以变形的非变形型被粘物(半导体晶片等)。
作为所述衬底，可以使用现有公知的衬底。另外，作为所述引线框，可以使用Cu引线框、42合金引线框等金属引线框或者由玻璃环氧、BT(双马来酰亚胺-三嗪)、聚酰亚胺等制成的有机衬底。但是，本发明不限于这些，也包括在安装半导体元件并与半导体元件电连接后可以使用的电路板。
芯片接合薄膜34为热固型，因此通过加热固化将半导体芯片42胶粘固定于被粘物44上，使耐热强度提高。另外，通过将半导体芯片42胶粘固定到衬底等上而得到的材料可以供给回流焊接工序。
另外，本实施方式的半导体装置的制造方法中，可以在不经过对芯片接合薄膜34进行加热处理的热固化工序的情况下进行丝焊，再用密封树脂将半导体芯片42密封，然后将该密封树脂后固化。
所述丝焊，是用焊线46将被粘物44的端子部(内部引线)的前端与半导体芯片42上的电极焊盘(未图示)电连接的工序。作为焊线46，可以使用例如金线、铝线或铜线等。进行丝焊时的温度为80～250℃，优选在80～220℃的范围内。另外，其加热时间为几秒～几分钟。接线在加热至所述温度范围内的状态下，通过组合使用超声波的振动能与外加压力的压接能来进行。本工序可以在不进行芯片接合薄膜34的热固化的情况下实施。
所述密封工序是利用密封树脂48将半导体芯片42密封的工序。本工序是为了保护搭载在被粘物44上的半导体芯片42和焊线46而进行的。本工序通过用模具将密封用树脂成形来进行。作为密封树脂48，例如可以使用环氧树脂。树脂密封时通常在175℃的加热温度下进行60～90秒，但是，本发明不限于此，例如也可以在165～185℃下进行几分钟固化。由此，在使密封树脂固化的同时通过芯片接合薄膜34将半导体芯片42与被粘物44固着。
在所述后固化工序中，使在所述密封工序中固化不充分的密封树脂48完全固化。即使是在密封工序中芯片接合薄膜34未完全热固化的情况下，在本工序中也可以使芯片接合薄膜34与密封树脂48一起完全热固化。本工序中的加热温度因密封树脂的种类而异，例如，在165～185℃的范围内，加热时间为约0.5小时～约8小时。由以上工序，制造半导体装置50。
上述的第一实施方式的芯片保持用胶带10中，对通过印刷形成印刷层20的情况进行了说明，但是，本发明中，具有辐射线遮蔽功能的层不限于通过印刷，也可以通过涂布等来形成。
上述的第一实施方式的芯片保持用胶带10中，对印刷层20形成在基材12与粘合剂层14之间的情况进行了说明，但是，本发明中，紫外线遮蔽层（印刷层）也可以形成在基材的与粘合层相反侧的表面上。
第一实施方式的芯片保持用胶带10中，对设置印刷层20并对芯片保持用胶带10的整个面照射辐射线从而在框架粘贴区域16与芯片粘贴区域18之间设置粘合力差的情况进行了说明。但是，本发明中，也可以不设置辐射线遮蔽层（印刷层20）而仅对芯片粘贴区域18照射辐射线。此时，可以在将用于遮蔽照射到框架粘贴区域上的辐射线的掩模层叠在芯片保持用胶带上的情况下照射辐射线。
第一实施方式的芯片保持用胶带10中，对通过辐射线照射在框架粘贴区域16与芯片粘贴区域18之间设置粘合力差的情况进行了说明，但是，本发明不仅限于此例，也可以通过涂布组成不同的粘合剂组合物溶液而在框架粘贴区域16与芯片粘贴区域18之间设置粘合力差。此时，例如，在框架粘贴区域16中可以使用第一实施方式中说明过的粘合剂组合物溶液，在芯片粘贴区域18中可以使用通过适当调节配合使粘合力为框架粘贴区域16中的粘合力的1/5以下而制作的粘合剂组合物溶液。另外，在分别涂布不同组成的粘合剂组合物溶液的情况下，不必设置辐射线遮蔽层（印刷层20）。另外，不必使用辐射线固化型粘合剂，使用一般的压敏胶粘剂即可。
第一实施方式的芯片保持用胶带10中，对通过辐射线照射在框架粘贴区域16与芯片粘贴区域18之间设置粘合力差的情况进行了说明，但是，本发明中，也可以使用热剥离型粘合剂。这是因为：即使使用热剥离型粘合剂，也可以在框架粘贴区域与芯片状工件粘贴区域之间设置粘合力差。
作为热剥离型粘合剂，可以列举在丙烯酸类聚合物等中配合有热膨胀性微粒的热发泡型粘合剂。通过对芯片状工件粘贴区域进行加热，粘合剂层发泡或者膨胀，使粘合剂层表面变为凹凸状。结果，芯片状工件粘贴区域中的粘合力降低，从而在芯片状工件粘贴区域与框架粘贴区域之间形成粘合力差。
对于所述热膨胀性微粒没有特别限制，可以选择使用各种无机或有机热膨胀性微球。另外，也可以使用将热膨胀性物质微囊化而得到的膨胀性微粒。另外，使用热剥离型粘合剂的情况下，不必设置辐射线遮蔽层（印刷层20）。
第一实施方式的芯片保持用胶带10中，对框架粘贴区域16与芯片粘贴区域18相连续的情况进行了说明，但是，如下所示，也可以在框架粘贴区域与芯片状工件粘贴区域之间设置间隙。
[第二实施方式]
图4是表示本发明的第二实施方式的芯片保持用胶带的示意剖面图。如图4所示，芯片保持用胶带60具有基材62和层叠在基材62上的粘合剂层64。作为基材62，可以采用与第一实施方式的基材12同样的构成。粘合剂层64由沿俯视图外围形成的、其表面相当于框架粘贴区域66的强粘合剂层64a和在俯视图中央部分形成的、其表面相当于芯片粘贴区域68的弱粘合剂层64b构成。另外，在框架粘贴区域66与芯片粘贴区域68的边界处设置有间隙67。这样，本发明中，在芯片状工件粘贴区域不显著变窄的范围内，可以在芯片状工件粘贴区域与框架粘贴区域之间存在间隙。
作为粘合剂层64的形成方法，没有特别限制，例如可以采用如上所述用不同组成的粘合剂组合物溶液分别涂布框架粘贴区域66和芯片粘贴区域68的方法。即，可以采用包括如下工序的芯片保持用胶带的制造方法：在基材上使用强粘合剂层形成用（框架粘贴区域66形成用）的粘合剂组合物溶液和弱粘合剂层形成用（芯片粘贴区域68形成用）的粘合剂组合物溶液，以强粘合剂层和弱粘合剂层两者在基材上不层叠的形态形成强粘合剂层和弱粘合剂层。此时，不必使用辐射线固化型粘合剂，使用一般的压敏胶粘剂即可。另外，也可以象芯片保持用胶带10（参考图1（a））那样，在设置紫外线遮蔽层（印刷层20）的同时使用辐射线固化型粘合剂作为粘合剂层，通过辐射线照射在框架粘贴区域66与芯片粘贴区域68之间设置粘合力差。使用辐射线固化型粘合剂的情况下，可以使用在第一实施方式中说明过的辐射线固化型粘合剂。
框架粘贴区域66中的对镜面硅晶片的粘合力，为工件粘贴区域68中的对镜面硅晶片的粘合力的5倍以上，优选10倍以上。由于框架粘贴区域66中的剥离粘合力为芯片粘贴区域68中的剥离粘合力的5倍以上，因此在粘合力比较强的框架粘贴区域66，能够牢固地粘贴安装框架，并且在粘合力比较弱的芯片粘贴区域68，能够以可粘贴剥离的方式粘贴半导体芯片42。
框架粘贴区域66中的粘合力优选为0.2～20N/20mm胶带宽度，更优选0.3～10N/20mm胶带宽度。这是因为：通过设定为0.2N/20mm胶带宽度以上，可以牢固地固定在安装框架上。另外，通过设定为20N/20mm胶带宽度以下，可以防止粘合剂残留在安装框架上。
芯片粘贴区域68中的粘合力优选为0.01～0.1N/20mm胶带宽度，更优选0.02～0.08N/20mm胶带宽度。框架粘贴区域66及芯片粘贴区域68中的粘合力，是根据JIS Z0237测定的值，是粘贴到镜面硅晶片上后，在23±3℃的测定温度下，设定粘合剂层64（强粘合剂层64a、弱粘合剂层64b）的表面与镜面硅晶片的表面所成的角θ为180°、牵引速度为300mm/分钟，将芯片保持用胶带60剥离时的值。芯片粘贴区域68中的粘合力为0.01N/20mm胶带宽度以上时，半导体芯片42可靠地粘贴，可以防止脱落。另外，该粘合力为0.1N/20mm胶带宽度以下时，在剥离时可以在不进行加热或辐射线照射等操作的情况下进行剥离。
框架粘贴区域66中的杨氏模量优选为0.01～2MPa，更优选0.05～1MPa。
芯片粘贴区域68中的杨氏模量优选为3MPa以上，更优选5MPa以上。另外，芯片粘贴区域68中的杨氏模量优选为1000MPa以下，更优选为100MPa以下。这是因为：芯片粘贴区域68中的杨氏模量为3MPa以上时，可以容易地将芯片剥离。另外，芯片粘贴区域68中的杨氏模量为1000MPa以下时，可以容易地将芯片固定。
本发明中，框架粘贴区域和芯片状工件粘贴区域也可以以下述方式形成。
[第三实施方式]
图5是表示本发明的第三实施方式的芯片保持用胶带的示意剖面图。如图5所示，芯片保持用胶带70具有基材72、层叠于基材72上的强粘合剂层74和层叠于强粘合剂层74上的弱粘合剂层75。作为基材72，可以采用与第一实施方式的基材12同样的构成。弱粘合剂层75在俯视图中的面积小于强粘合剂层74，并以使强粘合剂层74的外围部露出的方式层叠于强粘合剂层74上。强粘合剂层74的外围部露出而形成的框架粘贴区域76是粘贴安装框架的区域，弱粘合剂层75的表面（芯片粘贴区域78）是粘贴小片化的芯片状工件的区域。
作为芯片保持用胶带70的制作方法，没有特别限制，可以采用包括如下工序的芯片保持用胶带的制造方法：在基材上形成强粘合剂层的工序；和以使强粘合剂层面的外围露出的方式在强粘合剂层上形成弱粘合剂层的工序。作为这样的制造方法，可以列举例如：通过涂布在基材72上形成强粘合剂层74，同时另外制作弱粘合剂层75，并将它们贴合的方法；在基材72上形成的强粘合剂层74上涂布粘合剂组合物溶液而得到弱粘合剂层75的方法。另外制作弱粘合剂层75时，作为其制作方法，可以使用通过适当调节配合使其粘合力为强粘合剂层74的粘合力的1/5以下而制作的粘合剂组合物溶液来制作，也可以使用辐射线固化型粘合剂通过在形成粘合剂层后照射辐射线来制作具有预定粘合力的弱粘合剂层75。使用辐射线固化型粘合剂的情况下，可以使用在第一实施方式中说明过的辐射线固化型粘合剂。
强粘合剂层74的对镜面硅晶片的粘合力，为弱粘合剂层75的对镜面硅晶片的粘合力的5倍以上，优选10倍以上。由于强粘合剂层74的剥离粘合力为弱粘合剂层75的剥离粘合力的5倍以上，因此在粘合力比较强的强粘合剂层74上，能够牢固地粘贴安装框架，并且在粘合力比较弱的弱粘合剂层75上，能够以可粘贴剥离的方式粘贴半导体芯片42。
强粘合剂层74的粘合力优选为0.2～20N/20mm胶带宽度，更优选0.3～10N/20mm胶带宽度。这是因为：通过设定为0.2N/20mm胶带宽度以上，可以牢固地固定在安装框架上。另外，通过设定为20N/20mm胶带宽度以下，可以防止粘合剂残留在安装框架上。
弱粘合剂层75的粘合力优选为0.01～0.1N/20mm胶带宽度，更优选0.02～0.08N/20mm胶带宽度。强粘合剂层74及弱粘合剂层75的粘合力，是根据JIS Z0237测定的值，是粘贴到镜面硅晶片上后，在23±3℃的测定温度下，设定强粘合剂层74或弱粘合剂层75的表面与镜面硅晶片的表面所成的角θ为180°、牵引速度为300mm/分钟，将芯片保持用胶带70剥离时的值。弱粘合剂层75的粘合力为0.01N/20mm胶带宽度以上时，半导体芯片42可靠地粘贴，可以防止脱落。另外，该粘合力为0.1N/20mm胶带宽度以下时，在剥离时可以在不进行加热或辐射线照射等操作的情况下进行剥离。
强粘合剂层74的杨氏模量优选为0.01～2MPa，更优选0.05～1MPa。
弱粘合剂层75的杨氏模量优选为3MPa以上，更优选5MPa以上。另外，弱粘合剂层75中的杨氏模量优选为1000MPa以下，更优选为100MPa以下。这是因为：弱粘合剂层75的杨氏模量为3MPa以上时，可以容易地将芯片剥离。另外，弱粘合剂层75的杨氏模量为1000MPa以下时，可以容易地将芯片固定。
[第四实施方式]
图6是表示本发明的第四实施方式的芯片保持用胶带的示意剖面图。如图6所示，芯片保持用胶带80具有基材82、层叠于基材82上的弱粘合剂层84和层叠于弱粘合剂层84上的强粘合剂层85。作为基材82，可以采用与第一实施方式的基材12同样的构成。强粘合剂层85具有将中央部分挖除使位于弱粘合剂层84中央的芯片粘贴区域88露出的环形的框架粘贴区域86。
作为芯片保持用胶带80的制作方法，没有特别限制，可以采用包括如下工序的芯片保持用胶带的制造方法：在基材上形成弱粘合剂层的工序；和以使弱粘合剂层面的中央部露出的方式在弱粘合剂层上形成强粘合剂层的工序，可以通过例如与第三实施方式的芯片保持用胶带70同样的方法来制作。
强粘合剂层85的对镜面硅晶片的粘合力，为弱粘合剂层84的对镜面硅晶片的粘合力的5倍以上，优选10倍以上。由于强粘合剂层85的剥离粘合力为弱粘合剂层84的剥离粘合力的5倍以上，因此在粘合力比较强的强粘合剂层85上，能够牢固地粘贴安装框架，并且在粘合力比较弱的弱粘合剂层84上，能够以可粘贴剥离的方式粘贴半导体芯片42。
强粘合剂层85的粘合力优选为0.2～20N/20mm胶带宽度，更优选0.3～10N/20mm胶带宽度。这是因为：通过设定为0.2N/20mm胶带宽度以上，可以牢固地固定在安装框架上。另外，通过设定为20N/20mm胶带宽度以下，可以防止粘合剂残留在安装框架上。
弱粘合剂层84的粘合力优选为0.01～0.1N/20mm胶带宽度，更优选0.02～0.08N/20mm胶带宽度。强粘合剂层85及弱粘合剂层84的粘合力，是根据JIS Z0237测定的值，是粘贴到镜面硅晶片上后，在23±3℃的测定温度下，设定强粘合剂层85或弱粘合剂层84的表面与镜面硅晶片的表面所成的角θ为180°、牵引速度为300mm/分钟，将芯片保持用胶带80剥离时的值。弱粘合剂层84的粘合力为0.01N/20mm胶带宽度以上时，半导体芯片42可靠地粘贴，可以防止脱落。另外，该粘合力为0.1N/20mm胶带宽度以下时，在剥离时可以在不进行加热或辐射线照射等操作的情况下进行剥离。
强粘合剂层85的杨氏模量优选为0.01～2MPa，更优选0.05～1MPa。
弱粘合剂层84的杨氏模量优选为3MPa以上，更优选5MPa以上。另外，弱粘合剂层84中的杨氏模量优选为1000MPa以下，更优选为100MPa以下。这是因为：弱粘合剂层84的杨氏模量为3MPa以上时，可以容易地将芯片剥离，另外，弱粘合剂层84的杨氏模量为1000MPa以下时，可以容易地将芯片固定。
在上述的实施方式中，对将未使用的半导体芯片汇集在芯片保持用胶带上进行保持、保存的情况进行了说明。但是，本发明中，芯片保持用胶带的使用方法不限于此例，例如，也可以用于输送小片化的芯片状工件。
实施例
以下，例示性地对本发明的优选实施例进行详细说明。但是，该实施例中记载的材料或配合量等，只要不是特别限定的记载则无意将本发明的要旨仅限于此。另外，以下说明中，“份”表示“重量份”。
（芯片接合薄膜A）
将作为环氧树脂（a）的JER株式会社制造的エピコート100120份、作为酚树脂（b）的三井化学株式会社制造的MEH785122份、作为以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯类聚合物（c）的根上工业株式会社制造的パラクロンW-197CM100份、作为填料（d）球形二氧化硅的アドマテックス株式会社制造的SO-25R180份溶解于甲乙酮中，制备成23.6重量%的浓度。将该胶粘剂组合物的溶液涂布到经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜形成的脱模处理薄膜上后，在130℃干燥2分钟，由此制作厚度40μm的芯片接合薄膜A。
（芯片接合薄膜B）
除了将厚度设定为20μm以外，与芯片接合薄膜A同样操作，制作芯片接合薄膜B。
（芯片接合薄膜C）
将作为环氧树脂（a）的JER株式会社制造的エピコート100112份、作为酚树脂（b）的三井化学株式会社制造的MEH785113份、作为以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯类聚合物（c）的根上工业株式会社制造的パラクロンW-197CM100份、作为填料（d）球形二氧化硅的アドマテックス株式会社制造的SO-25R200份溶解于甲乙酮中，制备成23.6重量%的浓度。将该胶粘剂组合物的溶液涂布到经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜形成的脱模处理薄膜上后，在130℃干燥2分钟，由此制作厚度40μm的芯片接合薄膜C。
（芯片接合薄膜D）
将作为环氧树脂（a）的JER株式会社制造的エピコート1004144份、作为环氧树脂（b）的JER株式会社制造的エピコート827130份、作为酚树脂（c）的三井化学株式会社制造的ミレックスXLC-4L293份、作为以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯类聚合物（d）的根上工业株式会社制造的パラクロンW-197CM100份、作为填料（e）球形二氧化硅的アドマテックス株式会社制造的SO-25R200份溶解于甲乙酮中，制备成23.6重量%的浓度。将该胶粘剂组合物的溶液涂布到经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜形成的脱模处理薄膜上后，在130℃干燥2分钟，由此制作厚度40μm的芯片接合薄膜D。
（芯片保持用胶带A）
在具备冷凝管、氮气导入管、温度计和搅拌装置的反应容器中加入丙烯酸-2-乙基己酯（以下也称为“2EHA”）86.4份、丙烯酸-2-羟基乙酯（以下也称为“HEA”）13.6份、过氧化苯甲酰0.2份及甲苯65份，在氮气流中在61℃下进行6小时聚合处理，得到丙烯酸类聚合物A。
在丙烯酸类聚合物A中加入2-甲基丙烯酰氧乙基异氰酸酯（以下也称为“MOI”）14.6份，在空气气流中在50℃下进行48小时加成反应处理，得到丙烯酸类聚合物A’。
然后，在丙烯酸类聚合物A’100份中加入多异氰酸酯化合物（商品名“コロネートL”，日本聚氨酯株式会社制）2份和光聚合引发剂（商品名“Irgacure651”，汽巴精化公司制）5份，得到粘合剂组合物溶液A。
将粘合剂组合物溶液A涂布于PET剥离衬垫的经聚硅氧烷处理的面上，并在120℃加热干燥2分钟，从而形成厚度10μm的粘合剂层。然后，在形成的粘合剂层上粘贴聚烯烃薄膜。该聚烯烃薄膜的厚度为100μm，在与框架粘贴区域对应的部分预先形成有用于遮蔽辐射线的印刷层。之后，在50℃加热24小时进行交联处理，再使用日东精机制造的紫外线照射装置（商品名UM-810）以20mW/cm2的照度从聚烯烃薄膜一侧照射紫外线使累积光量为400mJ/cm2，由此制作芯片保持用胶带A。
（芯片保持用胶带B）
在丙烯酸类聚合物A’100份中加入多异氰酸酯化合物（商品名“コロネートL”，日本聚氨酯株式会社制）8份和光聚合引发剂（商品名“Irgacure651”，汽巴精化公司制）5份，制备粘合剂溶液，除此以外，与芯片保持用胶带A同样操作，制作芯片保持用胶带B。
（芯片保持用胶带C）
在丙烯酸类聚合物A’100份中加入多异氰酸酯化合物（商品名“コロネートL”，日本聚氨酯株式会社制）2份和光聚合引发剂（商品名“Irgacure184”，汽巴精化公司制）5份，制备粘合剂溶液，除此以外，与芯片保持用胶带A同样操作，制作芯片保持用胶带C。
（芯片保持用胶带D）
在具备冷凝管、氮气导入管、温度计和搅拌装置的反应容器中加入丙烯酸丁酯50.0份、丙烯酸乙酯50.0份、HEA16.0份、过氧化苯甲酰0.2份及甲苯65份，在氮气流中在61℃下进行6小时聚合处理，得到丙烯酸类聚合物B。
在丙烯酸类聚合物B中加入20.0份MOI，在空气气流中在50℃下进行48小时加成反应处理，得到丙烯酸类聚合物B’。
然后，在丙烯酸类聚合物B’100份中加入多异氰酸酯化合物（商品名“コロネートL”，日本聚氨酯株式会社制）1份、光聚合引发剂（商品名“Irgacure651”，汽巴精化公司制）3份以及UV固化性低聚物（商品名“紫光UV-1700B”，日本合成化学工业株式会社制）30份，得到粘合剂组合物溶液B。
将粘合剂组合物溶液B涂布于PET剥离衬垫的经聚硅氧烷处理的面上，并在120℃加热干燥2分钟，从而形成厚度10μm的粘合剂层。然后，在形成的粘合剂层上粘贴聚烯烃薄膜。该聚烯烃薄膜的厚度为100μm，在与框架粘贴区域对应的部分预先形成有用于遮蔽辐射线的印刷层。之后，在50℃加热24小时进行交联处理，由此制作芯片保持用胶带D。
（芯片保持用胶带E）
将粘合剂组合物溶液A涂布于PET剥离衬垫的经聚硅氧烷处理的面上，并在120℃加热干燥2分钟，从而形成厚度10μm的粘合剂层，并粘贴另一片PET剥离衬垫的聚硅氧烷处理面，从而制作由PET剥离衬垫夹住的粘合剂层X。然后，使用日东精机制造的紫外线照射装置（商品名UM-810）以20mW/cm2的照度对该粘合剂层X照射紫外线使累积光量为400mJ/cm2。
另一方面，将粘合剂组合物溶液B涂布于PET剥离衬垫的经聚硅氧烷处理的面上，并在120℃加热干燥2分钟，从而形成厚度10μm的粘合剂层Y。然后，在粘合剂层Y上粘贴未实施遮光印刷的厚度100μm的聚烯烃薄膜。之后，在50℃加热24小时进行交联处理。
然后，将由PET剥离衬垫夹住的粘合剂层X切割为与芯片粘贴区域对应的大小后，将一个PET剥离衬垫剥离，并粘贴到将PET剥离衬垫剥离后的粘合剂层Y上使得粘合剂相互紧贴，由此制作芯片保持用胶带E。
（芯片保持用胶带F）
将粘合剂组合物溶液B涂布于PET剥离衬垫的经聚硅氧烷处理的面上，并在120℃加热干燥2分钟，从而形成厚度10μm的粘合剂层，并粘贴另一片PET剥离衬垫的聚硅氧烷处理面，从而制作由PET剥离衬垫夹住的粘合剂层X’。
另一方面，将粘合剂组合物溶液A涂布于PET剥离衬垫的经聚硅氧烷处理的面上，并在120℃加热干燥2分钟，从而形成厚度10μm的粘合剂层Y’。然后，在粘合剂层Y’上粘贴未实施遮光印刷的厚度100μm的聚烯烃薄膜。之后，在50℃加热24小时进行交联处理，再使用日东精机制造的紫外线照射装置（商品名UM-810）以20mW/cm2的照度从聚烯烃薄膜一侧照射紫外线使累积光量为400mJ/cm2。
然后，将由PET剥离衬垫夹住的粘合剂层X’挖空使成为芯片粘贴区域的部分露出，然后将一个PET剥离衬垫剥离，并粘贴到将PET剥离衬垫剥离后的粘合剂层Y’上使粘合剂层相互紧贴，由此制作芯片保持用胶带F。
将芯片保持用胶带A～C作为实施例1～3、芯片保持用胶带E作为实施例4、芯片保持用胶带F作为实施例5、芯片保持用胶带D作为比较例1，进行以下的评价。
<对镜面硅晶片的粘合力的测定>
首先，用含有甲苯的抹布擦拭镜面硅晶片，然后用含有甲醇的抹布擦拭，再用含有甲苯的抹布擦拭。然后，将芯片保持用胶带A～F的芯片粘贴区域部分以及框架粘贴区域部分分别切割为20mm胶带宽度的条状后，将剥离衬垫剥离，并粘贴到上述镜面硅晶片上。之后，在室温环境下静置30分钟。
静置30分钟后，根据JIS Z0237，测定芯片保持用胶带A～F的剥离粘合力。剥离条件如下：粘合剂层的表面与镜面硅晶片的表面所成的角度θ为180°，牵引速度为300mm/分钟，室温（23℃）。结果如表1所示。
<粘合剂层的杨氏模量测定>
为了测定粘合剂层的杨氏模量，将芯片保持用胶带A～D的实施例中的各粘合剂组合物溶液涂布到PET剥离衬垫的经聚硅氧烷处理的面上，并在120℃加热干燥2分钟，由此形成厚度10μm的粘合剂层，并粘贴另一片PET剥离衬垫的聚硅氧烷处理面，从而制作由PET剥离衬垫夹住的粘合剂层（相当于实施例1～6的粘合剂层）。然后，测定框架粘贴区域中的杨氏模量和芯片粘贴区域中的杨氏模量。框架粘贴区域中的杨氏模量如下测定：将由PET剥离衬垫夹住的粘合剂层分别切割为长100mm、宽50mm的条状后，将一个PET剥离衬垫剥离，仅将粘合剂层卷成筒状，然后进行测定。另一方面，芯片粘贴区域中的杨氏模量如下测定：在制作由PET剥离衬垫夹住的粘合剂层后，利用日东精机制造的紫外线照射装置（商品名UM-810）以20mW/cm2的照度照射紫外线使累积光量为400mJ/cm2，之后与框架粘贴区域中的杨氏模量同样地进行测定。使用拉伸试验机，在测定时温度23±3℃、测定时湿度55±10%Rh、牵引速度50mm/分钟的条件下进行测定。结果如表1所示。
<剪切胶粘力的测定>
在芯片保持用胶带A～F的基材面侧用PET（聚对苯二甲酸乙二醇酯）薄膜加衬，然后将框架粘贴区域部分切割为10mm宽度，将所得的试样粘贴到SUS304BA板上，以50mm/分钟在水平方向上牵引。测定此时的最大应力作为剪切胶粘力。另外，在SUS304BA板上的粘贴部分为10mm×10mm。结果如表1所示。
<恒定负荷剥离速度的测定>
按照以下的（a）～（c）的顺序进行测定。
（a）将芯片保持用胶带A～F的框架粘贴区域部分切割为20mm宽度，并使用2kg的辊往返一次将其压接在SUS304BA板上。
（b）将粘贴有芯片保持用胶带A～F的SUS304BA板在以芯片保持用胶带A～F为下面而保持水平的状态下，在芯片保持用胶带A～F的一端沿90°方向（铅直方向）安装2g的重物。
（c）每隔2小时测定从测定开始时起的剥离长度，共测定5个点。
（d）由5个点的测定值进行线性近似，将所得直线的斜率作为剥离速度。另外，线性近似采用最小二乘法。结果如表1所示。
表1
实施例1 实施例2 实施例3 实施例4 实施例5 比较例1
芯片粘贴区域中的粘合力(N/20mm) 0.05 0.05 0.03 0.05 0.05 3.1
框架粘贴区域中的粘合力(N/20mm) 1.6 0.3 1.4 3.2 3.1 3.1
芯片粘贴区域中的杨氏模量(MPa) 7～10 15 13～17 7～10 7～10 0.2
框架粘贴区域中的杨氏模量(MPa) 0.2～0.8 0.8 0.2～0.3 0.2～0.8 0.2～0.8 0.2
剪切胶粘力(N/100mm2) 36 33 35 60 60 60
恒定负荷剥离速度(mm/小时) 5.6 10.9 6.1 小于0.1 小于0.1 小于0.1
（实施例6）
<对芯片接合薄膜的剥离力的测定>
在芯片保持用胶带A的芯片粘贴区域分别粘贴芯片接合薄膜A～D。然后，将芯片接合薄膜侧的剥离衬垫剥离，并在芯片接合薄膜上经由10μm厚的粘合剂用50μm的PET薄膜加衬。将所得材料切割为20mm宽度，对芯片保持用胶带A和加衬后的芯片接合薄膜进行牵引，并测定剥离力。在测定时温度23±3℃、测定时湿度55±10%Rh、剥离角度180°、剥离速度300mm/分钟的条件下进行测定。结果如表2所示。
<带有芯片接合薄膜的芯片的制作>
首先，在切割薄膜（使用芯片保持用胶带A作为切割薄膜）上分别层叠芯片接合薄膜A～D，制作切割/芯片接合薄膜A～D。然后，将磨削为厚度50μm的镜面硅晶片安装到切割/芯片接合薄膜A～D上，通过刀片切割加工切割为10mm见方的芯片。从芯片接合薄膜上将所得的芯片剥离，由此制作带有芯片接合薄膜的芯片A～D。
<芯片脱落（室温粘贴）评价>
将芯片保持用胶带A的剥离衬垫剥离，并粘贴到安装框架上固定。之后，将制作的带有芯片接合薄膜的芯片A～D以芯片接合薄膜侧作为粘贴方向粘贴到芯片保持用胶带A的芯片粘贴区域，并在室温下放置30分钟。粘贴条件为：粘贴时温度23℃、粘贴时压力0.2MPa、加压时间0.1秒。
在室温下在粘贴有带有芯片接合薄膜的芯片A～D的状态下将安装框架翻过来轻轻敲击，通过落下的芯片数进行评价。评价中，各自使用5个带有芯片接合薄膜的芯片A～D，一个也未脱落的情况评价为○，脱落1～4个的情况评价为△，5个全部脱落的情况评价为×。结果如表2所示。
<芯片脱落（0℃保持）评价>
将芯片保持用胶带A的剥离衬垫剥离，并粘贴到安装框架上固定。之后，将制作的带有芯片接合薄膜的芯片A～D以芯片接合薄膜侧作为粘贴方向粘贴到芯片保持用胶带A的芯片粘贴区域，并在0℃冷却24小时。之后，在0℃环境下将安装框架翻过来轻轻敲击，通过落下的芯片数进行评价。评价中，各自使用5个带有芯片接合薄膜的芯片A～D，一个也未脱落的情况评价为○，脱落1～4个的情况评价为△，5个全部脱落的情况评价为×。结果如表2所示。
<拾取性评价>
将芯片保持用胶带A的剥离衬垫剥离，并粘贴到安装框架上固定。之后，将制作的带有芯片接合薄膜的芯片A～D以芯片接合薄膜侧作为粘贴方向粘贴到芯片保持用胶带A的芯片粘贴区域，并在室温下放置30分钟。使用制作的试样，从芯片保持用胶带A上进行带有芯片接合薄膜的芯片A～D的拾取。使用刚制作后的试样和在室温下放置1个月后的试样进行拾取性评价。另外，拾取条件如下所述。
（拾取条件）
芯片接合装置：株式会社新川制SPA-300
安装框架：ディスコ公司制2-8-1
晶片类型：镜面晶片（无图案）
芯片尺寸：10mm×10mm
芯片厚度：50μm
针数：9根
针上推速度：5mm/秒
夹头保持时间：1000毫秒
扩张：拉下量3mm
针上推高度：300μm
评价中，拾取10个芯片，全部能够拾取的情况评价为○，能够拾取1～9个芯片的情况评价为△，全部不能拾取的情况评价为×。结果如表2所示。
表2
芯片接合薄膜A 芯片接合薄膜B 芯片接合薄膜C 芯片接合薄膜D
剥离力(N/20mm) 0.06 0.07 0.05 0.03
芯片脱落(室温) ○ ○ ○ ○
芯片脱落(0℃) ○ ○ ○ ○
拾取性(刚制作后) ○ ○ ○ ○
拾取性(1个月后) ○ ○ ○ ○
（实施例7）
除了将实施例6的芯片保持用胶带A变为芯片保持用胶带B以外，与上述实施例6进行同样的试验。结果如表3所示。
表3
芯片接合薄膜A 芯片接合薄膜B 芯片接合薄膜C 芯片接合薄膜D
剥离力(N/20mm) 0.05 0.06 0.05 0.03
芯片脱落(室温) ○ ○ ○ ○
芯片脱落(0℃) ○ ○ ○ ○
拾取性(刚制作后) ○ ○ ○ ○
拾取性(1个月后) ○ ○ ○ ○
（实施例8）
除了将实施例6的芯片保持用胶带A变为芯片保持用胶带C以外，与上述实施例6进行同样的试验。结果如表4所示。
表4
芯片接合薄膜A 芯片接合薄膜B 芯片接合薄膜C 芯片接合薄膜D
剥离力(N/20mm) 0.03 0.04 0.03 0.02
芯片脱落(室温) ○ ○ ○ ○
芯片脱落(0℃) ○ ○ ○ ○
拾取性(刚制作后) ○ ○ ○ ○
拾取性(1个月后) ○ ○ ○ ○
（实施例9）
除了将实施例6的芯片保持用胶带A变为芯片保持用胶带E以外，与上述实施例6进行同样的试验。结果如表5所示。
表5
芯片接合薄膜A 芯片接合薄膜B 芯片接合薄膜C 芯片接合薄膜D
剥离力(N/20mm) 0.06 0.07 0.05 0.03
芯片脱落(室温) ○ ○ ○ ○
芯片脱落(0℃) ○ ○ ○ ○
拾取性(刚制作后) ○ ○ ○ ○
拾取性(1个月后) ○ ○ ○ ○
（实施例10）
除了将实施例6的芯片保持用胶带A变为芯片保持用胶带F以外，与上述实施例6进行同样的试验。结果如表6所示。
表6
芯片接合薄膜A 芯片接合薄膜B 芯片接合薄膜C 芯片接合薄膜D
剥离力(N/20mm) 0.06 0.07 0.05 0.03
芯片脱落(室温) ○ ○ ○ ○
芯片脱落(0℃) ○ ○ ○ ○
拾取性(刚制作后) ○ ○ ○ ○
拾取性(1个月后) ○ ○ ○ ○
（实施例11）
<对硅晶片的剥离力的测定>
用2000号砂纸对镜面硅晶片进行背面研磨，磨削为厚度500μm后，用含有甲苯的抹布擦拭磨削面，然后用含有甲醇的抹布擦拭，再用含有甲苯的抹布擦拭。然后，将芯片保持用胶带A～F的芯片粘贴区域部分分别切割为20mm胶带宽度的条状后，将剥离衬垫剥离，并粘贴在上述晶片的磨削面上。之后，在室温环境下静置30分钟，根据JISZ0237测定芯片保持用胶带A的剥离粘合力。剥离条件是：粘合剂层的表面与镜面硅晶片的表面所成的角度θ为180°，牵引速度300mm/分钟，室温（23℃）。结果如表7所示。
<硅芯片的制作>
用2000号砂纸对镜面硅晶片进行背面研磨，磨削为厚度100μm，然后将其安装到切割薄膜（使用芯片保持用胶带A作为切割薄膜）上，通过刀片切割加工切割为10mm见方的芯片。将所得的芯片从芯片接合薄膜上剥离，由此得到硅芯片A。
<芯片脱落（室温粘贴）评价>
将芯片保持用胶带A的剥离衬垫剥离，并粘贴到安装框架上固定。之后，将制作的硅芯片A粘贴到芯片保持用胶带A的芯片粘贴区域，并在室温下放置30分钟。粘贴条件为：粘贴时温度23℃、粘贴时压力0.2MPa、加压时间0.1秒。
在室温下在粘贴有硅芯片A的状态下将安装框架翻过来轻轻敲击，通过落下的芯片数进行评价。评价中，使用5个硅芯片A，一个也未脱落的情况评价为○，脱落1～4个的情况评价为△，5个全部脱落的情况评价为×。结果如表7所示。
<芯片脱落（0℃保持）评价>
将芯片保持用胶带A的剥离衬垫剥离，并粘贴到安装框架上固定。之后，将制作的硅芯片A粘贴到芯片保持用胶带A的芯片粘贴区域，并在0℃冷却24小时。之后，在0℃环境下将安装框架翻过来轻轻敲击，通过落下的芯片数进行评价。评价中，使用5个硅芯片A，一个也未脱落的情况评价为○，脱落1～4个的情况评价为△，5个全部脱落的情况评价为×。结果如表7所示。
<拾取性评价>
将芯片保持用胶带A的剥离衬垫剥离，并粘贴到安装框架上固定。之后，将制作的硅芯片A粘贴到芯片保持用胶带A的芯片粘贴区域，并在室温下放置30分钟。使用制作的试样，从芯片保持用胶带A上进行硅芯片A的拾取。使用刚制作后的试样和在室温下放置1个月后的试样进行拾取性评价。另外，拾取条件如下所述。
（拾取条件）
芯片接合装置：株式会社新川制SPA-300
安装框架：ディスコ公司制2-8-1
晶片类型：镜面晶片（无图案）
芯片尺寸：10mm×10mm
芯片厚度：100μm
针数：9根
针上推速度：5mm/秒
夹头保持时间：1000毫秒
扩张：拉下量3mm
针上推高度：300μm
评价中，拾取10个芯片，全部能够拾取的情况评价为○，能够拾取1～9个芯片的情况评价为△，全部不能拾取的情况评价为×。结果如表7所示。
表7
硅芯片A
剥离力(N/20mm) 0.05
芯片脱落(室温) ○
芯片脱落(0℃) ○
拾取性(刚制作后) ○
拾取性(1个月后) ○
（实施例12）
除了将实施例11的芯片保持用胶带A变为芯片保持用胶带B以外，与上述实施例11进行同样的试验。结果如表8所示。
表8
硅芯片A
剥离力(N/20mm) 0.05
芯片脱落(室温) ○
芯片脱落(0℃) ○
拾取性(刚制作后) ○
拾取性(1个月后) ○
（实施例13）
除了将实施例11的芯片保持用胶带A变为芯片保持用胶带C以外，与上述实施例11进行同样的试验。结果如表9所示。
表9
硅芯片A
剥离力(N/20mm) 0.03
芯片脱落(室温) ○
芯片脱落(0℃) ○
拾取性(刚制作后) ○
拾取性(1个月后) ○
（实施例14）
除了将实施例11的芯片保持用胶带A变为芯片保持用胶带E以外，与上述实施例11进行同样的试验。结果如表10所示。
表10
硅芯片A
剥离力(N/20mm) 0.05
芯片脱落(室温) ○
芯片脱落(0℃) ○
拾取性(刚制作后) ○
拾取性(1个月后) ○
（实施例15）
除了将实施例11的芯片保持用胶带A变为芯片保持用胶带F以外，与上述实施例11进行同样的试验。结果如表11所示。
表11
硅芯片A
剥离力(N/20mm) 0.05
芯片脱落(室温) ○
芯片脱落(0℃) ○
拾取性(刚制作后) ○
拾取性(1个月后) ○
（比较例2）
<对芯片接合薄膜的剥离力的测定>
在芯片保持用胶带D（未进行紫外线照射）的芯片粘贴区域分别粘贴芯片接合薄膜A～D。然后，从基材侧以20mW/cm2的照度对芯片保持用胶带D照射紫外线使累积光量为400mJ/cm2。之后，将芯片接合薄膜侧的剥离衬垫剥离，并在芯片接合薄膜上经由10μm厚的粘合剂用50μm的PET薄膜加衬。将所得材料切割为20mm宽度，以300mm/分钟的速度上下牵引芯片保持用胶带A和加衬后的芯片接合薄膜，测定剥离力。结果如表7所示。
<芯片脱落（室温粘贴）评价>
将芯片保持用胶带D（未进行紫外线照射）的剥离衬垫剥离，并粘贴到安装框架上固定。然后，将带有芯片接合薄膜的芯片A～D粘贴到芯片保持用胶带D的芯片粘贴区域，并在室温下放置30分钟。之后，使用日东精机制造的紫外线照射装置（商品名UM-810）以20mW/cm2的照度从聚烯烃薄膜一侧照射紫外线使累积光量为400mJ/cm2。对于这样制作的试样，进行与实施例1同样的芯片脱落（室温粘贴）评价。结果如表12所示。
<芯片脱落（0℃保持）评价>
将芯片保持用胶带D（未进行紫外线照射）的剥离衬垫剥离，并粘贴到安装框架上固定。然后，将带有芯片接合薄膜的芯片A～D粘贴到芯片保持用胶带D的芯片粘贴区域，并在0℃冷却24小时。之后，使用日东精机制造的紫外线照射装置（商品名UM-810）以20mW/cm2的照度从聚烯烃薄膜一侧照射紫外线使累积光量为400mJ/cm2。对于这样制作的试样，进行与实施例1同样的芯片脱落（0℃保持）评价。结果如表12所示。
<拾取性评价>
将芯片保持用胶带D（未进行紫外线照射）的剥离衬垫剥离，并粘贴到安装框架上固定。然后，将制作的带有芯片接合薄膜的芯片A～D粘贴到芯片保持用胶带D的芯片粘贴区域，并在室温下放置30分钟。使用制作的试样，从芯片保持用胶带D上进行带有芯片接合薄膜的芯片A～D的拾取。在使用日东精机制造的紫外线照射装置（商品名UM-810）以20mW/cm2的照度从聚烯烃薄膜一侧照射紫外线使累积光量为400mJ/cm2后进行拾取性评价。另外，使用刚制作后的试样和在室温下放置1个月后的试样进行拾取性评价。另外，拾取条件与实施例1同样。结果如表12所示。
表12
芯片接合薄膜A 芯片接合薄膜B 芯片接合薄膜C 芯片接合薄膜D
剥离力(N/20mm) 5.0以上 5.0以上 5.0以上 5.0以上
芯片脱落(室温) ○ ○ ○ ○
芯片脱落(0℃) ○ ○ ○ ○
拾取性(刚制作后) ╳ ╳ ╳ ╳
拾取性(1个月后) ╳ ╳ ╳ ╳
（结果）
从表2～12的结果可以看出，如实施例6～15所示，如果使用框架粘贴区域中的180°剥离粘合力为芯片状工件粘贴区域中的180°剥离粘合力的5倍以上的芯片保持用胶带，则可以在不引起芯片脱落的情况下保持芯片，并且具有良好的拾取性。

Claims (13)

1.一种芯片保持用胶带，具有在基材上形成有粘合剂层的构成，所述粘合剂层具有用于粘贴芯片状工件的芯片状工件粘贴区域和用于粘贴安装框架的框架粘贴区域，所述芯片保持用胶带通过将安装框架粘贴到所述框架粘贴区域上来使用，其特征在于，
所述粘合剂层中，在测定温度23±3℃、牵引速度300mm/分钟的条件下，所述框架粘贴区域中的对镜面硅晶片的180度剥离粘合力为所述芯片状工件粘贴区域中的对镜面硅晶片的180度剥离粘合力的5倍以上。
2.如权利要求1所述的芯片保持用胶带，其特征在于，
在测定温度23±3℃、牵引速度300mm/分钟的条件下，所述芯片状工件粘贴区域中的粘合剂层对镜面硅晶片的180度剥离粘合力为0.01～0.1N/20mm胶带宽度。
3.如权利要求1所述的芯片保持用胶带，其特征在于，
所述芯片状工件粘贴区域中的粘合剂层的杨氏模量为3MPa以上。
4.如权利要求1所述的芯片保持用胶带，其特征在于，
所述芯片保持用胶带具有基材和在所述基材上形成的辐射线固化型粘合剂层，
所述芯片状工件粘贴区域是通过辐射线照射引起的固化导致粘合力下降而形成的区域。
5.如权利要求1所述的芯片保持用胶带，其特征在于，
所述粘合剂层是由表面具有所述框架粘贴区域的强粘合剂层和表面具有所述芯片状工件粘贴区域的弱粘合剂层以两者在基材上不层叠的形态形成的粘合剂层。
6.如权利要求1所述的芯片保持用胶带，其特征在于，
所述粘合剂层具有强粘合剂层和以使所述强粘合剂层面的外围部露出的方式层叠在所述强粘合剂层上的弱粘合剂层，
所述强粘合剂层的露出部位相当于所述框架粘贴区域，
所述弱粘合剂层的表面相当于所述芯片状工件粘贴区域。
7.如权利要求1所述的芯片保持用胶带，其特征在于，
所述粘合剂层具有弱粘合剂层和以使所述弱粘合剂层面的中央部露出的方式层叠在所述弱粘合剂层上的强粘合剂层，
所述强粘合剂层的表面相当于所述框架粘贴区域，
所述弱粘合剂层的露出部位相当于所述芯片状工件粘贴区域。
8.一种芯片状工件的保持方法，用于保持通过切割而形成的芯片状工件，其特征在于，包括以下工序：
将安装框架粘贴到权利要求1所述的芯片保持用胶带的框架粘贴区域的工序，和
将通过切割而形成的芯片状工件粘贴到芯片保持用胶带的芯片状工件粘贴区域的工序。
9.一种半导体装置的制造方法，使用权利要求1所述的芯片保持用胶带，其特征在于，包括以下工序：
切割工件的工序，
将通过切割而形成的芯片状工件粘贴到所述芯片保持用胶带的所述芯片状工件粘贴区域的工序，
将粘贴在所述芯片保持用胶带上的所述芯片状工件剥离的剥离工序，和
将剥离的所述芯片状工件固定到被粘物上的工序。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，
所述剥离工序是在不使所述芯片状工件粘贴区域的粘合力降低的情况下将所述芯片状工件剥离的工序。
11.一种芯片保持用胶带的制造方法，用于制造权利要求4所述的芯片保持用胶带，其特征在于，包括以下工序：
形成辐射线固化型粘合剂层的粘合剂层形成工序，和
对所述辐射线固化型粘合剂层的一部分照射辐射线使其固化，从而形成因固化而粘合力降低的芯片状工件粘贴区域和未固化因而粘合力不降低的框架粘贴区域的辐射线照射工序。
12.如权利要求11所述的芯片保持用胶带的制造方法，其特征在于，
还包括在与层叠于基材上的辐射线固化型粘合剂层的框架粘贴区域对应的部位形成具有辐射线遮蔽功能的辐射线遮蔽层的辐射线遮蔽层形成工序，
所述辐射线照射工序是从所述基材面一侧照射辐射线使与芯片状工件粘贴区域对应的部位的辐射线固化型粘合剂层固化，从而形成因固化而粘合力降低的芯片状工件粘贴区域和未固化因而粘合力不降低的框架粘贴区域的工序。
13.如权利要求12所述的芯片保持用胶带的制造方法，其特征在于，
所述辐射线遮蔽层形成工序是使用印刷法形成所述辐射线遮蔽层的工序。
CN201010623081.2A 2009-12-25 2010-12-27 芯片保持用胶带、工件保持方法和半导体装置制造方法 Expired - Fee Related CN102169849B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009296116A JP4988815B2 (ja) 2009-12-25 2009-12-25 チップ保持用テープ、チップ状ワークの保持方法、チップ保持用テープを用いた半導体装置の製造方法、及び、チップ保持用テープの製造方法
JP2009-296116 2009-12-25

Publications (2)

Publication Number Publication Date
CN102169849A CN102169849A (zh) 2011-08-31
CN102169849B true CN102169849B (zh) 2014-05-28

Family

ID=44188046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010623081.2A Expired - Fee Related CN102169849B (zh) 2009-12-25 2010-12-27 芯片保持用胶带、工件保持方法和半导体装置制造方法

Country Status (5)

Country Link
US (2) US8278151B2 (zh)
JP (1) JP4988815B2 (zh)
KR (1) KR101749762B1 (zh)
CN (1) CN102169849B (zh)
TW (1) TWI432548B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
US8302651B2 (en) * 2010-04-27 2012-11-06 Tokyo Ohka Kogyo Co., Ltd. Stripping device and stripping method
RU2476471C1 (ru) * 2011-10-20 2013-02-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Волгоградский государственный технический университет" (ВолгГТУ) Способ крепления резин друг к другу
RU2478679C1 (ru) * 2011-10-20 2013-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Волгоградский государственный технический университет" (ВолгГТУ) Способ крепления резин друг к другу
RU2470973C1 (ru) * 2011-10-20 2012-12-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Волгоградский государственный технический университет" (ВолгГТУ) Способ крепления резин друг к другу
JP2013095843A (ja) * 2011-10-31 2013-05-20 Lintec Corp シート製造装置
JP5117630B1 (ja) * 2012-07-06 2013-01-16 古河電気工業株式会社 半導体ウェハ表面保護用粘着テープおよびそれを用いた半導体ウェハの製造方法
JP5607843B2 (ja) * 2012-07-26 2014-10-15 古河電気工業株式会社 半導体ウエハ加工用テープの製造方法及び半導体ウエハ加工用テープ
WO2014050663A1 (ja) * 2012-09-28 2014-04-03 日東電工株式会社 半導体装置製造用接着シート、半導体装置、及び半導体装置の製造方法
JP6243165B2 (ja) * 2013-08-07 2017-12-06 リンテック株式会社 接着シート及び接着シート貼付方法
JP6317081B2 (ja) * 2013-08-07 2018-04-25 リンテック株式会社 接着シート及び接着シート貼付方法
WO2015046529A1 (ja) * 2013-09-30 2015-04-02 リンテック株式会社 樹脂膜形成用複合シート
WO2015125351A1 (ja) * 2014-02-21 2015-08-27 株式会社村田製作所 電子部品供給体及びその製造方法
KR102332468B1 (ko) * 2014-07-24 2021-11-30 삼성전자주식회사 기능 제어 방법 및 그 전자 장치
JP6151679B2 (ja) * 2014-11-11 2017-06-21 日東電工株式会社 再剥離粘着剤組成物、粘着シート及びテープ
JP6206604B2 (ja) * 2014-12-17 2017-10-04 株式会社村田製作所 押圧検知装置
JP6127088B2 (ja) * 2015-03-26 2017-05-10 政廣 遠藤 接着剤及び基板の製造方法
CN109494146B (zh) * 2017-09-12 2021-06-25 天津环鑫科技发展有限公司 一种半导体器件正面金属保护的方法
CN109459898B (zh) * 2018-12-21 2021-07-23 武汉天马微电子有限公司 显示面板和显示装置
CN110246765A (zh) * 2019-05-29 2019-09-17 全球能源互联网研究院有限公司 一种功率芯片预封装方法及功率芯片封装方法
CN110452625B (zh) * 2019-09-24 2021-07-23 苏州世华新材料科技股份有限公司 压敏胶粘制品及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6402993B1 (en) * 2000-10-11 2002-06-11 General Cable Technologies Corporation Low adhesion semi-conductive electrical shields
CN1497703A (zh) * 2002-10-15 2004-05-19 日东电工株式会社 切割/冲模-结合膜，固定碎片机件和半导体设备的方法
CN1700424A (zh) * 2004-05-20 2005-11-23 株式会社瑞萨科技 半导体器件的制造方法
CN101052670A (zh) * 2004-10-29 2007-10-10 纳幕尔杜邦公司 适合用于透明叠层材料的热塑性树脂组合物
CN101083216A (zh) * 2006-05-31 2007-12-05 株式会社半导体能源研究所 粘合方法以及粘合装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252153A (ja) * 1990-02-28 1991-11-11 Nitto Denko Corp 半導体ウエハの保持部材
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
JPH11198987A (ja) * 1998-01-12 1999-07-27 Mitsubishi Electric Corp 半導体チップの包装方法及び包装装置
WO2005057644A1 (ja) * 2003-12-15 2005-06-23 The Furukawa Electric Co., Ltd. ウェハ加工用テープおよびその製造方法
JP2007150065A (ja) * 2005-11-29 2007-06-14 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ
JP2008091698A (ja) * 2006-10-03 2008-04-17 Matsushita Electric Ind Co Ltd 基板処理装置および基板処理方法
JP4879702B2 (ja) 2006-10-20 2012-02-22 リンテック株式会社 ダイソート用シートおよび接着剤層を有するチップの移送方法
JP5097600B2 (ja) * 2008-03-31 2012-12-12 リンテック株式会社 チップの保持構造、ダイソート用シート及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6402993B1 (en) * 2000-10-11 2002-06-11 General Cable Technologies Corporation Low adhesion semi-conductive electrical shields
CN1497703A (zh) * 2002-10-15 2004-05-19 日东电工株式会社 切割/冲模-结合膜，固定碎片机件和半导体设备的方法
CN1700424A (zh) * 2004-05-20 2005-11-23 株式会社瑞萨科技 半导体器件的制造方法
CN101052670A (zh) * 2004-10-29 2007-10-10 纳幕尔杜邦公司 适合用于透明叠层材料的热塑性树脂组合物
CN101083216A (zh) * 2006-05-31 2007-12-05 株式会社半导体能源研究所 粘合方法以及粘合装置

Also Published As

Publication number Publication date
US20120107576A1 (en) 2012-05-03
TWI432548B (zh) 2014-04-01
TW201125949A (en) 2011-08-01
KR101749762B1 (ko) 2017-06-21
JP4988815B2 (ja) 2012-08-01
JP2011137057A (ja) 2011-07-14
US8278151B2 (en) 2012-10-02
KR20110074703A (ko) 2011-07-01
US20110159642A1 (en) 2011-06-30
CN102169849A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
CN102169849B (zh) 芯片保持用胶带、工件保持方法和半导体装置制造方法
CN101855710B (zh) 切割/芯片接合薄膜
CN101385135B (zh) 半导体装置的制造方法
CN101645427B (zh) 切割/芯片接合薄膜
CN101911260B (zh) 切割/芯片接合薄膜
CN101911259B (zh) 切割/芯片接合薄膜
CN101855711B (zh) 切割/芯片接合薄膜
CN101617395B (zh) 热固化型芯片接合薄膜
CN101617390B (zh) 切割/芯片接合薄膜
CN102153956B (zh) 热固型胶粘薄膜、带有切割薄膜的胶粘薄膜、以及使用它们制造半导体装置的方法
CN101515564B (zh) 具备切割膜和芯片焊接膜的膜
CN103140917B (zh) 切割/芯片接合薄膜以及半导体装置制造方法
CN102222633B (zh) 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法
CN103081069B (zh) 半导体装置用薄膜以及半导体装置
CN101645425A (zh) 切割/芯片接合薄膜
CN101640191A (zh) 切割/芯片接合薄膜
CN102227482B (zh) 半导体装置制造用薄膜卷
CN103081068B (zh) 半导体装置用薄膜以及半导体装置
CN102074494A (zh) 热固型芯片接合薄膜
CN102190977A (zh) 切割/芯片接合薄膜
CN101645426A (zh) 切割/芯片接合薄膜
CN102265388A (zh) 热固型芯片接合薄膜
CN103165474A (zh) 半导体装置的制造方法
CN102842541A (zh) 层叠膜及其使用
CN104910825A (zh) 胶粘片及其用途

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140528

Termination date: 20201227