CN101968981A - 芯片电阻器及其制造方法 - Google Patents

Abstract

本发明涉及一种制造芯片电阻器的方法，其包括以下步骤：在基板材料的正面上形成电阻器层。通过在基板材料的正面中形成多个第一槽，在基板材料中限定多个基板部，每个第一槽在第一方向延伸。导体层形成在每个第一槽中。沿在与第一方向不同的第二方向上延伸的线切割基板部。

Description

芯片电阻器及其制造方法

技术领域

本发明涉及芯片电阻器和芯片电阻器的制造方法。

背景技术

为了更好地理解本发明，图45A-46B示出了作为相关领域的芯片电阻器制造方法。图45A是平面图，其示出该制造方法的步骤，而图45B是沿图45A中的线9α-9α的截面图。

在所示方法中，首先制备绝缘基板91，如图45A和45B所示。接着，在该绝缘基板91的正面91a上形成由多个矩形部分形成的表面电极层94。然后，在绝缘基板91的正面91a上形成由多个矩形部分形成的电阻器层92从而部分重叠表面电极层94。然后，类似于表面电极层94，在该绝缘基板91的背面91b上形成由多个矩形部分形成的背表面电极层94’。然后，由粘接剂层963将绝缘基板91粘接到片部件(sheet member)961上。

如图46A所示，将粘接到该片部件961的绝缘基板91沿线Dx切割(也参照图45A)从而获得多个棒部件(bar member)911，每个都呈条带(strip)形式。如图46B所示，然后将棒部件911从片部件961上移去。然后，如图46C所示，棒部件911被重新排列为它们的侧面面向上方。如图46D中箭头所示，电极层93被共同地形成在棒部件911的侧面上。然后，棒部件911再次被粘接到片部件上，如图45B所示。然后，将棒部件911在垂直于棒部件911的长度的方向上切割成适当的尺寸，再从片部件上移去。由此，获得芯片电阻器。

近年来，芯片电阻器的尺寸已经减小。随着芯片电阻器的尺寸的减小，上述棒部件911需要变薄。为了将从片部件961上移去的如此薄的棒部件911重新排列成适当的位置(参照图46C)，需要高度精确的技术。如果该重新排列不精确，则电极层93不能精确地在棒部件911的侧面上形成，这阻碍了产量的提高。

发明内容

本发明是在上述情形下提出的。因此本发明的目的是提供芯片电阻器的制造方法，由此，即使小的芯片电阻器也能够精确地制造。

根据本发明第一个方面，提供了制造芯片电阻器的方法。该方法包括以下步骤：在基板材料的正面上形成电阻器层；通过在基板材料的正面形成多个第一槽而在基板材料上限定多个基板部，每个第一槽在第一方向上延伸；在每个第一槽中形成导体层；和在与第一方向不同的第二方向上切割该基板部。

在上述方法中，导体层被形成在每个第一槽中，因而至少覆盖槽的侧面。因此，无需分离基板部并将其重新排列以形成导体层，如图46C所示。结果，各基板部在形成槽和形成导体层的过程中保持适当的位置关系，且芯片电阻器能被精确地制造。

优选地，每个槽包括底面。

优选地，该方法进一步包括在每个第一槽的底面中形成宽度比所述的每个第一槽小的第二槽的步骤。借助该结构，可以在用划片刀(dicing blade)形成第二槽时，防止划片刀，例如与导体层接触。因此，导体层不会在基板材料的分离过程中被过度切除。

优选地，电阻器层包括形成多个在第二方向上彼此隔开的电阻器行，其中每个电阻器行包括多个在第一方向上排列的电阻器条带，且每个电阻器条带在第二方向上延伸。在限定多个基板部的步骤中，每个第一槽在相邻的两个电阻器行之间形成。

优选地，该方法进一步包括在形成电阻器层的步骤之前，在基板材料的正面上形成表面电极层的步骤，其中表面电极层包括多个在第二方向上彼此隔开的表面电极行，且每个表面电极行包括多个在第一方向上排列的表面电极部。在形成电阻器层的步骤中，每个电阻器条带以这样的方式形成，即，其重叠两个在第二方向上彼此相邻的表面电极部。

优选地，导体层包括多个导电部，每个导电部与电阻器条带中的一个电连接。

优选地，形成导体层的步骤包括印刷导电材料。

优选地，形成导体层的步骤包括溅射导电材料。

优选地，该方法进一步包括在形成导体层之前，形成掩膜层，该掩膜层覆盖电阻器层并具有用于暴露第一槽的开口。

根据本发明的第二方面，提供了一种芯片电阻器，其包括：基板，该基板包括正面，与正面相反的背面，以及连接到正面和背面的侧面；形成在正面上的电阻器层；以及在侧面上形成的并电连接到电阻器层的导体层。该基板具有位于侧面并在导体层与基板的背面之间的凸起。

优选地，该导体层从基板的侧面延伸到正面上。

优选地，芯片电阻器进一步包括在基板正面上形成并保持与电阻器层接触的表面电极层，其中表面电极层被设置在导体层和基板正面之间。

优选地，电阻器层包括多个在第一方向上彼此隔开的电阻器条带，且导体层包括多个导电部，每个导电部与电阻器条带中的一个电连接。

优选地，导电部在第一方向上彼此隔开。

优选地，凸起与导体层接触。

优选地，芯片电阻器进一步包括板层，其覆盖导体层和部分凸起。

本发明的其他特征和优点将从下面参照附图的详细说明中变得显而易见。

附图说明

图1是示出根据本发明第一实施方式的芯片电阻器的实例的平面图；

图2是示出图1中所示芯片电阻器的侧视图；

图3是沿图1中的线III-III的截面图；

图4示出了安装在布线图案上的图1-3中的芯片电阻器；

图5是示出制造图1中芯片电阻器的方法的步骤的平面图；

图6是沿图5中的线α-α的截面图；

图7是示出图5中所示步骤的后续步骤的平面图；

图8是沿图7中线α-α的截面图；

图9是沿图7中线β-β的截面图；

图10是示出图7中步骤的后续步骤的平面图；

图11是沿图10中线α-α的截面图；

图12是沿图10中线β-β的截面图；

图13是示出图10中步骤的后续步骤的平面图；

图14是沿图13中线α-α的截面图；

图15是沿图13中线β-β的截面图；

图16是示出图13中步骤的后续步骤的平面图；

图17是沿图16中线α-α的截面图；

图18是沿图16中线β-β的截面图；

图19是示出图17中步骤的后续步骤的截面图；

图20是示出图18中步骤的后续步骤的截面图；

图21是示出根据本发明第一实施方式的芯片电阻器制造方法的变形例的平面图；

图22是沿图21中线α-α的截面图；

图23是沿图21中线β-β的截面图；

图24是示出根据本发明第二实施方式的芯片电阻器制造方法的平面图；

图25是沿图24中线XXV-XXV的截面图；

图26是示出图24中所示的制造芯片电阻器的方法的步骤的平面图；

图27是沿图26中线γ-γ的截面图；

图28是示出图26中步骤的后续步骤的平面图；

图29是沿图28中线γ-γ的截面图；

图30是沿图28中线δ-δ的截面图；

图31是示出图28中步骤的后续步骤的平面图；

图32是沿图31中线γ-γ的截面图；

图33是沿图31中线δ-δ的截面图；

图34是示出图31中步骤的后续步骤的平面图；

图35是沿图34中线γ-γ的截面图；

图36是沿图34中线δ-δ的截面图；

图37是示出图34中步骤的后续步骤的平面图；

图38是沿图37中线γ-γ的截面图；

图39是沿图37中线δ-δ的截面图；

图40是示出根据本发明第三实施方式的芯片电阻器的截面图；

图41示出了制造图40中所示芯片电阻器的方法；

图42示出了图41中步骤的后续步骤；

图43示出了图42中步骤的后续步骤；

图44示出了图43中步骤的后续步骤；

图45A是示出根据本发明相关技术的芯片电阻器制造方法的步骤的平面图；

图45B是沿图45A中线9δ-9δ的截面图；

图46A示出了图45A中步骤的后续步骤；

图46B示出了图46A中步骤的后续步骤；

图46C示出了图45B中步骤的后续步骤；以及

图46D示出了图45C中步骤的后续步骤。

具体实施方式

下面，参照附图说明本发明的优选实施方式。

图1是示出根据本发明第一实施方式的芯片电阻器的实例的平面图。图2是图1中所示芯片电阻器的侧视图。图3是沿图1中的线III-III的截面图。

这些图中所示的芯片电阻器A1包括基板1、电阻器层2、保护层s、一对导体层3、一对表面电极层4和一对板层(plate layer)5。为了更易于理解，图1和图2中省略了保护层s和板层5。

从x-y平面看基板1是矩形，并由绝缘材料，如氧化铝形成。基板1在x方向上的尺寸为，例如900微米。基板1在y方向上的尺寸为，例如400微米。基板1的厚度(即，在z方向上的尺寸)为，例如100微米。如图3中清楚地所示，基板1包括正面1a，背面1b和侧面1c。侧面1c连接正面1a和背面1b。基板1在每个侧面1c上在更靠近背面1b的位置形成有凸起11。凸起11从在y方向上基板1向外突出。凸起11在y方向上的尺寸(厚度)为例如15微米。凸起11在z方向上的尺寸为例如90微米。由于具有凸起11，每个侧面1c由表面部1d，11a和1e构成。表面部1d和1e沿z-x平面延伸。表面部11a沿x-y平面延伸并连接到表面部1d和1e。未示出的保护层形成在基板1的背面1b上。

如图1和图3所示，电阻器层2被形成在基板1的正面1a上。电阻器层2由电阻性材料，如氧化钌形成。如图1所示，电阻器层2包括多个电阻器条带21。电阻器条带21在y方向上延伸并在x方向上并排设置。虽然在本实施方式中提供了四个电阻器条带21，但电阻器条带21的数量不限于四个。电阻体条带21为厚度为，例如10微米的膜。

如图3所示，保护层s覆盖电阻器层2以用于保护。保护层s在x方向上以一致的宽度延伸。保护层s由，例如绝缘树脂形成。

如图1和图3所示，表面电极层4形成在基板1的正面1a上。表面电极层4由导电材料，例如银形成。如图1所示，每个表面电极层4由多个表面电极部41形成。具体地，如图1和3所示，四个表面电极部41被设置在基板1的在y方向上隔开的两个边的每个边上，并且在各边上的四个电极部41被并排配置在对应于电阻器条带21的x方向上。每个表面电极部41在y方向上更靠近中心的部分由对应的电阻器条带21覆盖，使得表面电极部41与电阻器条带21电连接。表面电极部41具有，例如10微米的厚度。

如图1-3所示，每个导体层3从基板1的侧面1c延伸到基板1的正面。从z方向观察，导体层3重叠表面电极部41和基板1的正面1a。导体层3由导电金属，如镍或铬形成。如图1和2所示，导体层3由在x方向上彼此隔开的多个导电部31构成。导电部31在x方向上的尺寸与表面电极部41的尺寸不同，或者，如图1所示，在本实施方式中，比表面电极部41大。然而，与此不同，导电部31在x方向上的尺寸可以等于表面电极部41的尺寸。如图3所示，导电部31与表面部11a接触，且不覆盖表面部1e。导电部31的厚度为，例如10纳米。导电部31分别与表面电极部41接触。借助该结构，每个导电部31通过表面电极部41与电阻器条带21中对应的一个电连接。

如图3所示，每个板层5覆盖表面电极层4，导体层3和部分凸起11。板层5的厚度为，例如10微米。板层5具有镍和锡的双层结构。

图4示出了安装在布线图案p上的芯片电阻器A1。在图4中，基板1的正面1a用作芯片电阻器A1的安装面。通过形成倒角(fillet)f，将芯片电阻器A1安装在布线图案p上。

制造芯片电阻器A1的方法在下面参照图5-20进行说明。

图5是示出芯片电阻器A1的制造方法的步骤的平面图。图6是沿图5中线α-α的截面图。

首先，如图5和6所示，制备由诸如氧化铝的绝缘材料构成的基板材料。然后，在基板材料7的正面7a上形成表面电极层4。具体地，在y方向上以预定间隔在基板材料7的正面7a上形成多个表面电极行4L。每个表面电极行4L由在x方向上排列的(aligned)多个表面电极部41形成。

然后，在基板材料7的正面7a上形成电阻器层2。具体地，以预定间隔在y方向上形成多个电阻器行2L。每个电阻器行2L由多个电阻器条带21形成。形成电阻器行2L，使得每个电阻器条带21在y方向上的两端部分地覆盖对应的表面电极部41。然后，形成保护层s从而覆盖电阻器条带21。保护层s具有在x方向上以一致宽度延伸的条带状形式。为了清楚地显示在电阻器条带21形成的位置，图5中没有示出保护层s。同样的理由，在例如显示制造方法的后续步骤的图7，10和13的平面图中也没有示出保护层s。

然后，利用例如粘接剂将基板材料7粘接到片部件61上。结果，获得由片部件61、粘接剂层62和基板材料7形成的叠层结构。片部件61由绝缘材料，如PET膜形成。

然后，如图7，8和9所示，在基板材料7的正面7中，在对应于表面电极行4L的位置形成在x方向上延伸的多个槽71(图7中3个槽)。从图8和9清楚地看出，槽71没有穿透基板材料7。每个槽71具有在基板材料7中形成的侧面711和底面712。如图7所示，通过形成槽71，每个具有在x方向上延伸的条带状形式的多个基板部73被限定在基板材料7中。图7中示出了四个基板部73。每个槽71的宽度(y方向上的尺寸)为例如，70到100微米，深度约为50到100微米。

然后，如图10，11和12所示，通过在基板材料7的正面7a侧上印刷形成掩膜层63。如图10和11所示，掩膜层63包括多个矩形开口631。开口631在x方向上排列，且每个开口631暴露至少部分的各表面电极部41。如图10和12所示，掩膜层63覆盖每个槽71的不位于表面电极部41的中间的大部分。

为了更易于理解，没有示出掩膜层63，并且仅由双虚线在平面图中表示开口631，如显示制造方法的后续步骤的图13和16。进一步，在下面将要说明导体层3的平面图，如图13和16中，在掩膜层63的正面上形成的部分没有示出。

然后，如图13，14和15所示，镍、铬或其他导电材料的原子被溅射在基板材料7的正面7a上。通过该工艺，如图13和14所示，在没有被掩膜层63覆盖，即由于开口631的存在而暴露的部分，导体层3直接形成在表面电极部41和槽71b的侧面711以及底面712上。直接形成在槽71的侧面711等上的导体层3构成在x方向上排列的多个导电部31。导电部31在x-y平面图上是矩形，并在x方向上彼此隔开。如图14和15所示，在被掩膜层63覆盖的部分，导电层3不是直接而是通过掩膜层63在表面电极部41和槽71的侧面711和底面712上形成。

然后，如图16，17和18所示，分离槽72被形成在每个槽72的底面712上。通过该工艺，基板部73沿在图16中x方向上延伸的线Dx彼此分开。分离槽72的宽度(在y方向的尺寸)小于槽71的底面712的宽度。分离槽72的宽度为，例如40到60微米。分离槽73是通过使用例如划片刀形成的。然后，沿图16中所示的线Dy，通过例如形成未示出的槽来划分每个基板部73。如图17和18清楚地所示，在沿线Dx彼此分开基板部73和沿线Dy划分每个基板部73的过程中，基板部73经粘接剂层62被保持粘接到片部件61上。通过形成分离槽72，形成多个基板1，每个基板1包括凸起11，如图3所示。

然后，如图19和20所示，通过使用适当的熔剂溶解粘接层62。图19以截面图示出了对应于图17的后续步骤，而图20以截面图示出了对应于图18的后续步骤。通过溶解粘接剂层62，多个基板1与片部件61分离并且彼此完全分离。然后，溶解掩膜层63。通过该工艺，形成在掩膜层63上的导体层3从基板1上移去。

然后，如图3所示，形成板层5，由此完成芯片电阻器A1。

下面，说明上述芯片电阻器A1及其制造方法的优点。

根据本实施方式，如图13-15所示，导体层3形成在槽71的侧面71上。因此，无需分离和精确地重新排列用于形成导体层3的基板部73。也就是，在基板材料7中形成槽71和形成导体层3的过程中，多个基板部73保持适当位置关系并彼此对准(alignment)。这确保了导体层3以最小的位置偏差形成。因此，能够精确制造芯片电阻器A1，即，获得具有高精度的芯片电阻器A1。

如前面参照图46B和46C的说明，现有技术的方法要求高度精确的技术，从而在从片部件961移去后，以适当的位置(posture)重新排列棒部件911，且很难重新排列极薄的极薄的棒部件911。相反，本实施方式的方法不要求这类高度精确的技术，因为无需分离和重新排列基板部73。因此，本实施方式的方法确保了能够容易地制造更小的芯片电阻器。

如图11和12所示，形成在基板材料7中的每个槽71具有底面712且不穿透基板材料7。换句话说，槽71的深度小于当槽71穿透基板材料7时的深度。因此，掩膜层63可通过印刷可靠地形成在槽71的底面712上。这防止了导体层3在槽71的侧面711的不适当部分意外地形成。

因此，如图13所示，适当地形成包括在x方向上彼此隔开的导电部31的导体层3。该方法特别适于制造所谓包括多个电阻器条带21的多类型芯片电阻器(multiple-type chip resistor)。

在基板材料1可沿其划分的线Dy(参照图16)之间x方向上的间隔可适当地改变，。通过改变间隔，易于获得其中电阻器条带21的数目不是四个的多类型芯片电阻器，，或者仅包括一个电阻器条带21的单类型芯片电阻器。

如图16-18所示，在该实施方式中，分离槽72的宽度被设成比槽71的小。也就是，在通过用未示出的划片刀形成分离槽72而将基板部73彼此分离的过程中，划片刀不容易与槽71的侧面上的导体层3接触。因此，导体层3不易于在分离工艺中削掉。

如图7-12所示，掩膜层63在形成槽71之后而非之前形成。因此，槽71在y方向上的尺寸和掩膜层63的开口631的尺寸无需彼此相等。如图10和11所示，开口631在y方向上的尺寸大于槽71的尺寸，使得导体层3不仅在槽71的侧面71上形成，而且在基板1的正面1a侧上形成，如图13和14所示。这确保了导体层3与表面电极层4充分接触。

如图4所示，形成倒角f以与基板1的侧面1c上的整个板层5接触。倒角f不很大以与基板1的背面1b接触，并且在y方向上也不很大。因此，包括焊接倒角(solder fillet)f尺寸的芯片电阻器A1的安装区域被减小。

图21-23示出了本实施方式的制造方法的变形例。在该变形中，代替如参照图7-12说明的在形成掩膜层63之后进行溅射，通过印刷形成导体层3。

借助该方法，如图21-23所示，导体层3可靠地形成在每个槽71的侧面711和底面712的所需部分上，而不形成掩膜层。具体地，如图21和22所示，导体层3仅在小区域上形成，而不形成掩膜层，在x-y平面上看该小区域是正方形。如图21和23所示，导体层3不形成在其他部分。因为该方法不包括形成掩膜层的步骤，形成芯片电阻器A1的工艺步骤的数量更少。进一步，借助该方法，导体层3可靠地形成在槽71的底面712上，因为如上所述，槽71的深度较小。

图24-39示出了本发明的第二实施方式。在这些图中，与前面实施方式相同或类似的元件由前面实施方式中所使用的附图标记表示。

图24是示出根据本发明第二实施方式的芯片电阻器的平面图。图25是沿图24中线XXV-XXV的截面图。这些图中示出的芯片电阻器A2被称为单类型芯片电阻器(single-type chip resistor)，其中电阻器层2仅包括一个矩形电阻器条带21，这是与第一实施方式的芯片电阻器A1的主要差别。因为芯片电阻器A2仅包括一个电阻器条带21，基板1的每个边上导体层3和表面电极层4分别包括单个导体部和单个表面电极部。板层5被设置在基板1的每个边缘上。为了更易于理解，图24中没有示出保护层s和板层5。

下面，参照图26-39说明制造芯片电阻器A2的方法。

首先，类似于第一实施方式，制备基板材料7，并且在基板材料7的正面7a上形成表面电极层4，如图26和27所示。具体地，在基板材料7的正面7a上在y方向上以预定间隔形成多个表面电极行4L。每个表面电极行4L由多个表面电极部41形成。

然后，类似于第一实施方式，在基板材料7的正面7a上形成电阻器层2。具体地，在y方向上以预定间隔形成多个电阻器行2L。每个电阻器行2L由多个电阻器条带21形成。形成电阻器行2L使得在y方向中每个电阻器条带21的两端部分地覆盖对应的表面电极部41。然后，形成保护层s从而覆盖电阻器条带21。保护层s具有在x方向上以一致宽度延伸的带状形式。为了清楚地显示电阻器条带21形成的位置，图26中省略了保护层s。因为同样的原因，显示制造方法的后续步骤的图28，31和34的平面图中省略了保护层s。

然后，利用，例如粘接剂，将基板材料7粘接到片部件61上。结果，获得由片部件61、粘接剂层62和基板材料7形成的叠层结构。

然后，如图28，29和30所示，在基板材料7的正面7a中在对应于表面电极行4L的位置形成在x方向上延伸的多个槽71。如图29和30清楚地所示，槽71不穿透基板材料7。每个槽71包括在基板材料7中形成的侧面711和底表712。如图28所示，通过形成槽71，每个具有在x方向上延伸的带状形式的多个基板部73被限定在基板材料7中。上述工艺与第一实施方式的相同。

然后，如图31，32和33所示，掩膜层63形成在基板材料7的正面7a上。掩膜层63包括多个开口631，每个具有在x方向上延伸的条带状形式。每个开口631暴露在与槽71相邻的区域的表面电极部41。

为了易于理解，在图34和37的平面图中，省略了掩膜层63，并且仅由双虚线表示开口631，这些图显示制造方法的后续步骤。进一步，在下面将要说明的导体层3的平面图中，如图34和37，省略了在掩膜层63的正面上形成的部分。

然后，如图34，35和36所示，将导电材料的原子溅射到基板材料7的正面7a上。通过该工艺，在每个槽71的侧面711和底面712上的x方向的整个长度上形成导体层3。也在没有覆盖有掩膜层63的区域，即，由于开口631的存在而暴露的区域，在表面电极部41上形成导体层。

然后，如图37，38和39所示，分离槽72形成在每个槽71的底面712上。通过该工艺，基板部73沿线Dx彼此分离。然后，通过执行与第一实施方式相同的工艺步骤，如沿线Dy划分每个基板部73，完成如图24和25所示的芯片电阻器A2。

下面说明上述芯片电阻器A2和制造方法的优点。

在该实施方式中，部分导体层3形成在每个槽71的侧面711上。类似于第一实施方式，这确保了具有高精度的芯片电阻器A2的制造。该实施方式也具有第一实施方式的其他优点。

类似于图21-23中所示的变形例，该实施方式的导体层3也可以通过印刷形成，而非在形成掩膜层63之后溅射而形成，如参照图31-36的说明。

图40-44示出了本发明的第三实施方式。在这些图中，与前面实施方式相同或类似的元件由前面实施方式中使用的附图标记表示。

图40是截面图，其对应于第二实施方式的图25，示出了根据该实施方式的芯片电阻器A3。芯片电阻器A3与第二实施方式的芯片电阻器A2的不同之处在于导体层3没有形成在表面电极层4上。

下面参照图41-44说明制造芯片电阻器A3的方法。图41-44是对应于沿图26，28等中线γ-γ的截面图。在制造芯片电阻器A3的方法中，形成掩膜层63的步骤(参照图41)和形成槽71的步骤(参照图42)以与芯片电阻器A2的制造方法(参照图29和32)中相反的顺序进行。

具体地，如图41所示，类似于参照图26和27说明的第二实施方式的步骤，在基板材料7的正面7a上形成表面电极层4和电阻器层2，然后将基板材料7粘接到片部件61上。然后在基板材料7的正面7a上形成掩膜层63。

然后，如图42所示，共同地切割基板材料7和掩膜层63以在基板材料7中形成槽71。然后，如图43所示，将导电材料的原子溅射到基板材料7的正面7a。通过该工艺，导体层3在每个槽71的侧面711和底面712上形成，并也在掩膜层63上形成。然后，如图44所示，分离槽72形成在每个槽71中，且沿线Dx将基板部73彼此分离。然后，通过进行与第二实施方式中制造芯片电阻器A2的方法的相同工艺步骤，完成图40中所示的芯片电阻器A3。

在该实施方式中，导体层3在每个槽71的侧面711上形成。类似于前面的实施方式，这确保制造具有高精度的芯片电阻器。

本发明的技术范畴不限于上述的实施方式。根据本发明的芯片电阻器的特定结构和制造方法可以不同的方式在设计中进行改变。

Claims (16)

1.一种制造芯片电阻器的方法，所述方法包括以下步骤：

在基板材料的正面形成电阻器层；

通过在所述基板材料的所述正面中形成多个第一槽，在所述基板材料中形成多个基板部，每个所述第一槽在第一方向上延伸；

在每个所述第一槽中形成导体层；以及

在与所述第一方向不同的第二方向上切割所述基板部。

2.根据权利要求1所述的方法，其中每个所述第一槽包括底面。

3.根据权利要求2所述的方法，进一步包括在每个第一槽的底面中形成宽度小于所述每个第一槽的第二槽的步骤。

4.根据权利要求1所述的方法，其中所述电阻器层包括在所述第二方向上彼此隔开的多个电阻器行，每个所述电阻器行包括多个在所述第一方向上设置的电阻器条带，每个所述电阻器条带在所述第二方向上延伸，

其中在限定多个基板部的步骤中，每个所述第一槽形成在两个相邻的所述电阻器行之间。

5.根据权利要求4所述的方法，进一步包括在形成电阻器层的步骤之前，在所述基板材料的所述正面形成表面电极层的步骤，其中所述表面电极层包括多个在所述第二方向上彼此隔开的表面电极行，每个所述表面电极行包括多个在所述第一方向上设置的表面电极部，

其中在形成电阻器层的步骤中，每个所述电阻器条带以重叠在第二方向上彼此相邻的两个所述表面电极部的方式形成。

6.根据权利要求4所述的方法，其中所述导体层包括多个导电部，每个导电部与所述电阻器条带中的一个电连接。

7.根据权利要求1所述的方法，其中所述形成导体层的步骤包括印刷导电材料。

8.根据权利要求1所述的方法，其中所述形成导体层的步骤包括溅射导电材料。

9.根据权利要求8所述的方法，进一步包括在形成所述导体层之前，形成掩膜层的步骤，该掩膜层覆盖所述电阻器层，并具有用于暴露所述第一槽的开口。

10.一种芯片电阻器，其包括：

基板，其包括正面、与所述正面相反的背面、和连接于所述正面和所述背面的侧面；

在所述正面上形成的电阻器层；以及

在所述侧面上形成的并与所述电阻器层电连接的导体层；

其中所述基板具有位于所述侧面并在所述导体层和所述基板的所述背面之间的凸起。

11.根据权利要求10所述的芯片电阻器，其中所述导体层从所述基板的所述侧面延伸到所述正面上。

12.根据权利要求11所述的芯片电阻器，进一步包括在所述基板的所述正面上形成的并保持与所述电阻器层接触的表面电极层，其中所述表面电极层插入所述导体层和所述基板的所述正面之间。

13.根据权利要求10所述的芯片电阻器，其中所述电阻器层包括多个在第一方向上彼此隔开的电阻器条带，所述导体层包括多个导电部，并且每个所述导电部与所述电阻器条带中的一个电连接。

14.根据权利要求13所述的芯片电阻器，其中所述导电部在所述第一方向上彼此隔开。

15.根据权利要求10所述的芯片电阻器，其中所述凸起与所述导体层接触。

16.根据权利要求10所述的芯片电阻器，进一步包括覆盖所述导体层和部分凸起的板层。

Images