JP2000077203A - チップ型部品及びチップ型部品の製造方法 - Google Patents

チップ型部品及びチップ型部品の製造方法

Info

Publication number
JP2000077203A
JP2000077203A JP10265750A JP26575098A JP2000077203A JP 2000077203 A JP2000077203 A JP 2000077203A JP 10265750 A JP10265750 A JP 10265750A JP 26575098 A JP26575098 A JP 26575098A JP 2000077203 A JP2000077203 A JP 2000077203A
Authority
JP
Japan
Prior art keywords
insulating substrate
chip
type component
groove
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10265750A
Other languages
English (en)
Inventor
Masaki Iida
雅紀 飯田
Hideki Kasugai
英樹 春日井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyosha Electric Co Ltd
Original Assignee
Taiyosha Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyosha Electric Co Ltd filed Critical Taiyosha Electric Co Ltd
Priority to JP10265750A priority Critical patent/JP2000077203A/ja
Publication of JP2000077203A publication Critical patent/JP2000077203A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 チップ型部品の実装密度をより向上させるこ
とができるチップ型部品とその製造方法を提供する。 【解決手段】 絶縁基板10を直方体形状の上面の4辺
に沿った角部を斜めに欠切した形状とし、該絶縁基板1
0の上面に電極部20を形成することにより、電極部2
0が絶縁基板10の側面の端部にまで及ばないようにす
る。製造に当たっては、板状のアルミナ基板に帯状に上
面電極層を平行に形成するとともに、該上面電極層間を
接続する抵抗体を形成し、さらに、縦横にV字状溝を形
成し、その後、アルミナ基板を分割する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ型部品とそ
の製造方法に関するものであり、特に、チップ抵抗器に
関するものである。
【0002】
【従来の技術】従来よりチップ型部品は通常略直方体を
呈し、両端に3面又は5面の電極部を有するものがあ
る。つまり、3面の電極部を有する場合には、該電極部
は、上面電極部と、上面電極に連設される側面電極部
と、該側面電極に連設される下面電極部とを有すること
になる。この場合、該側面電極部は、両端に位置する電
極部間を結ぶ方向の端部に設けられることになる。一
方、5面の電極部を有する場合には、上記3面の電極部
の場合に加えて、上記側面電極部に隣り合う側面に設け
られた一対の側面電極部が設けられることになる。つま
り、3面の電極部における側面電極部を第1側面電極部
とした場合に、該一対の側面電極部は、上記上面電極
部、下面電極部、第1側面電極部ともに連設した状態と
なる。
【0003】そして、上記のような構成のチップ型部品
を配線基板に接続する際には、該配線基板に設けられた
ランドと、上記下面電極及び側面電極をはんだ付けす
る。はんだ付けを行った状態を示すと図13に示すよう
になり、チップ型部品Bと配線基板100のランド10
4間には、はんだにより構成されるフィレット106が
形成される。
【0004】
【発明が解決しようとする課題】しかし、図13に示す
ようなチップ型部品の接続方法によれば、実装密度を向
上させることができないという問題があった。つまり、
図13に示す状態の場合には、チップ型部品の配線基板
における占有面積は、チップ型部品と、上記フィレット
と、該チップ型部品間及びランド間のギャップを合わせ
たものとなる。つまり、図14に一点鎖線に示す領域が
上記占有面積となる。特に、チップ型部品が小型になれ
ばなるほど、チップ型部品と該チップ型部品が占める占
有面積の比は大きくなり、4倍以上になることがある。
一方、チップ部品間隔やランド間の間隔を小さくしすぎ
ると、ランド間ではんだがブリッジしてしまい、チップ
部品間隔やランド間の間隔を小さくするには限界があ
る。つまり、従来の実装形態では、部品の小型化の割り
には、実装密度を高密度化することができない。
【0005】また、実装密度を向上させるために、電極
を上面のみに形成し、図15に示すように、素子面を下
にして上面電極200とランド104とをはんだ部10
8を介して実装する方法も提案されているが、この場合
には、上面(図15では、下面)に形成された上面電極
層がチップ型部品の絶縁基板のエッジにまで及んでいる
ため、該上面電極層にメッキを行うと電極部としては絶
縁基板のエッジを越えてしまう。これは、該絶縁基板の
エッジにまで上面電極層が及んでいるため、メッキ時に
メッキ層の成長により絶縁基板のエッジを越えてしまう
からである。この電極部がエッジを越えた状態のチップ
型部品を該部品間の距離を小さくして実装すると、電極
部間でブリッジしてしまうおそれがあった。
【0006】また、上記はんだの部分が非常に小さく、
はんだ量が少なくなるため、温度差が大きく、かつ、温
度変化が頻繁である場合には、配線基板におけるガラス
エポキシとチップ型部品におけるセラミックの熱膨張差
を緩和し切れずに、はんだ部108にクラックが発生し
て破壊するおそれがある。つまり、96%AL23セラ
ミック基板の熱膨張係数がおよそ7.0×10-6である
のに対して、ガラスエポキシ配線基板の熱膨張係数はお
よそ1.5×10-5であり、この熱膨張係数における1
桁の差によって、温度差が大きく、かつ、温度変化が頻
繁である場合にははんだ部108に応力が発生するので
ある。
【0007】そこで、本発明は、チップ型部品の実装密
度をより向上させることができるチップ型部品を提供す
ることを目的とするものである。
【0008】
【課題を解決するための手段】本発明は上記問題点を解
決するために創作されたものであって、第1には、絶縁
基板と電極部とを有するチップ型部品であって、上記電
極部が上記絶縁基板の上面に設けられ、該電極部の端部
と、該絶縁基板の平面視における端部との間には、平面
視において所定の間隔が設けられていることを特徴とす
る。よって、電極部が絶縁基板の側面の端部にまで及ん
でいないため、チップ抵抗器の実装密度を高くしても隣
接するチップ抵抗器において電極部間がブリッジしてし
まうことがなく、実装密度を高くすることができる。
【0009】また、第2には、上記第1の構成におい
て、上記絶縁基板において、略直方体形状の上面の4辺
に沿った角部が欠切されていることを特徴とする。よっ
て、上面の4辺に沿った角部が欠切されていることか
ら、電極部を側面の端部にまで及ばないようにすること
ができる。また、第3には、上記第2の構成において、
上記絶縁基板の上面の4辺に沿った角部が、斜めに欠切
されていることを特徴とする。また、第4には、上記第
2の構成において、上記絶縁基板の上面の4辺に沿った
角部が、段差状に欠切されていることを特徴とする。
【0010】また、第5には、上記第1から第4までの
いずれかの構成において、上記チップ型部品が、上記絶
縁基板の上面に配設された素子と、該素子を保護する保
護層とを有し、該電極部が、該保護層よりも突出してい
ることを特徴とする。よって、保護層面が配線基板と干
渉せず良好なセルフアライメント効果を得ることができ
る。また、第6には、上記第1から第4までのいずれか
の構成において、上記チップ型部品が、上記絶縁基板の
上面に配設された素子と、該素子を保護する保護層とを
有し、該保護層が、該電極部よりも突出していることを
特徴とする。よって、保護層を配線基板側として実装し
た場合に、配線基板のランドと電極部との間にはんだ部
が設けられることになるが、このはんだ部の高さが高く
なり、はんだ量が多くなるため、温度変化による配線基
板とチップ型部品の熱膨張差を吸収でき、はんだ部の破
壊を防止することができる。
【0011】また、第7には、絶縁基板と電極部とを有
するチップ型部品の製造方法であって、板状の絶縁基板
上の第1方向に、帯状の上面電極層を複数平行に形成す
る上面電極層形成工程と、該上面電極層間を接続する所
定の素子を配設する素子配設工程と、上記絶縁基板にお
ける該第1方向と垂直の第2方向に第1溝部を形成する
第1溝部形成工程と、上記絶縁基板に設けられた上面電
極層上に、該第1方向に第2溝部を形成する第2溝部形
成工程と、上記絶縁基板を上記第1溝部と第2溝部に沿
って分割する分割工程と、を有することを特徴とする。
よって、分割溝のない絶縁基板に上面電極層や素子を形
成すればよいので、印刷に際してのスクリーンが1種類
でよく、また、上面電極層は帯状に印刷すればよいの
で、細かな位置合わせが必要ない。
【0012】また、第8には、上記第7の構成におい
て、上記第2溝部形成工程が、上記第1溝部形成工程の
後に設けられることを特徴とする。よって、第1溝部を
形成することにより素子が抵抗体の場合に、抵抗体がル
ープ回路ではなくなるので、トリミングが可能となる。
また、第2溝部形成前にトリミングを行えば、プロービ
ング電極の面積が大きく取ることができるので、抵抗値
の測定が容易となる。また、第9には、上記第7又は第
8の構成において、上記第1溝部及び第2溝部が略V字
状溝であることを特徴とする。
【0013】
【発明の実施の形態】本発明の実施の形態としての実施
例を図面を利用して説明する。本発明の第1実施例に基
づくチップ型部品としてのチップ抵抗器A1は、図1、
図2に示されるように、絶縁基板10と、電極部20
と、抵抗体層30と、保護層40とを有している。
【0014】ここで、上記絶縁基板10は、主にアルミ
ナで構成された略直方体形状であって、平面視すると略
長方形状を呈している。なお、この絶縁基板10におい
ては、上端の角部に傾斜部12が設けられている。つま
り、絶縁基板10の上端の角部は、面取り加工されてお
り、4辺とも斜めに欠切した形状を呈している。すなわ
ち、直方体形状の4辺に沿った角部が略三角柱形状に欠
切されている。
【0015】また、上記電極部20は、左右に一対設け
られており、図2に示すように、上面電極層22と、補
助電極層24と、ニッケルメッキ層26と、ハンダメッ
キ層28とを有している。ここで、上記上面電極層22
は、上記絶縁基板10上に対向して設けられている。つ
まり、絶縁基板10の上面の略水平な面に設けられてい
る。この上面電極層22は通常銀系の素材により形成さ
れる。また、上記補助電極層24は、上面電極層22の
絶縁基板10の端部側の端部に設けられている。また、
上記ニッケルメッキ層26は、上記補助電極層24と上
面電極層22上の一部の上に略均一の膜厚で設けられ、
電気メッキが施されている。このニッケルメッキ層26
は、上面電極層22のはんだへの溶出を防止するために
設けられる。ニッケルではなく、銅により形成される場
合もある。さらに、上記ハンダメッキ層28は、上記ニ
ッケルメッキ層26の上に略均一の膜厚で設けられ、電
気メッキが施されている。このハンダメッキ層28は、
はんだ付けを良好とするために設けられる。このハンダ
メッキ層28は、通常はんだにより形成されるが、はん
だの代わりに錫により形成される場合もある。この電極
部20は、補助電極層24を設けることにより、保護層
40よりも突出している。つまり、電極部20の絶縁基
板10の上面に対する高さは、保護層40の絶縁基板1
0の上面に対する高さよりも高くなっている。
【0016】つまり、本実施例において、電極部20
は、絶縁基板10の上面にのみ設けられ、絶縁基板10
の側面や下面には設けられていない。また、上記電極部
20は、絶縁基板10の上面の端部にまで及んでいる
が、絶縁基板10に傾斜部12が設けられているため、
電極部20は、水平方向において、絶縁基板10の側面
の端部P(図2参照)にまでは及んでいない。すなわ
ち、図2に示すように、平面視、すなわち、図2におい
て図面上側から見たときに、電極部20の端部と絶縁基
板10の端部間には、間隔rが設けられている。ここで
いう側面の端部とは、絶縁基板の平面視において最も外
周にある部分をいう。
【0017】また、上記抵抗体層30は、上記絶縁基板
10及び上記一対の上面電極層22の一部と重合されて
形成されている。この抵抗体層30は、例えば、酸化ル
テニウム系等の抵抗ペーストを、上記の位置に略平滑状
に略均一の膜厚でスクリーン印刷して焼成して設けたも
のである。
【0018】また、上記保護層40は、図1に示すよう
に、上記絶縁基板10の上面の一部と、上記一対の上面
電極層22の上面の一部と、上記抵抗体層30と重合す
るように形成されている。この保護層40は、通常、ほ
う珪酸鉛ガラスやエポキシ、フェノール、シリコン、ポ
リイミド系等の樹脂により形成される。
【0019】上記構成のチップ抵抗器A1の使用状態に
ついて説明する。上記チップ抵抗器A1は、電極部20
を下側にして配線基板に実装する。つまり、チップ抵抗
器A1の電極部20と配線基板のランドとをはんだによ
り接続する。つまり、電極部20とランド間には、はん
だ部が設けられる。
【0020】すると、チップ抵抗器A1においては、電
極部20が絶縁基板10の端部にまで及んでいないた
め、チップ抵抗器A1の実装密度を高くしても隣接する
チップ抵抗器A1において電極部間がブリッジしてしま
うことがない。
【0021】また、図1、図2に示すチップ抵抗器A1
においては、保護膜面が配線基板と干渉せず良好なセル
フアライメント効果を得ることができる。つまり、配線
基板への実装に際してチップ抵抗器のチップ立ちを防止
する等して配線基板に安定して確実に実装することがで
きる。
【0022】なお、上記においては、電極部20を保護
層40よりも突出させるものとして説明したが、図3に
示すように、保護層40を電極部20よりも突出させる
ようにしてもよい。この場合には、保護層40を配線基
板側として実装した場合に、配線基板のランドと電極部
20との間にはんだ部が設けられることになるが、この
はんだ部の高さが高くなり、はんだ量が多くなるため、
温度変化による配線基板とチップ抵抗器A2の熱膨張差
を吸収でき、はんだ部の破壊を防止することができる。
【0023】また、上記においては、絶縁基板10の上
端角部に傾斜部12を設けることにより電極部20が絶
縁基板10の端部にまで及ばないようにするものとして
説明したが、これには限られず、図4に示すチップ抵抗
器A3に示すように、絶縁基板10の段状としてもよ
い。つまり、絶縁基板10を基板下部10−1と基板上
部10−2とで構成し、基板上部10−2は基板下部1
0−1に比べてその平面形状が一回り小さいものとす
る。つまり、絶縁基板10の縦断面形状が略凸状となる
ように段差加工する。すなわち、直方体形状の4辺に沿
った角部が略四角柱形状に欠切されている。そして、基
板上部10−2の上面に電極部20を形成することによ
り、電極部20が絶縁基板10の端部にまで及ばないよ
うにする。また、図5のチップ抵抗器A4に示すよう
に、絶縁基板10は略直方体形状とし、電極部20を絶
縁基板10の側面の端部にまでは及ばないように設ける
ようにしてもよい。
【0024】次に、上記チップ抵抗器A1の製造方法に
ついて説明する。まず、図6(a)に示すように、板状
のアルミナ基板10aに帯状の上面電極層22aを形成
する。つまり、複数の細長長方形状の上面電極層22a
を所定間隔をおいて平行に形成する。このアルミナ基板
10aには、分割溝は形成されていない。次に、図6
(b)に示すように、上記形成された複数の上面電極層
22aを接続するように抵抗体層30を形成する。この
抵抗体層30は略長方形状の平面形状を呈している。そ
して、図6(c)に示すように、抵抗体層30間の縦方
向に第1V字状溝50を形成する。この第1V字状溝5
0は、断面が略V字状を呈している。この縦方向が上記
第1方向に相当する。この第1V字状溝50は、図9
(a)に示すようなスクライバS等により形成する。上
記のように第1V字状溝50を形成したら、図7(d)
に示すように、トリミングにより抵抗値を修正する。つ
まり、トリミング溝54を形成する。つまり、上記の第
1V字状溝50を形成することにより、抵抗体層30が
ループ回路でなくなるので、トリミングが可能となるの
である。また、後述するように、トリミング後に第2V
字状溝52を形成するので、該トリミング時のプロービ
ング電極用の面積を広く取ることができ、抵抗値の測定
が容易となる。
【0025】そして、図7(e)に示すように、第2V
字状溝52を形成する。この第2V字状溝52は、上記
第1V字状溝50に垂直な方向に形成する。この方向が
上記第2方向に相当する。この第2V字状溝52も断面
が略V字状を呈し、この第2V字状溝52も、図9
(a)に示すようにスクライバS等の切削刃により形成
する。そして、図7(f)に示すように、保護層40を
形成した後、図8(g)に示すように、第1V字状溝5
0に沿って分割を行い、その後、図8(h)に示すよう
に、第2V字状溝に沿って分割を行う。その後、上面電
極層22aにニッケルメッキ、はんだメッキを施す。
【0026】つまり、上記の製造方法においては、ま
ず、図9(a)に示すように、縦方向と横方向にV字状
溝を形成しておき、その後、図9(b)に示すように、
分割することになる。なお、第1V字状溝50、第2V
字状溝52を形成することにより、上記傾斜部12が形
成されることになる。なお、図9〜図11はいわばイメ
ージ図であり、アルミナ基板10a上に設けられた素子
等は省略してある。
【0027】上記の製造方法によれば、分割溝の形成さ
れていないアルミナ基板に上面電極層や抵抗体層の印刷
を行うことから、スクリーン印刷を行う際のスクリーン
が1種類でよい。つまり、アルミナ基板はその大きさに
若干のばらつきがあるため、分割溝が予め形成されてい
る基板にスクリーン印刷を行う場合には、アルミナ基板
の大きさに応じたスクリーンが必要となるが、分割溝が
形成されていないアルミナ基板の場合には、そのように
複数のスクリーンを用意する必要がない。また、上面電
極層22aが帯状を呈しているので、アルミナ基板10
aに対する細かな位置合わせが必要ない。
【0028】なお、上記において、第2V字状溝52
は、保護層40を形成した後に形成するようにしてもよ
い。また、上記の説明では、保護層40はそれぞれ独立
した形で形成するものとしているが、保護層についても
帯状の保護層を形成し、その後、V字状溝を形成するこ
とにより独立した形状とするようにしてもよい。例え
ば、上記の製造工程において、抵抗体層30を形成した
後に、帯状の保護層を複数横方向に平行に形成し、その
後、第1V字状溝50を形成することにより、各々独立
したものとなる。
【0029】また、図4に示すチップ抵抗器A3の場合
には、上記の製造方法と略同様であるが、第1V字状溝
の代わりに、図10(a)に示すようなスクライバSに
より略直方体形状の第1溝部56を形成し、後工程で図
10(b)に示すように切断する。
【0030】また、図11(a)に示すように、略直方
体形状の溝部を形成した後、さらに、V字状溝を形成し
て、第1V字状溝58を形成し、後工程で図11(b)
に示すように切断するようにしてもよい。さらに、保護
層を設けるまでは溝部を設けることなく、その後、切断
に当たっては、図12に示すスクライバSにより切削し
て切断し、絶縁基板の断面形状が略台形形状となるよう
にして、電極部が側面の端部にまで及ばないようにして
もよい。なお、上記説明においては、チップ型部品とし
てチップ抵抗器を例にとって説明したが、これには限ら
れず、設けられる素子がコンデンサやコイル等他の素子
であってもよい。
【0031】
【発明の効果】本発明に基づくチップ型部品によれば、
電極部が絶縁基板の側面の端部にまで及んでいないた
め、チップ抵抗器の実装密度を高くしても隣接するチッ
プ抵抗器において電極部間がブリッジしてしまうことが
なく、実装密度を高くすることができる。また、本発明
に基づくチップ型部品の製造方法によれば、分割溝のな
い絶縁基板に上面電極層や素子を形成すればよいので、
印刷に際してのスクリーンが1種類でよく、また、上面
電極層は帯状に印刷すればよいので、細かな位置合わせ
が必要ない。
【図面の簡単な説明】
【図1】本発明の第1実施例に基づくチップ抵抗器を示
す斜視図である。
【図2】図1におけるX−X断面図である。
【図3】本発明の他の実施例に基づくチップ抵抗器を示
す断面図である。
【図4】本発明の他の実施例に基づくチップ抵抗器を示
す斜視図である。
【図5】本発明の他の実施例に基づくチップ抵抗器を示
す斜視図である。
【図6】本発明の実施例に基づくチップ抵抗器の製造工
程を示す説明図である。
【図7】本発明の実施例に基づくチップ抵抗器の製造工
程を示す説明図である。
【図8】本発明の実施例に基づくチップ抵抗器の製造工
程を示す説明図である。
【図9】本発明の実施例に基づくチップ抵抗器の製造工
程を示す説明図である。
【図10】本発明の実施例に基づくチップ抵抗器の製造
工程を示す説明図である。
【図11】本発明の実施例に基づくチップ抵抗器の製造
工程を示す説明図である。
【図12】本発明の実施例に基づくチップ抵抗器の製造
工程を示す説明図である。
【図13】従来におけるチップ抵抗器の実装の状態を示
す断面図である。
【図14】従来におけるチップ抵抗器の実装の状態を示
す平面図である。
【図15】従来におけるチップ抵抗器の実装の状態を示
す断面図である。
【符号の説明】
A1、A2、A3、A4 チップ抵抗器 10 絶縁基板 10a アルミナ基板 20 電極部 22、22a 上面電極層 30 抵抗体層 40 保護層 50 第1V字状溝 52 第2V字状溝

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と電極部とを有するチップ型部
    品であって、 上記電極部が上記絶縁基板の上面に設けられ、該電極部
    の端部と、該絶縁基板の平面視における端部との間に
    は、平面視において所定の間隔が設けられていることを
    特徴とするチップ型部品。
  2. 【請求項2】 上記絶縁基板において、略直方体形状の
    上面の4辺に沿った角部が欠切されていることを特徴と
    する請求項1に記載のチップ型部品。
  3. 【請求項3】 上記絶縁基板の上面の4辺に沿った角部
    が、斜めに欠切されていることを特徴とする請求項2に
    記載のチップ型部品。
  4. 【請求項4】 上記絶縁基板の上面の4辺に沿った角部
    が、段差状に欠切されていることを特徴とする請求項2
    に記載のチップ型部品。
  5. 【請求項5】 上記チップ型部品が、上記絶縁基板の上
    面に配設された素子と、該素子を保護する保護層とを有
    し、該電極部が、該保護層よりも突出していることを特
    徴とする請求項1又は2又は3又は4に記載のチップ型
    部品。
  6. 【請求項6】 上記チップ型部品が、上記絶縁基板の上
    面に配設された素子と、該素子を保護する保護層とを有
    し、該保護層が、該電極部よりも突出していることを特
    徴とする請求項1又は2又は3又は4に記載のチップ型
    部品。
  7. 【請求項7】 絶縁基板と電極部とを有するチップ型部
    品の製造方法であって、 板状の絶縁基板上の第1方向に、帯状の上面電極層を複
    数平行に形成する上面電極層形成工程と、 該上面電極層間を接続する所定の素子を配設する素子配
    設工程と、 上記絶縁基板における該第1方向と垂直の第2方向に第
    1溝部を形成する第1溝部形成工程と、 上記絶縁基板に設けられた上面電極層上に、該第1方向
    に第2溝部を形成する第2溝部形成工程と、 上記絶縁基板を上記第1溝部と第2溝部に沿って分割す
    る分割工程と、を有することを特徴とするチップ型部品
    の製造方法。
  8. 【請求項8】 上記第2溝部形成工程が、上記第1溝部
    形成工程の後に設けられることを特徴とする請求項7に
    記載のチップ型部品の製造方法。
  9. 【請求項9】 上記第1溝部及び第2溝部が略V字状溝
    であることを特徴とする請求項7又は8に記載のチップ
    型部品の製造方法。
JP10265750A 1998-09-02 1998-09-02 チップ型部品及びチップ型部品の製造方法 Pending JP2000077203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10265750A JP2000077203A (ja) 1998-09-02 1998-09-02 チップ型部品及びチップ型部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10265750A JP2000077203A (ja) 1998-09-02 1998-09-02 チップ型部品及びチップ型部品の製造方法

Publications (1)

Publication Number Publication Date
JP2000077203A true JP2000077203A (ja) 2000-03-14

Family

ID=17421495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10265750A Pending JP2000077203A (ja) 1998-09-02 1998-09-02 チップ型部品及びチップ型部品の製造方法

Country Status (1)

Country Link
JP (1) JP2000077203A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170742A (ja) * 2000-09-22 2002-06-14 Nippon Chemicon Corp チップ型固体電解コンデンサ
JP2007150197A (ja) * 2005-11-30 2007-06-14 Rohm Co Ltd チップ型電子部品
JP2011029414A (ja) * 2009-07-27 2011-02-10 Rohm Co Ltd チップ抵抗器およびチップ抵抗器の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170742A (ja) * 2000-09-22 2002-06-14 Nippon Chemicon Corp チップ型固体電解コンデンサ
JP2007150197A (ja) * 2005-11-30 2007-06-14 Rohm Co Ltd チップ型電子部品
JP2011029414A (ja) * 2009-07-27 2011-02-10 Rohm Co Ltd チップ抵抗器およびチップ抵抗器の製造方法

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
US7782174B2 (en) Chip resistor
EP1950771A1 (en) Chip resistor and its manufacturing method
KR20060106647A (ko) 2련 칩 저항기의 실장구조
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2000077203A (ja) チップ型部品及びチップ型部品の製造方法
JP4295035B2 (ja) チップ抵抗器の製造方法
JP2000030903A (ja) チップ型部品
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JP2000138102A (ja) 抵抗器およびその製造方法
JP2000124002A (ja) チップ型部品
JP2003282303A (ja) チップ抵抗器
JP2001126901A (ja) チップ部品
JPH09306710A (ja) チップネットワーク電子部品
JP2000188204A (ja) 抵抗器およびその製造方法
JP2005268300A (ja) チップ抵抗器およびその製造方法
JPH0513201A (ja) 角形チツプ抵抗器
JP2000340413A (ja) 多連チップ抵抗器およびその製造方法
JP2000299213A (ja) 多連チップ抵抗器およびその製造方法
JP2000306701A (ja) 多連チップ抵抗器およびその製造方法
JPH10321404A (ja) 抵抗器およびその製造方法
JPH10321402A (ja) 抵抗器およびその製造方法
JP3469227B2 (ja) 多連チップ電子部品の製造方法
JPH11204302A (ja) 抵抗器
JP2004153074A (ja) 固定ネットワーク抵抗器