KR20060106647A

KR20060106647A - 2련 칩 저항기의 실장구조

Info

Publication number: KR20060106647A
Application number: KR1020060015549A
Authority: KR
Inventors: 타카히로 쿠리야마
Original assignee: 로무 가부시키가이샤
Priority date: 2005-03-30
Filing date: 2006-02-17
Publication date: 2006-10-12
Also published as: CN1841576A; JP2006278903A; US20060220783A1

Abstract

직사각형으로 된 1개의 절연기판(11)에 저항막(12)과 그 양단의 단자전극(13)으로 구성되는 저항소자(14)의 2개를 병렬로 나란히 설치하여 이루어지는 2련 칩 저항기(10)를, 프린트 회로기판(B)의 표면에 일정한 피치 간격(P0)으로 4개 이상 나란히 설치하고 있는 랜드패턴(C) 중, 서로 인접하는 2개의 랜드패턴에 대하여 납땜 실장한다. 이 때, 상기 2련 칩 저항기(10)의 절연기판(11)에 있어서의 각 변 중 양 저항소자(14)가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수(L)를, 상기 프린트 회로기판(B)의 각 랜드패턴(C)에 있어서의 피치 간격(P0)의 2배 미만으로 함으로써, 상기 2련 칩 저항기(10)의 복수개를 나란히 납땜 실장하는 것을 적확하게 할 수 있도록 한다.

Description

2련 칩 저항기의 실장구조{MOUNTING STRUCTURE OF DOUBLE-PATH CHIP RESISTOR}

도 1은 1련 칩 저항기를 나타내는 사시도이다.

도 2는 2련 칩 저항기를 나타내는 사시도이다.

도 3은 4련 칩 저항기를 나타내는 사시도이다.

도 4는 프린트 회로기판에 있어서의 랜드패턴을 나타내는 사시도이다.

도 5는 상기 1련 칩 저항기의 복수개를 실장한 상태를 나타내는 사시도이다.

도 6은 상기 4련 칩 저항기의 복수개를 실장한 상태를 나타내는 사시도이다.

도 7은 상기 2련 칩 저항기의 복수개를 실장한 상태를 나타내는 사시도이다.

도 8은 본 발명의 실시형태에 의한 2련 칩 저항기를 나타내는 사시도이다.

도 9는 상기 본 발명의 실시형태에 의한 2련 칩 저항기의 복수개를 실장한 상태를 나타내는 사시도이다.

본 발명은 직사각형으로 된 1개의 절연기판에 저항막과 그 양단에 대한 단자전극으로 구성되는 저항소자를 2개 병렬로 나란히 설치하여 이루어지는 2련 칩 저 항기에 있어서, 이 2련 칩 저항기를, 프린트 회로기판에 대하여 납땜으로 실장하는 구조에 관한 것이다.

일반적으로 칩 저항기에는, 도 1에 나타내는 1련 칩 저항기(A1), 도 2에 나타내는 2련 칩 저항기(A2), 및 도 3에 나타내는 4련 칩 저항기(A4)가 존재하는 것은 잘 알려져 있다.

상기 1련 칩 저항기(A1)는 직사각형으로 된 1개의 절연기판(1)에, 저항막(2)과 그 양단에 대한 단자전극(3)으로 구성되는 저항소자(4)를 1개만 설치하여 이루어지는 구성이고, 상기 2련 칩 저항기(A2)는 직사각형으로 된 1개의 절연기판(1')에 저항막(2')과 그 양단에 대한 단자전극(3')으로 구성되는 저항소자(4')를 2개 병렬로 나란히 설치하여 이루어지는 구성이며, 그리고, 상기 4련 칩 저항기(A4)는 직사각형으로 된 1개의 절연기판(1")에 저항막(2")과 그 양단에 대한 단자전극(3")으로 구성되는 저항소자(4")를 4개 병렬로 나란히 설치하여 이루어지는 구성이다.

한편, 상기한 각종 칩 저항기에는, 그 크기에 따라서 0603사이즈, 1005사이즈 등과 같이 각종의 베이스로 되는 사이즈가 존재하는 것도 주지와 같다.

종래, 0603사이즈의 상기 1련 칩 저항기(A1)에 있어서는, 그 각 변에 있어서의 길이치수 중 단자전극(4)이 존재하는 변을 따른 방향의 길이치수(L1)를 0.3㎜로, 이것과 직각방향의 변에 있어서의 길이치수(W1)를 0.6㎜로 규정하고 있다.

또, 0603사이즈의 상기 2련 칩 저항기(A2)에 있어서는, 그 절연기판(1')에 있어서의 각 변 중 양 저항소자(4')가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수(L2)를 0.8㎜로, 이것과 직각방향의 변에 있어서의 길이치수(W2)를 0.6㎜ 로, 상기 각 단자전극(3')의 상호간에 있어서의 피치 간격(P2)을 0.5㎜로 규정하고 있다.

또한, 0603사이즈의 4련 칩 저항기(A4)에 있어서는, 그 절연기판(1")에 있어서의 각 변 중 각 저항소자(4")가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수(L4)를 1.4㎜로, 이것과 직각방향의 변에 있어서의 외형치수(W4)를 0.6㎜로, 상기 각 단자전극(3") 상호간에 있어서의 피치 간격(P4)을 0.4㎜로 규정하고 있다.

그리고, 상기 각 칩 저항기(A1, A2, A4)를 프린트 회로기판에 대하여 납땜으로 실장할 때에는, 그 각 저항소자(4, 4', 4")의 양단에 있어서의 단자전극(3. 3', 3")을, 상기 프린트 회로기판의 표면에 형성되어 있는 프린트 패턴에 대하여 납땜함으로써 행하여진다.

한편, 상기 0603사이즈의 각 칩 저항기(A1, A2, A4)에 있어서, 그 각각의 절연기판(1, 1', 1")에 있어서의 각 변의 길이치수(L1, L2, L4) 및 길이치수(W1, W2, W4)에는, 그 제조시의 치수오차가 ±0.1㎜ 존재한다.

왜냐하면, 상기 각 절연기판(1, 1', 1")은, 그 복수개를 일체화한 넓은 소재 기판을 각 절연기판마다 브레이크(나눔)함으로써 제조하기 때문이다.

따라서, 상기 칩 저항기의 복수개를, 그 저항소자가 늘어서는 방향의 변이 일직선으로 되도록 병렬로 나란히 납땜 실장하는 경우에는, 그 각 칩 저항기의 상호간에 상기한 치수오차를 허용하는 것 때문에, 적어도 0.1㎜이상의 간극을 두도록 하는 것이 필요하다.

또, 종래 상기 0603사이즈의 1련 칩 저항기(A1)의 복수개를, 프린트 회로기 판에 대하여 병렬로 나란히 납땜 실장하는 경우에는, 도 4에 나타내는 바와 같이, 프린트 회로기판(B)의 표면에 상기 복수개의 각 칩 저항기(A1)에 있어서의 저항소자(4)의 양 단자전극(3)의 각각에 대응하는 랜드패턴(C)의 복수개를, 그 피치 간격(P0)을 0.4㎜로 해서 나란히 형성하고, 이 각 랜드패턴(C)의 각각에 대하여 상기 칩 저항기(A1)를 납땜으로 실장하도록 하고 있다.

그런데, 상기 1련 칩 저항기(A1)의 4개 이상의 복수개를 납땜 실장하도록 구성하여 이루어지는 프린트 회로기판(B)에 있어서는, 이것에 상기 1련 칩 저항기(A1)를 실장하는 것 대신에, 상기 0603사이즈의 2련 칩 저항기(A2)의 복수개를 실장하거나, 혹은 상기 0603사이즈의 4련 칩 사이즈(A4)의 1개 또는 복수개를 실장하거나 하는 경우가 있다.

이러한 경우, 상기 0603사이즈의 1련 칩 저항기(A1)에 있어서, 그 절연기판(1)에 있어서의 각 변 중 단자전극(4)이 존재하는 변에 있어서의 길이치수(L1)는, 상기 프린트 회로기판(B)에 있어서의 각 랜드패턴(C)의 피치 간격(P0)=0.4㎜보다 L1=0.3㎜와 같이 좁은 것에 의해, 이 1련 칩 저항기(A1)의 복수개를, 도 5에 나타내는 바와 같이, 상기 랜드패턴(C)에 대해서 동시에 놓았을 때, 이 각 1련 칩 저항기(A1)의 상호간에는, 상기 각 1련 칩 저항기(A1)에 있어서의 단자전극(3)을 랜드패턴(C)에 대하여 넓은 면적으로 겹친 상태하에서, S=0.1㎜의 간극이 형성되게 되어, 상기 길이치수(L1)에 존재하는 치수오차에 관계없이 단잔전극(3)을 랜드패턴(C)에 대하여 폭방향으로 어긋나지 않게 완전히 겹칠 수 있기 때문에, 상기 복수개의 1련 칩 저항기(A1)를 넓은 납땜면적으로 확실하게 실장할 수 있다.

또, 상기 프린트 회로기판(B)에 있어서의 4개 이상의 복수개의 랜드패턴(C)에 대해서, 상기 1련 칩 저항기(A1)를 실장하는 것 대신에, 복수개의 4련 칩 저항기(A4)를 실장하는 경우에는, 이 4련 칩 저항기(A4)는 상기한 바와 같이, 그 절연기판(1")에 있어서의 각 변 중 각 저항소자(4")가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수(L4)가 1.4㎜이고, 각 저항소자(4")의 피치 간격(P4)이 0.4㎜인 것에 의해, 도 6에 나타내는 바와 같이, 그 각 4련 칩 저항기(A4)의 상호간에 S=0.2㎜의 간극이 형성되게 되기 때문에, 상기 1련 칩 저항기(A1)의 경우와 마찬가지로, 넓은 납땜면적으로 확실하게 실장할 수 있다.

그러나, 상기 프린트 회로기판(B)에 있어서의 4개 이상의 복수개의 랜드패턴(C)에 대해서, 복수개의 1련 칩 저항기(A1) 또는 4련 칩 저항기(A4)를 실장하는 것 대신에, 도 2에 나타내는 종래의 2련 칩 저항기(A2)의 복수개를 나란히 실장하는 경우에는, 이하에 서술하는 바와 같은 문제가 있다.

즉, 이 종래의 2련 칩 저항기(A2)는, 상기한 바와 같이, 그 절연기판(1")에 있어서의 각 변 중 양 저항소자(4')가 늘어서는 방향의 변에 있어서의 길이치수(L2)가 0.8㎜이고, 상기 양 저항소자(4')의 상호간에 있어서의 피치 간격(P2)이 0.5㎜인 것에 의해, 이 2련 칩 저항기(A2)의 복수개를, 도 7에 나타내는 바와 같이, 랜드패턴(C)에 대하여 얹어놓았을 때, 이 각 2련 칩 저항기(A2)에 있어서의 각 단자전극(3')을 랜드패턴(C)에 대하여 가급적 넓은 면적으로 겹치도록 하면, 상기 2련 칩 저항기(A2)는 서로 접촉하여 이 사이에 간극이 형성되지 않게 된다.

이 때문에, 상기 길이치수(L2)에 존재하는 치수오차를 흡수할 수 없고, 이 치수오차 때문에 상기 각 단자전극(3')의 랜드패턴(C)에 대한 폭방향의 어긋남이 커져서, 그 사이에 있어서의 겹침면적, 나아가서는 납땜면적이 감소하게 되기 때문에, 상기 2련 칩 저항기(A2)의 복수개를 적확하게 납땜 실장할 수 없다.

결국, 1련 칩 저항기(A1) 또는 4련 칩 저항기(A4)용의 랜드패턴(C)에 대해서, 2련 칩 저항기(A2)를 복수개 나란히 적확하게 실장할 수 없기 때문에, 2련 칩 저항기(A2)를 복수개 나란히 실장할 경우에는, 이 맞춘 랜드패턴을 상기 1련 칩 저항기(A1) 또는 4련 칩 저항기용의 랜드패턴(C)과는 따로 형성하도록 하지 않으면 안되는 것이다.

본 발명은 이 문제를 해소한 2련 칩 저항기의 실장구조를 제공하는 것을 기술적 과제로 하는 것이다.

본 발명의 제1의 국면은, 직사각형으로 된 1개의 절연기판에 저항막과 그 양단의 단자전극으로 구성되는 저항소자의 2개를 병렬로 나란히 설치하여 이루어지는 2련 칩 저항기를, 프린트 회로기판의 표면에 일정한 피치 간격으로 4개 이상 나란히 설치하고 있는 랜드패턴 중, 서로 인접하는 2개의 랜드패턴에 대하여 납땜 실장함에 있어서, 상기 2련 칩 저항기의 절연기판에 있어서의 각 변 중 양 저항소자가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수를, 상기 프린트 회로기판의 각 랜드패턴에 있어서의 피치 간격의 2배 미만으로 하는 것을 특징으로 하고 있다.

이 구성에 의하면, 프린트 회로기판에 상기 1련 칩 저항기 또는 4련 칩 저항 기의 복수개를 납땜 실장하기 위해서 4개 이상의 복수개 형성되어 있는 랜드패턴에, 상기 1련 칩 저항기 또는 4련 칩 저항기 대신에, 2련 칩 저항기의 복수개를 나란히 납땜 실장하는 경우에, 이 2련 칩 저항기의 상호간에, 그 양 저항소자가 늘어서는 방향의 변에 있어서의 길이치수를 상기 랜드패턴에 있어서의 피치 간격의 2배 미만으로 한만큼의 간극을 형성할 수 있게 되기 때문에, 상기 길이치수에 존재하는 치수오차에 관계없이 각 단자전극의 랜드패턴에 대한 겹침면적, 나아가서는 납땜면적을 넓게 할 수 있으므로, 상기 각 2련 칩 저항기를, 강한 납땜강도 하에서 적확하게 납땜 실장할 수 있는 것이다.

이 제1의 국면은, 상기 프린트 회로기판의 랜드패턴에 있어서의 피치 간격을 0.4㎜로 하는 한편, 상기 절연기판에 있어서의 각 변 중 양 저항소자가 늘어서는 방향의 변에 있어서의 길이치수를 0.6∼0.7㎜로 함으로써, 효과적으로 실현할 수 있다.

다음에, 본 발명의 제2의 국면은, 상기 제1의 국면을 전제로 하고, 상기 2련 칩 저항기에 있어서의 양 저항소자 사이의 피치 간격을, 상기 프린트 회로기판의 랜드패턴에 있어서의 피치 간격과 실질적으로 같게 하고 있고, 이것에 의해 각 단자전극의 랜드패턴에 대한 겹침면적을 증대할 수 있기 때문에, 납땜강도를 보다 향상시킬 수 있다.

또, 제2국면은, 상기 제3국면을 전제로 하고, 상기 2련 칩 저항기에 있어서의 양 저항소자 사이의 피치 간격을 0.4㎜로 함으로써 효과적으로 실현할 수 있다.

이하, 본 발명의 바람직한 실시형태를 도 8 및 도 9에 대해서 설명한다.

도 8은 본 발명의 실시형태에 의한 2련 칩 저항기(10)를 나타낸다.

이 2련 칩 저항기(10)는 평면에서 볼 때에 직사각형의 칩으로 구성된 1개의 절연기판(11)에, 저항막(12)과 그 양단에 대한 단자전극(13)으로 구성되는 저항소자(14)를 2개 병렬로 나란히 설치함과 아울러, 상기 양 저항소자(14)에 있어서의 저항막(12)을 덮는 보호막(15)을 형성하여 이루어지는 구성이다.

그리고, 이 2련 칩 저항기(10)에 있어서, 그 절연기판(11)에 있어서의 각 변 중 상기 양 저항소자(14)가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수(L)를, 상기 도 4에 나타내는 프린트 회로기판(B)에 있어서, 그 표면에 설치한 각 랜드패턴(C)에 있어서의 피치 간격(P0)의 2배보다 0.1㎜만큼 좁은(미만) L=0.7㎜로, 이것과 직각방향의 변에 있어서의 길이치수(W)를, 종래와 같은 W=0.6㎜로, 상기 각 단자전극(13) 상호간에 있어서의 피치 간격(P)을, 상기 프린트 회로기판(B)의 각 랜드패턴(C)에 있어서의 피치 간격(P0)과 실질적으로 같은 P=0.4㎜로 한다는 구성으로 하고 있다.

이와 같이, 2련 칩 저항기(10)에 있어서, 그 절연기판(11)에 있어서의 각 변 중 양 저항소자(14)가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수(L)를, 상기 피치 간격(P0)의 2배 미만인 0.7㎜로 함으로써, 이 2련 칩 저항기(10)의 복수개를 도 9에 나타내는 바와 같이, 상기 프린트 기판(B)에 피치 간격(P0)(P0=0.4㎜)으로 형성되어 있는 각 랜드패턴(C)에 대하여 얹어놓았을 때에, 이 각 2련 칩 저항기(10)에 있어서의 단자전극(13)을 랜드패턴(C)에 넓은 면적으로 겹친 상태하에서, 적어도 S=0.1㎜이상의 간극을 형성할 수 있다.

이 간극의 존재에 의해, 상기 길이치수(L)에 존재하는 치수오차에 관계없이 각 단자전극(13)을 랜드패턴(C)에 대하여 넓은 면적이 겹칠 수 있고, 나아가서는 납땜면적을 넓게 할 수 있다.

결국, 프린트 기판(B)에 상기 1련 칩 저항기(A1) 또는 4련 칩 저항기(A4)의 복수개를 실장하기 위해서 형성되어 있는 랜드패턴(C)에, 상기 1련 칩 저항기(A1) 또는 4련 칩 저항기(A4) 대신에, 본 발명에 의한 상기 2련 칩 저항기(10)의 복수개를 나란히 실장하는 것이, 넓은 면적에 의한 납땜으로 확실하게 할 수 있다.

이 경우에 있어서, 상기 절연기판(11)에 있어서의 각 변 중 양 저항소자(14)가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수(L)가, 상기 0.7㎜를 초과하고 있을 때에는, 이 길이치수(L)에 존재하는 치수오차 때문에, 각 단자전극(13)의 랜드패턴(C)에 대한 겹침면적이 감소한다.

한편, 상기 절연기판(11)에 있어서의 각 변 중 양 저항소자(14)가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수(L)는 0.7㎜이하로 하여도 좋지만, 이 길이치수(L)를 0.6㎜ 미만으로 한 경우에는, 절연기판(11)의 표면 중 저항소자(4)를 형성하는 영역이 좁게 되기 때문에, 상기 길이치수(L)는 0.6∼0.7㎜로 하는 것이 가장 바람직하다.

또, 상기 각 저항소자(14), 나아가서는 각 단자전극(13)의 상호간에 있어서의 피치 간격(P)을, 상기 랜드패턴(C)에 있어서의 피치 간격(P0)과 같은 0.4㎜로 함으로써, 이 각 단자전극(13)을, 상기 랜드패턴(C)에 대하여 폭방향으로 어긋나는 일없이 완전하게 일치하도록 겹칠 수 있고, 보다 넓은 면적으로 납땜할 수 있기 때 문에 높은 납땜강도를 얻을 수 있다.

프린트 기판에 상기 1련 칩 저항기 또는 4련 칩 저항기의 복수개를 실장하기 위해서 형성되어 있는 랜드패턴에, 상기 1련 칩 저항기 또는 4련 칩 저항기 대신에, 본 발명에 의한 상기 2련 칩 저항기의 복수개를 나열하여 실장하는 것이, 넓은 면적에 의한 납땜으로 확실하게 할 수 있다.

Claims

직사각형으로 된 1개의 절연기판에 저항막과 그 양단의 단자전극으로 구성되는 저항소자의 2개를 병렬로 나란히 설치하여 이루어지는 2련 칩 저항기를, 프린트 회로기판의 표면에 일정한 피치 간격으로 4개 이상 나란히 설치하고 있는 랜드패턴 중, 서로 인접하는 2개의 랜드패턴에 대하여 납땜 실장함에 있어서,

상기 2련 칩 저항기의 절연기판에 있어서의 각 변 중 양 저항소자가 늘어서는 방향으로 연장되는 변에 있어서의 길이치수를, 상기 프린트 회로기판의 각 랜드패턴에 있어서의 피치 간격의 2배 미만으로 하는 것을 특징으로 하는 2련 칩 저항기의 실장구조.
제1항에 있어서, 상기 2련 칩 저항기에 있어서의 양 저항소자 사이의 피치 간격을, 상기 프린트 회로기판의 각 랜드패턴에 있어서의 피치 간격과 실질적으로 같게 하는 것을 특징으로 하는 2련 칩 저항기의 실장구조.
제1항에 있어서, 상기 프린트 회로기판의 각 랜드패턴에 있어서의 피치 간격을 0.4㎜로 하는 한편, 상기 절연기판에 있어서의 각 변 중 양 저항소자가 늘어서는 방향의 변에 있어서의 길이치수를 0.6∼0.7㎜로 하는 것을 특징으로 하는 2련 칩 저항기의 실장구조.
제3항에 있어서, 상기 2련 칩 저항기에 있어서의 양 저항소자 사이의 피치 간격을 0.4㎜로 하는 것을 특징으로 하는 2련 칩 저항기의 실장구조.