CN1841576A

CN1841576A - 二级芯片电阻器的安装构造

Info

Publication number: CN1841576A
Application number: CNA2006100659599A
Authority: CN
Inventors: 栗山尚大
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2005-03-30
Filing date: 2006-03-29
Publication date: 2006-10-04
Also published as: US20060220783A1; JP2006278903A; KR20060106647A

Abstract

将在形成矩形的一个绝缘基板(11)上并列排列设置两个由电阻膜(12)和在其两端的端子电极(13)所构成的电阻元件(14)而形成的二级芯片电阻器(10)，相对印刷电路基板B的表面上以一定的间距间隔P0排列设置四个以上的脊图案C中相邻的两个脊图案，进行软焊接安装，此时，所述二级芯片电阻器(10)的绝缘基板(11)的各个边中沿着排列两个电阻元件(14)的方向延伸的边的长度尺寸L，不到所述印刷电路基板B的各个脊图案C的间距间隔P0的两倍，由此，能够确实地排列软焊接安装多个所述二级芯片电阻器(10)。

Description

二级芯片电阻器的安装构造

技术领域

本发明涉及在形成为矩形的一个绝缘基板上并列排列设置两个由电阻膜和在其两端相对的端子电极所构成的电阻元件而形成的二级芯片电阻器中，利用软焊接将该二级芯片电阻器安装在印刷电路基板上的构造。

背景技术

通常，就芯片电阻器而言，公知有图1所示的一级芯片电阻器A1、图2所示的二级芯片电阻器A2、和图3所示的四级芯片电阻器A4。

所述一级芯片电阻器A1，是在形成为矩形的一个绝缘基板1上，仅设置由电阻膜2和在其两端相对的端子电极3所构成的电阻元件4而形成的构成；所述二级芯片电阻器A2，是在形成为矩形的一个绝缘基板1′上，并列排列设置两个由电阻膜2′和在其两端相对的端子电极3′所构成的电阻元件4′而形成的构成；而且，所述四级芯片电阻器A4，是在形成为矩形的一个绝缘基板1″上，并列排列设置四个由电阻膜2″和在其两端相对的端子电极3″所构成的电阻元件4″而形成的构成。

另一方面，对于所述各种芯片电阻器来说，根据其大小而存在0603尺寸、1005尺寸等这样成为各种基础的尺寸是众所周知的。

在现有技术中，对于0603尺寸的所述一级芯片电阻器A1来说，在其各边的长度尺寸中，将沿着存在端子电极4的边的方向的长度尺寸L1规定为0.3mm，将与其成直角方向的边的长度尺寸W1规定为0.6mm。

另外，对于0603尺寸的所述二级芯片电阻器A2来说，在该绝缘基板1′的各边中，将沿着排列两个电阻元件4′的方向的边的长度尺寸L2规定为0.8mm，将与其成直角方向的边的长度尺寸W2规定为0.6mm，将所述各个端子电极3′的相互间的间距间隔P2规定为0.5mm。

此外，对于0603尺寸的四级芯片电阻器A4来说，在该绝缘基板1″的各边中，将沿着排列各个电阻元件4″的方向的边的长度尺寸L4规定为1.4mm，将与其成直角方向的边的外形尺寸W4规定为0.6mm，将所述各个端子电极3″的相互间的间距间隔P4规定为0.4mm。

而且，在利用软焊接将所述各个芯片电阻器A1、A2、A3相对印刷电路基板进行安装时，是将各个电阻元件4、4′、4″的两端的端子电极3、3′、3″相对在所述印刷电路基板的表面上形成的脊图案(landpattern)进行软焊接来进行。

另一方面，在所述0603尺寸的各个芯片电阻器A1、A2、A3中，对于各个绝缘基板1、1′、1″的各边的长度尺寸L1、L2、L4和W1、W2、W4，存在其制造时的尺寸误差±0.1mm。

这是因为：所述各个绝缘基板1、1′、1″，是通过将多个形成一体的宽原材料基板分割(切割)成每个绝缘基板而制造的。

因此，在并列排列多个所述芯片电阻器，使得排列其电阻元件的方向的边成一条直线来软焊接安装的情况下，为了在各个芯片电阻器的相互之间允许所述尺寸误差，而需要至少隔开0.1mm以上的间隙。

另外，在现有技术中，在相对印刷电路基板并列排列多个所述0603尺寸的一级芯片电阻器A1来软焊接安装的情况下，如图4所示，在印刷电路基板B的表面上，所述多个各个芯片电阻器A1的电阻元件4的两个端子电极3的各个所对应的多个脊图案C，将其间距间隔P0形成为0.4mm来排列形成，相对各个脊图案C，利用软焊接来安装所述芯片电阻器A1。

但是，在以软焊接安装四个以上多个所述一级芯片电阻器A1的方式而构成的印刷电路基板B中，具有这种情况，即，代替在其上面安装所述一级芯片电阻器A1而安装多个所述0603尺寸的二级芯片电阻器A2，或者安装一个或多个所述0603尺寸的四级芯片电阻器A4。

在这样的情况下，对于所述0603尺寸的一级芯片电阻器A1来说，在其绝缘基板1的各边中，存在端子电极4的边的长度尺寸L1，与所述印刷电路基板B的各个脊图案C的间距间隔P0＝0.4mm相比窄，为L1＝0.3mm，由此，如图5所示，在将多个该一级芯片电阻器A1相对所述脊图案C同时载置时，在该各个一级芯片电阻器A1的相互之间，该各个一级芯片电阻器A1的端子电极3，为相对脊图案C以宽面积重合的状态，形成S＝0.1mm的间隙，不考虑所述长度尺寸L1中存在的尺寸误差，能够将端子电极3相对脊图案C沿着宽度方向无偏差地完全重合，所以，能够以宽的软焊接面积可靠地安装所述多个一级芯片电阻器A1。

另外，在对于所述印刷电路基板B的四个以上的多个脊图案C，代替安装所述一级芯片电阻器A1，安装多个四级芯片电阻器A4的情况下，如所述那样，该四级芯片电阻器A4，其绝缘基板1″的各边中排列各个电阻元件4″的方向延伸的边的长度尺寸L4是1.4mm，各个电阻元件4″的间距间隔P4是0.4mm，由此，如图6所示，在该各个四级芯片电阻器A4的相互之间，形成S＝0.2mm的间隙，所以，与所述一级芯片电阻器A1的情况相同，能够以宽的软焊接面积可靠地安装。

但是，在相对所述印刷电路基板B的四个以上的多个脊图案C，排列安装图2所示的现有技术的多个二级芯片电阻器A2，代替安装多个一级芯片电阻器A1或者四级芯片电阻器A4的情况下，具有下面所述的问题。

即，如上那样，该现有技术的二级芯片电阻器A2，在其绝缘基板1″的各边中排列两个电阻元件4′的方向的边的长度尺寸L2是0.8mm，所述两个电阻元件4′的相互间的间距间隔是0.5mm，由此，如图7所示那样，在相对脊图案C载置多个该二级芯片电阻器A2时，如果使得该各个二级芯片电阻器A2的各个端子电极3′相对脊图案C以尽可能宽的面积重叠，则所述二级芯片电阻器A2就相互接触，在它们之间不形成间隙。

为此，就不能吸收所述长度尺寸L2所存在的尺寸误差，由于该尺寸误差，所述各个端子电阻3′相对脊图案C的宽度方向的偏差变大，它们之间重叠的面积、乃至软焊接面积减少，所以，就不能可靠地软焊接安装多个所述二级芯片电阻器A2。

即，对于一级芯片电阻器A1或者四级芯片电阻器A4所使用的脊图案C，不能将二级芯片电阻器A2排列多个来可靠地安装，所以，在排列多个二级芯片电阻器A2来安装的情况下，就必需形成与所述一级芯片电阻器A1或者四级芯片电阻器所使用的脊图案C不同的、与之匹配的脊图案。

发明内容

本发明以提供解决该问题的二级芯片电阻器的安装构造为技术课题。

本发明的第一方面在于，将在形成矩形的一个绝缘基板上并列排列设置两个由电阻膜和在其两端的端子电极所构成的电阻元件而形成的二级电阻器，相对以一定的间距间隔排列设置四个以上的脊图案中相邻的两个脊图案，软焊接安装到印刷电路基板的表面上，其特征在于：

所述二级芯片电阻器的绝缘基板的各边中，沿着排列两个电阻元件的方向延伸的边的长度尺寸，不到所述印刷电路基板的各个脊图案的间距间隔的两倍。

如果按照这样的构成，在这种情况下，即为了将所述一级芯片电阻器或四级芯片电阻器的多个软焊接安装到印刷电路基板上而形成四个以上的多个脊图案上，排列软焊接安装多个二级芯片电阻器，来代替所述一级芯片电阻器或者四级芯片电阻器的情况下，在该二级芯片电阻器的相互之间，能够形成：使得排列该两个电阻元件之方向的边的长度尺寸仅仅为不到所述脊图案的间距间隔的两倍之间隙，所以，能够不管所述长度尺寸所存在的尺寸误差，加宽各个端子电极相对脊图案的重叠面积，进而加宽软焊接面积，所以，能够以强的软焊接强度确实地软焊接安装所述各个二级芯片电阻器。

在该第一方面中，所述印刷电路基板的脊图案的间距间隔设为0.4mm，另一方面，所述绝缘基板的各个边中排列两个电阻元件之方向的边的长度尺寸设为0.6～0.7mm，由此，能够有效地实现。

接着，在本发明的第二方面中，以所述第一方面为前提，使所述二级芯片电阻器的两个电阻元件间的间距间隔，实质上与所述印刷电路基板的脊图案的间距间隔相等，通过这样，能够增大各个端子电极相对脊图案的重叠面积，所以能够进一步提高软焊接强度。

另外，在第二方面中，以所述第三方面为前提，将所述二级芯片电阻器的两个电阻元件间的间距间隔设为0.4mm，由此能够有效地实现。

附图说明

图1是表示一级芯片电阻器的立体图。

图2是表示二级芯片电阻器的立体图。

图3是表示四级芯片电阻器的立体图。

图4是表示印刷电路基板的脊图案的立体图。

图5是表示安装多个所述一级芯片电阻器的状态的立体图。

图6是表示安装多个所述四级芯片电阻器的状态的立体图。

图7是表示安装多个所述二级芯片电阻器的状态的立体图。

图8是表示本发明的实施方式的二级芯片电阻器的立体图。

图9是表示本发明的实施方式的安装多个二级芯片电阻器的状态的立体图。

具体实施方式

下面，参照图8和图9对本发明的优选实施方式进行说明。

图8表示的是本发明的实施方式的二级芯片电阻器(chip resistor)10。

该二级芯片电阻器10是这样的构成：在平面视图中构成为矩形芯片的一个绝缘基板11上，并列排列设置有两个由电阻膜12和在其两端相对的端子电极13所构成的电阻元件14，同时，形成覆盖所述两个电阻元件14的电阻膜12的保护膜15。

而且，就该二级芯片电阻器10而言，在该绝缘基板11的各边中，使沿着排列所述两个电阻元件14的方向延伸的边的长度尺寸L，设为比在所述图4所示的印刷电路基板B的表面上设置的各个脊(land)图案C的间距间隔P0的两倍仅窄(不到)0.1mm的L＝0.7mm，将与其成直角方向的边的长度尺寸W，设为与现有技术的尺寸相同的W＝0.6mm，将所述各个端子电极13的相互之间的间距间隔P，设为与所述印刷电路基板B的各个脊图案C的间距间隔P0实质上相等的P＝0.4mm，形成为这样的构成。

这样，在二级芯片电阻器10中，将该绝缘基板11的各边中的、沿着排列两个电阻元件14的方向的边的长度尺寸L，设为不到所述间距间隔P0的两倍的0.7mm，通过这样，如图9所示，在相对所述印刷基板C上以间距间隔P0(P0＝0.4mm)形成的各个脊图案C载置该多个二级芯片电阻器10时，以将该各个二级芯片电阻器10的端子电极13与脊图案C宽面积重叠的状态，能够至少形成S＝0.1mm以上的间隙。

由于存在该间隙，所以能够不考虑所述长度尺寸L中存在的尺寸误差，相对脊图案C宽面积与各个端子电极13重叠，进而能够加宽软焊接面积。

即，在为了在印刷基板C上安装多个所述一级芯片电阻器A1或者四级芯片电阻器A4而形成的脊图案C上，排列安装本发明的多个所述二级芯片电阻器10，代替所述一级芯片电阻器A1或者四级芯片电阻器A4，能够利用宽面积的软焊接确实地进行。

在该情况下，当所述绝缘基板11的各边中的、沿着排列两个电阻元件14的方向延伸的边的长度尺寸L，超过所述0.7mm时，由于该长度尺寸L所存在的尺寸误差，各个端子电极13相对脊图案C的重叠面积减少。

另一方面，所述绝缘基板11的各边中的、沿着排列两个电阻元件14的方向的边的长度尺寸L也可以是0.7mm以下，但是，在该长度尺寸L不到0.6mm的情况下，绝缘基板11的表面中形成电阻元件4的区域变窄，所以，优选将所述长度尺寸L设为0.6～0.7mm。

另外，将所述各个电阻元件14、乃至各个端子电极13的相互之间的间距间隔P设为与所述脊图案C的间距间隔P0相同的0.4mm，通过这样，能够将该各个端子电极13相对所述脊图案C重合，使得沿着宽度方向无偏离地完全一致，能够以更宽的面积进行软焊接，所以能够得到高的软焊接强度。

Claims

1.一种二级芯片电阻器的安装构造，将在形成矩形的一个绝缘基板上并列排列设置有两个由电阻膜和在其两端的端子电极所构成的电阻元件而形成的二级电阻器，相对印刷电路基板的表面上以一定的间距间隔排列设置四个以上的脊图案中相邻的两个脊图案，进行软焊接安装，其特征在于：

所述二级芯片电阻器的绝缘基板的各个边中，沿着排列两个电阻元件的方向延伸的边的长度尺寸，不到所述印刷电路基板的各个脊图案的间距间隔的两倍。

2.根据权利要求1所述的二级芯片电阻器的安装构造，其特征在于：

使所述二级芯片电阻器的两个电阻元件间的间距间隔，与所述印刷电路基板的各个脊图案的间距间隔实质上相等。

3.根据权利要求1所述的二级芯片电阻器的安装构造，其特征在于：

将所述印刷电路基板的各个脊图案的间距间隔设为0.4mm，另一方面，将所述绝缘基板的各个边中的沿着排列两个电阻元件的方向延伸的边的长度尺寸设为0.6～0.7mm。

4.根据权利要求3所述的二级芯片电阻器的安装构造，其特征在于：

将所述二级芯片电阻器的两个电阻元件间的间距间隔设为0.4mm。