JP2006278903A - 二連チップ抵抗器 - Google Patents

二連チップ抵抗器 Download PDF

Info

Publication number
JP2006278903A
JP2006278903A JP2005098576A JP2005098576A JP2006278903A JP 2006278903 A JP2006278903 A JP 2006278903A JP 2005098576 A JP2005098576 A JP 2005098576A JP 2005098576 A JP2005098576 A JP 2005098576A JP 2006278903 A JP2006278903 A JP 2006278903A
Authority
JP
Japan
Prior art keywords
chip resistors
chip
chip resistor
resistors
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005098576A
Other languages
English (en)
Inventor
Hisahiro Kuriyama
尚大 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005098576A priority Critical patent/JP2006278903A/ja
Priority to KR1020060015549A priority patent/KR20060106647A/ko
Priority to CNA2006100659599A priority patent/CN1841576A/zh
Priority to US11/392,364 priority patent/US20060220783A1/en
Publication of JP2006278903A publication Critical patent/JP2006278903A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】 プリント基板Ｂに前記一連チップ抵抗器Ａ１又は四連チップ抵抗器Ａ４の複数個を実装するために形成されているランドパターンＣに，前記一連チップ抵抗器又は四連チップ抵抗器に代えて，二連チップ抵抗器１０の複数個を並べて実装できるようにする。【解決手段】 前記二連チップ抵抗器１０において，各辺における外形寸法のうち各端子電極が存在する辺に沿った方向の外形寸法Ｌを０．６〜０．７ｍｍに，これと直角方向の外形寸法Ｗを０．６ｍｍにする。
【選択図】 図８

Description

本発明は，矩形にした一つの絶縁基板に，抵抗膜とその両端に対する端子電極とで構成される抵抗素子を二つ並列に並べて設ける成る二連チップ抵抗器のうち，０６０３サイズを基にした二連チップ抵抗器に関するものである。
一般に，チップ抵抗器には，図１に示すように，矩形の絶縁基板１に，抵抗膜２とその両端に対する端子電極３とで構成される抵抗素子４を一つだけ設けて成る一連チップ抵抗器Ａ１と，図２に示すように，矩形の絶縁基板１′に，抵抗膜２′とその両端に対する端子電極３′とで構成される抵抗素子４′を二つ並列に並べて設ける成る二連チップ抵抗器Ａ２と，図３に示すように，矩形の絶縁基板１″に，抵抗膜２″とその両端に対する端子電極３″とで構成される抵抗素子４″を四つ並列に並べて設ける成る四連チップ抵抗器Ａ４とが存在することは周知の通りである。
また，前記チップ抵抗器には，その大きさに応じて０６０３サイズ，１００５サイズ等のように各種の基になるサイズが存在することも周知の通りである。
従来，０６０３サイズの前記一連チップ抵抗器Ａ１においては，その各辺における外形寸法のうち端子電極４が存在する辺に沿った方向の外形寸法Ｌ１を０．３ｍｍに，これと直角方向の外形寸法Ｗ１を０．６ｍｍに規定している。
また，０６０３サイズの前記二連チップ抵抗器Ａ２においては，例えば，非特許文献１等に記載されているように，その各辺における外形寸法のうち各端子電極３′が存在する辺に沿った方向の外形寸法Ｌ２を０．８ｍｍに，これと直角方向の外形寸法Ｗ２を０．６ｍｍに，前記各端子電極３′の相互間におけるピッチ間隔Ｐ２を０．５ｍｍに規定している。
更にまた，０６０３サイズの四連チップ抵抗器Ａ４においては，例えば，非特許文献１及び非特許文献２等に記載されているように，その各辺の外形寸法のうち各端子電極３″が存在する辺に沿った方向の外形寸法Ｌ４を１．４ｍｍに，これと直角方向の外形寸法Ｗ４を０．６ｍｍに，前記各端子電極３″の相互間におけるピッチ間隔Ｐ４を０．４ｍｍに規定している。
そして，前記各チップ抵抗器Ａ１，Ａ２，Ａ３のプリント基板等に対する実装は，その各端子電極３，３′，３″を，前記プリント基板等の表面に形成されているランドパターンに対して半田付けすることによって行われるのであるが，前記０６０３サイズの各チップ抵抗器Ａ１，Ａ２，Ａ３において，その一方の辺における外形寸法Ｌ，Ｌ′，Ｌ″には，製造に際しての寸法誤差が±０．１ｍｍが存在する（非特許文献２参照）ので，このチップ抵抗器の複数個を，その端子電極が存在する一方の辺が一直線になるように並べて実装する場合には，その各チップ抵抗器の相互間に，前記寸法誤差を許容するために少なくとも０．１ｍｍ以上の隙間をあけるようにしなければならない。
また，従来，前記０６０３サイズの一連チップ抵抗器Ａ１の複数個を，プリント基板に対して実装する場合には，図４に示すように，プリント基板Ｂの表面に，前記複数個の各チップ抵抗器Ａ１における各端子電極３の各々に対応するランドパターンＣを，ピッチ間隔Ｐ０を０．４ｍｍにして形成し，この各ランドパターンＣの各々に対して前記各端子電極３を半田付けするようにしている（非特許文献２参照）。
電波新聞社，２００４年６月３発行「電波新聞」２４〜２５頁，「高密度実装対応チップ抵抗器の新技術」 電波新聞社，２００５年１月６発行「電波新聞」４９頁，「高集積ネットワーク抵抗器の技術」
ところで，前記０６０３サイズの一連チップ抵抗器Ａ１の複数個を実装するようにプリント基板Ｂにおいては，これに前記複数個の一連チップ抵抗器Ａ１に代えて，前記０６０３サイズの二連チップ抵抗器Ａ２の複数個を実装したり，或いは，前記０６０３サイズの四連チップ抵抗器Ａ４の複数個を実装したりする場合がある。
この場合，前記０６０３サイズの一連チップ抵抗器Ａ１において，その各辺における外形寸法のうち端子電極４が存在する辺に沿った方向の外形寸法Ｌ１は，前記プリント基板Ｂにおける各ランドパターンＣ間のピッチ間隔Ｐ０＝０．４ｍｍよりも狭いことにより，この一連チップ抵抗器Ａ１の複数個をを，図５に示すように，前記ランドパターンＣに対して同時に載せたとき，この各一連チップ抵抗器Ａ１の相互間には，当該各一連チップ抵抗器Ａ１における端子電極３をランドパターンＣに完全に重ねた状態のもとで，Ｓ＝０．１ｍｍの隙間が形成されるから，前記複数個の一連チップ抵抗器Ａ１を，広い半田付け面積で確実に実装することができる。
そして，前記複数個の一連チップ抵抗器Ａ１に代えて，複数個の四連チップ抵抗器Ａ４を実装する場合には，この四連チップ抵抗器Ａ４は，前記したようにＬ４が１．４ｍｍで，Ｐ４が０．４ｍｍであることにより，図６に示すように，その間にＳ＝０．２ｍｍを形成できるから，前記一連チップ抵抗器Ａ１と同様に，広い半田付け面積で確実に実装することができる。
しかし，前記複数個の一連チップ抵抗器Ａ１又は四連チップ抵抗器Ａ４に代えて，前記二連チップ抵抗器Ａ２の複数個を実装する場合には，この二連チップ抵抗器Ａ２は，その各辺における外形寸法のうち各端子電極３′が存在する辺に沿った方向の外形寸法Ｌ２を０．８ｍｍに，前記各端子電極３′の相互間におけるピッチ間隔Ｐ２を０．５ｍｍに規定していることにより，この各二連チップ抵抗器Ａ２を，図７に示すように，ランドパターンＣに対して載せたとき，この各二連チップ抵抗器Ａ２における端子電極３′をランドパターンＣに広く重ねるようにすると，前記二連チップ抵抗器Ａ２は，互いに接触してこの間に隙間が形成されないことになり，また，各二連チップ抵抗器Ａ２の間に所定の隙間を形成するようにすると，その端子電極３′がランドパターンＣから大きくずれて半田付け面積が減少することになるから，前記複数個の一連チップ抵抗器Ａ１又は四連チップ抵抗器Ａ４に代えて前記二連チップ抵抗器Ａ２の複数個を実装することができないのである。
つまり，一連チップ抵抗器Ａ１又は四連チップ抵抗器Ａ４用のランドパターンＣに対して，二連チップ抵抗器Ａ２を複数個並べて実装することができないから，二連チップ抵抗器Ａ２を複数個並べて実装する場合には，これ合わせたランドパターンを，前記一連チップ抵抗器Ａ１又は四連チップ抵抗器用のランドパターンＣとは別に形成するようにしなければならないのであった。
本発明は，この問題を解消して二連チップ抵抗器を提供することを技術的課題とするものである。
この技術的課題を達成するため本発明は，請求項１に記載したように，
「矩形にした一つの絶縁基板に，抵抗膜とその両端に対する端子電極とで構成される抵抗素子を二つ並列に並べて設けて成る二連チップ抵抗器において，
その各辺における外形寸法のうち各端子電極が存在する辺に沿った方向の外形寸法を０．６〜０．７ｍｍに，これと直角方向の外形寸法を０．６ｍｍにする。」
ことを特徴としている。
また，本発明は，請求項２に記載したように，
「前記請求項１の記載において，前記各端子電極の相互間におけるピッチ間隔を０．４ｍｍにする。」
ことを特徴としている。
プリント基板に前記一連チップ抵抗器又は四連チップ抵抗器の複数個を実装するために形成されているランドパターンに，前記一連チップ抵抗器又は四連チップ抵抗器に代えて，二連チップ抵抗器の複数個を並べて実装することが，広い面積による半田付けにて確実にできる。
特に，請求項２に記載した構成にすることにより，高い半田付け強度を得ることができる。
以下，本発明の実施の形態を，図８及び図９の図面について説明する。
図８は，本発明の実施の形態による二連チップ抵抗器１０を示す。
この二連チップ抵抗器１０は，平面視で矩形のチップに構成した一つの絶縁基板１１に，抵抗膜１２とその両端に対する端子電極１３とで構成される抵抗素子１４を二つ並列に並べて設けるとともに，前記両抵抗素子１４における抵抗膜１２を覆う保護膜１５を形成して成る構成である。
そして，この二連チップ抵抗器１０において，その各辺における外形寸法のうち各端子電極１３が存在する辺に沿った方向の外形寸法Ｌを０．７ｍｍに，これと直角方向の外形寸法Ｗを０．６ｍｍに，前記各端子電極１３の相互間におけるピッチ間隔Ｐを０．４ｍｍにする。
このように，二連チップ抵抗器１０において，その各辺における外形寸法のうち各端子電極１３が存在する辺に沿った方向の外形寸法Ｌを０．７ｍｍにすることにより，この二連チップ抵抗器１０の複数個を，図９に示すように，前記プリント基板Ｃにピッチ間隔Ｐ０（Ｐ０＝０．４ｍｍ）で形成されている各ランドパターンＣに対して載せたとき，この各二連チップ抵抗器１０における端子電極１３をランドパターンＣに広く面積で重ねた状態のもとで，少なくともＳ＝０．１ｍｍ以上の隙間を形成することがきる。
つまり，プリント基板Ｃに前記一連チップ抵抗器Ａ１又は四連チップ抵抗器Ａ４の複数個を実装するために形成されているランドパターンＣに，前記一連チップ抵抗器Ａ１又は四連チップ抵抗器Ａ４に代えて，本発明による前記二連チップ抵抗器１０の複数個を並べて実装することが，広い面積による半田付けにて確実にできる。
この場合において，前記各端子電極１３が存在する辺に沿った方向の外形寸法Ｌは０．７ｍｍ以下にしても良いが，このＬを０．６ｍｍ未満にした場合には，絶縁基板１１の表面のうち抵抗素子４を形成するエリアが狭くなるから，前記各端子電極１３が存在する辺に沿った方向の外形寸法Ｌは，０．６〜０．７ｍｍにすべきである。
また，前記各端子電極１３の相互間におけるピッチ間隔Ｐを，前記ランドパターンＣににおけるピッチ間隔Ｐ０と同じ０．４ｍｍにすることにより，この各端子電極１３を，前記ランドパターンＣに一致することができて，より広い面積で半田付けできるから，高い半田付け強度を得ることができる。
一連チップ抵抗器を示す斜視図である。 二連チップ抵抗器を示す斜視図である。 四連チップ抵抗器を示す斜視図である。 プリント基板におけるランドパターンを示す斜視図である。 前記一連チップ抵抗器の複数個を実装した状態を示す斜視図である。 前記四連チップ抵抗器の複数個を実装した状態を示す斜視図である。 前記二連チップ抵抗器の複数個を実装した状態を示す斜視図である。 本発明による二連チップ抵抗器を示す斜視図である。 前記本発明による二連チップ抵抗器の複数個を実装した状態を示す斜視図である。
符号の説明
１０ 二連チップ抵抗器
１１ 絶縁基板
１２ 抵抗膜
１３ 端子電極
１４ 抵抗素子
１５ 保護膜

Claims (2)

  1. 矩形にした一つの絶縁基板に，抵抗膜とその両端に対する端子電極とで構成される抵抗素子を二つ並列に並べて設けて成る二連チップ抵抗器において，
    その各辺における外形寸法のうち各端子電極が存在する辺に沿った方向の外形寸法を０．６〜０．７ｍｍに，これと直角方向の外形寸法を０．６ｍｍにすることを特徴とする二連チップ抵抗器。
  2. 前記請求項１の記載において，前記各端子電極の相互間におけるピッチ間隔を０．４ｍｍにすることを特徴とする二連チップ抵抗器。
JP2005098576A 2005-03-30 2005-03-30 二連チップ抵抗器 Pending JP2006278903A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005098576A JP2006278903A (ja) 2005-03-30 2005-03-30 二連チップ抵抗器
KR1020060015549A KR20060106647A (ko) 2005-03-30 2006-02-17 2련 칩 저항기의 실장구조
CNA2006100659599A CN1841576A (zh) 2005-03-30 2006-03-29 二级芯片电阻器的安装构造
US11/392,364 US20060220783A1 (en) 2005-03-30 2006-03-29 Mounting structure of double-path chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005098576A JP2006278903A (ja) 2005-03-30 2005-03-30 二連チップ抵抗器

Publications (1)

Publication Number Publication Date
JP2006278903A true JP2006278903A (ja) 2006-10-12

Family

ID=37030544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005098576A Pending JP2006278903A (ja) 2005-03-30 2005-03-30 二連チップ抵抗器

Country Status (4)

Country Link
US (1) US20060220783A1 (ja)
JP (1) JP2006278903A (ja)
KR (1) KR20060106647A (ja)
CN (1) CN1841576A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003275693A1 (en) * 2002-10-31 2004-05-25 Rohm Co., Ltd. Fixed network resistor
KR101499716B1 (ko) * 2013-06-05 2015-03-09 삼성전기주식회사 어레이 타입 칩 저항기 및 그 제조 방법
CN105513728B (zh) * 2016-01-27 2018-09-21 广东欧珀移动通信有限公司 电阻器件
KR102527724B1 (ko) 2016-11-15 2023-05-02 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리
JP7059091B2 (ja) 2018-04-24 2022-04-25 モレックス エルエルシー 電子部品
CN109859917A (zh) * 2019-01-26 2019-06-07 上海乐野网络科技有限公司 一种不同型号器件可选择使用的共垒结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358070B2 (ja) * 1993-11-17 2002-12-16 ローム株式会社 チップ抵抗器およびその抵抗値調整方法
JP3119124B2 (ja) * 1995-06-29 2000-12-18 株式会社村田製作所 通信回線保護用電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール

Also Published As

Publication number Publication date
KR20060106647A (ko) 2006-10-12
US20060220783A1 (en) 2006-10-05
CN1841576A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
JP2006278903A (ja) 二連チップ抵抗器
JP2007053218A (ja) チップ抵抗器
JP2007088366A (ja) チップ抵抗器
JP2007053135A (ja) ネットワーク抵抗器
TWI776095B (zh) 印刷基板
US7277006B2 (en) Chip resistor
JP2005159106A (ja) 積層形コンデンサの接続構造
JP2006303252A (ja) 回路基板
JP5107024B2 (ja) 両面フレキシブルプリント基板
JP2005229525A (ja) Ｌｃ複合ｅｍｉフィルタ
JP3983392B2 (ja) チップ型部品
CN215581917U (zh) 电路板和马达
JP3957158B2 (ja) プリント基板
JP2001156204A (ja) 表面実装部品
TWI802590B (zh) 電感器及其製造方法
JP2008171846A (ja) フレキシブル基板の接続構造
JP2003309354A (ja) プリント配線基板の接続方法及びプリント配線基板
JP2004031663A (ja) ジャンパ線の配線構造
JP2004153074A (ja) 固定ネットワーク抵抗器
JP4707500B2 (ja) チップ抵抗器
JPH0344088A (ja) 印刷配線板
JPH0350616Y2 (ja)
JPH02288205A (ja) チツプ素子
JP2006074418A (ja) チップアンテナ、回路およびチップアンテナの製造方法
JP2010182774A (ja) プリント基板およびその製造方法、回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090204