CN101937892A - 半导体芯片及其制造方法、堆叠模块和存储卡 - Google Patents

半导体芯片及其制造方法、堆叠模块和存储卡 Download PDF

Info

Publication number
CN101937892A
CN101937892A CN2010101084631A CN201010108463A CN101937892A CN 101937892 A CN101937892 A CN 101937892A CN 2010101084631 A CN2010101084631 A CN 2010101084631A CN 201010108463 A CN201010108463 A CN 201010108463A CN 101937892 A CN101937892 A CN 101937892A
Authority
CN
China
Prior art keywords
semiconductor chip
hole
substrate
electrode
hole electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101084631A
Other languages
English (en)
Other versions
CN101937892B (zh
Inventor
李镐珍
张东铉
李仁荣
尹玟升
黄善宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101937892A publication Critical patent/CN101937892A/zh
Application granted granted Critical
Publication of CN101937892B publication Critical patent/CN101937892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明提供了一种半导体芯片、制造该半导体芯片的方法、包括该半导体芯片的堆叠模块和存储卡，其中，所述半导体芯片包括第一表面和面对第一表面的第二表面。至少一个通孔包括在从基底的第一表面向着基底的第二表面的方向延伸的第一部分以及连接到第一部分并且具有锥形形状的第二部分。提供了填充所述至少一个通孔的至少一个通孔电极。

Description

半导体芯片及其制造方法、堆叠模块和存储卡
本申请要求于2009年6月29日在韩国知识产权局提交的第10-2009-0058315号韩国专利申请的优先权，该申请的公开通过引用被完全包含于此。
技术领域
本发明的总体构思涉及一种半导体装置，更具体地讲，涉及一种半导体芯片、制造该半导体芯片的方法、包括该半导体芯片的堆叠模块、包括该半导体芯片的存储卡和包括该半导体芯片的电子系统。
背景技术
随着对具有高集成度的半导体芯片的需求的增长，半导体芯片的制造成本显著增加。因此，难以增加单个半导体芯片的容量。然而，可以通过堆叠半导体芯片形成的堆叠模块来实现容量的增加。在堆叠模块中，可以利用通孔电极(via electrode)来连接半导体芯片。
发明内容
本发明的总体构思提供了一种半导体芯片、制造该半导体芯片的方法、包括该半导体芯片的堆叠模块和存储卡。半导体芯片可以包括至少一个通孔，所述至少一个通孔包括在从基底的第一表面向着基底的第二表面的方向延伸的第一部分以及连接到第一部分并且具有锥形形状的第二部分。还可以提供填充所述至少一个通孔的至少一个通孔电极。
本发明总体构思的其它方面和用途将在下面的描述中部分地提到，并且部分地将通过描述而变得清楚，或者可以通过本发明总体构思的实践而获知。
通过提供一种半导体芯片可以实现本发明总体构思的前面和/或其它方面以及用途，所述半导体芯片包括：基底，包括第一表面和面对第一表面的第二表面；至少一个通孔，包括沿着从基底的第一表面向基底的第二表面的方向延伸的第一部分以及连接到第一部分并且具有锥形形状的第二部分；至少一个通孔电极，填充所述至少一个通孔。
所述至少一个通孔可以垂直于基底的第一表面和第二表面延伸。另外，所述至少一个通孔的第一部分可以具有齿形形状的内表面。
所述至少一个通孔电极可以包括分别与所述至少一个通孔的第一部分和第二部分对应的第一填充部分和第二填充部分，第一填充部分具有齿形形状的外周。
所述至少一个通孔电极还可以包括位于基底上并且连接到第一填充部分的突出部分。所述突出部分可以在基底的第一表面上突出。
所述半导体芯片还可以包括位于基底的第一表面上的绝缘层，其中，所述至少一个通孔还包括连接到第一部分并且延伸穿过绝缘层的第三部分。此外，所述至少一个通孔的第二部分和第三部分可以具有平滑的内表面，第一部分可以具有齿形形状的内表面。
所述半导体芯片还可以包括位于绝缘层上的至少一个电极焊盘，其中，所述至少一个通孔电极延伸穿过所述至少一个电极焊盘。所述至少一个通孔电极可以接触所述至少一个电极焊盘的顶表面。
分隔绝缘层可以位于基底和至少一个通孔电极之间。
所述至少一个通孔电极可以垂直穿过基底。
所述至少一个通孔电极可以从基底的第二表面突出。
通过提供一种堆叠模块可以实现本发明总体构思的前面和/其它方面以及用途，所述堆叠模块包括堆叠的多个半导体芯片，其中，每个半导体芯片包括：基底，包括第一表面和面对第一表面的第二表面；至少一个通孔，包括沿着从基底的第一表面向基底的第二表面的方向延伸的第一部分以及连接到第一部分并且具有锥形形状的第二部分；至少一个通孔电极，填充所述至少一个通孔，每个半导体芯片的所述至少一个通孔电极连接到相邻半导体芯片的至少一个通孔电极。
每个半导体芯片还可以包括设置在基底的第一表面上的至少一个电极焊盘，所述至少一个通孔电极可以延伸穿过所述至少一个电极焊盘。
每个半导体芯片还可以包括设置在所述至少一个通孔电极上的凸点层，每个半导体芯片的所述至少一个通孔电极可以延伸穿过位于所述半导体芯片下方的相邻半导体芯片的凸点层。
通过提供一种卡设备可以实现本发明总体构思的前面和/或其它方面以及用途，所述卡设备包括：壳；存储单元，位于壳中；控制器单元，位于壳中，并且被构造为控制存储单元，其中，所述存储单元包括：基底，包括第一表面和面对第一表面的第二表面；至少一个通孔，包括沿着从基底的第一表面向基底的第二表面延伸的第一部分和连接到第一部分并且具有锥形形状的第二部分，所述至少一个通孔随着与第一部分远离而变细；至少一个通孔电极，填充所述至少一个通孔。
也可以通过以下步骤来实现本发明总体构思的前面和/或其它方面以及用途，所述步骤为：形成沿着从基底的第一表面向基底的第二表面的方向延伸的至少一个通孔；形成填充所述至少一个通孔的至少一个通孔电极，其中，形成所述至少一个通孔电极的步骤可以包括形成从基底的第一表面延伸到基底中的第一部分以及形成从第一部分向基底的第二表面延伸并且具有锥形形状的第二部分。
可以通过利用博施工艺基本垂直于基底的第一表面形成第一部分，其中，通过重复沉积和蚀刻来执行博施工艺。另外，所述至少一个通孔的第一部分可以具有齿形形状的内表面。
在形成所述至少一个通孔的第二部分之前，还可以在第一部分的内表面上形成第一钝化层。此外，在形成所述至少一个通孔的第二部分之前，还可以在第一钝化层上形成第二钝化层。第一钝化层和第二钝化层中的每个可以包含聚合物层。
所述方法还可以包括在基底的第一表面上形成至少一个电极焊盘，其中，所述至少一个通孔还包括连接到第一部分并且穿过所述至少一个电极焊盘的第三部分。
在形成所述至少一个通孔电极之前，所述方法还可以包括在基底的位于所述至少一个通孔内侧的表面上形成分隔绝缘层。
所述方法还可以包括通过基底的第二表面暴露所述至少一个通孔电极的端部。
也可以通过提供一种半导体芯片实现本发明总体构思的前面和/或其它方面以及用途，所述半导体芯片包括：基底，具有由第一表面和第二表面限定的主体；通孔，形成在所述主体中并且具有从第一表面向第二表面的方向变化的宽度。
所述半导体芯片也可以包括用于填充通孔的通孔电极。所述半导体芯片也可以还包括形成在所述主体上并且连接到通孔电极的集成电路，。
所述通孔还可以包括与第一表面相邻的第一壁部分，所述第一壁部分包括多个连接的凸起的压痕(convex indentation)。所述通孔还可以包括具有平坦表面的第二壁部分，与第一表面相比，第二壁部分设置为更靠近第二表面。
所述通孔可以穿过第一表面和第二表面，并且可以包括用来填充通孔并且从两个表面突出的填充物。
所述通孔还可以包括：第一部分，邻近基底的第一表面形成，第一部分具有与朝向第二表面相比朝向第一表面较窄的第一宽度；第二部分，与第一部分相比设置为靠近第二表面，第二部分具有与朝向第一表面相比朝向第二表面较窄的第二宽度，第二宽度比第一宽度窄。
附图说明
通过结合附图对下面示例性实施例的描述，本发明总体构思的以上和/或其它特征和用途将变得明显和更容易理解，在附图中：
图1是示出根据本发明总体构思的实施例的半导体芯片的剖视图；
图2是示出根据本发明总体构思的另一实施例的半导体芯片的剖视图；
图3是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图；
图4是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图；
图5是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图；
图6是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图；
图7是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图；
图8是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图；
图9是示出根据本发明总体构思的实施例的堆叠模块的剖视图；
图10至图16是示出根据本发明总体构思的实施例的制造半导体芯片的方法的剖视图；
图17至图19是示出根据本发明总体构思的另一实施例的制造半导体芯片的方法的剖视图；
图20和图21是示出根据本发明总体构思的又一实施例的制造半导体芯片的方法的剖视图；
图22至图23是示出根据本发明总体构思的实施例的制造堆叠模块的方法的剖视图；
图24是示出根据本发明总体构思的实施例的卡的剖视图；
图25是示出根据本发明总体构思的实施例的电子系统的框图；
图26A和图26B是示出根据本发明总体构思的实施例的通孔电极连接到集成电路的示例性应用的剖视图。
具体实施方式
现在将参照附图更加充分地描述本发明总体构思的一个或多个实施例。然而，本发明的总体构思可以按照许多不同的形式实施，而不应该被理解为限于在此提出的实施例。相反，提供这些实施例是为了使本公开彻底并且完整，并且将本发明总体构思的概念充分传达给本领域技术人员。在附图中，为了清晰起见，夸大了构成元件。相同的标号始终表示相同的元件。
除非另有限定，否则在本发明总体构思的一个或多个实施例中使用的术语可以具有本领域普通技术人员所通常理解的意思。例如，低k介电层表示介电常数小于氧化物和氮化物的介电常数的介电层，高k介电层表示介电常数大于氧化物和氮化物的介电常数的介电层。
图1是示出根据本发明总体构思的实施例的半导体芯片的剖视图。
参照图1，基底105可以包括第一表面101和第二表面102，其中，第一表面101和第二表面102相对于基底105的主体彼此面对。例如，第一表面101表示顶表面，第二表面102表示底表面。基底105中可以包括集成电路(未示出)。在其它实施例中，集成电路可以设置在基底105的第一表面上。即，基底105的第一表面101可以为有源表面，有源器件在有源表面上形成为通过导线连接的集成电路。集成电路可以根据半导体芯片的类型而改变。例如，集成电路可以包括存储器电路、逻辑电路或者它们的组合。基底105可以包括半导体晶片(未示出)，还可以包括设置在半导体晶片上的集成电路。半导体晶片可以包含Si、SiGe、第四族的材料或者第三族-第五族的化合物材料。
至少一个通孔电极150可以设置为填充至少一个通孔135，并且叠置在基底105的第一表面101的顶部。通孔135可以包括第一部分126和第二部分132。第一部分126可以沿着从基底105的第一表面向基底105的第二表面的方向延伸，即，第一部分126可以延伸到基底105的主体内。第二部分132可以连接到第一部分126，并且可以具有锥形形状，向着基底105的第二表面变细。通孔135可以相对于基底105的第一表面和第二表面基本垂直地延伸。第一部分126可以具有齿形(scallop)或者高低不平的形状S的内表面，第二部分132可以具有没有齿形形状S的平滑表面。齿形形状S的特征可以在于多个延伸的并且连接的凸起部分和凹进部分、彼此串联连接的多个凸起部分或者串联连接的多个凹进部分。
通孔电极150可以从基底105的第一表面延伸到基底105中。通孔电极150可以连接到设置在相应的半导体芯片内部的集成电路，可以将相应的半导体芯片连接到另一个半导体芯片，并且可以将相应的半导体芯片连接到模块基底。
例如，通孔电极150可以包括第一填充部分152、第二填充部分154和/或突出部分156。第一填充部分152可以填充第一部分126，第二填充部分154可以填充第二部分132。突出部分156可以连接到第一填充部分152并且设置在基底105的第一表面上。第一填充部分152、第二填充部分154和突出部分156可以用本领域已知的导电材料例如铜、金、铝、它们的组合以及合金来填充。
第一填充部分152可以从基底105的第一表面延伸到基底105中，并且第一填充部分152的长边与基底105的第一表面101和第二表面102基本垂直。第二填充部分154可以从第一填充部分152向着基底105的第二表面连续延伸。例如，向着基底105的第二表面，第二填充部分154可以变细，即，第二填充部分154可以具有锥形形状。突出部分156可以将位于基底105的第一表面101上的通孔电极150重新互连。
第一填充部分152可以具有齿形形状S的外周。即，宏观上，第一填充部分152可以具有与基底105的第一表面和第二表面基本垂直的圆柱形形状，但是微观上，第一填充部分152的外周可以具有与波纹形状类似的齿形形状S。因此，宏观上，第一填充部分152可以具有选择图案的圆柱形状。例如，第一填充部分152和第二填充部分154可以具有圆柱形状或者多边柱形形状。
如图1的放大部分中所示，第一部分126的齿形形状能够使分隔绝缘层140具有与基底105接界的凹进部分121。类似地，第一部分126的齿形形状能够使分隔绝缘层140具有与第一填充部分152接界的凸起部分122。结果，基底105与第一部分126接界的部分可以具有多个连接的凸起部分，并且与第一部分126接界的第一填充部分152可以具有多个连接的凹进部分。
第二填充部分154的外周可以基本上不具有齿形形状S。第二填充部分154的外周可以具有基本平滑的形状。例如，第二填充部分154可以具有棱柱形状，向着基底105的第二表面变细。
分隔绝缘层140可以设置在通孔电极150和基底105之间。例如，分隔绝缘层140可以设置在第一填充部分152和基底105之间，以及第二填充部分154和基底105之间。
分隔绝缘层也平行于基底105的底表面102延伸。分隔绝缘层140可以由SiO、SiN、SiON或者较高介电常数的绝缘层制成。由于分隔绝缘层140形成在金属层和半导体层之间，所以通孔电极根据基底105、分隔绝缘层140和填充部分152、154所选择的材料可以具有不同的电容性质。
根据本实施例，由于具有锥形形状的第二填充部分154设置在通孔电极150的下部分中，所以可以基本不形成空隙地形成通孔电极150。没有空隙也可以有助于沿着通孔的第二部分132的侧面的表面平滑。通孔135和通孔电极150的结构的其它性质或结果是，因为第一填充部分152具有基本恒定的宽度，可以妨碍通孔电极150的电阻增加。因此，第一填充部分152与第二填充部分154的高度比可以根据空隙形成和电阻来进行适当地选择。同时，除了空隙形成之外，第二填充部分154的倾斜角可以根据当形成堆叠模块时将被使用的粘合层的渗透可用性来确定。
同时，在其它实施例中，第二部分132的齿形形状S可以足够小，从而分隔绝缘层140的外周可以具有平滑的表面。在这些情况下，第一填充部分152可以不具有齿形形状S。
图2是示出根据本发明总体构思的另一实施例的半导体芯片的剖视图。根据本实施例的半导体芯片与参照图1描述的半导体芯片类似。因此，这里将省略相同的描述。
参照图2，还可以在基底105上设置绝缘层110。例如，基底105可以为半导体晶片，集成电路可以设置在基底105上。绝缘层110可以包括用来保护集成电路的钝化层，或者位于集成电路的多层互连线之间的层间绝缘层。绝缘层110可以包含SiO、SiN和本领域已知的其它绝缘层材料。
除了第一部分126a和第二部分132a之外，通孔135a可以包括第三部分125a。第三部分125a可以连接到第一部分126a，并且可以穿过绝缘层110。
除了第一填充部分152a和第二填充部分154a之外，通孔电极150a还可以包括第三填充部分151a。第一填充部分152a可以从基底105的第一表面101延伸到基底105中。第二填充部分154a可以从第一填充部分152a延伸到基底105的第二表面102。例如，第二填充部分154a可以包括从基底105的第二表面突出的第二突出158。第三填充部分151a可以连接到第一填充部分152a，并且可以填充第三部分125a。突出部分156a可以从第三填充部分151a延伸到绝缘层110上。可以去除分隔绝缘层140a的一部分，从而暴露第二突出158。
图3是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图。根据本实施例的半导体芯片与参照图1和图2描述的半导体芯片类似。因此，这里将省略相同的描述。
参照图3，通孔135b可以包括第一部分126b和第二部分132b。与图1的第一部分126不同，第一部分126b相对于垂直线104可以具有负的倾斜角，其中，垂直线104可以被确定为基准轴。因此，通孔135b具有靠近水平线103的中间部分，该中间部分比设置在基底105的第一表面101和第二表面102附近的端部宽。即，通孔135b的第一部分126b的宽度从基底105的第一表面101向着水平线103附近的中间部分逐渐增加，第二部分132b的宽度从中间部分向着基底105的第二表面102逐渐减小。
通孔电极150b可以包括第一填充部分152b、第二填充部分154b和突出部分156b。分隔绝缘层140b可以设置在第一填充部分152b和基底105之间以及第二填充部分154b和基底105之间。第一填充部分152b的宽度可以从基底105的第一表面向着中间部分增加，第二填充部分154b的宽度向着基底105的第二表面减小。为了防止形成空隙，第一填充部分152b相对于垂直线104的倾斜角
Figure GSA00000013469300081
在0°到-10°的范围内，或者在0°到-5°的范围内。
如图3的第一放大部分中所示，倾斜角
Figure GSA00000013469300082
在垂直线104和通孔的第一部分126b的侧面之间绘制。第二放大部分示出了第二倾斜角θ，第二倾斜角θ表示垂直线104与通孔的第二部分132b之间的角。如图3中所示，角θ可以大于角
Figure GSA00000013469300083
。然而，在其它实施例中，角θ可以小于角，从而根据通孔电极150与其它装置的期望的连通性以及考虑到多个基底的不同的堆叠结构来得到各种形状的通孔。
如图3中所示，通孔135b可以包括形成在基底的第一表面101附近的第一部分126b，第一部分126b可以具有邻近第一表面101的第一宽度W1，与朝向第二表面102相比，第一宽度W1朝向第一表面101较窄。通孔135b中设置为与第一部分126b相比更靠近第二表面102的第二部分132b可以具有第二宽度W2，与朝向第一表面101相比，第二宽度W2朝向第二表面102较窄。如图3所示，W2可以小于或者短于W1。然而，在本发明总体构思的其它实施例中，W2可以大于W1，或者比W1长。
图4是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图。根据本实施例的半导体芯片与参照图1至图3描述的半导体芯片类似。因此，这里将省略相同的描述。
参照图4，绝缘层110可以设置在基底105上，可以在绝缘层110上设置至少一个电极焊盘115。电极焊盘115可以电连接到半导体芯片的集成电路。电极焊盘115可以在绝缘层110上设置为波纹图案或者浮雕图案。
通孔135c可以包括第一部分126c、第二部分132c和第三部分125c。第一部分126c和第二部分132c可以通过参照图1中的第一部分126和第二部分132来理解。第三部分125c可以直接连接到第一部分126c，并且可以穿过电极焊盘115和绝缘层110。
通孔电极150c可以穿过电极焊盘115，并且可以电连接到电极焊盘115。例如，通孔电极150c可以包括第一填充部分152c、第二填充部分154c、第三填充部分151c和突出部分156c。第一填充部分152c和第二填充部分154c可以通过参照图1中的第一填充部分152和第二填充部分154来理解。第三填充部分151c可以填充第三部分125c。例如，第三填充部分151c可以连接到第一填充部分152c，并且可以穿过绝缘层110和电极焊盘115。
突出部分156c可以设置在电极焊盘115上，并且可以连接到第三填充部分151c。例如，突出部分156c的底表面可以接触电极焊盘115和第三填充部分151c。分隔绝缘层140c可以设置在通孔135c的内表面上。电极焊盘115的上表面可以与绝缘层110的上表面和突出部分156c的底表面共面。
图5是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图。根据本实施例的半导体芯片与参照图4描述的半导体芯片类似。因此，这里将省略相同的描述。
参照图5，通孔电极150c可以延伸穿过基底105，延伸穿过位于基底两侧上的基底105的第一表面101和第二表面102。例如，第二填充部分154c可以从基底105的第二表面102突出，并且包括没有被分隔绝缘层140c覆盖的第二突出158。因此，通孔电极150c可以将设置在基底105的第一表面101上的集成电路的信号传输给基底105的第二表面102。因此，通孔电极150c可以用来在与基底105的第一表面和第二表面垂直的方向上传输半导体芯片的信号，这将在后面进行描述。
图6是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图。根据本实施例的半导体芯片与参照图5描述的半导体芯片类似。因此，这里将省略相同的描述。
参照图6，凸点层(bump layer)170可以设置在突出部分156c上。例如，凸点层170可以包含导电焊料。凸点层170可以用来形成包括多个半导体芯片的堆叠模块，这将在以后进行描述。
图7是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图。根据本实施例的半导体芯片与参照图1至图6描述的半导体芯片类似。因此，这里将省略相同的描述。
参照图7，通孔135d可以垂直穿过基底105的第一表面101和第二表面102。例如，通孔135d可以包括第一部分126d和第二部分132d。第一部分126d和第二部分132d可以通过参照图2的第一部分126a和第二部分132a来理解。分隔绝缘层140d可以设置在通孔135d的内表面上。
通孔电极150d可以填充通孔135d并且从基底105的第二表面102突出。例如，通孔电极150d可以包括第一填充部分152d和第二填充部分154d。第一填充部分152d和第二填充部分154d可以参照图2的第一填充部分152a和第二填充部分154a来理解。
至少一个互连层112和至少一个接触塞113可以设置在绝缘层110中。互连层112可以通过接触塞113电连接到电极焊盘115。互连层112可以设置在基底105上并且连接到通孔电极150d。因此，电极焊盘115可以通过接触塞113和互连层112连接到通孔电极150d。电极焊盘115和互连层可以由本领域技术人员已知的金属层例如铝、铜以及它们的合金来形成。接触塞可以由类似的材料以及钨、钛和它们的合金形成。
图8是示出根据本发明总体构思的又一实施例的半导体芯片的剖视图。根据本实施例的半导体芯片与参照图1至图7描述的半导体芯片类似。因此，这里将省略相同的描述。
参照图8，通孔135e可以包括第一部分126e和第二部分132e。通孔135e可以与图7中的通孔135d的上下颠倒映像对应。因此，第一部分126e可以从基底105的第二表面102延伸到基底105中，第二部分132e可以从第一部分126e延伸到基底105的第一表面。分隔绝缘层140e可以设置在通孔135e的内表面上。
通孔电极150e可以包括第一填充部分152e、第二填充部分154e和突出部分156e。第一填充部分152e可以从基底105的第二表面延伸到基底105中，第二填充部分154e可以从第一填充部分152e延伸到基底105的第一表面。第二填充部分154e可以连接到设置在基底105的第一表面上的互连层112。突出部分156e可以连接到第一填充部分152e，并且设置在基底105的第二表面上。
图9是示出根据本发明总体构思的实施例的堆叠模块的剖视图。
参照图9，可以堆叠多个半导体芯片210、220和230。作为示例，半导体芯片210、220和230中的每个均具有与图6中的半导体芯片的结构相同的结构。然而，半导体芯片210、220和230中的每个也可以具有与以上描述的任何半导体芯片的结构相同的结构。半导体芯片的数量是示例性的，并且不限于本实施例。
半导体芯片210、220和230可以通过通孔电极150c彼此电连接。另外，半导体芯片210、220和230可以通过在它们之间设置的粘合层180来彼此附着。在本实施例中，半导体芯片220堆叠在半导体芯片210上，半导体芯片230堆叠在半导体芯片220上。例如，半导体芯片230的第二填充部分154c可以在第二填充部分154c的外周附近连接到半导体芯片220的凸点层170。为了改善连接，半导体芯片230的第二填充部分154c可以穿过半导体芯片220的凸点层170并且接触半导体芯片220的突出部分156c。类似地，半导体芯片220的第二填充部分154c可以穿过半导体芯片210的凸点层170并且接触半导体芯片210的突出部分156c。
因此，连接半导体芯片220和230的粘合层180与半导体芯片220的绝缘层110、电极焊盘115、突出起部分156c、凸点层170以及半导体芯片230的基底105接触。
由于第二填充部分154c的锥形形状，半导体芯片230的通孔电极150c可以更加容易地插入半导体芯片220的粘合层和凸点层170。类似地，半导体芯片220的通孔电极150c可以更加容易地插入半导体芯片210的粘合层和凸点层170。因此，半导体芯片210、220和230可以更牢固地彼此连接。因此，可以改进堆叠模块的连接可靠性。
同时，如上所述的堆叠模块可以安装在模块基底(未示出)上。
图10至图16是示出根据本发明总体构思的实施例的制造半导体芯片的方法的剖视图。
参照图10，掩膜层122形成在基底105上，接着，利用掩膜层122作为保护层来蚀刻基底105，从而形成通孔(见图12的135)的第一部分126。例如，掩膜层122可以包括光致抗蚀剂图案。
例如，可以通过利用博施工艺基本垂直于基底105来形成第一部分126。宏观上，第一部分126可以具有恒定的宽度并且垂直延伸。然而，微观上，第一部分126可以具有齿形形状S的外周。另外，第一钝化层128可以形成在第一部分126的表面上。
在本实施例中，博施工艺可以表示通过重复执行沉积和蚀刻来形成垂直轮廓的蚀刻工艺。例如，如图10的放大视图中所示，可以通过重复执行第一钝化层128的蚀刻和沉积来形成具有波形形状的齿形图案S。
例如，如果基底105包含硅，在博施工艺中，蚀刻可以利用用于硅蚀刻的SF6气体进行蚀刻，并且可以利用C4F8气体执行第一钝化层128的沉积，来沉积碳聚合物。在这种情况下，蚀刻时间可以比沉积时间长，从而有效地执行蚀刻。
第一钝化层128可以包括聚合物层。在蚀刻过程中，可以去除第一钝化层128的位于第一部分126的底表面上的一部分，可以保留第一钝化层128的位于第一部分126的侧壁上的一部分。然而，根据蚀刻条件，第一钝化层128可以不保留在第一部分126的侧壁上，或者可以均匀地形成第一钝化层128。
博施工艺的蚀刻条件是示例性的，并且不限于本实施例。博施工艺的蚀刻条件可以根据基底105的类型和第一部分126的尺寸而改变。可以选择博施工艺的蚀刻条件，使得第一部分126具有垂直轮廓。
参照图11，第二钝化层130可以形成在第一部分126的内表面上。第二钝化层130防止在后来形成第二部分时第一部分126进一步加宽。第二钝化层130可以比第一钝化层128厚很多。例如，第二钝化层130可以比第一钝化层128厚50倍至100倍。第二钝化层130可以包含聚合物层。
同时，如果第一钝化层128均匀地保留在第一部分126的侧壁上，则可以不形成第二钝化层130。
参照图12，可以利用掩膜层122作为保护层来蚀刻基底105的位于第一部分126下面的部分，从而形成第二部分132。因此，形成包括第一部分126和第二部分132的通孔135。第二部分132可以具有锥形形状，随着与第一部分126远离而变薄。
例如，可以通过执行第一蚀刻来去除第二钝化层130的位于第一部分126的底表面上的部分并且执行第二蚀刻来蚀刻基底105，从而形成第二部分132。可以利用用来去除碳聚合物的蚀刻气体例如CHF3气体来执行第一蚀刻。在这个阶段，可以保留位于第一部分126的侧壁上的第二钝化层。
可以通过利用非博施工艺来执行第二蚀刻。例如，可以利用蚀刻硅的SF6气体来执行第二蚀刻。此外，在第二蚀刻的过程中，可以另外使用O2气体。在这种蚀刻条件下，随着靠近基底105的第二表面，第二部分132的宽度减小。在第二蚀刻期间，保留在第一部分126的侧壁上的第二钝化层130可以防止第一部分126被进一步加宽。
与利用博施工艺进行第一蚀刻相比，可以以短一些的时间来执行利用非博施工艺的第二蚀刻。因此，通过利用博施工艺和非博施形成通孔135，与当仅采用博施工艺相比，可以缩短蚀刻时间。
同时，通过在具有垂直轮廓的第一部分126下面设置具有锥形形状的第二部分132，可以降低通孔135的宽高比。另外，可以通过控制第二蚀刻来控制第二部分132的角，从而可以容易地调节通孔135的宽高比。
接着，可以去除掩膜层122和第一钝化层128和第二钝化层130。
参照图13，可以在通孔135的内表面上形成分隔绝缘层140。例如，分隔绝缘层140可以是合适的绝缘层，例如，氧化物层、氮化物层、低k介电层或者高k介电层。
可选地，可以去除分隔绝缘层140的位于基底105的第一表面上的部分。例如，经过各向异性蚀刻，去除分隔绝缘层140的位于基底105的第一表面上的部分，而不蚀刻分隔绝缘层140的位于通孔135内的部分。
参照图14，可以在分隔绝缘层140上形成填充通孔135的通孔电极150。通孔电极150包括填充第一部分126的第一填充部分152、填充第二部分132的第二填充部分154和从基底105突出的突出部分156。
如图14中的放大视图所示，通孔电极150可以包括接触分隔绝缘层140的阻碍层146、位于阻碍层146上的种子层147以及位于种子层147上的填充层148。例如，障碍层146可以具有堆叠结构，该堆叠结构包含从由钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)组成的组中选择的至少一种。种子层147和填充层148可以包含铜(Cu)。在这种情况下，可以通过镀覆来形成填充层148。
同时，填充层148可以包含除了Cu之外的导电材料，例如，钨(W)、铝(Al)或者多晶硅。在这种情况下，可以不形成种子层147。在这种情况下，可以通过物理气相沉积(PVD)或者化学气相沉积(CVD)来形成填充层148。
在本实施例中，由于通过填充宽高比低的通孔135来形成填充层148，所以得到了优良的边缘阶梯覆盖，而没有形成空隙或者底切。
参照图15，去除包括基底105的第二表面的基底105的一部分，例如，去除基底105的底部，以通过基底105的第二表面来暴露通孔电极150的第二突出158。例如，通过平坦化比如通过回蚀或者化学机械抛光(CMP)来去除基底105的底部。在这一阶段，可以去除分隔绝缘层140的底部，从而通孔电极150穿过基底105。
接着，还可以进一步去除基底105的底部，从而第二突出158的底部从基底105的底部突出。例如，可以经过各向异性蚀刻或者各向同性蚀刻通过选择性地蚀刻基底105来暴露第二突出158的侧壁。在这种情况下，可以去除分隔绝缘层140的暴露在第二突出158的侧壁上的部分。
参照图16，可选择地，可以在通孔电极150上形成凸点层170。
图17至图19是示出根据本发明总体构思的又一实施例的制造半导体芯片的方法的剖视图。根据本实施例的方法与参照图10至图16描述的方法类似。因此，这里将省略相同的描述。
参照图17，可以在基底105上形成绝缘层110。可以通过例如CVD沉积合适的绝缘层来形成绝缘层110。绝缘层110可以具有单层结构或者多层结构。可选择地，绝缘层110可以在沉积之后被平坦化。可以通过CMP或者回蚀来执行平坦化。
接着，可以在绝缘层110上形成电极焊盘115。例如，蚀刻绝缘层110来形成沟槽(未示出)，用导电材料填充所述沟槽，从而形成导电层(未示出)，然后导电层被平坦化，从而形成电极焊盘115。作为另一个示例，可以通过在绝缘层110上形成导电层并且将导电层图案化来形成电极焊盘115。
然后，可以形成暴露电极焊盘115的一部分的掩膜层122。接着，利用掩膜层122作为保护层来顺序蚀刻电极焊盘115和绝缘层110，从而形成通孔(见图19中的135)的第三部分125。例如，可以利用非博施工艺来形成第三部分125。另外，第三部分125可以具有平滑的内表面。
参照图18，利用掩膜层122作为保护层将基底105蚀刻为选择的深度，从而形成通孔(见图19中的135)的第一部分126。将第一部分126设置为紧接在第三部分125下方，从而使得第一部分126和第三部分125对齐。
如参照图10所述，可以利用博施工艺来形成第一部分126。因此，第一部分126具有齿形形状S的内表面，在第一部分126的内表面上可以形成第一钝化层128。
参照图19，在第一部分126的内表面和第三部分125的内表面上形成第二钝化层130，接着进一步蚀刻基底105，从而形成第二部分132。可以通过以上参照图11的描述来理解第二钝化层130的形成，并且可以通过以上参照图12的描述来理解第二部分132的形成。
接着，利用参照图13至图16描述的方法来制造图6中的半导体芯片。
图20和图21是示出根据本发明总体构思的又一实施例的制造半导体芯片的方法的剖视图。根据本实施例的方法可以与参照图10至图16描述的方法类似。因此，这里将省略相同的描述。
参照图20，利用已经参照图10至图14描述的方法来形成通孔135d，在通孔135d的内表面上形成分隔绝缘层140d，在分隔绝缘层140d上形成填充通孔135d的通孔电极150d。可以通过进一步平坦化图14中的通孔电极150来形成通孔电极150d。因此，形成的通孔电极150d没有任何突出。可选地，可以填充通孔135d，在通孔135d中没有形成图14中示出的突出150d，从而排除形成突出以及后续的平坦化突出的操作。
参照图21，可以在基底105上形成互连层112。可以通过在基底105上形成将与通孔电极150d连接的导电层(未示出)并且将导电层图案化来形成互连层112。接着，可以在互连层112上形成绝缘层110。然后，利用双博施工艺蚀刻绝缘层110，从而形成双通孔(未示出)，用导电材料(未示出)来填充双通孔，从而形成接触塞113和电极焊盘115。互连层和接触塞的数量不限于本实施例。
在形成互连层112之前或者在形成电极焊盘115之后，去除基底105的底部，从而暴露通孔电极150d(150d)。然而，也可以在形成互连层112和电极焊盘115之后去除基底的底部。
根据本实施例，由于在形成通孔电极150d之后形成电极焊盘115，所以通孔电极150d不穿过电极焊盘115，并且通孔电极150d和电极焊盘115也不直接彼此连接。
同时，为了制造图8中的半导体芯片，对基底105的第二表面执行参照图10至图14描述的方法，然后在其上形成图21中的互连层112和电极焊盘115。
图22至图23是示出根据本发明总体构思的实施例的制造堆叠模块的方法的剖视图。
参照图22，通过在半导体芯片210、220和230之间设置粘合层180来堆叠半导体芯片210、220和230，在半导体芯片220的凸点层170上设置半导体芯片230的第二突出158，在半导体芯片210的凸点层170上设置半导体芯片220的第二突出158。半导体芯片的数目或数量是示例性的，并且不限于本实施例。
参照图23，可以通过压缩将半导体芯片210、220和230彼此附着。在这种情况下，半导体芯片230的第二突出158可以穿过半导体芯片220的凸点层170，并且可以直接连接到半导体芯片220的突出部分156c。类似地，半导体芯片220的第二突出158可以穿过半导体芯片210的凸点层170，并且可以直接连接到半导体芯片210的突出部分156c。因此，半导体芯片210、220和230彼此电连接。可选地，可以在凸点层170中蚀刻或者切除一个孔，用于将第二突出插入到凸点层中，从而与突起156c电连接。
在其它实施例中，半导体芯片230的第二突出158可以插入半导体芯片220的凸点层170中，并且不与半导体芯片220的突出部分156c直接连接。类似地，半导体芯片220的第二突出158可以插入半导体芯片210的凸点层170中，并且可以不与半导体芯片210的突出部分156c直接连接。
图24是示出根据本发明总体构思的实施例的卡400的示意图。
参照图24，卡400可以包括控制器单元410、存储单元420、包括控制器单元410和存储单元420的壳430。控制器单元410和存储单元420可以彼此交换电信号。例如，根据控制器单元410的命令，存储单元420和控制器单元410可以交换数据。因此，卡420可以在存储单元420中存储数据或者将存储在存储单元420中的数据输出到外部。
例如，存储单元420可以包括从由以上描述的半导体芯片和堆叠模块组成的组中选择的至少一种。卡400可以用作各种便携装置的数据存储介质。例如，卡400可以包括多媒体卡(MMC)或者安全数字(SD)卡。
图25是示出根据本发明总体构思的实施例的电子系统500的框图。
参照图25，电子系统500可以包括处理器单元510、输入/输出单元530和存储单元520。处理器单元510、输入/输出单元530和存储单元520经过总线540交换数据。处理器单元510执行程序并且控制电子系统500。输入/输出单元530可以将数据输入电子系统500或者从电子系统500输出数据。电子系统500可以经过输入/输出单元530连接到外部设备，从而电子系统500和外部设备可以彼此交换数据。外部设备可以为例如个人计算机或者网路。存储单元520可以存储代码和数据，以操作处理器单元510。例如，存储单元520可以包括从由如上所述的半导体芯片和堆叠模块组成的组中选择的至少一种。
例如，电子系统500可以用在需要存储单元520的各种电子控制设备的任何一种中。这种电子控制设备的示例包括移动电话、MP3播放器、导航装置、固态盘(SSD)和家用电器。
图26A和图26B示出了通孔135b的其它应用。如这里所述，通孔电极150可以通过互连线165连接到一个或多个集成电路160。集成电路160可以形成在基底105内、形成在基底105顶部或者它们的一些组合中。基底105具有由第一表面101和第二表面102限定的主体。因此，如图中所示，集成电路160可以形成在主体上，并且连接到通孔电极150。
尽管已经参照本发明总体构思的示例性实施例具体示出和描述了本发明的总体构思，但是应该理解，在不脱离权利要求的精神和范围的情况下，可以对此进行形式和细节上的各种改变。
尽管已经示出和描述了本发明总体构思的几个实施例，但是本领域技术人员应该理解，在不脱离本发明总体构思的原理和精神的情况下，可以对这些实施例进行改变，本发明总体构思的范围由权利要求及其等同物限定。

Claims (33)

1.一种半导体芯片，所述半导体芯片包括：
基底，包括第一表面和面对第一表面的第二表面；
至少一个通孔，包括沿着从基底的第一表面向基底的第二表面的方向延伸的第一部分以及连接到第一部分并且具有锥形形状的第二部分；
至少一个通孔电极，填充所述至少一个通孔。
2.根据权利要求1所述的半导体芯片，其中，所述至少一个通孔垂直于基底的第一表面和第二表面延伸。
3.根据权利要求1所述的半导体芯片，其中，所述至少一个通孔的第一部分具有齿形形状的内表面。
4.根据权利要求1所述的半导体芯片，其中，所述至少一个通孔电极包括分别与所述至少一个通孔的第一部分和第二部分对应的第一填充部分和第二填充部分，第一填充部分具有齿形形状的外周。
5.根据权利要求4所述的半导体芯片，其中，所述至少一个通孔电极还包括位于基底上并且连接到第一填充部分的突出部分。
6.根据权利要求5所述的半导体芯片，其中，所述突出部分在基底的第一表面上突出。
7.根据权利要求1所述的半导体芯片，还包括位于基底的第一表面上的绝缘层，
其中，所述至少一个通孔还包括连接到第一部分并且延伸穿过绝缘层的第三部分。
8.根据权利要求7所述的半导体芯片，其中，所述至少一个通孔的第二部分和第三部分具有平滑的内表面，第一部分具有齿形形状的内表面。
9.根据权利要求7所述的半导体芯片，还包括位于绝缘层上的至少一个电极焊盘，
其中，所述至少一个通孔电极延伸穿过所述至少一个电极焊盘。
10.根据权利要求9所述的半导体芯片，其中，所述至少一个通孔电极接触所述至少一个电极焊盘的顶表面。
11.根据权利要求1所述的半导体芯片，还包括位于基底和所述至少一个通孔电极之间的分隔绝缘层。
12.根据权利要求1所述的半导体芯片，其中，所述至少一个通孔电极垂直穿过基底。
13.根据权利要求9所述的半导体芯片，其中，所述至少一个通孔电极从基底的第二表面突出。
14.一种堆叠模块，所述堆叠模块包括堆叠的多个半导体芯片，其中，每个半导体芯片包括：
基底，包括第一表面和面对第一表面的第二表面；
至少一个通孔，包括沿着从基底的第一表面向基底的第二表面的方向延伸的第一部分以及连接到第一部分并且具有锥形形状的第二部分；
至少一个通孔电极，填充所述至少一个通孔，
每个半导体芯片的所述至少一个通孔电极连接到相邻半导体芯片的至少一个通孔电极。
15.根据权利要求14所述的堆叠模块，其中，每个半导体芯片还包括设置在基底的第一表面上的至少一个电极焊盘，
所述至少一个通孔电极延伸穿过所述至少一个电极焊盘。
16.根据权利要求14所述的堆叠模块，其中，每个半导体芯片还包括设置在所述至少一个通孔电极上的凸点层，
每个半导体芯片的所述至少一个通孔电极延伸穿过位于所述半导体芯片下方的相邻半导体芯片的凸点层。
17.一种卡设备，所述卡设备包括：
壳；
存储单元，位于壳中；
控制器单元，位于壳中，并且被构造为控制存储单元，
其中，所述存储单元包括：
基底，包括第一表面和面对第一表面的第二表面；
至少一个通孔，包括沿着从基底的第一表面向基底的第二表面延伸的第一部分和连接到第一部分并且具有锥形形状的第二部分，所述至少一个通孔随着与第一部分远离而变细；
至少一个通孔电极，填充所述至少一个通孔。
18.一种制造半导体芯片的方法，所述方法包括以下步骤：
形成沿着从基底的第一表面向基底的第二表面的方向延伸的至少一个通孔；
形成填充所述至少一个通孔的至少一个通孔电极，
其中，形成所述至少一个通孔电极的步骤包括以下步骤：
形成从基底的第一表面延伸到基底中的第一部分；
形成从第一部分向基底的第二表面延伸并且具有锥形形状的第二部分。
19.根据权利要求18所述的方法，其中，通过利用博施工艺基本垂直于基底的第一表面形成第一部分，其中，通过重复沉积和蚀刻来执行博施工艺。
20.根据权利要求19所述的方法，其中，所述至少一个通孔的第一部分具有齿形形状的内表面。
21.根据权利要求19所述的方法，在形成所述至少一个通孔的第二部分之前，还包括在第一部分的内表面上形成第一钝化层的步骤。
22.根据权利要求21所述的方法，在形成所述至少一个通孔的第二部分之前，还包括在第一钝化层上形成第二钝化层的步骤，其中，第二钝化层比第一钝化层厚。
23.根据权利要求22所述的方法，其中，第一钝化层和第二钝化层中的每个包含聚合物层。
24.根据权利要求18所述的方法，还包括在基底的第一表面上形成至少一个电极焊盘，
其中，所述至少一个通孔还包括连接到第一部分并且穿过所述至少一个电极焊盘的第三部分。
25.根据权利要求18所述的方法，其中，在形成所述至少一个通孔电极之前，还包括在基底的位于所述至少一个通孔内侧的表面上形成分隔绝缘层。
26.根据权利要求18所述的方法，还包括通过基底的第二表面暴露所述至少一个通孔电极的端部。
27.一种半导体芯片，所述半导体芯片包括：
基底，具有由第一表面和第二表面限定的主体；
通孔，形成在所述主体中并且具有从第一表面向第二表面的方向变化的宽度。
28.根据权利要求27所述的半导体芯片，还包括
通孔电极，用于填充通孔。
29.根据权利要求28所述的半导体芯片，还包括：
集成电路，形成在所述主体上并且连接到通孔电极。
30.根据权利要求27所述的半导体芯片，其中，所述通孔还包括与第一表面相邻的第一壁部分，所述第一壁部分包括多个连接的凸起的压痕。
31.根据权利要求30所述的半导体芯片，其中，所述通孔还包括具有平坦表面的第二壁部分，与第一表面相比，第二壁部分设置为更靠近第二表面。
32.根据权利要求27所述的半导体芯片，其中，所述通孔穿过第一表面和第二表面，并且包括用来填充通孔并且从两个表面突出的填充物。
33.根据权利要求27所述的半导体芯片，其中，所述通孔还包括：
第一部分，邻近基底的第一表面形成，第一部分具有与朝向第二表面相比朝向第一表面较窄的第一宽度；
第二部分，与第一部分相比设置为靠近第二表面，第二部分具有与朝向第一表面相比朝向第二表面较窄的第二宽度，第二宽度比第一宽度窄。
CN201010108463.1A 2009-06-29 2010-01-29 半导体芯片及其制造方法、堆叠模块和存储卡 Active CN101937892B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0058315 2009-06-29
KR1020090058315A KR20110000960A (ko) 2009-06-29 2009-06-29 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN101937892A true CN101937892A (zh) 2011-01-05
CN101937892B CN101937892B (zh) 2015-08-12

Family

ID=43379776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010108463.1A Active CN101937892B (zh) 2009-06-29 2010-01-29 半导体芯片及其制造方法、堆叠模块和存储卡

Country Status (3)

Country Link
US (1) US8415804B2 (zh)
KR (1) KR20110000960A (zh)
CN (1) CN101937892B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5201048B2 (ja) * 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
EP2558406B1 (de) * 2010-04-13 2019-01-09 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Mikroelektronisches bauelement
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8525343B2 (en) 2010-09-28 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with through-silicon via (TSV) and method of forming the same
US8384225B2 (en) 2010-11-12 2013-02-26 Xilinx, Inc. Through silicon via with improved reliability
JP5733990B2 (ja) 2011-01-12 2015-06-10 キヤノン株式会社 半導体装置の製造方法
JP5870493B2 (ja) * 2011-02-24 2016-03-01 セイコーエプソン株式会社 半導体装置、センサーおよび電子デバイス
US8853857B2 (en) * 2011-05-05 2014-10-07 International Business Machines Corporation 3-D integration using multi stage vias
KR101867998B1 (ko) * 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
KR101896517B1 (ko) * 2012-02-13 2018-09-07 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
ITTO20120294A1 (it) 2012-04-03 2013-10-04 St Microelectronics Srl Sistema perfezionato di test elettrico di vie passanti nel silicio (tsv-through silicon vias) e relativo procedimento di fabbricazione
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9117820B2 (en) * 2012-08-08 2015-08-25 United Microelectronics Corp. Conductive line of semiconductor device
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9406552B2 (en) * 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
KR20150129799A (ko) * 2013-03-14 2015-11-20 피에스4 뤽스코 에스.에이.알.엘. 반도체 칩 및 반도체 칩을 가지는 반도체 장치
KR102258099B1 (ko) 2014-03-07 2021-05-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9496238B2 (en) * 2015-02-13 2016-11-15 Advanced Semiconductor Engineering, Inc. Sloped bonding structure for semiconductor package
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
JP2018170356A (ja) * 2017-03-29 2018-11-01 公益財団法人福岡県産業・科学技術振興財団 半導体装置の製造方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
CN110678973B (zh) 2017-06-02 2023-09-19 应用材料公司 碳化硼硬掩模的干式剥除
US10269571B2 (en) 2017-07-12 2019-04-23 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
US10179941B1 (en) 2017-07-14 2019-01-15 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US10096516B1 (en) * 2017-08-18 2018-10-09 Applied Materials, Inc. Method of forming a barrier layer for through via applications
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
SG11202003438QA (en) 2017-11-16 2020-05-28 Applied Materials Inc High pressure steam anneal processing apparatus
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
KR102649241B1 (ko) 2018-01-24 2024-03-18 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
KR102528076B1 (ko) 2018-10-30 2023-05-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 구조를 식각하기 위한 방법들
JP2022507390A (ja) 2018-11-16 2022-01-18 アプライド マテリアルズ インコーポレイテッド 強化拡散プロセスを使用する膜の堆積
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
KR20210018633A (ko) * 2019-08-07 2021-02-18 삼성전자주식회사 반도체 소자
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
KR20230018242A (ko) * 2021-07-29 2023-02-07 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1490875A (zh) * 2002-09-30 2004-04-21 ��ʽ���綫֥ 半导体器件及其制造方法
US20060028508A1 (en) * 2004-08-05 2006-02-09 Zhenfang Chen Print head nozzle formation
US20060046463A1 (en) * 2004-08-24 2006-03-02 Watkins Charles M Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US20060046468A1 (en) * 2004-08-31 2006-03-02 Salman Akram Through-substrate interconnect fabrication methods and resulting structures and assemblies
CN101101884A (zh) * 2006-07-07 2008-01-09 奇梦达股份公司 具有堆叠芯片的半导体器件以及制造该器件的方法
US7354856B2 (en) * 2005-03-04 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene structures with tapered via portions and improved performance
CN101286459A (zh) * 2007-04-13 2008-10-15 矽品精密工业股份有限公司 可供堆叠的半导体装置及其制法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351895A (ja) * 2000-06-09 2001-12-21 Denso Corp 半導体装置の製造方法
KR100421278B1 (ko) 2001-06-26 2004-03-09 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4470170B2 (ja) * 2004-11-30 2010-06-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
JP3938195B1 (ja) 2005-12-22 2007-06-27 松下電工株式会社 ウェハレベルパッケージ構造体の製造方法
JP2007242935A (ja) * 2006-03-09 2007-09-20 Elpida Memory Inc 半導体装置及びその製造方法
JP4812512B2 (ja) 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7521358B2 (en) * 2006-12-26 2009-04-21 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures
WO2009085672A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
JP5289830B2 (ja) * 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置
US20100065949A1 (en) * 2008-09-17 2010-03-18 Andreas Thies Stacked Semiconductor Chips with Through Substrate Vias

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1490875A (zh) * 2002-09-30 2004-04-21 ��ʽ���綫֥ 半导体器件及其制造方法
US20060028508A1 (en) * 2004-08-05 2006-02-09 Zhenfang Chen Print head nozzle formation
US20060046463A1 (en) * 2004-08-24 2006-03-02 Watkins Charles M Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US20060046468A1 (en) * 2004-08-31 2006-03-02 Salman Akram Through-substrate interconnect fabrication methods and resulting structures and assemblies
US7354856B2 (en) * 2005-03-04 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene structures with tapered via portions and improved performance
CN101101884A (zh) * 2006-07-07 2008-01-09 奇梦达股份公司 具有堆叠芯片的半导体器件以及制造该器件的方法
CN101286459A (zh) * 2007-04-13 2008-10-15 矽品精密工业股份有限公司 可供堆叠的半导体装置及其制法

Also Published As

Publication number Publication date
CN101937892B (zh) 2015-08-12
US20100327422A1 (en) 2010-12-30
US8415804B2 (en) 2013-04-09
KR20110000960A (ko) 2011-01-06

Similar Documents

Publication Publication Date Title
CN101937892B (zh) 半导体芯片及其制造方法、堆叠模块和存储卡
US9941196B2 (en) Semiconductor device, fabricating method thereof and semiconductor package including the semiconductor device
JP6548377B2 (ja) 集積回路素子及びその製造方法
US8786058B2 (en) Semiconductor devices and methods of manufacturing the same
US8872354B2 (en) Method of forming through silicon via of semiconductor device using low-K dielectric material
KR101458958B1 (ko) 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
CN102569173B (zh) 制造半导体装置的方法
EP3618104B1 (en) Semiconductor chip with through-substrate via
EP3598482B1 (en) Integrated circuit device and method of manufacturing the same
KR20100045857A (ko) 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
KR102111474B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
US9006902B2 (en) Semiconductor devices having through silicon vias and methods of fabricating the same
US9059067B2 (en) Semiconductor device with interposer and method manufacturing same
US20150255301A1 (en) Semiconductor devices and methods of manufacturing the same
KR20110063266A (ko) 반도체 장치
KR20150019089A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
CN114762103A (zh) 一种芯片堆叠结构及其制作方法
US20230260916A1 (en) Semiconductor devices having penetration vias

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant