CN101840921A - 静态随机存取存储单元及其制造方法 - Google Patents

静态随机存取存储单元及其制造方法 Download PDF

Info

Publication number
CN101840921A
CN101840921A CN201010116748A CN201010116748A CN101840921A CN 101840921 A CN101840921 A CN 101840921A CN 201010116748 A CN201010116748 A CN 201010116748A CN 201010116748 A CN201010116748 A CN 201010116748A CN 101840921 A CN101840921 A CN 101840921A
Authority
CN
China
Prior art keywords
transistor
pull
active area
grid
electric property
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010116748A
Other languages
English (en)
Other versions
CN101840921B (zh
Inventor
杨列勇
张峰铭
杨昌达
王屏薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101840921A publication Critical patent/CN101840921A/zh
Application granted granted Critical
Publication of CN101840921B publication Critical patent/CN101840921B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种静态随机存取存储单元及其制造方法，该单元包括：第一下拉晶体管；第一上拉晶体管；第一通道栅晶体管；第二下拉晶体管；第二上拉晶体管；第二通道栅晶体管、第一直线单元内连接物与第二直线单元内连接物。晶体管的有源区设置于基板内且有源区相互平行。第一直线单元内连接物电性耦接第一下拉晶体管、第一上拉晶体管及第一通道栅晶体管的有源区与第二下拉晶体管以及第二上拉晶体管的栅极。第二直线单元内连接物电性耦接第二下拉晶体管、第二上拉晶体管及第二通道栅晶体管的有源区及第一下拉晶体管与第一上拉晶体管的栅极。本发明可省去金属膜层的设置、改善NMOS晶体管、个别地掺杂与调整晶体管以及简化制造工艺。

Description

静态随机存取存储单元及其制造方法
技术领域
本发明涉及一种半导体装置，尤其涉及一种静态随机存取存储单元(static random access memory cell，SRAM cell)及其制造方法。
背景技术
静态随机存取存储器(static random access memory，以下简称SRAM)是适用于高效率独立存储装置或埋入式存储装置的一种可靠且经验证的技术。SRAM的优点在于快速的读取速度、低耗能、高噪声容限(noise margin)以及相容于公知互补型金属氧化物半导体(CMOS)制造工艺，尤其是相容于公知CMOS制造工艺。然而，SRAM存储单元的尺寸仍受限于制造工艺问题。如此使得无法于需要极小SRAM存储单元的装置中使用SRAM。另外，公知SRAM存储单元的制造工艺需求中并无法于SRAM中应用鳍型场效应晶体管(FinFETs)。如此，便需要一种适用于SRAM存储单元的布局(layout)，以排除较小尺寸存储单元的制造工艺问题并允许于SRAM内应用鳍型场效应晶体管。
公知的六晶体管SRAM(6T SRAM)的布局还可应用于如90纳米、65纳米、45纳米与32纳米等制造工艺技术中，但是其仍遭遇了无法应用于具有更小线宽布局的制造工艺。举例来说，随着存储单元尺寸的逐渐缩小，如晶体管的有源区、单元内连接物以及接触物等个别构件便需要更为缩小。然而，目前光刻与蚀刻程序限制了个别构件的尺寸。因此，一旦个别元件缩减至其最小可能尺寸时，当存储单元尺寸逐渐缩减时，这些构件将会造成于内存储单元内的极大元件密度且可能覆盖其他构件。如此的覆盖情形可能导致不同构件间的短路并造成装置毁损。
一般而言，6T SRAM包括两个通道栅晶体管(pass-gate transistor)、两个下拉晶体管(pull-down transistor)与两个上拉晶体管(pull-up transistor)。各通道栅晶体管通常与上述下拉晶体管之一共用了一源极/漏极区。基于布局关系以及通道栅晶体管与下拉晶体管的期望电性特征，有源区通常为非长方形(non-rectangular)，因而于通道栅晶体管的有源区与下拉晶体管的有源区之间形成一有源急弯(active zag)，即有源区在此改变了其方向或宽度。这些有源急弯通常造成了如下拉晶体管与上拉晶体管间的电流不匹配(currentmismatch)以及介于通道栅晶体管与下拉晶体管间的漏电流等问题。这些问题通常起因于于制造尖锐转角时所遭遇的弱点，即如前述的有源急弯所遭遇问题。此外，于此转角处的强电场也可能造成漏电流问题。
于公知布局中，通道栅晶体管与下拉晶体管的有源区通常紧邻，因而使得这些晶体管的有源区的长度主要定义了存储单元布局的尺寸。另外，于这些晶体管间的有源区内且介于个别晶体管的栅极之间形成有单一接触物。因此，当上述单一接触物并无法经由蚀刻而使之为缩小时，接触物便形成了一限制条件。或者，接触物与栅极间隔物的重叠情形也可能造成不利影响。因此，于接触物或间隔物尺寸上的限制可还定义了存储单元布局的尺寸。如此尺寸的长度将将导致长的位线的形成，因而增加了线路电容值并减缓SRAM存储单元的表现。
公知布局通常也包括一粗大接触物，其中此粗大接触物电性地耦接位于第一金属化层上的金属与下拉晶体管及上拉晶体管的栅极。由于这些构件需于不同深度处形成接触，故这些粗大接触物通常需要多重蚀刻步骤以形成。上述多重蚀刻步骤通常形成工艺成本的增加并造成了更多的工艺控制问题。
另外，公知布局并无法相容于鳍型场效应晶体管的制作。一般而言，鳍型场效应晶体管与三重栅晶体管(tri-gate transistor)需与SRAM存储单元具有相同线宽，但借由制作具有公知布局的相同线宽晶体管，可能产生起因于过低β比例(beta-ratio)而导致SRAM的失效等SRAM问题。
发明内容
如此，便需要一种新的SRAM布局，以克服前述公知问题。本发明的实施例寻求解决前述公知SRAM布局所遭遇的限制与问题并具有下文中所述的其他优点。
有鉴于此，本发明提供了一种静态随机存取存储单元及其制造方法。
依据一实施例，本发明提供了一种静态随机存取存储单元，包括：
一第一下拉晶体管；一第一上拉晶体管；一第一通道栅晶体管；一第二下拉晶体管；一第二上拉晶体管；一第二通道栅晶体管、一第一直线单元内连接物与一第二直线单元内连接物。上述晶体管的有源区设置于一基板内，且上述晶体管的有源区相互平行。第一直线单元内连接物电性耦接该第一下拉晶体管的有源区、该第一上拉晶体管的有源区及该第一通道栅晶体管的有源区与该第二下拉晶体管的一栅极以及该第二上拉晶体管的一栅极。第二直线单元内连接物电性耦接该第二下拉晶体管的有源区、该第二上拉晶体管的有源区及该第二通道栅晶体管的有源区至该第一下拉晶体管的一栅极与该第一上拉晶体管的一栅极。
依据另一实施例，本发明提供了一种静态随机存取存储单元，包括：
多个晶体管，具有平行设置于一半导体基底内的有源区、一第一单元内连接物，位于半导体基底之上与一第二单元内连接物，位于半导体基底之上。上述晶体管包括一第一通道栅晶体管、一第一下拉晶体管、一第一上拉晶体管、一第二上拉晶体管、一第二下拉晶体管以及一第二通道栅晶体管。上述第一单元内连接物电性耦接该第一通道栅晶体管的一有源区、该第一下拉晶体管的一有源区及该第一上拉晶体管的一有源区与该第二上拉晶体管的一栅极以及该第二下拉晶体管的一栅极，其中该第一单元内连接物为直线。上述第二单元内连接物电性耦接该第二通道栅晶体管的一有源区、该第二下拉晶体管的一有源区及该第二上拉晶体管的一有源区与该第一上拉晶体管的一栅极与该第一下拉晶体管的一栅极，其中该第二单元内连接物为直线。
依据又一实施例，本发明提供了一种静态随机存取存储单元的制造方法，包括：
形成多个晶体管于一半导体基底上，以及形成一第一直线单元内连接物与一第二直线单元内连接物。上述晶体管具有相平行的有源区纵轴且包括一第一下拉晶体管、一第一上拉晶体管、一第二上拉晶体管与一第二下拉晶体管，其中该第一下拉晶体管与该第一上拉晶体管共用了一第一共同栅极结构，而该第二下拉晶体管与该第二上拉晶体管共用了一第二共同栅极结构。该第一直线单元内连接物电性耦接该第一下拉晶体管的一有源区及该第一下拉晶体管的一有源区与该第二共同栅极结构，而该第二直线单元内连接物电性耦接该第二下拉晶体管的一有源区及该第二下拉晶体管的一有源区与该第一共同栅极结构。
本发明具有如下技术效果：首先，覆盖情形并不是问题且可还降低构件密度。另外，布局适用于22纳米或以下的制造工艺。此外，制造工艺较为简单且步骤更为减少。另外，可更为降低漏电流与电流不匹配等问题。另外，可降低位线的距离与密度并增加整体SRAM速度。另外，较佳地有助于鳍型场效应晶体管制造工艺中定义鳍部、自其鳍部侧壁的介电与金属栅极移除以及鳍部沟填情形等步骤的实施。并具有以下的其他优点：首先，可省去一层金属膜层的设置。另外，可更为改善N型金属氧化物半导体(NMOS)晶体管。此外，通道栅晶体管与下拉晶体管可个别地掺杂与调整。另外，本发明的多晶硅栅膜层的制造工艺较为有效与简单。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合所附附图，作详细说明如下：
附图说明
图1A示出了依据本发明一实施例的六晶体管静态随机存取存储单元(6TSRAM cell)的布局情形；
图1B示出了依据本发明一实施例的六晶体管静态随机存取存储单元(6TSRAM cell)的布局情形中的第一金属化层；
图2显示了依据本发明一实施例的四存储单元的布局情形；
图3显示了依据本发明一实施例的三十二存储单元的布局情形；
图4为一流程图，显示了依据本发明一实施例的存储单元的制造方法；以及
图5显示了依据本发明另一实施例的双端口静态随机存取存储单元的布局情形。
其中，附图标记说明如下：
100～静态随机存取存储单元；
110～第一上拉晶体管的多晶硅栅极；
112～第一下拉晶体管的多晶硅栅极；
114～第一通道栅晶体管的多晶硅栅极；
116～第二上拉晶体管的多晶硅栅极；
118～第二下拉晶体管的多晶硅栅极；
120～第二通道栅晶体管的多晶硅栅极；
122、124～直线单元内连接物；
126、128、130、132、134、136、138、140～接触物；
150～单位存储单元；
180～字线接垫；
182～位线线路；
184～Vss线路；
186～Vdd线路；
188～Vss线路；
190～互补位线线路；
192～字线接垫；
500～双端口静态随机存取存储单元；
510～第一上拉晶体管的多晶硅栅极；
512～第一下拉晶体管的多晶硅栅极；
514～第一写入通道栅晶体管的多晶硅栅极；
516～第一读取通道栅晶体管的多晶硅栅极；
518～第二上拉晶体管的多晶硅栅极；
520～第二下拉晶体管的多晶硅栅极；
522～第二写入通道栅晶体管的多晶硅栅极；
524～第二读取通道栅晶体管的多晶硅栅极；
526、528～直线单元内连接物
530、532、534、536、538、540、542、544、546、548、550、552～接触物；
560～单位存储单元；
PD-1、PD-1’～第一下拉晶体管；
PD-2、PD-2’～第二下拉晶体管；
PU-1、PU-1’～第一上拉晶体管；
PU-2、PU-2’～第二上拉晶体管；
PG-1～第一通道栅晶体管；
PG-2～第二通道栅晶体管；
PG-1A’～第一读取通道栅晶体管；
PG-1B’～第一写入通道栅晶体管；
PG-2A’～第二读取通道栅晶体管；
PG-2B’～第二写入通道栅晶体管。
具体实施方式
以下将借由多个实施例以解说本发明的六晶体管静态随机存取存储器(下称6T SRAM)的布局以及双端口静态随机存取存储器(dual port SRAM)的布局。本发明也适用于如十晶体管静态随机存取存储器(10T SRAM)的任何形态的静态随机存取存储单元布局。
请参照图1A，显示了依据本发明一实施例的6T SRAM的存储单元100的布局。在此，存储单元100包括设置于一半导体基底内的一第一通道栅(pass-gate)晶体管PG-1、一第二通道(pass-gate)栅晶体管PG-2、一第一下拉(pull-down)晶体管PD-1、一第二下拉(pull-down)晶体管PD-2、一第一上拉(pull-up)晶体管PU-1与一第二上拉(pull-up)晶体管PU-2。
上述晶体管的有源区的纵轴(longitudinal axes)为平行，因而使得上述晶体管于操作时的电流方向为平行。另外，第一通道栅晶体管PG-1、第一下拉晶体管PD-1与第一上拉晶体管PU-1的有源区对准于第二上拉晶体管PU-2的多晶硅栅极116与第二下拉晶体管PD-2的多晶硅栅极118，以使得直线单元内连接物122电性耦接第一通道栅晶体管PG-1与第一下拉晶体管PD-1的有源区，以及电性耦接第一上拉晶体管PU-1与第二上拉晶体管PU-2的多晶硅栅极116以及第二下拉晶体管PD-2的多晶硅栅极118。同样地，第二通道栅晶体管PG-2、第二下拉晶体管PD-2与第二上拉晶体管PU-2的有源区对准第一上拉晶体管PU-1的多晶硅栅极110以及第一下拉晶体管PD-1的多晶硅栅极112，以使得一直线单元内连接物(linear intra-cell connection)124电性耦接第二通道栅晶体管PG-2、第二下拉晶体管PD-2的有源区，以及第二上拉晶体管PU-2与第一上拉晶体管PU-1的多晶硅栅极110以及第一下拉晶体管PD-1的多晶硅栅极112。
直线单元内连接物122与124则位于第一金属化层的下方，例如为位于半导体基底上的一第0金属层(metal 0 layer)。直线单元内连接物122与124可借由实体紧邻于或覆盖个别的多晶硅栅极等方式而电性耦接个别的多晶硅栅极。请参照图1A，示出为单一且连续的多晶硅部作为第二上拉晶体管PU-2的多晶硅栅极116以及第二下拉多晶体PD-2的多晶硅栅极118。直线单元内连接物122可借由实体紧邻于或覆盖此单一且连续的多晶硅部而与其电性耦接。基于如此耦接情形，并不需要用于连接第二上拉晶体管PU-2的多晶硅栅极116与第二下拉晶体管PD-2的多晶硅栅极118至直线单元内连接物122的其他接触物(contact)。直线单元内连接物124、第一上拉晶体管PU-1的多晶硅栅极110以及第一下拉晶体管PD-1的多晶硅栅极112可采用相同方式形成。本领域普通技术人员可以理解到上述直线单元内连接物以及多晶硅栅极也可采用如金属、多晶硅与金属硅化物或其他的导电材质。
上述晶体管电性耦接覆盖于SRAM存储单元100的一金属化层(metallization layer)。请参照图1B，显示了依据本发明一实施例的覆盖了SRAM存储单元100的一第一金属化层。在此，第一上拉晶体管PU-1的有源区还借由接触物126(见于图1A)而电性耦接Vdd线路186。第一下拉晶体管PD-1的有源区则借由接触物128(见于图1A)而电性耦接Vss线路184。第一通道栅晶体管PG-1的有源区则借由接触物130(见于图1A)而电性耦接位线(bitline，BL)线路182。第一通道栅晶体管PG-1的多晶硅栅极114则借由接触物132(见于图1A)而电性耦接字线(wordline，WL)接垫180。
第二上拉晶体管PU-2的有源区则还借由接触物134(见于图1A)而电性耦接于Vdd线路186。第二下拉晶体管PD-2的有源区则借由接触物136(见于图1A)而电性耦接Vss线路188。第二通道栅晶体管PG-2的有源区则借由接触物138(见于图1A)而耦接互补位线(BLB)线路190。第二通道栅晶体管PG-2的多晶硅栅极120借由接触物140(见于图1A)而电性耦接字线接垫192。如图1B所示，位于第一金属化层上的上述线路以及各线路的接垫可均为直线，虽然Vdd线路186并未示出为一直线。
字线(wordline)线路位于覆盖第一金属化层的一第二金属化层(未显示)上，因而使得第二金属化层与第一金属化层或位于一内连接构内的其他相对膜层相分隔。字线线路则借由位于介电层或一内连接构内的介层物而电性耦接字线接垫180与192。本领域普通技术人员当能了解，字线线路通常垂直于位线线路182与互补位线线路190，因而使得字线线路通常位于不同于位线线路182与互补位线线路190的一不同金属层内。另一方面，在此讨论的线路并不需要位于前述膜层之上且可能位于其他膜层之上。举例来说，字线线路可位于介于位线线路与互补位线线路间的第一金属化层上，因而使得位线线路与互补位线线路可位于第二金属化层上且可电性耦接位线线路与互补位线线路。此外，Vdd线路186以及Vss线路184与188则可位于任一金属化层之上而不限制其位置。
图1A内所示的结构则定义了一单位存储单元150，如虚线所示的范围。单位存储单元150则定义了设计存储单元用的基本设置模块，并可借由重复设置而制造出更多存储器。
参照图1A所示的存储单元布局，可解决公知布局所遭遇的许多问题，或减低公知布局所遭遇的冲击或问题。首先，于存储单元内的直线单元内连接物122与124并非为其他构件所环绕，故其覆盖情形并不是问题且可还降低构件密度。另外，由于各构件仅于一方向上延伸而没有弯曲，因而为单一方向或直线，因而使得上述布局适用于22纳米或以下的制造工艺。此外，由于不需要加大接触物(butted contact)，进而使得制造工艺较为简单且步骤更为减少。另外，由于各晶体管的有源区连接于一单元内连接物，故于晶体管的有源区内并不需要形成有源弯角(active zag)。因此，可更为降低漏电流与电流不匹配等问题。另外，于y方向上的存储单元尺寸为一晶体管的长度所定义而非由两晶体管长度而定义，如此使得于一阵列中的于存储单元的y方向上可更为紧密，因而可降低位线的距离与密度并增加整体SRAM速度。另外，于如图1A所示的布局中，通道栅与下拉晶体管可具有不同线宽且由于移除了有源弯角，因而使得存储单元布局于应用鳍型场效应晶体管与三重栅晶体管等应用时更具有弹性，其较佳地有助于鳍型场效应晶体管制造工艺中定义鳍部、自其鳍部侧壁的介电与金属栅极移除以及鳍部沟填情形等步骤的实施。
如图1A所示的布局具有以下的其他优点。首先，可省去一层金属膜层的设置。借由于半导体基底之上设置直线单元内连接物122与124，因而不需要一金属层以及露出的接触物。另外，可更为改善N型金属氧化物半导体(NMOS)晶体管。由于邻近晶体管的浅沟槽隔离物可为缩短，故NMOS晶体管的表现可获得改善。于公知布局中，由于通道栅晶体管与下拉晶体管的有源区相互连接，故浅沟槽隔离物连续地环绕于通道栅晶体管与下拉晶体管的有源区的侧边。而于如图1A所示的布局中，并不会形成有两个相连接的有源区，因此可降低了浅沟槽隔离物处的应力并改善了NMOS晶体管的表现。此外，于图1A所示的布局中，由于晶体管有源区为隔离，通道栅晶体管与下拉晶体管可个别地掺杂与调整。于公知布局中，通道栅晶体管与下拉晶体管的有源区相邻而无法分开调整。另外，本发明的多晶硅栅膜层的制造工艺较为有效与简单。于图1A内的多晶硅栅为连续，因而使得光刻与蚀刻程序较为简单。
图2则显示了依据本发明一实施例的四存储单元100的布局。图3则显示了依据本发明另一实施例的三十二存储单元200的布局。于个别附图中，虚线部分示出了各单位存储单元的边界。对于各单位存储单元而言，四存储单元100内布局紧邻于特定存储单元的边界而镜像地、翻转地、上下颠倒地与旋转地而环绕相对其特定存储单元的边界而布局。如此使得有源区或栅极晶体管的沿着边界而分享了如图1B内所讨论的位于金属层上的共同接触物与线路。
图4为一流程图，显示了依据本发明一实施例的静态随机存取存储单元(SRAM cell)的制作。于本实施例中的流程解说时，制作工艺步骤可采用不同顺序而实施，并非以图4所示的顺序而加以限定本发明的工艺顺序与步骤。
于步骤400中，于一半导体基底内形成数个晶体管的有源区。此一步骤可包括形成环绕各晶体管的有源区的浅沟槽隔离物(STI)。此外，各有源区可掺杂有适当的n型或p型掺质，以形成用于PMOS或NMOS晶体管的n阱区或p阱区。上述形成STI与n阱区与p阱区等制造工艺需要采用如抗蚀剂层(resist layer)形成与图案化等公知技术。或者，当形成鳍型场效应晶体管时，上述步骤可包括形成浅沟槽隔离物以及蚀刻与掺杂半导体基底以形成FinFET的有源区的步骤。
各有源区的纵轴形成平行于其他有源区的纵轴。当各有源区于操作时，此具有相同方向的纵轴作为通过有源区的电流方向。形成用于存储单元的一第一半部的晶体管(即如图1A所示的第一通道栅晶体管PG-1、第一下拉晶体管PD-1以及第一上拉晶体管PU-1)有源区，以使得一轴可垂直于第一半部内的各有源区的纵轴与之交叉。同样地，形成用于存储单元内第二半部的晶体管的有源区(即如图1A所示的第二通道栅晶体管PG-2、第二下拉晶体管PD-2以及第二上拉晶体管PU-2)形成。如下文所述，如此的有源区的设置可形成直线内部连接物并使之覆盖源极/漏极区。
另外，于第一半部的有源区以及于第二半部的有源区可设置于相对于另一半部之内，因而可接着形成直线单元内连接物并电性耦接于第一半部的有源区与第二半部内部分晶体管的栅结构，并可形成其他的直线单元内连接物以电性耦接第二半部的有源区与第一半部内部分晶体管的栅极。如图1A所示，直线单元内连接物122电性耦接第一通道栅晶体管PG-1、第一下拉晶体管PD-1与第一上拉晶体管PU-1的有源区与第二下拉晶体管PD-2的多晶硅栅极118，而直线单元内连接物124则电性耦接第二通道栅晶体管PG-2、第二下拉晶体管PD-2以及第二上拉晶体管PU-2的有源区与第一上拉晶体管PU-1的多晶硅栅极110以及第一下拉晶体管PD-1的多晶硅栅极112。
步骤410则形成了晶体管的栅极结构。于此步骤中包括了于半导体基底之上形成一介电层，例如为形成二氧化硅层。接着于介电层上形成一栅极(gate electrode)层，栅极层可为多晶硅或金属材质。当使用多晶硅材质时，于后续步骤中栅极可与金属反应以形成一金属硅化物，借以降低其接触电阻。可接着蚀刻介电层与栅极层以使得这些膜层仅于有源区处形成栅极。同样地，当应用鳍型场效应晶体管时，可形成位于晶体管有源区之上且环绕该晶体管有源区的栅极结构。
位于第一半部的两晶体管可为下拉晶体管与上拉晶体管，其可具有一单一片状栅极层的栅极，虽然其并非必要，位于第二半部的两晶体管可为采用相似方式形成的下拉晶体管与上拉晶体管。此外，可沿着栅极边缘设置介电层间隔物(dielectric spacer)，且栅极可按照需求而经过适当掺杂。
步骤420内形成了晶体管的源极区与漏极区。此步骤关于掺杂各晶体管的栅极两侧的有源区。当采用p型掺质与采用n型掺质注入晶体管时可采用不同抗蚀剂层。
步骤430内形成了直线单元内连接物。于此步骤中，首先于半导体基板之上形成了一金属层，于金属层上形成图案化的一抗蚀剂层，接着蚀刻去除非直线单元内连接物所应用的金属层材料部分。或者，可采用双镶嵌制造工艺以形成直线单元内连接物。在此采用金属电性耦接于通道栅晶体管、下拉晶体管与一上拉晶体管的有源区与另一下拉晶体管及上拉晶体管的栅极结构。另外，金属可能覆盖部分栅极。或者，可采用多晶硅替代金属，而多晶硅可还与金属反应以形成金属硅化物。
步骤440内形成了第一金属化层。此步骤包括了于形成于存储单元上的一介电层内采用镶嵌工艺或双镶嵌工艺，并经过蚀刻介电层后以于其内形成用于接触晶体管的有源区或栅极以及如Vdd、Vss、位线及互补位线等线路的第一金属化层的数个开口。接着，可于这些开口内沉积一金属以形成上述线路、接垫与接触物。接着借由如化学机械研磨工艺以移除过量金属。于此步骤中可适当地电性耦接晶体管的有源区与如Vdd、Vss、位线以及互补位线等线路，并可耦接字线接垫与通道栅晶体管的栅极。
步骤450中形成了一第二金属化层。此步骤可采用镶嵌工艺或双镶嵌工艺，其中于存储单元之上形成一介电层且经过蚀刻以于其内形成设置介层物(via)与线路的数个开口。这些用于介层物的开口可蚀刻至第一金属化层内的接垫处。接着，可于这些开口内沉积一金属以形成介层物与线路。并借由如CMP工艺的方法以移除过量金属。于此步骤中可电性耦接通道栅晶体管的栅极与字线线路。
图5示出了依据本发明另一实施例的一双端口静态随机存取存储单元(dual port SRAM cell)500。存储单元500包括设置于一半导体基底内的一第一读取通道栅(read pass-gate)晶体管PG-1A’、一第一写入通道栅(writepass-gate)晶体管PG-1B’、一第二读取通道栅晶体管PG-2A’、一第二写入通道栅晶体管PG-2B’、一第一下拉晶体管PD-1’、一第二下拉晶体管PD-2’、一第一上拉晶体管PU-1’以及一第二上拉晶体管PU-2’。
上述晶体管的有源区的纵轴相平行，因而使得上述晶体管于操作时其电流方向相平行。另外，第一读取通道栅晶体管PG-1A’、第一写入通道栅晶体管PG-1B’、第一下拉晶体管PD-1’与第一上拉晶体管PU-1’的有源区对准第二上拉晶体管PU-2’的多晶硅栅极518与第二下拉晶体管PD-2’的多晶硅栅极520，以使得直线单元内连接物526电性耦接第一读取通道栅晶体管PG-1A’、第一写入通道栅晶体管PG-1B’、第一下拉晶体管PD-1’以及第一上拉晶体管PU-1’的有源区与第二上拉晶体管PU-2’的多晶硅栅极518以及第二下拉晶体管PD-2’的多晶硅栅极520。同样地，第二读取通道栅晶体管PG-2A’、第二写入通道栅晶体管PG-2B’、第二下拉晶体管PD-2’与第二上拉晶体管PU-2’的有源区则对准第一上拉晶体管PU-1’的多晶硅栅极510与第一下拉晶体管PD-1’的多晶硅栅极512，使得直线单元内连接物528可电性耦接第二读取通道栅晶体管PG-2A’、第二写入通道栅晶体管PG-2B’、第二下拉晶体管PD-2’的有源区，以及第二上拉晶体管PU-2’与第一上拉晶体管PU-1’的多晶硅栅极510以及第一下拉晶体管PD-1’的多晶硅栅极512。
直线单元内连接物526与528则位于半导体基底上如一第0金属层(Metal 0 layer)的第一金属化层的下方。相似于图1A内所示的直线单元内连接物122与124，直线单元内连接物526与528可借由实体邻近或覆盖个别的多晶硅栅极而电性耦接于各别多晶硅栅极，并不需要连接栅极与直线单元内连接物的其他接触物。本领域普通技术人员可以理解到直线单元内连接物以及多晶硅栅极可采用如金属、多晶硅与金属硅化物或其他的导电材质。上述结构内则定义了一单位存储单元560，如虚线范围所示。
上述晶体管电性耦接覆盖于存储单元500的一第一金属化层。此第一金属化层可相似于如图1B所示的金属化层或者相似于图1B所示的其他金属化层。然而，也可于于第一金属化层内设置至少两额外的接垫(pad)及/或线路，以因应额外的字线与位线的设置。
于一实施例中，第一上拉晶体管PU-1’的有源区还借由接触物530而电性耦接Vdd线路。第一下拉晶体管PD-1’的有源区则借由接触物532电性耦接Vss线路。第一写入通道栅晶体管PG-1B’的有源区则借由接触物534耦接写入位线(BBL)线路。第一写入通道栅晶体管PG-1B’的多晶硅栅极514则借由接触物536耦接于写入字线(WL-2)接垫。第一读取通道栅晶体管PG-1A’的有源区借由接触物538电性耦接读取位线。第一读取通道栅晶体管PG-1A’的多晶硅栅极516则借由接触物540电性耦接于读取字线接垫。
第二上拉晶体管PU-2’的有源区则还借由接触物542而电性耦接Vdd线路。第二下拉晶体管PD-2’的有源区则借由接触物544而电性耦接Vss线路。第二写入通道栅晶体管PG-2B’的有源区则借由接触物546耦接于互补位线线路。第二写入通道栅晶体管PG-2B’的多晶硅栅极522借由接触物548而电性耦接另一写入字线接垫。第二读取通道栅晶体管PG-2A’的有源区借由接触物550而电性耦接于读取互补位线线路。第二读取通道栅晶体管PG-2A’的多晶硅栅极524则借由接触物552而电性耦接于另一字线接垫。
相似于图1B所示情形，于图5所示的实施例中，读取字线与写入字线位于覆盖第一金属化层的一第二金属化层(未显示)上，以使得第二金属化层与第一金属化层为一介电膜层或一内连接构内的其他对等膜层所分隔。上述读取字线借由位于介电层或一内连接构内的介层物而电性耦接一写入字线接垫，而上述写入字线电性则也采用相似方式而耦接另一写入字线。在此讨论的线路并不需要位于这些膜层之上或而可能于其他膜层之上。
虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (13)

1.一种静态随机存取存储单元，包括：
一第一下拉晶体管；
一第一上拉晶体管；
一第一通道栅晶体管；
一第二下拉晶体管；
一第二上拉晶体管；
一第二通道栅晶体管，其中上述晶体管的有源区设置于一基板内，且上述晶体管的有源区相互平行；
一第一直线单元内连接物，电性耦接该第一下拉晶体管的有源区、该第一上拉晶体管的有源区及该第一通道栅晶体管的有源区与该第二下拉晶体管的一栅极以及该第二上拉晶体管的一栅极；以及
一第二直线单元内连接物，电性耦接该第二下拉晶体管的有源区、该第二上拉晶体管的有源区及该第二通道栅晶体管的有源区与该第一下拉晶体管的一栅极与该第一上拉晶体管的一栅极。
2.如权利要求1所述的静态随机存取存储单元，还包括：
一第三通道栅晶体管，其中该第三通道栅晶体管的一有源区电性耦接于该第一直线单元内连接物；以及
一第四通道栅晶体管，其中该第四通道栅晶体管的一有源区电性耦接该第二直线单元内连接物，而其中该第三通道栅晶体管的该有源区的纵轴与该第四通道栅晶体管的该有源区的纵轴平行于其他晶体管的该有源区的纵轴。
3.如权利要求1所述的静态随机存取存储单元，其中该第二下拉晶体管的该栅极与该第二上拉晶体管的该栅极为单一且连续栅极，而该第一直线单元内连接物借由覆盖与邻近该单一且连续栅极的一部分而电性耦接该单一且连续栅极。
4.如权利要求1所述的静态随机存取存储单元，其中该第一下拉晶体管的栅极与该第一上拉晶体管的栅极为单一且连续的栅极，而该第二线性单元内连接物借由覆盖与邻近该单一且连续栅极的一部分而电性耦接该单一且连续栅极。
5.如权利要求1所述的静态随机存取存储单元，还包括：
一第一金属层，包括多个第一层线路，其中所述多个第一层线路的一第一线路电性耦接该第一通道栅晶体管的该有源区，该第一层线路的一第二线路电性耦接该第一下拉晶体管的该有源区，该第一层线路的一第三线路电性耦接该第一上拉晶体管的该有源区与该第二上拉晶体管的该有源区，该第一层线路的一第四线路电性耦接该第二下拉晶体管的该有源区，以及该第一层线路的一第五线路电性耦接该第二通道栅晶体管的该有源区；以及
一第二金属层，包括多个第二层线路，其中该第二层线路的一第一线路电性耦接该第一通道栅晶体管的该栅极，以及该第二线路的该第二线路电性耦接于该第二通道栅晶体管的该栅极。
6.如权利要求1所述的静态随机存取存储单元，其中上述晶体管包括鳍型场效应晶体管。
7.一种静态随机存取存储单元，包括：
多个晶体管，具有平行设置于一半导体基底内的有源区，其中所述多个晶体管包括一第一通道栅晶体管、一第一下拉晶体管、一第一上拉晶体管、一第二上拉晶体管、一第二下拉晶体管以及一第二通道栅晶体管；
一第一单元内连接物，位于半导体基底之上，电性耦接该第一通道栅晶体管的一有源区、该第一下拉晶体管的一有源区及该第一上拉晶体管的一有源区与该第二上拉晶体管的一栅极以及该第二下拉晶体管的一栅极，其中该第一单元内连接物为直线；以及
一第二单元内连接物，位于半导体基底之上，电性耦接该第二通道栅晶体管的一有源区、该第二下拉晶体管的一有源区及该第二上拉晶体管的一有源区与该第一上拉晶体管的一栅极与该第一下拉晶体管的一栅极，其中该第二单元内连接物为直线。
8.如权利要求7所述的静态随机存取存储单元，其中所述多个晶体管还包括一第三通道栅晶体管与一第四通道栅晶体管，而其中该第一单元内连接物电性耦接该第三通道栅晶体管的一有源区，而该第二单元内连接物电性耦接该第四通道栅晶体管的一有源区。
9.如权利要求7所述的静态随机存取存储单元，还包括：
一第一金属层，包括：
一位线，电性耦接该第一通道栅晶体管的该有源区；
一互补位线线路，电性耦接于该第二通道栅晶体管的该有源区；
至少两个Vss线路，其中所述Vss线路之一电性耦接该第一下拉晶体管的该有源区，而所述Vss线路的另一Vss线路电性耦接该第二下拉晶体管的该有源区；以及
一Vdd线路，电性耦接该第一下拉晶体管的该有源区与该第二下拉晶体管的该有源区；
以及
一第二金属层，包括至少两个字线线路，其中所述字线线路之一电性耦接该第一通道栅晶体管的一栅极，而所述字线线路的另一字线线路则电性耦接该第二通道栅晶体管的该栅极。
10.如权利要求7所述的静态随机存取存储单元，其中所述多个晶体管包括鳍型场效应晶体管。
11.一种静态随机存取存储单元的制造方法，包括：
形成多个晶体管于一半导体基底上，所述多个晶体管具有相平行的有源区纵轴，所述多个晶体管包括一第一下拉晶体管、一第一上拉晶体管、一第二上拉晶体管与一第二下拉晶体管，其中该第一下拉晶体管与该第一上拉晶体管共用了一第一共同栅极结构，而该第二下拉晶体管与该第二上拉晶体管共用了一第二共同栅极结构；
形成一第一直线单元内连接物与一第二直线单元内连接物，其中该第一直线单元内连接物电性耦接该第一下拉晶体管的一有源区及该第一下拉晶体管的一有源区与该第二共同栅极结构，而该第二直线单元内连接物电性耦接该第二下拉晶体管的一有源区及该第二下拉晶体管的一有源区与该第一共同栅极结构。
12.如权利要求11所述的静态随机存取存储单元的制造方法，还包括：
形成一第一金属化层，包括多个第一层线路，其中所述多个第一层线路分别电性耦接所述多个晶体管的有源区之一；以及
形成一第二金属化层，包括多个第二层线路，其中所述多个第二层线路分别电性耦接一第一通道栅晶体管的一栅极结构或一第二通道栅晶体管的一栅极结构。
13.如权利要求11所述的静态随机存取存储单元的制造方法，其中形成所述多个晶体管包括形成多个鳍型场效应晶体管。
CN201010116748XA 2009-03-20 2010-02-09 静态随机存取存储单元及其制造方法 Expired - Fee Related CN101840921B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/408,193 US8004042B2 (en) 2009-03-20 2009-03-20 Static random access memory (SRAM) cell and method for forming same
US12/408,193 2009-03-20

Publications (2)

Publication Number Publication Date
CN101840921A true CN101840921A (zh) 2010-09-22
CN101840921B CN101840921B (zh) 2012-08-29

Family

ID=42736772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010116748XA Expired - Fee Related CN101840921B (zh) 2009-03-20 2010-02-09 静态随机存取存储单元及其制造方法

Country Status (4)

Country Link
US (3) US8004042B2 (zh)
JP (1) JP5345092B2 (zh)
CN (1) CN101840921B (zh)
TW (1) TWI482268B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013026236A1 (zh) * 2011-08-22 2013-02-28 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
CN103518253A (zh) * 2011-05-06 2014-01-15 国际商业机器公司 与栅极结构自对准的局部互连结构
CN103579242A (zh) * 2012-08-09 2014-02-12 格罗方德半导体公司 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法
CN104471714A (zh) * 2012-06-13 2015-03-25 美商新思科技有限公司 N沟道和P沟道端对端FinFET单元架构
CN105118794A (zh) * 2015-07-22 2015-12-02 上海华力微电子有限公司 一种测试sram共享接触孔与多晶硅接触电阻的结构
CN105409000A (zh) * 2013-07-29 2016-03-16 赛灵思公司 双端口存储单元
CN107346759A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107346770A (zh) * 2016-05-04 2017-11-14 联华电子股份有限公司 静态随机存取存储器的布局图案
CN107564904A (zh) * 2016-07-01 2018-01-09 台湾积体电路制造股份有限公司 集成电路、集成电路布局及其配置方法
CN108257960A (zh) * 2016-12-28 2018-07-06 联华电子股份有限公司 静态随机存取存储元件
CN105788628B (zh) * 2014-09-15 2019-04-05 台湾积体电路制造股份有限公司 具有垂直围栅mosfet的sram单元
CN110570888A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 静态存储单元、阵列及器件
CN111968979A (zh) * 2020-10-20 2020-11-20 晶芯成(北京)科技有限公司 半导体器件

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
SG10201608214SA (en) 2008-07-16 2016-11-29 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US20110291193A1 (en) * 2010-05-27 2011-12-01 International Business Machines Corporation High density butted junction cmos inverter, and making and layout of same
US8860223B1 (en) * 2010-07-15 2014-10-14 Micron Technology, Inc. Resistive random access memory
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8816403B2 (en) * 2011-09-21 2014-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Efficient semiconductor device cell layout utilizing underlying local connective features
US8822295B2 (en) * 2012-04-03 2014-09-02 International Business Machines Corporation Low extension dose implants in SRAM fabrication
US8766256B2 (en) * 2012-06-12 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. SiGe SRAM butted contact resistance improvement
US8723268B2 (en) 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
US8964453B2 (en) 2012-06-28 2015-02-24 Synopsys, Inc. SRAM layouts
US8823178B2 (en) * 2012-09-14 2014-09-02 Globalfoundries Inc. Bit cell with double patterned metal layer structures
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
CN108630607B (zh) * 2013-08-23 2022-04-26 株式会社索思未来 半导体集成电路装置
US9202552B2 (en) * 2013-12-13 2015-12-01 Globalfoundries Inc. Dual port SRAM bitcell structures with improved transistor arrangement
US9257439B2 (en) * 2014-02-27 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET SRAM
US9373550B2 (en) 2014-04-23 2016-06-21 International Business Machines Corporation Selectively degrading current resistance of field effect transistor devices
US9978755B2 (en) * 2014-05-15 2018-05-22 Taiwan Semiconductor Manufacturing Company Limited Methods and devices for intra-connection structures
US9721956B2 (en) 2014-05-15 2017-08-01 Taiwan Semiconductor Manufacturing Company Limited Methods, structures and devices for intra-connection structures
US9251888B1 (en) 2014-09-15 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells with vertical gate-all-round MOSFETs
KR102352153B1 (ko) 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
US9391080B1 (en) 2015-04-28 2016-07-12 Globalfoundries Inc. Memory bit cell for reduced layout area
JP2017108031A (ja) 2015-12-11 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
US10032782B2 (en) * 2016-03-02 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory and manufacturing method thereof
US10312192B2 (en) * 2016-06-02 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having staggered conductive features
CN107919327B (zh) * 2016-10-10 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6836137B2 (ja) * 2016-11-17 2021-02-24 セイコーエプソン株式会社 半導体装置及びそのレイアウト設計方法
US10403629B2 (en) * 2017-11-06 2019-09-03 Globalfoundries Inc. Six-transistor (6T) SRAM cell structure
US10580779B2 (en) 2018-02-23 2020-03-03 Globalfoundries Inc. Vertical transistor static random access memory cell
TWI823896B (zh) * 2019-02-12 2023-12-01 聯華電子股份有限公司 靜態隨機處理記憶體
US10923482B2 (en) 2019-04-29 2021-02-16 Globalfoundries U.S. Inc. IC product with a novel bit cell design and a memory array comprising such bit cells
CN110634870B (zh) * 2019-09-23 2022-03-18 中国科学院微电子研究所 Sram单元及包括sram单元的存储器和电子设备
TWI731687B (zh) * 2020-05-20 2021-06-21 華邦電子股份有限公司 半導體記憶體結構及其形成方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951112A (en) 1987-01-28 1990-08-21 Advanced Micro Devices, Inc. Triple-poly 4T static ram cell with two independent transistor gates
US5111428A (en) 1990-07-10 1992-05-05 Silicon Integrated Systems Corp. High density NOR type read only memory data cell and reference cell network
US5698893A (en) 1995-01-03 1997-12-16 Motorola, Inc. Static-random-access memory cell with trench transistor and enhanced stability
KR100213249B1 (ko) 1996-10-10 1999-08-02 윤종용 반도체 메모리셀의 레이아웃
US5831315A (en) 1997-02-05 1998-11-03 Alliance Semiconductor Corporation Highly integrated low voltage SRAM array with low resistance Vss lines
US5843816A (en) 1997-07-28 1998-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated self-aligned butt contact process flow and structure for six transistor full complementary metal oxide semiconductor static random access memory cell
JP3447927B2 (ja) 1997-09-19 2003-09-16 株式会社東芝 半導体装置およびその製造方法
US6285088B1 (en) 1998-05-13 2001-09-04 Texas Instruments Incorporated Compact memory circuit
US6057186A (en) 1998-07-31 2000-05-02 Taiwan Semiconductor Manufacturing Company Method for improving the butted contact resistance of an SRAM by double Vcc implantation
JP4565700B2 (ja) 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
US6596466B1 (en) 2000-01-25 2003-07-22 Cypress Semiconductor Corporation Contact structure and method of forming a contact structure
TW522546B (en) * 2000-12-06 2003-03-01 Mitsubishi Electric Corp Semiconductor memory
US6751151B2 (en) 2001-04-05 2004-06-15 International Business Machines Corporation Ultra high-speed DDP-SRAM cache
US6534805B1 (en) 2001-04-09 2003-03-18 Cypress Semiconductor Corp. SRAM cell design
KR100414220B1 (ko) 2001-06-22 2004-01-07 삼성전자주식회사 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
JP4911838B2 (ja) * 2001-07-06 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3594001B2 (ja) 2001-07-23 2004-11-24 セイコーエプソン株式会社 不揮発性半導体記憶装置
US6768144B2 (en) 2001-12-31 2004-07-27 Texas Instruments Incorporated Method and apparatus for reducing leakage current in an SRAM array
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
KR100450683B1 (ko) 2002-09-04 2004-10-01 삼성전자주식회사 Ｓｏｉ 기판에 형성되는 에스램 디바이스
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6864519B2 (en) 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
JP3684232B2 (ja) 2003-04-25 2005-08-17 株式会社東芝 半導体装置
JP2005072185A (ja) 2003-08-22 2005-03-17 Fujitsu Ltd 半導体装置及びその製造方法
US7888201B2 (en) * 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7023056B2 (en) 2003-11-26 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell structure
US6977512B2 (en) 2003-12-04 2005-12-20 Lsi Logic Corporation Method and apparatus for characterizing shared contacts in high-density SRAM cell design
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
US20050275043A1 (en) 2004-06-10 2005-12-15 Chien-Chao Huang Novel semiconductor device design
US7176125B2 (en) * 2004-07-23 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a static random access memory with a buried local interconnect
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
US7250657B2 (en) 2005-03-11 2007-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Layout structure for memory arrays with SOI devices
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7352633B2 (en) 2005-09-30 2008-04-01 Intel Corporation Multibit memory cell
JP2007103862A (ja) 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
US7259979B2 (en) 2005-10-28 2007-08-21 Texas Instruments Incorporated Area efficient stacked TCAM cell for fully parallel search
US7675124B2 (en) 2006-02-24 2010-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array structure with strapping cells
US7723806B2 (en) 2006-03-28 2010-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cells and semiconductor memory device using the same
US7400523B2 (en) * 2006-06-01 2008-07-15 Texas Instruments Incorporated 8T SRAM cell with higher voltage on the read WL
JP2008091898A (ja) * 2006-09-07 2008-04-17 Nec Electronics Corp 半導体装置
US7671422B2 (en) 2007-05-04 2010-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Pseudo 6T SRAM cell
JP4461154B2 (ja) * 2007-05-15 2010-05-12 株式会社東芝 半導体装置
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
JP2010050403A (ja) * 2008-08-25 2010-03-04 Toshiba Corp 半導体装置

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103518253A (zh) * 2011-05-06 2014-01-15 国际商业机器公司 与栅极结构自对准的局部互连结构
CN103518253B (zh) * 2011-05-06 2016-01-06 国际商业机器公司 与栅极结构自对准的局部互连结构
CN102956457A (zh) * 2011-08-22 2013-03-06 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
WO2013026236A1 (zh) * 2011-08-22 2013-02-28 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
US9070719B2 (en) 2011-08-22 2015-06-30 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure, method for manufacturing the same, and method for manufacturing Fin
CN102956457B (zh) * 2011-08-22 2015-08-12 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
CN103208496B (zh) * 2012-01-12 2016-03-09 台湾积体电路制造股份有限公司 Sram单元和阵列
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
CN104471714A (zh) * 2012-06-13 2015-03-25 美商新思科技有限公司 N沟道和P沟道端对端FinFET单元架构
US9646966B2 (en) 2012-06-13 2017-05-09 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture
CN103579242B (zh) * 2012-08-09 2016-09-07 格罗方德半导体公司 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法
CN103579242A (zh) * 2012-08-09 2014-02-12 格罗方德半导体公司 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法
CN105409000A (zh) * 2013-07-29 2016-03-16 赛灵思公司 双端口存储单元
CN105409000B (zh) * 2013-07-29 2018-08-07 赛灵思公司 双端口存储单元
CN105788628B (zh) * 2014-09-15 2019-04-05 台湾积体电路制造股份有限公司 具有垂直围栅mosfet的sram单元
CN105118794A (zh) * 2015-07-22 2015-12-02 上海华力微电子有限公司 一种测试sram共享接触孔与多晶硅接触电阻的结构
CN105118794B (zh) * 2015-07-22 2018-02-09 上海华力微电子有限公司 一种测试sram共享接触孔与多晶硅接触电阻的结构
CN107346770A (zh) * 2016-05-04 2017-11-14 联华电子股份有限公司 静态随机存取存储器的布局图案
CN107346770B (zh) * 2016-05-04 2020-11-24 联华电子股份有限公司 静态随机存取存储器的布局图案
CN107346759A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107346759B (zh) * 2016-05-06 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US10707199B2 (en) 2016-07-01 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layout and method of configuring the same
CN107564904A (zh) * 2016-07-01 2018-01-09 台湾积体电路制造股份有限公司 集成电路、集成电路布局及其配置方法
CN107564904B (zh) * 2016-07-01 2021-05-25 台湾积体电路制造股份有限公司 集成电路、集成电路布局及其配置方法
US11239228B2 (en) 2016-07-01 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layout and method of configuring the same
CN108257960A (zh) * 2016-12-28 2018-07-06 联华电子股份有限公司 静态随机存取存储元件
CN108257960B (zh) * 2016-12-28 2021-09-03 联华电子股份有限公司 静态随机存取存储元件
CN113764354A (zh) * 2016-12-28 2021-12-07 联华电子股份有限公司 静态随机存取存储元件的制作方法
CN113764422A (zh) * 2016-12-28 2021-12-07 联华电子股份有限公司 静态随机存取存储元件
CN110570888A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 静态存储单元、阵列及器件
CN111968979A (zh) * 2020-10-20 2020-11-20 晶芯成(北京)科技有限公司 半导体器件

Also Published As

Publication number Publication date
US8766376B2 (en) 2014-07-01
US20130299917A1 (en) 2013-11-14
TW201036148A (en) 2010-10-01
CN101840921B (zh) 2012-08-29
TWI482268B (zh) 2015-04-21
US8492215B2 (en) 2013-07-23
US20110269275A1 (en) 2011-11-03
US8004042B2 (en) 2011-08-23
JP5345092B2 (ja) 2013-11-20
US20100237419A1 (en) 2010-09-23
JP2010226108A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
CN101840921B (zh) 静态随机存取存储单元及其制造方法
US10483268B2 (en) Semiconductor device including memory cell array with transistors disposed in different active regions
KR101547445B1 (ko) Ｓｒａｍ 셀과 어레이
US8830732B2 (en) SRAM cell comprising FinFETs
US8779528B2 (en) SRAM cell comprising FinFETs
US7671422B2 (en) Pseudo 6T SRAM cell
US8258572B2 (en) SRAM structure with FinFETs having multiple fins
KR101161506B1 (ko) 듀얼 포트 ｓｒａｍ을 위한 셀 구조
TWI618197B (zh) 積體電路結構
CN111128274A (zh) 存储器结构、静态随机存取存储器结构及系统单芯片装置
US20100157661A1 (en) Semiconductor memory device
US7994582B2 (en) Stacked load-less static random access memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120829

CF01 Termination of patent right due to non-payment of annual fee