CN101771047A - 具有鞍鳍晶体管的半导体器件及其制造方法 - Google Patents
具有鞍鳍晶体管的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101771047A CN101771047A CN200910164771.3A CN200910164771A CN101771047A CN 101771047 A CN101771047 A CN 101771047A CN 200910164771 A CN200910164771 A CN 200910164771A CN 101771047 A CN101771047 A CN 101771047A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- area
- saddle fin
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 238000002955 isolation Methods 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 24
- 239000012212 insulator Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000003139 buffering effect Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 76
- 238000005516 engineering process Methods 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000007812 deficiency Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical group [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/056—Making the transistor the transistor being a FinFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及具有鞍鳍结构的半导体器件及其制造方法。一种制造半导体器件的方法包括：在半导体衬底的单元区域上形成暴露隔离区的垫氮化物层；在半导体衬底的隔离区中形成沟槽；在沟槽内形成隔离层；蚀刻半导体衬底的有源区至一定深度以形成凹陷有源区；蚀刻隔离层至一定深度以形成凹陷隔离区；在凹陷有源区和凹陷隔离区中沉积栅极金属层以形成单元晶体管的栅极；在栅极上部上形成绝缘层；移除垫氮化物层以暴露待形成接触塞的半导体衬底的区域；和在该区域的半导体衬底中沉积导电层以形成接触塞。
Description
相关申请
本申请要求2008年12月26日提交的韩国专利申请10-2008-0134817的优先权，通过引用将其全部内容并入本文。
技术领域
本发明一般性涉及半导体器件及其制造方法，并且更具体涉及通过采用镶嵌工艺和鞍鳍晶体管(saddle fin transistor)结构而能够防止接触缺陷和克服工艺容限限制的半导体器件及其制造方法。
背景技术
近来，由于半导体器件的设计规则急剧减小为40nm以下技术，其中可形成器件的有源区的面积也减小。因此，存在各种工艺容限限制。特别地，栅极线的异常形状即栅极线倾斜或栅极线粗糙成为严重的问题。而且，在着陆塞接触工艺中，由于栅极线的异常形状和空间限制的影响，存在大量接触缺陷。
随着近来开发的鞍鳍晶体管的使用，改善了单元晶体管的断流容限性能(off-current margin property)并因此可在一定程度上克服器件性能局限。鞍鳍晶体管可确保凹陷栅极结构中稳定的刷新性能，并同时通过在鳍晶体管结构中形成凹陷栅极的底部表面以增大沟道宽度来增强单元驱动电流性能。在鞍鳍晶体管中，蚀刻在半导体衬底中形成的隔离层以突出有源区，使得有源区的两侧表面和上表面暴露。然后形成栅极来覆盖有源区的暴露部分。因此，在有源区的暴露的三个表面中形成沟道，并且因此可增强通过沟道的驱动电流性能。
然而，直线型凹陷结构的图案化以及栅极线倾斜和栅极线粗糙度的增加引起自对准接触(SAC)工艺中接触缺陷的增加。而且，由于待形成器件的区域的减小和这种接触缺陷，实际上不可能确保SAC工艺的容限。因此，需要能够克服接触缺陷和工艺容限限制的新工艺。
发明内容
本文中公开了能够克服由于设计规则减小所导致的SAC缺陷和工艺容限限制的半导体器件及其制造方法，所述半导体器件包括不使用SAC工艺形成的着陆塞接触(landing plug contact)。
在一个实施方案中，半导体器件包括：在半导体衬底的有源区中具有选定深度的沟槽；包围有源区并具有在有源区中形成鞍型鳍结构的凹陷隔离区的隔离层；在沟槽和凹陷隔离区中掩埋的单元晶体管的鞍鳍栅极；在鞍鳍栅极上的绝缘层，该绝缘层暴露出半导体衬底部分区域；和在由绝缘层所暴露的区域中的接触塞。
在另一个实施方案中，半导体器件包括：具有单元区域和周边电路区域的半导体衬底；在半导体衬底的表面下方的单元区域中设置的鞍鳍栅极；在半导体衬底的周边电路区域上设置的堆叠型栅极；覆盖鞍鳍栅极的绝缘层，该绝缘层暴露单元区域中的接触区；和在由单元区域中的绝缘层所暴露的区域中的接触塞。
鞍鳍栅极包括：在单元区域的有源区中具有一定深度的沟槽的内壁；沿着形成鞍鳍结构的凹陷隔离区的表面的栅极绝缘层；和在沟槽和凹陷隔离区中的栅极金属层。
在另一个实施方案中，制造半导体器件的方法包括：在半导体衬底的单元区域上形成暴露隔离区的垫氮化物层；在半导体衬底的隔离区中形成沟槽；在沟槽内形成隔离层；蚀刻半导体衬底的有源区至选定深度以形成凹陷有源区；蚀刻隔离层至选定深度以形成凹陷隔离区；在凹陷有源区和凹陷隔离区中沉积栅极金属层以形成单元晶体管的栅极；在栅极上部上形成绝缘层；移除垫氮化物层以暴露待形成接触塞的半导体衬底的区域；和在半导体衬底的区域中沉积导电层以形成接触塞。
在另一个实施方案中，制造半导体器件的方法包括：在单元区域和周边电路区域上形成暴露隔离区的垫氮化物层；在半导体衬底的隔离区中形成沟槽隔离层；使待形成沟道的有源区的一部分凹陷至选定深度；使沟槽隔离层的一部分凹陷以形成鞍鳍形状的凹陷有源区；形成掩埋在凹陷有源区中半导体衬底的表面下方的鞍鳍栅极；在鞍鳍栅极的上部上方形成绝缘层来隔离鞍鳍栅极；移除垫氮化物层来暴露单元区域中的半导体衬底上待形成接触塞的区域和半导体衬底的周边电路区域；在半导体衬底的周边电路区域上形成栅极绝缘层；在单元区域上形成导电层；在半导体衬底的周边电路区域上形成导电层；和蚀刻导电层以在单元区域中形成接触塞和在周边电路区域中形成堆叠型栅极。
附图说明
图1～14B说明根据实施方案形成具有鞍鳍晶体管的半导体器件的方法的平面图和截面图。
公开的方法可以有不同形式的实施方案，而在附图中说明了本发明的具体实施方案(将在下文描述)，应理解所述公开为说明性的，不意欲限制本发明到文中描述和举例说明的具体实施方案。
具体实施方式
本文中公开了通过形成鞍鳍结构单元晶体管的接触塞和使用镶嵌工艺的非SAC工艺而能够防止接触缺陷和确保工艺容限的方法。
图1～14B是说明根据本发明实施方案形成具有鞍鳍晶体管的半导体器件以及所得中间和最终结构的方法的截面图。图1、3、4、5、7、9和11是平面图，图2A、4A、6A、8A、10A、12A和14A分别是沿着平面图中的线A-A’截取的截面图，图2B、4B、6B、8B、10B、12B和14B分别是沿着平面图中的线B-B’截取的截面图。
首先将描述具有鞍鳍晶体管的半导体器件的结构。图14A和14B分别是沿着位线方向和字线方向的截面图，说明根据一个实施方案的具有鞍鳍晶体管的半导体器件。
参考图13、14A和14B，半导体器件包括：具有单元区域和周边电路区域的半导体衬底100。该器件还包括：在单元区域的有源区300中形成为选定深度的沟槽310以及包围有源区300并具有形成鞍鳍结构的凹陷隔离区320的隔离层130。该器件包括：在沟槽310和凹陷隔离区320中的单元晶体管的鞍鳍栅极。在半导体衬底的周边区域中有堆叠型栅极。该器件还包括在鞍鳍栅极上的绝缘层180、暴露单元区域的接触区的绝缘层180和形成于绝缘层180之间的接触塞210a。
在单元区域中设置的鞍鳍栅极包括：在沟槽310的表面上形成的栅极绝缘层150、在栅极绝缘层150上形成的多晶硅层160和在沟槽内掩埋的栅极金属层170。如果必要，可省略多晶硅层160。
堆叠型栅极包括：在半导体衬底的周边电路区域上依次堆叠的栅极绝缘层200、栅极导电层210b、金属电极230和硬掩模240。
接触塞210a和在周边电路区域中形成的堆叠型栅极的栅极导电层210b可由相同材料例如多晶硅层或者金属层形成。此外，在绝缘层180的侧面上可提供氮化物层间隔物191。在所得结构上可形成层间绝缘层250。
然后，将描述根据一个实施方案制造具有鞍鳍晶体管的半导体器件的方法。
参考图1、2A和2B，在半导体衬底100例如硅(Si)衬底上依次地形成垫氧化物层110和垫氮化物层120。垫氧化物层110用于通过吸引垫氮化物层120来减轻对半导体衬底100施加的应力，并优选形成为
的厚度。垫氮化物层120用作在形成隔离沟槽330的后续蚀刻工艺中的硬掩模，并优选形成为
的厚度。
然后，在垫氮化物层120上形成用于对隔离区进行分界的光刻胶图案(未显示)，然后使用光刻胶图案作为掩模各向异性地蚀刻垫氮化物层120和垫氧化物层110，以暴露半导体衬底的隔离区。移除光刻胶图案，然后优选各向异性地蚀刻半导体衬底的暴露区至
的厚度以形成用于形成隔离层的隔离沟槽330。
然后，在半导体衬底的整个表面上沉积绝缘层，例如高密度等离子体(HDP)氧化物层或旋涂电介质(SOD)，来掩埋隔离沟槽330。对沉积的绝缘层实施平坦化工艺例如回蚀或者化学机械抛光(CMP)，以在隔离沟槽330中形成隔离层130。绝缘层可沉积为两层或更多层的多层结构。而且，可使用垫氮化物层120作为蚀刻停止层来实施对绝缘层的回蚀或CMP工艺直至暴露垫氮化物层120。虽然未显示，但是在沉积绝缘层之前，在隔离沟槽330的内壁上可形成内壁氧化物层或者衬垫氮化物层。通过隔离层130对有源区进行定界。
参考图3、4A和4B，在图1、2A、和2B中所示形成有隔离层130的半导体衬底的所得物上，优选形成例如厚度为的非晶碳层。蚀刻待形成单元晶体管沟道的区域的非晶碳层以形成硬掩模140，其暴露出待形成单元晶体管沟道的区域。使用硬掩模140作为掩模，蚀刻单元区域中的垫氮化物层120和垫氧化物层110，以暴露待形成沟道的半导体衬底的区域，然后蚀刻半导体衬底的暴露部分至一定深度以形成沟道沟槽310。在单元区域的待形成单元晶体管沟道310的区域中形成沟道沟槽。
随后，使邻近沟道沟槽310的隔离层130的部分进行凹陷以形成凹陷隔离区320，其形成鞍型鳍。换言之，与隔离沟槽330两端接触的隔离层130的部分被蚀刻至一定深度，以形成如图所示的鳍形。
隔离层130凹陷的深度优选为
以确保器件需要的表面电阻(Rs)。而且，用于形成鞍鳍结构的对半导体衬底100和隔离层130的蚀刻以及使用硬掩模140的蚀刻可原位实施。
参考图5、6A和6B，在沟道沟槽和鞍鳍的表面上形成栅极绝缘层150。任选移除硬掩模(图4A中的140)。栅极绝缘层由厚度优选为的氧化物层形成。在栅极绝缘层150上形成具有优选厚度为的多晶硅层160。可在整个结构上形成多晶硅层。然后，在多晶硅层160上沉积栅极金属层170并且其优选由厚度为
的杂化钨(hybridtungsten)(W)或者硅化钨(WSi)形成。如图所示，在所得结构上形成栅极金属层170以填充沟道沟槽310和凹陷隔离区320。如果必要，可省略多晶硅层160，栅极金属层170可直接在栅极绝缘层150上形成。
参考图7、8A和8B，实施回蚀或者实施CMP后接着实施回蚀，以减小栅极金属层170至有源区300的表面340的高度。因此，栅极金属层170保留仅在单元区域中的凹陷隔离区320和沟道沟槽310中。或者，可实施回蚀使得栅极金属层170的上表面可低于有源区300的表面340。
然后，为使得栅极金属层170与其它导电层隔离，例如在所得物的整个表面上形成一定厚度的绝缘层180如HDP氧化物层或硼磷硅酸盐玻璃(BPSG)。对绝缘层180实施回蚀或者CMP工艺以暴露垫氮化物层120，以便掩埋栅极金属层170并与其它导电层隔离。因此，在单元区域中形成栅极，其沿主轴(B-B’)方向掩埋在沟槽内并沿短轴(A-A’)方向形成鞍鳍结构。
参考图9、10A和10B，例如使用磷酸溶液，移除在单元区域和周边电路区域中全部保留的垫氮化物层120。然后，为了防止当随后在周边电路区域中形成栅极氧化物层时单元区域受到氧化，在所得物上形成优选厚度为
的缓冲氮化物层190。移除在周边电路区域中的缓冲氮化物层和垫氧化物层110，然后在所得物上形成优选厚度为
的氧化物层以在周边电路区域中形成栅极绝缘层200。此时，在形成双栅极结构的情况下，可实施附加工艺。
参考图11、12A和12B，蚀刻在单元区域中保留的缓冲氮化物层190和垫氧化物层110，以暴露待形成接触塞的半导体衬底的区域。如图所示，单元区域中的缓冲氮化物层190可保留在绝缘层180的侧壁上，以形成间隔物191。优选通过在所得结构上沉积优选厚度为
的掺杂多晶硅层或金属层，优选形成单元区域中的接触塞210a和周边电路区域中的栅极导电层210b。在周边电路区域中形成的栅极导电层210b用作栅电极。
然后，形成暴露周边电路区域的光刻胶图案220，以确保周边电路区域中需要的一定厚度的多晶硅层，并使用光刻胶图案作为掩模，蚀刻周边电路区域中的栅极导电层210b至预定厚度，以使得栅极导电层210b留有优选
的厚度。
参考图13、14A和14B，移除光刻胶图案(图6A中的220)，然后在所得物的整个表面上依次地形成金属电极层和硬掩模层。金属电极层优选由钨(W)或硅化钨(WSi)层形成并优选形成为
的厚度。硬掩模层优选由氮化物层形成并优选形成为
的厚度。金属电极层优选减小在周边电路区域中形成的栅极的电阻。硬掩模对在周边电路区域中形成的栅极进行图案化。
形成光刻胶图案(未显示)，该光刻胶图案对在周边电路区域中待形成栅极的区域进行界定，然后使用光刻胶图案作为掩模，蚀刻硬掩模层、金属电极层和栅极导电层210b，以在周边电路区域中形成包括金属电极230和硬掩模240的栅极堆叠。优选在单元区域中也实施蚀刻，并且完全移除单元区域中的硬掩模层和金属电极层，蚀刻掺杂多晶硅(或金属)层直至暴露绝缘层180，由此实现接触塞210a之间的隔离。
然后，在周边电路区域中形成有栅极的所得物上沉积层间绝缘层250。层间绝缘层250优选由优选厚度为
的氧化物层形成。然后，根据常规方式，实施形成存储节点接触和电容器的工艺。
公开的半导体器件及其制造方法优选具有一个或多个优势。例如，由于通过形成鞍鳍结构单元晶体管和使用镶嵌工艺的非SAC工艺，所以不需要用于形成着陆塞的光刻工艺，从而能够基本防止在SAC工艺中产生的缺陷。通过减少工艺数目，也能够大幅改善制造产品所需要的周转周期。此外，通过采用掩埋的字线和鞍鳍结构，能够确保优异的器件性能。随着字线和位线的寄生电容的减小，能够提高器件操作速度。
虽然本发明已经对于具体的实施方案进行了描述，但是本领域技术人员可显而易见地做出各种变化和改变而未脱离在权利要求中限定的本发明的精神和范围。
Claims (28)
1.一种具有鞍鳍晶体管的半导体器件，包括：
在半导体衬底的有源区中的具有选定深度的沟槽；
包围所述有源区并具有在所述有源区中形成鞍型鳍结构的凹陷隔离区的隔离层；
在所述沟槽和所述凹陷隔离区中掩埋的单元晶体管的鞍鳍栅极；
在所述鞍鳍栅极上的绝缘层，所述绝缘层暴露出所述半导体衬底的部分区域；和
在由所述绝缘层暴露的区域中的接触塞。
2.根据权利要求1所述的具有鞍鳍晶体管的半导体器件，其中所述凹陷隔离区的深度为
3.根据权利要求1所述的具有鞍鳍晶体管的半导体器件，其中所述鞍鳍栅极包括：
在所述沟槽的表面上的栅极绝缘层；和
在所述凹陷隔离区中和在所述有源区中的所述栅极绝缘层上的栅极金属层。
4.根据权利要求3所述的具有鞍鳍晶体管的半导体器件，其中所述鞍鳍栅极还包括在所述栅极绝缘层和所述栅极金属层之间的掺杂的多晶硅层。
5.根据权利要求1所述的具有鞍鳍晶体管的半导体器件，其中所述接触塞包括多晶硅或者金属层。
6.一种具有鞍鳍晶体管的半导体器件，包括：
具有单元区域和周边电路区域的半导体衬底；
在所述半导体衬底的表面之下的所述单元区域中设置的鞍鳍栅极；
在所述半导体衬底的所述周边电路区域上设置的堆叠型栅极；
覆盖所述鞍鳍栅极的绝缘层，所述绝缘层暴露出所述单元区域中的接触区；和
由所述单元区域中的所述绝缘层暴露的所述接触区中的接触塞。
7.根据权利要求6所述的具有鞍鳍晶体管的半导体器件，其中所述鞍鳍栅极包括：
在所述单元区域的有源区中具有选定深度的沟槽的内壁；
沿着形成鞍鳍结构的凹陷隔离区的表面的栅极绝缘层；和
在所述沟槽和所述凹陷隔离区中的栅极金属层。
8.根据权利要求7所述的具有鞍鳍晶体管的半导体器件，其中所述鞍鳍栅极还包括在所述栅极绝缘层和所述栅极金属层之间的掺杂的多晶硅层。
9.根据权利要求6所述的具有鞍鳍晶体管的半导体器件，其中所述堆叠型栅极包括：在所述半导体衬底的所述周边电路区域上依次堆叠的栅极绝缘层、栅极导电层、金属电极层和硬掩模。
10.根据权利要求6所述的具有鞍鳍晶体管的半导体器件，其中所述接触塞包括与所述周边电路区域中的所述堆叠型栅极的栅极导电层相同的材料。
11.根据权利要求6所述的具有鞍鳍晶体管的半导体器件，还包括在所述绝缘层的侧面上的氮化物层间隔物。
12.一种制造具有鞍鳍晶体管的半导体器件的方法，包括：
在半导体衬底的单元区域上形成暴露出隔离区的垫氮化物层；
在所述半导体衬底的所述隔离区中形成沟槽；
在所述沟槽内形成隔离层；
蚀刻所述半导体衬底的有源区至选定深度以形成凹陷有源区；
蚀刻所述隔离层至选定深度以形成凹陷隔离区；
在所述凹陷有源区和所述凹陷隔离区中沉积栅极金属层以形成单元晶体管的栅极；
在所述栅极的上部之上形成绝缘层；
移除所述垫氮化物层以暴露出所述半导体衬底的待形成接触塞的区域；和
在所述半导体衬底的所述区域中沉积导电层以形成接触塞。
13.根据权利要求12所述的方法，还包括：
在形成所述栅极金属层之前，在所述凹陷有源区和所述凹陷隔离区的表面上形成栅极绝缘层；和
对所述栅极金属层实施回蚀或者实施化学机械抛光(CMP)之后实施回蚀。
14.根据权利要求13所述的方法，其中在实施回蚀或者实施CMP之后再回蚀中，使所述栅极金属层的表面和所述有源区具有相同高度。
15.根据权利要求13所述的方法，其中所述单元晶体管的所述棚极的形成还包括：在形成所述栅极金属层之前，在所述栅极绝缘层上形成多晶硅层。
16.根据权利要求12所述的方法，其中在所述栅极的上部之上形成所述绝缘层还包括：实施回蚀或CMP以暴露出所述垫氮化物层。
17.一种制造具有鞍鳍晶体管的半导体器件的方法，包括：
在半导体衬底的单元区域和周边电路区域上形成暴露出隔离区的垫氮化物层；
在所述半导体衬底的所述隔离区中形成沟槽隔离层；
使有源区的待形成沟道的部分凹陷至选定深度；
使所述沟槽隔离层的一部分凹陷以形成鞍鳍形；
形成掩埋在所述凹陷有源区中的所述半导体衬底的表面之下的鞍鳍栅极；
在所述鞍鳍栅极的上部之上形成绝缘层以隔离所述鞍鳍栅极；
移除所述垫氮化物层，以暴露出所述单元区域中所述半导体衬底上待形成接触塞的区域和所述半导体衬底的所述周边电路区域；
在所述衬底的所述周边电路区域上形成栅极绝缘层；
在所述单元区域上形成导电层；
在所述衬底的所述周边电路区域上形成导电层；和
蚀刻所述导电层，以在所述单元区域中形成接触塞和在所述周边电路区域中形成堆叠型栅极。
18.根据权利要求17所述的方法，包括：使得所述有源区的所述部分和所述沟槽隔离层的所述部分原位凹陷。
19.根据权利要求17所述的方法，其中所述鞍鳍栅极的形成包括：
在所述有源区和所述沟槽隔离层的凹陷表面上形成栅极绝缘层；
形成栅极金属层以掩埋所述凹陷部分；和
对所述栅极金属层实施回蚀或者实施实施CMP之后进行回蚀。
20.根据权利要求19所述的方法，其中在实施回蚀或者实施CMP之后进行回蚀中，使所述栅极金属层的表面和所述有源区具有相同高度。
21.根据权利要求19所述的方法，其中所述鞍鳍栅极的形成还包括：在形成所述栅极金属层之前，在所述栅极绝缘层上形成多晶硅层。
22.根据权利要求17所述的方法，其中所述绝缘层的形成还包括：实施回蚀或者CMP以暴露出所述垫氮化物层。
23.根据权利要求17所述的方法，还包括，在所述周边电路区域中形成所述栅极绝缘层之前，
在移除所述垫氮化物层的所得物上形成缓冲氮化物层；和
移除在所述周边电路区域中的所述缓冲氮化物层的部分。
24.根据权利要求17所述的方法，其中，在形成所述导电层之后，蚀刻在所述周边电路区域中的部分所述导电层。
25.根据权利要求24所述的方法，包括在所述周边电路区域中形成厚度为的所述导电层。
26.根据权利要求17所述的方法，其中在所述周边电路区域中形成所述堆叠型栅极包括：
在所述导电层上形成金属层；
在所述金属层上形成用于图案化所述周边电路区域中的所述堆叠型栅极的硬掩模图案；和
使用所述硬掩模图案作为掩模，蚀刻所述金属层、所述导电层和所述栅极绝缘层。
27.根据权利要求17所述的方法，其中所述导电层的蚀刻还包括使得在所述堆叠型栅极上形成的所述绝缘层暴露。
28.根据权利要求27所述的方法，其中所述接触塞包括与在所述周边电路区域中形成的所述堆叠型栅极的栅极导电层相同的材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2008-0134817 | 2008-12-26 | ||
| KR1020080134817A KR101040367B1 (ko) | 2008-12-26 | 2008-12-26 | 새들 핀 트랜지스터를 구비하는 반도체소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101771047A true CN101771047A (zh) | 2010-07-07 |
| CN101771047B CN101771047B (zh) | 2013-06-05 |
Family
ID=42283808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910164771.3A Active CN101771047B (zh) | 2008-12-26 | 2009-07-22 | 具有鞍鳍晶体管的半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8455945B2 (zh) |
| KR (1) | KR101040367B1 (zh) |
| CN (1) | CN101771047B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187272A (zh) * | 2013-02-28 | 2013-07-03 | 溧阳市宏达电机有限公司 | 一种鳍型pin二极管的制造方法 |
| CN103579242A (zh) * | 2012-08-09 | 2014-02-12 | 格罗方德半导体公司 | 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法 |
| CN103715236A (zh) * | 2012-10-04 | 2014-04-09 | 台湾积体电路制造股份有限公司 | 鳍结构上的保护环 |
| TWI470804B (zh) * | 2011-09-06 | 2015-01-21 | Toshiba Kk | 半導體裝置及其製造方法 |
| CN107799597A (zh) * | 2016-09-02 | 2018-03-13 | 三星电子株式会社 | 半导体器件 |
| CN109417094A (zh) * | 2016-07-01 | 2019-03-01 | 英特尔公司 | 自-对准栅极边缘三栅极和finFET器件 |
| CN112652528A (zh) * | 2019-10-11 | 2021-04-13 | 长鑫存储技术有限公司 | 埋入式栅极结构及其制作方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100979359B1 (ko) * | 2008-05-30 | 2010-08-31 | 주식회사 하이닉스반도체 | 새들형 핀 트랜지스터를 포함한 반도체 장치의 제조 방법및 반도체 장치 |
| KR101529867B1 (ko) * | 2008-10-27 | 2015-06-18 | 삼성전자주식회사 | 자기정열 이중 패터닝 기술을 이용한 매립형 게이트 전극 및 소자 분리막을 갖는 반도체 및 그 반도체 제조 방법 |
| KR101171886B1 (ko) * | 2009-07-31 | 2012-08-07 | 에스케이하이닉스 주식회사 | 매립게이트를 구비한 반도체장치 및 그 제조 방법 |
| WO2011019187A2 (ko) | 2009-08-10 | 2011-02-17 | 주식회사 엘지화학 | 리튬 이차전지 |
| KR101186033B1 (ko) * | 2009-09-30 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 기억 장치 및 그의 제조 방법 |
| US8786009B2 (en) * | 2009-11-03 | 2014-07-22 | Samsung Electronics Co., Ltd. | Substrate structures including buried wiring, semiconductor devices including substrate structures, and method of fabricating the same |
| KR101116359B1 (ko) * | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 및 그 제조 방법 |
| KR101156060B1 (ko) * | 2010-12-15 | 2012-06-20 | 에스케이하이닉스 주식회사 | 매립게이트를 구비한 반도체 장치 제조방법 |
| KR101692718B1 (ko) * | 2011-07-04 | 2017-01-04 | 삼성전자주식회사 | 디램 소자의 제조 방법 |
| US8916426B2 (en) * | 2012-03-27 | 2014-12-23 | International Business Machines Corporation | Passive devices for FinFET integrated circuit technologies |
| KR101933044B1 (ko) | 2012-03-30 | 2018-12-28 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| JP2013239568A (ja) * | 2012-05-15 | 2013-11-28 | Ps4 Luxco S A R L | 半導体装置 |
| KR102084954B1 (ko) | 2013-05-02 | 2020-03-05 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9324619B2 (en) | 2014-08-25 | 2016-04-26 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9502567B2 (en) | 2015-02-13 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor fin structure with extending gate structure |
| US9929242B2 (en) | 2015-01-12 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10163900B2 (en) | 2017-02-08 | 2018-12-25 | Globalfoundries Inc. | Integration of vertical field-effect transistors and saddle fin-type field effect transistors |
| US10777465B2 (en) | 2018-01-11 | 2020-09-15 | Globalfoundries Inc. | Integration of vertical-transport transistors and planar transistors |
| US11024720B2 (en) | 2019-03-13 | 2021-06-01 | International Business Machines Corporation | Non-self aligned contact semiconductor devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4498227A (en) * | 1983-07-05 | 1985-02-12 | Fairchild Camera & Instrument Corporation | Wafer fabrication by implanting through protective layer |
| JP2751909B2 (ja) * | 1996-02-26 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6855989B1 (en) * | 2003-10-01 | 2005-02-15 | Advanced Micro Devices, Inc. | Damascene finfet gate with selective metal interdiffusion |
| KR100505712B1 (ko) * | 2003-10-22 | 2005-08-02 | 삼성전자주식회사 | 리세스 채널 어레이 트랜지스터의 제조 방법 |
| KR100577562B1 (ko) * | 2004-02-05 | 2006-05-08 | 삼성전자주식회사 | 핀 트랜지스터 형성방법 및 그에 따른 구조 |
| KR20050108916A (ko) * | 2004-05-14 | 2005-11-17 | 삼성전자주식회사 | 다마신 공정을 이용한 핀 전계 효과 트랜지스터의 형성 방법 |
| JP4552603B2 (ja) * | 2004-11-08 | 2010-09-29 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100744684B1 (ko) * | 2006-06-01 | 2007-08-01 | 주식회사 하이닉스반도체 | 벌브형 리세스와 새들형 핀을 결합한 반도체소자 및 그의제조 방법 |
| KR20080000833A (ko) * | 2006-06-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100838378B1 (ko) * | 2006-09-29 | 2008-06-13 | 주식회사 하이닉스반도체 | 핀트랜지스터의 제조 방법 |
| KR20080041439A (ko) * | 2006-11-07 | 2008-05-13 | 삼성전자주식회사 | 서로 다른 두께의 게이트 절연막을 구비한 모스트랜지스터들을 갖는 반도체소자의 제조방법들 |
| KR100847308B1 (ko) * | 2007-02-12 | 2008-07-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법. |
-
2008
- 2008-12-26 KR KR1020080134817A patent/KR101040367B1/ko active IP Right Grant
-
2009
- 2009-06-30 US US12/494,567 patent/US8455945B2/en active Active
- 2009-07-22 CN CN200910164771.3A patent/CN101771047B/zh active Active
-
2013
- 2013-05-02 US US13/875,561 patent/US8815689B2/en active Active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI470804B (zh) * | 2011-09-06 | 2015-01-21 | Toshiba Kk | 半導體裝置及其製造方法 |
| CN103579242A (zh) * | 2012-08-09 | 2014-02-12 | 格罗方德半导体公司 | 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法 |
| CN103579242B (zh) * | 2012-08-09 | 2016-09-07 | 格罗方德半导体公司 | 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法 |
| CN103715236A (zh) * | 2012-10-04 | 2014-04-09 | 台湾积体电路制造股份有限公司 | 鳍结构上的保护环 |
| CN103715236B (zh) * | 2012-10-04 | 2016-08-03 | 台湾积体电路制造股份有限公司 | 鳍结构上的保护环 |
| CN103187272A (zh) * | 2013-02-28 | 2013-07-03 | 溧阳市宏达电机有限公司 | 一种鳍型pin二极管的制造方法 |
| CN109417094A (zh) * | 2016-07-01 | 2019-03-01 | 英特尔公司 | 自-对准栅极边缘三栅极和finFET器件 |
| US11581315B2 (en) | 2016-07-01 | 2023-02-14 | Intel Corporation | Self-aligned gate edge trigate and finFET devices |
| CN107799597A (zh) * | 2016-09-02 | 2018-03-13 | 三星电子株式会社 | 半导体器件 |
| CN112652528A (zh) * | 2019-10-11 | 2021-04-13 | 长鑫存储技术有限公司 | 埋入式栅极结构及其制作方法 |
| CN112652528B (zh) * | 2019-10-11 | 2022-07-05 | 长鑫存储技术有限公司 | 埋入式栅极结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8455945B2 (en) | 2013-06-04 |
| US20130244413A1 (en) | 2013-09-19 |
| KR20100076689A (ko) | 2010-07-06 |
| CN101771047B (zh) | 2013-06-05 |
| US20100163976A1 (en) | 2010-07-01 |
| US8815689B2 (en) | 2014-08-26 |
| KR101040367B1 (ko) | 2011-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101771047B (zh) | 具有鞍鳍晶体管的半导体器件及其制造方法 | |
| US7612406B2 (en) | Transistor, memory cell array and method of manufacturing a transistor | |
| JP3984020B2 (ja) | 不揮発性半導体記憶装置 | |
| US9613967B1 (en) | Memory device and method of fabricating the same | |
| US7952140B2 (en) | Methods of fabricating semiconductor devices having multiple channel transistors and semiconductor devices fabricated thereby | |
| US8674420B2 (en) | Semiconductor devices including buried gate electrodes and methods of forming semiconductor devices including buried gate electrodes | |
| US20110006360A1 (en) | Semiconductor device having 3d-pillar vertical transistor and manufacturing method thereof | |
| KR100618819B1 (ko) | 오버레이 마진이 개선된 반도체 소자 및 그 제조방법 | |
| US7589374B2 (en) | Semiconductor device and related fabrication method | |
| US20080277743A1 (en) | Semiconductor device and method for fabricating the same | |
| JPH11354749A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2011129566A (ja) | 半導体装置の製造方法 | |
| US11056175B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004088100A (ja) | 垂直デバイス・アレイおよび境界付きビット線コンタクトを有する組込みｄｒａｍの構造およびｄｒａｍを作成する方法 | |
| JP2000307086A (ja) | 半導体装置及びその製造方法 | |
| CN114005791A (zh) | 存储器件及其形成方法 | |
| US20220384449A1 (en) | Semiconductor memory device and method of fabricating the same | |
| TWI565004B (zh) | 動態隨機存取記憶體及其製造方法 | |
| JP3660821B2 (ja) | 半導体装置およびその製造方法 | |
| TWI718806B (zh) | 記憶裝置及其製造方法 | |
| TW202243139A (zh) | 動態隨機存取記憶體及其製造法方法 | |
| WO2014123176A1 (ja) | 半導体装置及びその製造方法 | |
| KR20090022759A (ko) | 수직형 트랜지스터를 구비한 반도체 소자 및 그의 제조방법 | |
| JP2005203615A (ja) | 半導体記憶装置、半導体装置およびそれらの製造方法 | |
| US20230371243A1 (en) | Semiconductor memory device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |