CN101437119B - 固态成像装置和相机系统 - Google Patents

固态成像装置和相机系统 Download PDF

Info

Publication number
CN101437119B
CN101437119B CN200810181468XA CN200810181468A CN101437119B CN 101437119 B CN101437119 B CN 101437119B CN 200810181468X A CN200810181468X A CN 200810181468XA CN 200810181468 A CN200810181468 A CN 200810181468A CN 101437119 B CN101437119 B CN 101437119B
Authority
CN
China
Prior art keywords
amplifier
grid
signal
reference voltage
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810181468XA
Other languages
English (en)
Other versions
CN101437119A (zh
Inventor
田中宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101437119A publication Critical patent/CN101437119A/zh
Application granted granted Critical
Publication of CN101437119B publication Critical patent/CN101437119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Abstract

本发明揭露了一种固态成像装置和相机系统。固态成像装置包括像素单元和像素信号读出电路。像素信号读出电路包括被放置成对应于像素的列阵列的多个比较器和多个计数器。每个比较器均包括第一放大器、第二放大器和用以形成与第二放大器并联的电流镜的镜电路。第一放大器包括微分晶体管、连接在微分晶体管的栅极与集电极之间的初始化开关以及连接至每个微分晶体管的栅极的第一和第二电容器。第二放大器包括初始化开关和第三电容器。镜电路包括栅极输入有通过第一放大器取样的电压或通过第二放大器取样的电压的栅极输出晶体管。

Description

固态成像装置和相机系统 
相关申请的交叉参考 
本申请要求于2007年11月15日向日本专利局提交的日本专利申请2007-297269的优先权，其全部内容结合于此作为参考。 
技术领域
本发明涉及一种以CMOS图像传感器作为代表的固态成像装置和相机系统。 
背景技术
近年来，已注意将互补金属氧化物半导体(CMOS)图像传感器作为替代电荷耦合器件(CCD)的固态成像装置(图像传感器)。 
这是因为CMOS图像传感器克服了CCD的多个问题，包括需要用于制造CCD像素的专用处理和用于CCD操作的多个电源电压，以及由于要求组合多个外围IC来用于操作而需要非常复杂的系统。 
CMOS图像传感器具有多个主要优点：与普通CMOS型集成电路类似的制造工艺可以用于制造CMOS图像传感器，单个电源就可以驱动CMOS图像传感器，以及由于可以使用通过CMOS处理制造的模拟电路和逻辑电路，所以可以减少混合在同一芯片上的外围IC的数目。
CCD输出电路的主要趋势是通过使用具有浮动扩散(FD)层的浮动扩散(FD)放大器的一个通道(1-ch)输出。 
相反，CMOS图像传感器的主要趋势是列并行(parallel)型，其中的每个像素均具备FD放大器，且通过选择像素阵列的每行，同时沿列方向读取FD放大器的输出。 
这是因为考虑到置于每个像素中的FD放大器难以获得足够的驱动能力，从而导致需要降低数据速率，使并行处理有利。 
已适当提出多种信号输出电路来用于列并行输出型CMOS图像传感器。 
作为用于CMOS图像传感器的像素信号读出操作的方法，存在以下方法，通过该方法，通过置于电容器中的光电转换元件附近的MOS开关来临时取样将用作通过光电转换元件(诸如，光电二极管)产生的光信号的信号电荷，然后读出信号电荷。 
在取样电路上通常叠加了与取样电容器值反相关的噪音。在像素中，当将信号电荷转移到取样电容器时，通过利用电位梯度来完全转移信号电荷，从而将在取样阶段将出现噪音。然而，当将电容器的电压电平重置为参考值时(取样的前一阶段)，会重叠噪音。 
为了去除噪音，通常使用相关双取样(CDS)。使用此方法，读出并存储在取样信号电荷之前的一个状态(重置电平)，接下来读出取样之后的信号电平，以从所存储的电荷电平中减去所读出的信号电平，从而消除了噪音。 
存在多种CDS的特定方法。 
以下将描述一般的CMOS图像传感器。
图1是示出了由四个晶体管组成的CMOS图像传感器的像素的实例的示图。 
该像素10包括光电二极管11(例如，作为光电转换元件)和作为用于一个光电二极管11的有源元件的四个晶体管。四个晶体管包括转移晶体管12、放大晶体管13、选择晶体管14和重置晶体管15。 
光电二极管11将入射光光电转换为对应于入射光量的电荷(此处为电子)量。 
转移晶体管12连接在光电二极管11与浮动扩散区FD之间。当经由转移控制线LTx将驱动信号施加至转移晶体管的栅极(转移栅极)时，转移晶体管12将由光电二极管11光电转换的电子转移到浮动扩散区FD。 
放大晶体管13的栅极连接至浮动扩散区FD。放大晶体管13经由选择晶体管14连接至信号线LSGN。放大晶体管13和位于像素单元外部的恒定电源16构成源极跟随器。 
通过选择控制线LSEL，将地址信号提供给选择晶体管14的栅极，且当选择晶体管14导通时，放大晶体管13放大浮动扩散区的电位，以将对应于该电位的电压输出至输出(垂直)信号线LSGN。经由信号线LSGN将从每个像素输出的信号电压输出至像素信号读出电路。 
重置晶体管15连接在电源线LVDD与浮动扩散区FD之间。当经由重置控制线LRST将重置信号提供给重置晶体管的栅极时，重置晶体管将浮动扩散区FD的电位重置为电源线LVDD的电位。
更具体地，当重置像素时，转移晶体管12导通以清除在光电转换元件11中所累积的电荷，然后转移晶体管12截止以使光电转换元件11将光信号转换成电荷并累积电荷。 
当读出像素时，重置晶体管15导通以重置浮动扩散区FD，然后重置晶体管15截止以经由放大晶体管13和选择晶体管14输出浮动扩散区FD的电压。此时的输出被定义为P相电压。 
接着，转移晶体管12导通以将在光电转换元件11中所累积的电荷转移至浮动扩散区FD，并通过放大晶体管13输出浮动扩散区FD的电压。此时的输出被定义为D相输出。 
通过将D相输出与P相输出之间的差异用作图像信号，不仅可以去除每个像素的输出的DC分量的变化，还可以从图像信号中去除浮动扩散区的FD重置噪音。 
例如，由于转移晶体管12、选择晶体管14和重置晶体管15的各个栅极以行为单位相连，所以对一行的像素同时执行这些操作。 
已提出列并行输出型CMOS图像传感器的多种像素信号读出(输出)电路。最先进型的这种电路中的一个具有为每列防止的模拟数字转换器单元(下文中缩写为ADC(模拟数字转换器))以输出像素信号作为数字信号。 
例如，在199年二月的技术论文ISSCC摘要(ISSCC Digest ofTechnical Papers)的304和305页的W.Yang  等人的“Anintegrated 800x 600CMOS Image System”和日本未审查专利申请公开第2005-278135号中揭露了利用这种类型的列并行ADC的CMOS图像传感器。 
图2是示出了使用列并行ADC的固态成像装置(CMOS图像传感器)的配置实例的框图。 
如图2所示，固态成像装置20包括作为成像单元的像素单元21、垂直扫描电路22、水平转移扫描电路23、定时控制电路24、ADC组25、数字模拟转换单元(下文中缩写为DAC(数字模拟转换器))26、放大器电路(S/A)27和信号处理电路28。 
像素单元21包括光电二极管和像素内放大器，并且由诸如图1所示的以矩形形状放置的像素构成。 
在固态成像装置20中，定时控制电路24、垂直扫描电路22和水平扫描电路23经放置作为用于从像素单元21连续读出信号的控制电路。定时控制电路产生内部时钟。垂直扫描电路22控制行选址和行扫描。水平转移扫描电路23控制列选址和列扫描。 
ADC组25包括放置在多列处的ADC，每个ADC均包括比较器25-1、计数器25-2和锁存器25-3。比较器25-1将具有通过逐级改变DAC 26所产生的参考电压得到的斜坡波形的参考电压Vslop与经由垂直信号线从每行的像素处得到的模拟信号进行比较。计数器25-2对比较时间进行计数(count)。锁存器25-3保存计数结果。 
ADC组25具有n位数字信号转换功能，每个ADC置于每个垂直信号线(列线)处以构成列并行ADC块。 
每个锁存器25-3的输出连接至具有(例如)2n位宽的水平转移线29。 
放置其数目为2n的对应于水平转移线29的放大器27和信号处理电路28。
在ADC组25中，将读出到垂直信号线的模拟信号(电位Vs1)与置于每列处的比较器25-1的参考电压Vslop(具有梯度且线性改变的倾斜波形)进行比较。 
在此情况下，与比较器25-1类似置于每列处的计数器25-2操作并且以与斜坡波形的电位Vslop一一对应的方式改变其计数，从而将垂直信号线上的电位(模拟信号)Vs1转换为数字信号。 
参考电压Vslop的改变用于将电压改变转变为时间改变，且按周期(时钟)计数转换时间，以将时间转换为数字值。 
当模拟电信号Vs1和参考电压Vslop相交时，反转比较器25-1的输出，以停止到计数器25-2的输入时钟，然后完成AD转换。 
在完成上述AD转换周期之后，水平转移扫描电路23操作以经由水平转移线29和放大器电路27来将锁存在锁存器25-3中的数据输入到信号处理电路28，以产生二维图像。 
以此方式，执行了列并行输出处理。 
发明内容
如上所述，在使用列并行ADC的CMOS图像传感器(列AD方案CMOS图像传感器)中，比较器将来自DAC的斜坡波与像素信号进行比较，且计数器在后续阶段执行数字CDS，从而执行AD转换。 
通常，比较器具有两级放大器配置。在第一级执行低速信号比较操作，以使操作带变窄，而在第二级放大器增大增益。
然而，使用这种电路配置，直通电流在斜坡波与像素信号之间相交之后继续流过第二级的放大器。因此，在列的并行操作的情况和其他情况下，由于IR下降使得模拟电源波动变大，且存在经由电源由于噪音而使操作中的相邻比较器和比较器自身故障的可能性。 
因此，需要提供一种能够抑制模拟电源波动和故障的固态成像装置和相机系统。 
根据本发明的一个方面，提供了一种固态成像装置，包括：像素单元，包括以矩阵形状排列的多个像素，其中，每个像素被配置为执行光电转换；以及像素信号读出电路，用于以多个像素为单位，从像素单元中读出像素信号。像素信号读出电路包括：被放置成对应于像素的列阵列的多个比较器、操作受比较器的输出控制的多个计数器。每个比较器被配置为将读出信号电位与参考电压进行比较，以生成确定信号并输出确定信号。每个计数器被配置为对多个比较器中的对应一个的比较时间进行计数。每个比较器均包括第一放大器、用于以增大的增益输出第一放大器的输出的第二放大器和用以形成与第二放大器并联的电流镜的镜电路。第一放大器包括：多个微分晶体管、连接在微分晶体管的栅极与集电极之间的初始化开关以及连接至微分晶体管的每个栅极的第一和第二电容器。微分晶体管通过在一个晶体管的栅极处接收参考电压而在另一个晶体管的栅极处接收读出信号电位，在参考电压与读出信号电位之间执行比较操作。初始化开关确定每列在行操作开始时的操作点。第一和第二电容器在初始化时进行取样。第二放大器包括用于确定每列在行操作开始时的操作点的初始化开关和用于在初始化时进行取样的第三电容器。镜电路包括栅极输入有通过第一放大器取样的电压或通过第二放大器取样的电压的栅极输入晶体管。
第二放大器可以包括：第一导电型栅极输入晶体管，其栅极输入有第一放大器的输出；第二导电型晶体管，与第一导电型栅极输入晶体管并联连接并用于形成镜电路，初始化开关置于其栅极与漏极之间，且其栅极连接至第三电容器；以及输出节点，形成在第一导电型栅极输入晶体管与第二导电型晶体管的连接点处。镜电路可以包括：与栅极输入晶体管串联连接的第二导电型晶体管，其栅极与第二导电型晶体管的栅极一样连接至第三电容器。栅极输入晶体管的栅极可以连接至第二放大器的输出节点且栅极输入晶体管可以由第一导电型栅极输入晶体管组成。 
参考电压可以具有含梯度并线性改变的倾斜波形。第一放大器可以向第二放大器输出比较输出，比较输出具有使第二放大器的第一导电型栅极输入晶体管在读出信号与参考电压的倾斜波形相交之前截止而在相交之后导通的电平。在镜电路中，栅极输入晶体管可以在读出信号与参考电压的倾斜波形相交之前导通，而在相交之后截止。 
第二放大器可以包括：第一导电型栅极输入晶体管，其栅极输入有第一放大器的输出；和第二导电型晶体管，与第一导电型栅极输入晶体管串联连接，用于形成镜电路，初始化开关置于其栅极与漏极之间，且其栅极连接至第三电容器。可以在第一导电型栅极输入晶体管与第二导电型晶体管之间的连接点处形成输出节点。镜电路可以包括：与栅极输入晶体管串联连接的第二导电型晶体管，其栅极与第二导电型晶体管的栅极一样连接至第三电容器。栅极输入晶体管的栅极可以连接至第一放大器的输出节点，且栅极输入晶体管可以由导电类型与第二放大器的第一导电型栅极输入晶体管相反的第二导电型晶体管组成。 
可以在调整镜电路的逻辑阈值之后控制镜电路。
根据本发明的另一个方面，提供了一种包括固态成像装置和用于在固态成像装置上形成对象的图像的光学系统的相机系统。固态成像装置包括：像素单元，包括以矩阵形状排列的多个像素，其中，每个像素被配置为执行光电转换；以及像素信号读出电路，用于以多个像素为单位，从像素单元中读出像素信号。像素信号读出电路包括：被放置成对应于像素的列阵列的多个比较器、操作受比较器的输出控制的多个计数器。每个比较器被配置为将读出信号电位与参考电压进行比较，以生成确定信号并输出确定信号。每个计数器被配置为对多个比较器中的对应一个的比较时间进行计数。每个比较器均包括第一放大器、用于以增大的增益输出第一放大器的输出的第二放大器和用以形成与第二放大器并联的电流镜的镜电路。第一放大器包括：微分晶体管、连接在微分晶体管的栅极与集电极之间的初始化开关以及连接至微分晶体管的每个栅极的第一和第二电容器。微分晶体管通过在一个晶体管的栅极处接收参考电压而在另一个晶体管的栅极处接收读出信号电位，在参考电压与读出信号电位之间执行比较操作。初始化开关确定每列在行操作开始时的操作点。第一和第二电容器初始化时进行取样。第二放大器包括用于确定每列在行操作开始时的操作点的初始化开关和用于在初始化时进行取样的第三电容器。镜电路包括栅极输入有通过第一放大器取样的电压或通过第二放大器取样的电压的栅极输入晶体管。 
根据本发明的实施例，像素信号读出电路将读出信号电位与参考电压进行比较，以生成确定信号，然后输出该确定信号。通过比较器的输出来控制计数器的操作，且计数器对对应比较器的比较时间进行计数。 
参考电压具有含梯度并线性改变的倾斜波形。第一放大器向第二放大器输出比较输出，比较输出具有使第二放大器的第一导电型 栅极输入晶体管在读出信号与参考电压的倾斜波形相交之前导通而在相交之后截止的电平。 
在镜电路中，栅极输入晶体管在读出信号与参考电压的倾斜波形相交之前导通而在相交之后截止。 
根据本发明的实施例，可以抑制模拟电压中的波动，从而可以防止故障。 
本发明的以上发明内容并非用于描述本发明的每个所示实施例或每个实施方式。以下附图和实施方式将更具体地例示这些实施例。 
附图说明
图1是示出了具有四个晶体管的CMOS图像传感器的像素的配置实例的示图。 
图2是示出了使用列并行ADC的固态成像装置(CMOS图像传感器)的配置实例的框图。 
图3是示出了根据本发明实施例的采用列并行ADC的固态成像装置(CMOS图像传感器)的配置的框图。 
图4是更具体示出了由图3所示的固态成像装置(CMOS图像传感器)所使用的列并行ADC的ADC组的框图。 
图5是示出了根据实施例的比较器的第一配置实例的电路图； 
图6是图5所示的比较器的时序图。
图7是示出了根据实施例的比较器的第二配置实例的电路图。 
图8是示出了根据实施例的变型的比较器的第一配置实例的电路图。 
图9是示出了根据实施例的变型的比较器的第二配置实例的电路图。 
图10是应用了本实施例的固态成像装置的相机系统的结构实例的示图。 
具体实施方式
以下将结合附图来描述本发明的实施例。 
图3是示出了根据本发明实施例的使用列并行ADC的固态成像装置(CMOS图像传感器)的配置实例的框图。 
图4是更具体地示出了图3所示的固态成像装置(CMOS图像传感器)所使用的列并行ADC的ADC组的框图。 
如图3和4所示，固态成像装置100包括作为成像单元的像素单元110、垂直扫描电路120、水平转移扫描电路130、定时控制电路140、作为像素信号读出电路的ADC组150、包括DAC(数字模拟转换器)161的DAC和偏压电路160、放大器电路(S/A)170以及行存储器190。 
在这些构成组件中，像素单元110、垂直扫描电路120、水平转移扫描电路130、ADC组150、DAC和偏压电路160和放大器电路(S/A)170由模拟电路构成。
定时控制电路140、信号处理单元180和行存储器190由数字电路构成。 
像素单元110包括光电二极管和像素内放大器，并且由诸如图1所示的以矩形形状放置的像素构成。 
在固态成像装置100中，定时控制电路140、垂直扫描电路120和水平转移扫描电路130被放置作为用于从像素单元110连续读出信号的控制电路。定时控制电路产生内部时钟。垂直扫描电路120控制行选址和行扫描。水平转移扫描电路130控制列选址和列扫描。 
定时控制电路140产生像素单元110、垂直扫描电路120、水平转移扫描电路130、ADC组(列ADC电路)150、DAC和偏压电路160、信号处理电路180和行存储器190进行信号处理所必需的定时信号。 
在像素电路110中，通过利用使用线路快门进行的光子累积和放电，按每个像素行光电转换运动图像和静止图像，并将模拟信号VSL输出至ADC组。 
在ADC组150中，每个ADC块(每列单元)对从像素单元110输出的模拟信号执行使用从DAC161和数字CDS提供的斜坡信号RAMP可兼容的APGA可兼容集成型ADC，以输出若干位的数字信号。 
在ADC组150中，以列的方式排列多个ADC。每个ADC包括：比较器151，用于将具有通过逐级改变DAC 161所产生的参考电压获得的斜坡波形(RAMP)的参考电压Vslop与通过垂直信号线从每行上的像素获得的模拟信号(电位VSL)将比较；计数器152，用于对比较时间进行计数；以及锁存器153，用于保存计数结果。
ADC组150具有n位数字信号转换功能，每个ADC配置在每个垂直信号线(列线)上以构成列并行ADC块。 
每个锁存器153的输出连接至具有(例如)2n位宽的水平转移线。 
放置数目为2n的对应于水平转移线LTRF的放大器电路170和信号处理电路180。 
稍后将详细描述比较器151的具体配置和功能。 
在ADC组150中，将读出到垂直信号线的模拟信号(电位VSL)与配置在每列的比较器151上的参考电压Vslop(具有梯度且线性改变的倾斜波形的RAMP信号)进行比较。 
在此情况下，与比较器151类似的置于每列的计数器152操作并且以与斜坡信号RAMP(电位Vslop)一一对应的方式改变其计数，从而将垂直信号线上的电位(模拟信号)VSL转换为数字信号。 
参考电压Vslop(斜坡信号RAMP)的改变用于将电压改变转变为时间改变，且按某个周期(时钟)计数转换时间以将时间转换为数字值。 
当模拟电信号VSL与斜坡信号RAMP(参考电压Vslop)相交时，反转比较器151的输出，以停止到计数器152的输入时钟，且完成AD转换。 
在完成上述AD转换周期之后，水平转移扫描电路130操作以将锁存在锁存器153中的数据转移到水平转移线LTRF并通过放大器电路170将该数据输入到信号处理电路180，以通过预定信号处理产生二维图像。
水平转移扫描电路130执行若干通道的同时并行转移以确保转移速率。 
定时控制电路140产生由诸如像素单元110、ADC组150等各个块进行信号处理所必需的定时。 
信号处理电路180在随后阶段对存储在行存储器190中的信号执行数字信号处理。此数字信号处理包括垂直线缺陷和点缺陷的校正、信号钳位、并串联转换、压缩、编码、加法、求平均值、中断操作等。 
行存储器190逐行存储从像素传输的数字信号。 
在本实施例的固态成像装置100中，信号处理电路180的数字输出被传输作为对ISP和基带LSI的输入。 
本实施例的ADC组(像素信号读出电路)150可以抑制由在同时并行处理等期间出现IR下降所引起的模拟电源波动。如下配置比较器151以防止由于噪音通过电源使得操作中的相邻比较器和比较器自身的故障。 
在第一配置的实例中，置于每列的每个比较器151包括串联连接的第一和第二放大器以及与比较器151的第二放大器并联放置的镜电路。对镜电路提供通过初始化(自动调零：AZ)并在行操作开始时进行取样以确定每列的操作点而获得的电压作为其栅极输入。 
在第一配置的实例中，检测第二放大器的输出电平以控制镜电路，从而抑制模拟电源的改变。 
第一放大器被配置为在第一级执行低速信号比较操作以使操作带变窄，而第二级的第二放大器被配置为增大增益。
对于AZ，镜电路在P和D相的斜坡波形与像素信号之间相交之后截止，而在P/D相的斜坡波形与像素信号之间相交之前导通。因此，比较器的稳定电流是恒定的而不取决于亮/暗。 
在第二配置的实例中，与第一配置的情况相同，每个比较器151包括串联连接的第一和第二放大器以及与比较器151的第二放大器并联放置的镜电路。对镜电路提供通过初始化(自动调零：AZ)并在行操作开始时进行取样以确定每列的操作点而获得的电压来作为其栅极输入。 
在第二配置的实例中，第一放大器的输出用作并联连接的镜电路的栅极输入，以调整镜电路的逻辑阈值并控制镜电路，从而抑制了逻辑电源改变。 
现在将对具有根据本实施例的特征配置的ADC组(像素信号读出电路)150的每个比较器的配置和功能进行详细描述。 
在本实施例中，第一导电型为p或n通道，以及第二导电型为n或p型。下文中描述的比较器附有参考数字“200”。 
图5是具有根据本实施例的第一配置的实例的比较器的电路图。 
如图5所示，比较器200包括串联连接的第一放大器210和第二放大器220以及与第二放大器220并联连接的镜电路230。对镜电路提供通过AZ(初始化)并在行操作开始时进行取样以确定每列的操作点所获得的电压来作为其栅极输入。 
比较器200检测第二放大器220的输出电平以控制镜电路230，从而抑制了模拟电源改变。
即，对于AZ，镜电路230在P和D相的斜坡波形与像素信号之间相交之后截止，而在P/D相的斜坡波形与像素信号之间相交之前导通。因此，比较器的稳定电流是恒定的而不取决于亮/暗。 
第一放大器210包括p通道MOS(PMOS)晶体管PT211到PT214、n通道MOS(NMOS)晶体管NT211到NT213以及作为用于AZ电平的取样电容器的第一电容器C211和第二电容器C212。 
PMOS晶体管PT211和PT212的源极连接至电源电位VDD。 
PMOS晶体管PT211的漏极连接至NMOS晶体管NT211的漏极，且其之间的连接点构成节点ND211。PMOS晶体管PT211的漏极和栅极相连接，且其之间的连接点连接至PMOS晶体管PT212的栅极。 
PMOS晶体管PT212的漏极连接至NMOS晶体管NT212的漏极，且其之间的连接点构成第一放大器210的输出节点。 
NMOS晶体管NT211和NT212的源极彼此连接，且其之间的连接点连接至NMOS晶体管NT213的漏极。NMOS晶体管NT213的源极连接至地电位GND。 
NMOS晶体管NT211的栅极连接至电容器C211的第一电极，且其之间的连接点构成节点ND213。电容器C211的第二电极连接至用于斜坡信号RAMP的输入终端TRAMP。 
NMOS晶体管NT212的栅极连接至电容器C212的第一电极，且其之间的连接点构成节点ND214。电容器C212的第二电极连接至用于模拟信号VSL的输入终端TVSL。
NMOS晶体管NT213的栅极连接至用于偏压信号BIAS的输入终端TBIAS。 
PMOS晶体管PT213的漏极连接至节点ND211，且其源极连接至节点ND213。PMOS晶体管PT214的漏极连接至节点ND213，且其源极连接至节点ND214。 
PMOS晶体管PT213和PT214的栅极共同连接至用于在低电平启动的第一AZ信号PSEL的输入终端TPSEL。 
在具有上述配置的第一放大器210中，PMOS晶体管PT211和PT212构成电流镜电路，且NMOS晶体管NT211和NT212构成将NMOS晶体管NT213用作电流源的微分比较器单元。 
PMOS晶体管PT213和PT214用作AZ开关，且电容器C211和C212用作具有AZ电平的取样电容器。 
将来自第一放大器210的输出信号1stcomp从输出节点ND212输出至第二放大器220。 
第二放大器220包括PMOS晶体管PT221、NMOS晶体管NT221和NT222以及作为具有AZ电平的取样晶体管的第三电容器C221。 
PMOS晶体管PT221的源极连接至电源电位VDD，且其栅极连接至第一放大器210的输出节点ND212。 
PMOS晶体管PT221的漏极连接至NMOS晶体管NT221的漏极，且其之间的连接点构成输出节点ND221。
NMOS晶体管NT221的源极连接至地电位GND，且其栅极连接至电容器C221的第一电极，且其之间的连接点构成节点ND222。电容器C221的第二电极连接至地电位GND。 
NMOS晶体管NT222的漏极连接至节点ND221，且其源极连接至节点ND222。 
NMOS晶体管NT222的栅极连接至用于在高电平启动的第二AZ信号NSEL的输入终端TNSEL。 
第二AZ信号NSEL获得与将提供到第一放大器210的第一AZ信号PSEL互补的电平。 
在具有上述配置的第二放大器220中，PMOS晶体管PT221构成输入和电流源电路。 
NMOS晶体管NT222用作AZ开关，且电容器C221用作具有AZ电平的取样电容器。 
第二放大器220的输出节点ND221连接至镜电路230的PMOS晶体管的栅极并连接至电容器200的输出终端TOUT。 
镜电路230包括PMOS晶体管PT231～PT233和NMOS晶体管NT231。 
PMOS晶体管PT231的源极连接至电源电位VDD，且其栅极连接至用于偏压信号TST的输入终端TTST，且其漏极连接至PMOS晶体管PT232的源极。 
PMOS晶体管PT232的漏极连接至其自己的栅极并且连接至PMOS晶体管PT233的源极。
PMOS晶体管PT233的漏极连接至NMOS晶体管NT231的漏极，且其之间的连接点构成节点ND231。NMOS晶体管NT231的源极连接至地电位GND。 
PMOS晶体管PT233的栅极连接至第二放大器220的输出节点ND221，且第二放大器220的NMOS晶体管NT231和NMOS晶体管NT221的栅极共同连接至节点ND222。 
在具有上述配置的第二放大器220中，PMOS晶体管PT231和PT232以及NMOS晶体管NT221构电流源。PMOS晶体管PT233构成用于第二放大器220的输出电平的检测器单元。 
接着，将参看图6的时序图来对本实施例的比较器200的操作进行描述。在图6中，作为AZ信号，仅示出了将提供给第二放大器220的第二AZ信号NSEL。如上所述，第一AZ信号PSEL获得与第二AZ信号NSEL互补的电平。即，当第二AZ信号NSEL获得高电平时，第一AZ信号PSEL获得低电平，而当第二AZ信号NSEL获得低电平时，第一AZ信号PSEL获得高电平。 
在比较器200中，在AZ周期期间，以低电平提供第一AZ信号PSEL，且以高电平提供第二AZ信号NSEL。因此，作为第一放大器210的AZ开关的PMOS晶体管PT213和PT214导通。同样，作为第二放大器220的AZ开关的NMOS晶体管NT222导通。 
因此，在ADC组150中，通过使用ADC组150的比较器200(151)，可以取样在每列的DC偏移电平、像素重置电平和AZ电平，以使电荷累积在AZ电平取样电容器的电容器C211、S212和C221中。
接着，当AZ周期终止时，将第一AZ信号PSEL切换到高电平并将第二AZ信号NSEL切换到低电平。因此，作为第一放大器210的AZ开关的PMOS晶体管PT213和PT214截止。同样，作为第二放大器220的AZ开关的NMOS晶体管NT222截止。 
因此，像素重置电平的集成型AD转换(下文中称为P相)开始。 
在此情况下，由于已经在第二放大器的电容器C221中累积了电荷，所以节点ND222的电位获得能够使NMOS晶体管导电的电平。因此，第二放大器220的NMOS晶体管NT221和镜电路230的NMOS晶体管NT231维持在导通状态。 
在比较器200的第一放大器210中，作为在AZ周期期间在NMOS晶体管NT211和NT212的栅极侧上累积电荷的取样电容器的电容器C211和C212的节点ND213和ND214处于高阻抗(HiZ)状态。 
因此，构成微分晶体管的NMOS晶体管NT211和NT212的栅极输入随着DAC161的斜坡信号RAMP的斜坡波形改变而改变，且斜坡信号与像素信号VSL电平之间的比较开始。 
在斜坡信号RAMP与像素信号相交之后，第一放大器210的输出信号1stcomp突然改变。 
因此，第二放大器220的PMOS晶体管PT221导通，电流I1开始流动，且第二放大器的输出2ndOUT从低电平(L)变为高电平(H)。
当第二放大器220的输出2ndOUT从低电平(L)变为高电平(H)时，镜电路230的PMOS晶体管PT233截止且节点ND231处的电平从高电平(H)变为低电平(L)，从而镜电路230的直通电流I2截止(不流动)。 
在斜坡信号RAMP与像素信号相交之前，尽管第二放大器220的PMOS晶体管PT221与上述情况相反截止并且直通电流I1截止。然而，第二放大器220的输出2ndOUT固定为低电平(L)。 
因此，镜电路230的PMOS晶体管PT233导通。因此，节点ND231获得中间电平，且直通电流I2流动(图6的时序图中的P相周期)。 
在此情况下，第二放大器220的NMOS晶体管NT221和镜电路230的NMOS晶体管NT231形成精确的镜电路，且直通电流I1和I2的值与饱和操作中相同。 
因此，直通电流I1和I2的和在斜坡信号RAMP与像素信号相交之前和之后是恒定的。 
由于每列的比较器200执行与P相相同的操作，所以在D相中，也可以通过模拟CDS(图6的时序图中的D相周期)消除kTC噪音和像素重置噪音。 
在第二放大器210的PMOS晶体管PT221与镜电路230的PMOS晶体管PT233之间对应于切换延迟差异产生低频干扰。然而，由于频率分量高，所以低频干扰将导致操作中的比较器自身和相邻比较器的故障。
低频干扰引起的模拟电源波动可AC耦合RAMP波形和在高阻抗(HiZ)的比较器200的节点ND213、ND214和ND222。然而，与RAMP波形的耦合与回摆(swing-return)相关联，从而斜坡波形的会聚变快，且图像拖尾的光量相关特征有望得到改进，尽管图像拖尾的峰值改进是不确定的。 
另外，由于模拟电源波形的返回可以消除与具有高阻抗(HiZ)的节点ND213、ND214和ND222耦合所引起的信号的偏移分量。 
图7是示出了根据本实施例的比较器的第二配置的实例的电路图。 
第二配置的实例的比较器200A与上述第一配置的实例的比较器200的不同点在于去除了连接二极管的PMOS晶体管PT232，使用NMOS晶体管NT232替代PMOS晶体管PT232作为栅极输入晶体管，且NMOS晶体管NT232的栅极不是连接至第二放大器220的输出节点DN221而是连接至第一放大器210的输出节点ND212。 
根据图7所示的比较器200A，可以去除模拟电源的改变尤其是第二放大器220的改变。 
第二放大器220的PMOS晶体管PT221与镜电路230A的NMOS晶体管NT232之间的切换延迟差异变得比图5所示的比较器200的差异小，从而可以使得模拟电源的改变比图5所示的比较器的改变小。 
要求将与第二放大器并联的电路的阈值设定为与第二放大器220的阈值相同。可以通过调整MOS晶体管的通道长度L或其他方法来设置电路阈值。
其他配置与第一配置的实例的配置类似。 
同样在第二配置的实例中，在斜坡信号RAMP与像素信号相交之后，第一放大器210的输出信号1stcomp突然改变。 
因此，第二放大器220的PMOS晶体管PT221导通，电流I1开始流动，且第二放大器的输出2ndOUT从低电平(L)变为高电平(H)。 
在斜坡信号RAMP与像素信号相交之后，几乎与处于导通状态的第二放大器220的PMOS晶体管PT221互补，镜电路230A的NMOS晶体管NT232截止，且节点ND231处的电平从高电平(H)变为低电平(L)，从而镜电路230A的直通电流I2截止(将不流动)。 
在斜坡信号RAMP与像素信号相交之前，与上述情况相反，第二放大器220的PMOS晶体管PT221截止，且直通电流I1截止，且第二放大器220的输出2ndOUT固定为低电平(L)。 
在此情况下，在镜电路230A中，几乎与处于截止状态的第二放大器的PMOS晶体管PT221互补，NMOS晶体管NT232截止。因此，节点ND231获得中间电平，且直通电流I2流动。 
在此情况下，第二放大器220的NMOS晶体管NT221和镜电路230A的NMOS晶体管NT231形成精确的镜电路，且直通电流I1和I2的值与饱和操作中相同。 
因此，直通电流I1加I2的和在斜坡信号RAMP与像素信号相交之前和之后是恒定的。 
由于每列的比较器200执行与P相相同的操作，所以在D相中，也可以通过模拟CDS来消除kTC噪音和像素重置噪音。
由于第二放大器210的PMOS晶体管PT221与镜电路230A的NMOS晶体管NT232之间的切换延迟差异比图5所示的比较器的差异小，所以降低了产生低频干扰的可能性。即使产生了低频干扰，由于频率分量高，低频干扰也不会导致之前所述的操作中的比较器自身和相邻比较器的故障。 
低频干扰引起的模拟电源波动可AC耦合RAMP波形和在高阻抗(HiZ)的比较器200的节点ND213、ND214和ND222。然而，与RAMP波形的耦合与回摆相关联，从而斜坡波形的会聚变快，且图像拖尾的光量相关特征有望得到改进，尽管图像拖尾的峰值改进是不确定的。 
另外，由于模拟电源波形的返回可以消除与具有高阻抗(HiZ)的节点ND213、ND214和ND222耦合所引起的信号的偏移分量。 
图8是根据本实施例的比较器的第一配置实例的变型的电路图。 
通过反转图5所示的比较器200的晶体管的极性来配置图8所示的比较器200B。因此，电路图中的电源电位和地电位倒转。 
为了便于理解，在图8中，由与图5的符号相同的参考符号来表示节点和电容器的参考符号。 
在第一放大器210B中，使用PMOS晶体管PT215～PT217替代NMOS晶体管NT211～NT213来构成微分比较器单元和电流源。用作电流源的PMOS晶体管PT217的源极连接至电源电位VDD。
使用NMOS晶体管NT214和NT215替代图5所示的PMOS晶体管PT211和PT212来构成电流镜电路，且NMOS晶体管NT214和NT215的源极连接至地电位GND。 
使用NMOS晶体管NT216和NT217替代图5所示的PMOS晶体管PT213和PT212来构成AZ开关。在此情况下，在第一放大器210B中，将第二AZ信号NSEL提供给NMOS晶体管NT216和NT217的栅极。 
在第二放大器220B中，使用NMOS晶体管NT223替代图5所示的PMOS晶体管PT221来构成输入和电流源电路。NMOS晶体管NT223的源极连接至地电位GND。 
使用PMOS晶体管PT222替代图5所示的NMOS晶体管NT221来构成镜电路。PMOS晶体管PT222的源极连接至电源电位VDD。电容器C221的第一电极连接至节点ND222，节点ND222连接至PMOS晶体管PT222的栅极，且其第二电极连接至电源电位VDD。 
使用PMOS晶体管PT223替代图5所示的NMOS晶体管NT222来构成AZ开关。在此情况下，在第二放大器220B中，将第一AZ信号PSEL提供给PMOS晶体管PT223的栅极。 
在镜电路230B中，使用NMOS晶体管NT233～NT235替代图5所示的PMOS晶体管PT231～PT233来构成电流源和栅极输入晶体管。NMOS晶体管NT233的源极连接至地电位GND。 
使用PMOS晶体管PT234替代图5所示的NMOS晶体管NT231来构成镜电路。PMOS晶体管PT234的源极连接至电源电位VDD。
具有上述配置的图8所示的比较器200B基本上以与图5所示的比较器200相似的方式操作，且图6的时序图可以适用而无需任何改变。 
根据图8所示的比较器200B，可以获得与图5所示的比较器200类似的效果。 
图9是根据本实施例的比较器的第二配置实例的变型的电路图。 
通过反转图5所示的比较器200的晶体管的极性来配置图9所示的比较器200C。因此，电路图中的电源电位和地电位倒转。 
为了便于理解，在图9中，由与图5的符号相同的参考符号来表示节点和电容器的参考符号。 
图9的比较器200C与图8的比较器200B的不同点在于在镜电路230A中去除了连接二极管的NMOS晶体管NT234，使用PMOS晶体管PT235替代NMOS晶体管NT235作为栅极输入晶体管，且PMOS晶体管PT235的栅极不是连接至第二放大器220B的输出节点DN221而是连接至第一放大器210B的输出节点ND212。 
同样在此情况下，要求将与第二放大器220B并联的电路的逻辑阈值设置为与第二放大器220B的阈值相同。 
根据图9中的比较器200C，可以获得与图7的比较器200A类似的效果。 
如上所述，根据本发明的实施例，固态成像装置包括：像素单元110，包括以矩阵形状放置的用于光电转换的多个像素；以及像素信号读出电路(ADC组)150，用于从像素单元110以行为单位 来读出数据。ADC组150与列阵列相对应放置，且具有用于将读出信号电位与参考电压相比较以产生确定信号并输出该确定信号的多个比较器151和用于对对应比较器的比较时间进行计数的多个计数器152。比较器151包括串联连接的第一放大器210和第二放大器220以及与第二放大器220并联连接的镜电路230，向镜电路施加通过AZ(初始化)并在行操作开始时进行取样以确定每列的操作点所获得的电压作为其栅极输入。检测第二放大器的输出电平以控制镜电路230，从而抑制了模拟电源改变，或将第一放大器210的输出用作并联镜电路230A的栅极输入，并调整镜电路的逻辑阈值以控制镜电路并抑制模拟电源改变。因此，可以获得以下效果。 
即，对于AZ，镜电路在P和D相的RAMP波形与像素信号相交之后截止，而在P/D相的RAMP波形与像素信号相交之前导通。因此，比较器的稳定电流是恒定的而不取决于亮/暗。 
因此，可以通过提供恒定电流来减少模拟电源波动、减少波动引起的固定/随机垂直线并改进图像拖尾。 
对应于第二放大器和镜电路的栅极输入晶体管(例如，图5的PMOS晶体管PT221和PT233)之间的切换延迟差异产生的低频干扰所引起的模拟电源波动可以将RAMP波形与具有高阻抗(HiZ)的比较器200的节点ND213、ND214和ND222进行AC耦合。然而，与RAMP波形耦合与摆动返回相关联，从而斜坡波形的会聚变快，且图像拖尾的光量相关特征有望得到改进，尽管图像拖尾的峰值改进是不确定的。 
另外，由于模拟电源波形的返回可以消除与具有高阻抗HiZ的节点ND213、ND214和ND222耦合所引起的信号的偏移分量。
可以将具有上述效果的固态成像装置应用到用于数码照相机和摄像机的成像装置。 
图10是示出了应用本实施例的固态成像装置的相机系统的结构实例的示图。 
如图10所示，相机系统300包括能够采用本实施例的固态成像装置100的成像装置310、用于将入射光导向(形成对象的图像)成像装置310的像素区域的光学系统(例如，用于累积入射光(图像光)的透镜320)、用于驱动成像装置310的驱动电路(DRV)330和用于处理来自成像装置310的输出信号的信号处理电路(PRC)330。 
驱动电路包括用于产生包括用于驱动成像装置310中的电路的起动脉冲和时钟脉冲的各种定时信号的定时生成器(未图示)，并且通过使用预定定时信号来驱动图像装置310。 
信号处理电路340对成像装置的输出信号执行预定信号处理。 
将信号处理电路340处理的图像信号记录在诸如存储器的记录介质中。用打印机等硬拷贝记录在记录介质中的图像信息。将信号处理电路340处理的图像信号作为运动图像显示在诸如液晶显示器的监视器上。 
如上所述，在诸如数码照相机的成像装置中，安装了固态成像装置100作为成像装置以实现高精度照相机。 
尽管本文已示出并描述了本发明的某些实施例，但是应理解可以在不偏离本发明的精神或范围的情况下进行多种改变和修改。

Claims (8)

1.一种固态成像装置，包括：
像素单元，包括以矩阵形状排列的多个像素，其中，每个像素被配置为执行光电转换；以及
像素信号读出电路，用于以多个像素为单位，从所述像素单元中读出像素信号，
其中：
所述像素信号读出电路包括：
被放置成对应于像素的列阵列的多个比较器；以及
多个计数器，其操作受所述比较器的输出控制，每个所述计数器被配置为对所述多个比较器中的对应一个的比较时间进行计数，
其中，每个所述比较器被配置为将读出信号电位与参考电压进行比较，对应的计数器以与参考电压一一对应的方式改变其计数，从而将读出信号电位转换为数字信号，其中，所述读出信号电位是读出到垂直信号线的模拟信号，所述参考电压是具有梯度且线性改变的倾斜波形的信号，
每个所述比较器均包括第一放大器、用于以增大的增益输出所述第一放大器的输出的第二放大器和用以形成与所述第二放大器并联的电流镜的镜电路，
所述第一放大器包括：
微分晶体管，用于通过在一个晶体管的栅极处接收所述参考电压而在另一个晶体管的栅极处接收所述读出信号电位，在所述参考电压与所述读出信号电位之间执行比较操作，
初始化开关，连接在所述微分晶体管的栅极与集电极之间，用于确定每列在行操作开始时的操作点，以及
第一和第二电容器，连接至所述微分晶体管的栅极中的每一个，用于在初始化时进行取样，
所述第二放大器包括用于确定每列在列操作开始时的操作点的初始化开关和用于在初始化时进行取样的第三电容器，以及
所述镜电路包括栅极输入有通过所述第一放大器取样的电压或通过所述第二放大器取样的电压的栅极输入晶体管。
2.根据权利要求1所述的固态成像装置，其中：
所述第二放大器包括：第一导电型晶体管，其栅极输入有所述第一放大器的输出；第二导电型晶体管，与所述第一导电型晶体管并联连接并用于形成镜电路，所述初始化开关置于其栅极与漏极之间，且其栅极连接至所述第三电容器；以及输出节点，形成在所述第一导电型晶体管与所述第二导电型晶体管的连接点处；
所述镜电路包括：与所述栅极输入晶体管串连连接的第二导电型晶体管，其栅极与所述第二导电型晶体管的栅极一样连接至所述第三电容器；以及
其中，所述栅极输入晶体管的栅极连接至所述第二放大器的所述输出节点且所述栅极输入晶体管由第一导电型晶体管组成。
3.根据权利要求2所述的固态成像装置，其中：
所述参考电压具有含梯度并线性改变的倾斜波形；
所述第一放大器向所述第二放大器输出一比较输出，所述比较输出具有使所述第二放大器的所述第一导电型晶体管在所述读出信号与所述参考电压的所述倾斜波形相交之前导通而在相交之后截止的电平；以及
在所述镜电路中，所述栅极输入晶体管在所述读出信号与所述参考电压的所述倾斜波形相交之前导通，而在相交之后截止。
4.根据权利要求1所述的固态成像装置，其中：
所述第二放大器包括：
第一导电型栅极输入晶体管，其栅极输入有所述第一放大器的输出；以及
第二导电型晶体管，与所述第一导电型晶体管串连连接，用于形成镜电路，所述初始化开关置于其栅极与漏极之间，且其栅极连接至所述第三电容器；
输出节点形成在所述第一导电型晶体管与所述第二导电型晶体管之间的连接点处；
所述镜电路包括：
与所述栅极输入晶体管串连连接的第二导电型晶体管，其栅极与所述第二导电型晶体管的栅极一样连接至所述第三电容器；以及
其中，所述栅极输入晶体管的栅极连接至所述第一放大器的输出节点，且所述栅极输入晶体管由导电类型与所述第二放大器的所述第一导电型栅极输入晶体管相反的第二导电型晶体管组成。
5.根据权利要求4所述的固态成像装置，其中：
所述参考电压具有含梯度并线性改变的倾斜波形；
所述第一放大器向所述第二放大器输出一比较输出，所述比较输出具有使所述第二放大器的所述第一导电型栅极输入晶体管在所述读出信号与所述参考电压的所述倾斜波形相交之前导通而在相交之后截止的电平；以及
在所述镜电路中，所述栅极输入晶体管在所述读出信号与所述参考电压的所述倾斜波形相交之前导通，而在相交之后截止。
6.根据权利要求4所述的固态成像装置，其中，在调整所述镜电路的逻辑阈值之后控制所述镜电路。
7.根据权利要求5所述的固态成像装置，其中，在调整所述镜电路的逻辑阈值之后控制所述镜电路。
8.一种相机系统，包括：
固态成像装置；以及
光学系统，用于在所述固态成像装置上形成对象的图像，
其中，所述固态成像装置包括：
像素单元，包括以矩阵形状排列的多个像素，其中，每个像素被配置为执行光电转换；以及
像素信号读出电路，用于以多个像素为单位，从所述像素单元中读出像素信号，
其中：
所述像素信号读出电路包括：
被放置成对应于像素的列阵列的多个比较器；以及
多个计数器，其操作受所述比较器的输出控制，每个所述计数器被配置为对所述多个比较器中的对应一个的比较时间进行计数，
其中，每个所述比较器被配置为将读出信号电位与参考电压进行比较，在此情况下，对应的计数器操作并且以与参考电压一一对应的方式改变其计数，从而将读出信号电位转换为数字信号，其中，所述读出信号电位是读出到垂直信号线的模拟信号，所述参考电压是配置在每列的比较器上的具有梯度且线性改变的倾斜波形的信号，
每个所述比较器均包括第一放大器、用于以增大的增益输出所述第一放大器的输出的第二放大器和用以形成与所述第二放大器并联的电流镜的镜电路，
所述第一放大器包括：
微分晶体管，用于通过在一个晶体管的栅极处接收所述参考电压而在另一个晶体管的栅极处接收所述读出信号电位，在所述参考电压与所述读出信号电位之间执行比较操作，
初始化开关，连接在所述微分晶体管的栅极与集电极之间，用于确定每列在行操作开始时的操作点，以及
第一和第二电容器，连接至所述微分晶体管的所述栅极中的每一个，用于在初始化时进行取样，
所述第二放大器包括用于确定每列在列操作开始时的操作点的初始化开关和用于在初始化时进行取样的第三电容器，以及
所述镜电路包括栅极输入有通过所述第一放大器取样的电压或通过所述第二放大器取样的电压的栅极输入晶体管。
CN200810181468XA 2007-11-15 2008-11-14 固态成像装置和相机系统 Active CN101437119B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007297269A JP2009124514A (ja) 2007-11-15 2007-11-15 固体撮像素子、およびカメラシステム
JP2007297269 2007-11-15
JP2007-297269 2007-11-15

Publications (2)

Publication Number Publication Date
CN101437119A CN101437119A (zh) 2009-05-20
CN101437119B true CN101437119B (zh) 2011-01-26

Family

ID=40641513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810181468XA Active CN101437119B (zh) 2007-11-15 2008-11-14 固态成像装置和相机系统

Country Status (5)

Country Link
US (8) US8149309B2 (zh)
JP (1) JP2009124514A (zh)
KR (1) KR101570770B1 (zh)
CN (1) CN101437119B (zh)
TW (1) TWI389564B (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP2010206172A (ja) * 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
JP2010206173A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
FR2943199B1 (fr) * 2009-03-13 2012-12-28 E2V Semiconductors Procede de lecture de signal de capteur d'image et capteur d'image.
JP5218309B2 (ja) * 2009-07-14 2013-06-26 ソニー株式会社 固体撮像素子およびその制御方法、並びにカメラシステム
EP2550801B1 (en) * 2010-03-22 2017-05-03 Hologic Inc. Decorrelated channel sampling for digital imaging
KR101682118B1 (ko) * 2010-05-11 2016-12-02 삼성전자주식회사 수평 밴드 노이즈를 감소시킬 수 있는 증폭기와 이를 포함하는 장치들
JP5484208B2 (ja) * 2010-06-14 2014-05-07 キヤノン株式会社 撮像装置
JP2012109658A (ja) 2010-11-15 2012-06-07 Sony Corp 固体撮像素子及び参照電圧の調整方法
JP2012253624A (ja) * 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム
JP2013090305A (ja) * 2011-10-21 2013-05-13 Sony Corp 比較器、ａｄ変換器、固体撮像装置、およびカメラシステム
JP2013168880A (ja) * 2012-02-16 2013-08-29 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP2013172270A (ja) * 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP6041500B2 (ja) * 2012-03-01 2016-12-07 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法
JP6019870B2 (ja) * 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法
JP2014096758A (ja) * 2012-11-12 2014-05-22 Sony Corp 半導体集積回路、電流制御方法、ａｄ変換装置、固体撮像素子、及び、電子機器
JP2014165845A (ja) * 2013-02-27 2014-09-08 Sony Corp 電子機器、制御方法、及び、イメージセンサ
JP5870954B2 (ja) * 2013-03-29 2016-03-01 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
GB2515014B (en) * 2013-06-10 2020-06-17 Cmosis Bvba Analog-to-digital conversion
JP5923061B2 (ja) * 2013-06-20 2016-05-24 キヤノン株式会社 固体撮像装置
KR20150051422A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치
TW201524132A (zh) * 2013-12-12 2015-06-16 Zentr Mikroelekt Dresden Gmbh 轉換光電流的裝置及方法
JP2015162705A (ja) * 2014-02-26 2015-09-07 ソニー株式会社 カレントミラー回路、制御方法、及び、イメージセンサ
JP6466645B2 (ja) 2014-03-17 2019-02-06 オリンパス株式会社 撮像装置
JP6412328B2 (ja) * 2014-04-01 2018-10-24 キヤノン株式会社 固体撮像装置およびカメラ
US9148596B1 (en) * 2014-04-08 2015-09-29 Omnivision Technologies, Inc. Feed-forward technique for power supply rejection ratio improvement of bit line
JP6249881B2 (ja) * 2014-05-22 2017-12-20 オリンパス株式会社 固体撮像装置および撮像装置
JP2016012904A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
JP2015233184A (ja) * 2014-06-09 2015-12-24 ソニー株式会社 イメージセンサ、電子機器、コンパレータ、及び、駆動方法
JP2016005068A (ja) 2014-06-16 2016-01-12 ソニー株式会社 固体撮像装置および電子機器
WO2016009832A1 (ja) 2014-07-14 2016-01-21 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、および比較器の制御方法
CN104270584A (zh) * 2014-09-15 2015-01-07 天津大学 用于cmos-tdi图像传感器的电流累加型像素结构
JP6537253B2 (ja) * 2014-12-02 2019-07-03 キヤノン株式会社 光電変換装置、焦点検出装置、及び撮像システム
US9773832B2 (en) * 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9848146B2 (en) * 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10805561B2 (en) 2015-07-27 2020-10-13 Sony Corporation Solid-state image pickup device and control method therefor, and electronic apparatus
TWI704811B (zh) * 2015-07-27 2020-09-11 日商新力股份有限公司 固體攝像裝置及其控制方法、以及電子機器
WO2017110484A1 (ja) * 2015-12-22 2017-06-29 ソニー株式会社 イメージセンサ、電子機器、制御装置、制御方法、及び、プログラム
US9838621B2 (en) * 2016-05-05 2017-12-05 Omnivision Technologies, Inc. Method and system for implementing H-banding cancellation in an image sensor
KR102551492B1 (ko) 2016-06-08 2023-07-04 삼성전자주식회사 이미지 센서
US10694131B2 (en) 2016-06-15 2020-06-23 Samsung Electronics Co., Ltd. Comparing circuit and an image sensor including a current stabilization circuit
US9967496B2 (en) * 2016-06-30 2018-05-08 Sony Corporation Active reset circuit for reset spread reduction in single-slope ADC
JP2018019354A (ja) * 2016-07-29 2018-02-01 キヤノン株式会社 撮像装置
US10547804B2 (en) * 2016-10-12 2020-01-28 Omnivision Technologies, Inc. Pixel readout structure and timing to provide fixed pattern noise reduction in image sensors
TWI755462B (zh) * 2017-03-02 2022-02-21 日商索尼半導體解決方案公司 影像感測器、控制影像感測器之方法及電子裝置
JP7029890B2 (ja) * 2017-03-02 2022-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
US10431608B2 (en) * 2017-04-13 2019-10-01 Omnivision Technologies, Inc. Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter
US9967505B1 (en) * 2017-04-13 2018-05-08 Omnivision Technologies, Inc. Comparators for double ramp analog to digital converter
CN107389203B (zh) * 2017-08-23 2019-08-02 京东方科技集团股份有限公司 一种像素读取电路、阵列读取电路和像素读取方法
JP7005231B2 (ja) * 2017-08-28 2022-01-21 キヤノン株式会社 撮像装置、撮像システム、移動体
US11463647B2 (en) 2018-03-07 2022-10-04 Sony Semiconductor Solutions Corporation Imaging device, imaging system, and imaging method
KR102520450B1 (ko) * 2018-04-17 2023-04-12 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2021153210A (ja) * 2018-06-08 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
JP2021193760A (ja) 2018-09-26 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び光検出素子
US11025241B2 (en) * 2018-12-20 2021-06-01 Samsung Electronics Co., Ltd. Comparator circuit and mobile device
KR20200098024A (ko) * 2019-02-11 2020-08-20 삼성전자주식회사 이미지 센서의 펄스 생성기 및 이의 구동 방법
US10951184B2 (en) * 2019-05-09 2021-03-16 Omni Design Technologies Inc. Push-pull dynamic amplifier circuits
JP7358079B2 (ja) 2019-06-10 2023-10-10 キヤノン株式会社 撮像装置、撮像システムおよび半導体チップ
US10924701B2 (en) * 2019-07-18 2021-02-16 Omnivision Technologies, Inc. Column amplifier reset circuit with comparator
US10700674B1 (en) 2019-08-15 2020-06-30 Novatek Microelectronics Corp Differential comparator circuit
JP7204694B2 (ja) 2020-02-26 2023-01-16 キヤノン株式会社 比較器、ａｄ変換器、光電変換装置及び撮像システム
KR20220033550A (ko) * 2020-09-07 2022-03-17 삼성전자주식회사 이미지 센서
KR20220033298A (ko) 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852164A (en) * 1986-03-05 1989-07-25 Matsushita Electric Industrial Co., Ltd. Pulse generating apparatus
EP0235862B1 (en) * 1986-03-07 1991-11-06 Koninklijke Philips Electronics N.V. Gamma correction circuit
DE4203092A1 (de) * 1992-02-04 1993-08-05 Philips Patentverwaltung Verfahren zur kontrastkorrektur
JPH0779122A (ja) * 1993-09-07 1995-03-20 Sumitomo Electric Ind Ltd 増幅回路
JPH0794953A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd Ｍｏｓ反転増幅回路
JPH10191101A (ja) * 1996-12-25 1998-07-21 Mitsubishi Electric Corp 映像信号用クランプ回路および複合映像信号合成回路
US6201270B1 (en) * 1997-04-07 2001-03-13 Pao-Jung Chen High speed CMOS photodetectors with wide range operating region and fixed pattern noise reduction
US6384413B1 (en) * 1998-10-13 2002-05-07 California Institute Of Technology Focal plane infrared readout circuit
DE69920273T2 (de) * 1998-11-12 2005-09-22 Broadcom Corp., Irvine Integrierte tunerarchitektur
US6366136B1 (en) * 1999-09-09 2002-04-02 National Semiconductor Corporation Voltage comparator circuit with hysteresis
US7106388B2 (en) * 1999-12-15 2006-09-12 Broadcom Corporation Digital IF demodulator for video applications
ATE303016T1 (de) * 2001-11-22 2005-09-15 Koninkl Philips Electronics Nv Bildschirmapparat und hochspannungstreiber
US6777660B1 (en) * 2002-02-04 2004-08-17 Smal Technologies CMOS active pixel with reset noise reduction
US7139024B2 (en) * 2002-07-26 2006-11-21 Xerox Corporation Large-area imager with direct digital pixel output
US20040223064A1 (en) * 2002-10-24 2004-11-11 Canon Kabushiki Kaisha Image pickup element, image pickup device, and differential amplifying circuit
KR100559451B1 (ko) * 2003-09-17 2006-03-10 한국과학기술원 Ｃｍｏｓ 이미지센서
JP4107269B2 (ja) 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP3785175B2 (ja) * 2004-03-30 2006-06-14 株式会社東芝 多入力ａ／ｄ変換装置及びこれを用いた無線受信機
US7633539B2 (en) * 2004-06-07 2009-12-15 Canon Kabushiki Kaisha Image pickup device with analog-to-digital converter
US7358801B2 (en) * 2004-08-16 2008-04-15 Texas Instruments Incorporated Reducing noise and/or power consumption in a switched capacitor amplifier sampling a reference voltage
JP4524652B2 (ja) * 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
US7488926B2 (en) * 2006-01-06 2009-02-10 Microsoft Corporation Pixel array with shared pixel output lines
US7652706B2 (en) * 2006-02-15 2010-01-26 Eastman Kodak Company Pixel analog-to-digital converter using a ramped transfer gate clock
KR100755669B1 (ko) * 2006-03-17 2007-09-05 삼성전자주식회사 일시적 신호 저장부를 포함하는 반도체 소자
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置

Also Published As

Publication number Publication date
US10237504B2 (en) 2019-03-19
US20150281619A1 (en) 2015-10-01
US20140368705A1 (en) 2014-12-18
US20150122976A1 (en) 2015-05-07
KR20090050965A (ko) 2009-05-20
US20150103218A1 (en) 2015-04-16
CN101437119A (zh) 2009-05-20
US9288417B2 (en) 2016-03-15
US20120188428A1 (en) 2012-07-26
US8854516B2 (en) 2014-10-07
TWI389564B (zh) 2013-03-11
US9131179B2 (en) 2015-09-08
TW200939756A (en) 2009-09-16
US8964078B2 (en) 2015-02-24
US20160088246A1 (en) 2016-03-24
US9503662B2 (en) 2016-11-22
US20090128676A1 (en) 2009-05-21
KR101570770B1 (ko) 2015-11-27
US20170099450A1 (en) 2017-04-06
US8149309B2 (en) 2012-04-03
JP2009124514A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
CN101437119B (zh) 固态成像装置和相机系统
US10567686B2 (en) Solid-state imaging device and camera system
US8836840B2 (en) A/D converter, solid-state image sensing device, and camera system
US9769396B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
JP5251778B2 (ja) 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN103066964A (zh) 比较器、ad转换器、固态成像装置以及相机系统
US20070091191A1 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging apparatus
CN107135360A (zh) 成像装置
CN101287064A (zh) 固态成像设备及其驱动方法、信号处理方法和成像装置
CN102238344A (zh) 固态成像器件、其驱动方法和相机系统
CN102438110A (zh) 电源门电路，固态成像器件，和相机系统
US11363225B2 (en) Image sensor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant