CN101271829A - 衬底加热设备和半导体制造方法 - Google Patents

衬底加热设备和半导体制造方法 Download PDF

Info

Publication number
CN101271829A
CN101271829A CNA200710198929XA CN200710198929A CN101271829A CN 101271829 A CN101271829 A CN 101271829A CN A200710198929X A CNA200710198929X A CN A200710198929XA CN 200710198929 A CN200710198929 A CN 200710198929A CN 101271829 A CN101271829 A CN 101271829A
Authority
CN
China
Prior art keywords
substrate
storage member
base
hot storage
process chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710198929XA
Other languages
English (en)
Other versions
CN100580873C (zh
Inventor
柴垣真果
沼尻宪二
江上明宏
熊谷晃
秋山进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of CN101271829A publication Critical patent/CN101271829A/zh
Application granted granted Critical
Publication of CN100580873C publication Critical patent/CN100580873C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种衬底加热设备和半导体制造方法。该衬底加热设备具有加热装置，该加热装置用于对设置在适合于被抽空的处理室中的衬底进行加热，该衬底加热设备包括：安装在所述加热装置和衬底之间的底座，该衬底安装在该底座上；以及热收纳部件，其安装在所述底座对面，使得衬底夹在热收纳部件和底座之间，并且该热收纳部件通过底座从加热装置收纳热量。形成了允许热收纳部件和衬底之间形成的空间与处理室中的空间连通的通风部分。

Description

衬底加热设备和半导体制造方法
技术领域
[0001]本发明涉及一种用于半导体衬底加热过程的衬底加热设备和半导体制造方法。
背景技术
[0002]用于在高温下处理半导体衬底的退火已在广泛地使用。例如，普遍都执行激活被离子注入的杂质的过程以及例如用于恢复因离子注入而导致的晶体缺陷的快速热过程(快速热退火)。
[0003]例如在使用碳化硅(SiC)衬底时，其材料特性会抑制热扩散，而且局部掺杂控制采用离子注入。但是，当注入通过高能量加速的杂质离子时SiC晶体有时候会破裂。执行高温加热过程以通过对几乎无定形的SiC重新结晶来电激活注入的杂质。
[0004]该衬底加热过程通过一种半导体制造设备执行，或者在半导体制造步骤中由衬底加热设备执行，该衬底加热设备包括用于加热设置在可被抽空的处理室中的衬底的加热装置，并且由加热装置加热设置在处理室中的衬底。
[0005]例如，图1中由附图标记100表示的设备一般称为衬底加热设备。在衬底加热设备100中，安装在可通过抽空装置(未示出)抽空的处理室101中的底座102内的加热装置104加热设置在底座102上的衬底103。
[0006]作为加热装置104，使用高频感应加热装置、用于电子轰击加热的热电子产生装置、红外灯等等。
[0007]半导体衬底的加热过程，尤其是SiC衬底的加热过程在大约1500℃至2000℃的高温下执行。
[0008]在该衬底加热过程中，如图1所示的衬底加热设备100不能很好地均匀加热衬底103。
[0009]因此，提出了图2A和2B所示的衬底加热设备110(国际公开号WO2006/043530)。
[0010]衬底加热设备110包括用于加热设置在可被抽空的处理室101中的衬底103的加热装置104，并且由加热装置104加热设置在处理室101中的衬底103。在图2A和2B所示的实施例中，底座102安装在加热装置104和衬底103之间。其基本结构和形状与图1所示的衬底加热设备100的相同。
[0011]图2A和2B所示的衬底加热设备110与图1所示的衬底加热设备100的区别在于，用于通过底座102从加热装置104收纳(receive)热量的热收纳部件安装在底座102的对面，其中衬底103夹在该热收纳部件和底座102之间。
[0012]在图2A和2B所示的实施例中，该热收纳部件是从底座102上方覆盖衬底103的盖子107，由此将衬底103与处理室101中的空间113b隔离开来。
[0013]通过底座102加热装置104收纳热量的热收纳部件如盖子107安装在底座102的对面，其中衬底103夹在该热收纳部件和底座102之间。图2A和2B所示的衬底加热设备110可以达到均匀加热衬底103的非常优异的效果，这是因为衬底103设置在由底座102和盖子107形成的闭合的空间113a中。
[0014]尽管图2A和2B所示的传统衬底加热设备110可以实现均匀加热衬底103的显著效果，但是如果在大约1500℃至2000℃的高温下加热诸如SiC衬底的半导体衬底，则有时候会在衬底103上出现表面粗糙。
[0015]如果在MOSFET(MOS场效应晶体管)中使用具有粗糙表面的SiC衬底，MOSFET中的沟道迁移率降低。
[0016]也就是说，如果利用具有粗糙表面的SiC衬底形成MOSFET等等，则在SiC衬底的粗糙表面上形成栅极绝缘膜等等，因此不能获得良好的界面。结果，作为晶体管的性能会降低。而且，即使简单地形成与金属之间的接触，在该金属与粗糙表面接触时接触电阻也会增大。
[0017]从底座102和盖子107的表面释放的气体可能会影响在以高温加热诸如SiC衬底的半导体衬底时出现的表面粗糙度。
[0018]因此，提出了在安装于加热装置104和衬底103之间的底座102的其上设置衬底103的表面上以及在作为热收纳部件的盖子107的朝向衬底103的表面上形成由在衬底加热过程中不释放气体的材料制成的涂层108和109。涂层108和109抑制了在衬底加热过程中由从底座102和盖子107释放的气体导致的衬底103的表面粗糙。
[0019]通过安装经由底座102从加热装置104收纳热量的热收纳部件如盖子107，从而面对底座102以使得衬底103夹在盖子107和底座102之间，并且在底座102的其上设置衬底103的表面上以及在盖子107的朝向衬底103的表面上形成由在衬底加热过程中不释放气体的材料制成的涂层108和109，可以实现均匀加热衬底103并抑制表面粗糙度的显著效果。
[0020]但是，即使形成涂层108和109，也难以完全消除在加热过程中在衬底103上出现表面粗糙的问题。因此，本发明的发明人进行了广泛的研究来更为均匀地加热衬底和更为可靠地消除表面粗糙。
[0021]结果，本发明的发明人发现，即使形成由在衬底加热过程中不释放气体的材料制成的涂层108和109来抑制气体从底座102和盖子107释放，盖子107等等仍可能通过被不完全涂覆的部分或精细的微孔来释放气体。本发明的发明人还发现由于在大约1500℃至2000℃的高温下执行的加热过程中形成的晶界，盖子107等等可以释放气体。
发明内容
[0022]因此，本发明的目的是提供一种衬底加热设备和半导体制造方法，其能够执行均匀衬底加热过程，还能够抑制衬底在加热时由于围绕衬底的环境中存在气体而导致的表面粗糙度。
[0023]为了实现上述目的，提出了如下的衬底加热设备和半导体制造方法。
[0024]根据本发明的一个方面，提供了一种具有加热装置的衬底加热设备，该加热装置用于对设置在适合于被抽空的处理室中的衬底进行加热处理，该设备包括：安装在加热装置和衬底之间的底座，该衬底安装在该底座上；以及热收纳部件，其安装在底座对面，使得衬底夹在热收纳部件和底座之间，并且该热收纳部件通过底座从加热装置收纳热量，其中形成了使热收纳部件和衬底之间形成的空间与处理室中的空间连通的通风部分。
[0025]根据本发明的另一方面，提供了一种具有衬底加热步骤的半导体制造方法，在该衬底加热步骤中对设置在适合于被抽空的处理室中的衬底进行加热，该衬底加热步骤包括以下步骤：将衬底放置在并入了加热装置的底座上；由具有通风部分的热收纳部件从底座上方覆盖衬底；抽空处理室；在处理室的内部达到预定的真空度之后由加热装置加热该衬底，其中形成该通风部分是为了使热收纳部件和衬底之间形成的空间与处理室中的空间连通，而且在抽空处理室的步骤中，通过通风部分抽出在热收纳部件和衬底之间形成的空间中产生的气体。
[0026]根据本发明的另一方面，提供了一种具有衬底加热步骤的半导体制造方法，在该衬底加热步骤中对设置在适合于被抽空的处理室中的衬底进行加热，该方法包括以下步骤：通过向衬底上形成的外延层中注入离子来形成杂质区；利用具有加热装置的衬底加热设备来加热形成在外延层中的杂质区，该加热装置用于对设置在适合于被抽空的处理室中的衬底进行加热，其中该衬底加热设备包括：安装在加热装置和衬底之间的底座，而且该衬底安装在该底座上；以及热收纳部件，其安装在底座对面，使得衬底夹在热收纳部件和底座之间，并且该热收纳部件通过底座从加热装置收纳热量，而且形成了使热收纳部件和衬底之间形成的空间与处理室中的空间连通的通风部分。
[0027]热收纳部件的存在使得能够均匀加热衬底。同时，通风部分的存在使得可以增加在加热时衬底周围的排出传导率(exhaustconductance)，并抑制由于气体从热收纳部件等等释放到衬底周围的环境中而导致衬底的表面粗糙。
[0028]通过下面参照附图对示例性实施例的描述，本发明的其它特征将变得明显。
附图说明
[0029]图1是说明传统衬底加热设备示例的结构概要的截面图；
[0030]图2A是说明另一个传统衬底加热设备实施例的结构概要的截面图；
[0031]图2B是说明在图2A所示的实施例中形成在衬底和热收纳部件之间的空间的状态的放大图；
[0032]图3A是说明根据本发明的衬底加热设备的第一实施例的结构概要的截面图；
[0033]图3B是说明在图3A所示的第一实施例中形成于衬底和热收纳部件之间的空间的放大图；
[0034]图4A至4D是说明在本发明的衬底加热设备中的热收纳部件实施例的透视图；
[0035]图5A是说明根据本发明的衬底加热设备的第二实施例的结构概要的截面图；
[0036]图5B通过部分省略和部分放大该结构来说明图5A所示的第二实施例的一个示例的截面图；
[0037]图5C通过部分省略和部分放大该结构来说明图5A所示的第二实施例的另一示例的截面图；
[0038]图6A和6B是说明对通过向碳化硅衬底内注入杂质形成的阱区域进行退火的方法的视图；
[0039]图7是说明半导体器件制造过程的视图。
具体实施方式
[0040]下面参照附图作为示例详细说明本发明的优选实施例。但是，在这些实施例中描述的组成元件只是举例，本发明的范围并不限于这些组成元件。
(第一实施例)
[0041]图3A和3B是说明本发明的优选实施例的视图。
[0042]图3A所示的衬底加热设备10包括加热装置4，该加热装置4用于加热放置在可以通过抽空装置(未示出)抽空的处理室1内的衬底(半导体衬底)3，而且衬底加热设备10通过加热装置4加热放置在处理室1中的衬底3。
[0043]加热装置4并入到底座2中，待加热的衬底3放置在位于底座2的上部的衬底支座的上表面上。
[0044]通过这种方式，底座2安装在加热装置4和衬底3之间。
[0045]而且，通过底座2从加热装置4收纳热量的热收纳部件安装在底座2对面，其中衬底3夹在底座和热收纳部件之间。
[0046]在图3A和3B所示的实施例中，该热收纳部件包括顶板7a，以及从顶板7a的边缘向下延伸的圆柱状圆周壁7b。如图3A和3B所示，热收纳部件是从底座2上方覆盖衬底3的盖子7，由此将衬底3与处理室1中的空间13b隔开。
[0047]盖子7具有在其径向方向穿过圆周壁7b的通孔11。
[0048]通孔11形成在作为热收纳部件的盖子7和衬底3之间形成的空间13a和处理室1中的空间13b之间。通孔11是允许作为热收纳部件的盖子7和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分。
[0049]作为通风部分的多个通孔11可以在圆周壁7b的圆周方向上按照预定的间隔形成。
[0050]在图3A和3B所示的实施例中，待加热的衬底3放置在组合了加热装置4的底座2上。因此，衬底3直接地由底座2均匀加热。
[0051]而且，从上方覆盖底座2上的衬底3的盖子7的顶板7a设置在衬底3对面。这使得可以抑制热量从被加热的衬底3辐射并增加均匀加热衬底3的效率，由此达到足够的活化。
[0052]此外，作为允许作为热收纳部件的盖子7和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分的通孔11形成在盖子7的圆周壁7b中。因此，可以增大在加热时衬底3周围的排出传导率。
[0053]由此，即使盖子7释放例如含有水分等等的气体，该气体也会如箭头12所示立即通过通孔11排出。这使得可以抑制由于在加热时气体从例如作为热收纳部件的盖子7释放到衬底3周围的环境中而对衬底3产生的影响。
[0054]例如，即使在盖子7和衬底3之间形成的空间13a中存在残留气体，或者即使虽然由在衬底加热过程期间不释放气体的材料制成的涂层5形成在盖子7的面向空间13a的内壁表面上，但是气体仍然通过有缺陷的涂层等而释放到空间13a中，该气体也如箭头12所示立即通过通孔11排出。因此，可以缩短释放到空间13a中的气体分子的停留时间。
[0055]这使得可以抑制由于气体从盖子7释放等等而导致的对衬底3的影响，并且实现均匀的加热和足够的活化但又没有任何表面粗糙。
[0056]注意，例如可以采用用于电子轰击加热的热电子产生装置，或者用于红外灯加热的红外灯作为加热装置4。
[0057]底座2和盖子7可以利用碳化硅(SiC)或碳形成，优选的是处理为具有高纯度的碳。
[0058]如果待加热的衬底3是碳化硅(SiC)衬底，则该加热过程有时候在2000℃的高温下进行。可以通过用SiC或处理为具有高纯度的碳形成底座2和盖子7来抑制在该高温区域中气体从底座2和盖子7的释放。
[0059]此外，尽管未示出，还可以在安装于加热装置4和衬底3之间的底座2的其上设置衬底103的表面上形成由在衬底加热过程中不释放气体的材料制成的涂层，以及在作为热收纳部件的盖子107的朝向衬底3的表面上形成由在衬底加热过程中不释放气体的材料制成的涂层5。这使得可以更为有效地防止由于在衬底加热过程中从底座2和盖子7释放的气体而导致的衬底3的表面粗糙。
[0060]如果考虑诸如SiC衬底的半导体衬底的高温处理的处理条件，则所述涂层可由当压力在10-4Pa到大气压力、温度在800℃到2300℃以及处理时间为1800秒或更短时不释放气体的材料如热解石墨或热解碳制成。还可以采用其它各种材料，只要这些材料在上述条件下不释放气体就行。
[0061]所述涂层的厚度最好是20至40μm。
[0062]如上所述，在用碳形成底座2和盖子7之后，由热解碳形成的涂层可以形成在底座2和盖子7的表面上。可替换地，底座2和盖子7可以用热解碳来形成。
[0063]在如上所述执行了加热衬底3的过程并且盖子7的温度降低之后，从底座2上方手动地去除盖子7(在手动装置的情况下)，或者通过预定的传输机械结构(在自动装置的情况下)去除盖子7。然后，从处理室1中卸载经过加热的衬底3。随后，下一个要加热的衬底3装载和放置到底座2上并被盖子7覆盖，如图3A所示。然后抽空处理室1，加热装置4执行加热过程。
[0064]在如前所述的本发明的衬底加热设备10中，形成作为允许作为热收纳部件的盖子7和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分的通孔11，以增大在加热时衬底3周围的排出传导率。
[0065]因此，即使在盖子7和衬底3之间形成的空间13a中存在残留气体，或含有水分等等的气体从盖子7释放，或虽然在盖子7的面向空间13a的内壁表面上形成由在衬底加热过程期间不释放气体的材料制成的涂层5，但是气体仍然由于有缺陷的涂层等等而释放到空间13a中，该气体也如箭头12所示立即通过通孔11排出。图3A和3B所示的布置可以缩短释放到空间13a的气体分子的停留时间，由此抑制由于在加热时气体从盖子7等等释放到衬底3周围的环境而导致的对衬底3的影响。
[0066]通孔11的尺寸和数量可以被确定为使得有效地实现上述功能。
[0067]例如，通孔11的尺寸和数量可以被确定为获得使得C＞0.01S，优选C＞0.1S的孔径。
[0068]S(公升(L)/秒(S))是处理室1的总排出速率。
[0069]C(公升(L)/秒(S))是盖子7和衬底3之间形成的空间13a与处理室1中的空间13b之间的排出速率。
[0070]也就是说，确定通孔11的尺寸和数量以获得能在作为热收纳部件的盖子7和衬底3之间形成的空间13a与处理室1中的空间13b之间产生两个数量级的真空度差异的孔径是可取的。
[0071]注意，排出速率C是根据作为允许作为热收纳部件的盖子7和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分的通孔11的孔径来计算的。
[0072]图4A至4D是说明可以采用盖子7作为热收纳部件的各种形式的视图。
[0073]在图4A和4B所示的每个盖子17中，在作为热收纳部件的盖子17的圆周壁17b中形成允许盖子17和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分。
[0074]图4A所示的盖子17的下端部分具有沿圆周方向以预定间隔排列的支脚18a、18b、18c。支脚18a、18b、18c之间的空间19用作允许热收纳部件和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分。
[0075]图4B所示的盖子17具有在圆周壁17b中沿圆周方向以预定间隔形成的通孔16b。通孔16b形成允许热收纳部件和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分。
[0076]在图4A或4B所示的具有盖子17的本发明衬底加热设备10中，热收纳部件是包括顶板17a和从顶板17a的边缘向下延伸的圆柱状圆周壁17b的盖子17，而且该盖子17通过从底座2上方覆盖衬底3而将衬底3与处理室1中的空间13b隔开。因此，可以更可靠地抑制热量从衬底3辐射，由此执行均匀的衬底加热和足够的活化。
[0077]而且，空间19或通孔16b允许热收纳部件和衬底3之间形成的空间13a与处理室1中的空间13b连通。这使得可以防止在加热时气体在衬底3周围长时间停留，由此有效地抑制了衬底3的表面粗糙。
[0078]注意，图4A所示的形式的制造步骤数量比图4B所示的形成通孔16b的形式的步骤数量要少。
[0079]还要注意，如果如在图2A和2B所示的现有技术中说明的那样在盖子17的面向空间13a的内壁表面上形成由在衬底加热过程中不释放气体的材料制成的涂层5(图3B)，则该涂层在图4A所示的形式中可以比在图4B所示的形式中更为廉价地形成。
[0080]在图4C所示的盖子17中，在作为热收纳部件的盖子17的顶板17a中形成允许盖子17和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分。
[0081]排出传导率可以更为容易地增大，这是因为在盖子17的顶板17a中形成了允许热收纳部件和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分。
[0082]在图4C所示的实施例中，形成在顶板17a中的允许空间13a和13b彼此连通的通风部分是在顶板17a的预定位置形成的多个通孔16a。
[0083]在图4C所示的实施例中，在径向方向上与顶板17a中心的间距相等的圆周位置、沿圆周方向、以预定间隔形成具有相同尺寸的通孔16a。
[0084]热分布的均匀性可以通过调整通孔16a的位置、尺寸、数量和面积来改善，该调整例如通过在中心部分形成大量通孔16a而在外围部分形成少量通孔16a来实现。
[0085]在图4D所示的实施例中，热收纳部件是由网状物材料制成的帽状部件17c，该帽状部件17c通过从底座2上方覆盖衬底3将衬底3与处理室1中的空间13b分开。
[0086]形成网状物材料的、侧边15之间形成的网眼14用作允许热收纳部件和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分。
[0087]在图4D所示的实施例中，作为热收纳部件的、由网状物材料制成的帽状部件17c放置在底座2上，以从上方覆盖衬底3。这使得可以抑制热量从经过加热的衬底3辐射，由此实现更有效的加热和足够的活化。
[0088]还可以更为容易地增大排出传导率，这是因为由网状物材料制成的帽状部件17c的网眼14形成允许在由网状物材料制成的帽状部件17c和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分。
[0089]如前所述，还可以确定在图4A至4D中所示的、实施例中对应于允许空间13a和13b彼此连通的通风部分的空间19(图4A)、通孔16b(图4B)、通孔16a(图4C)和网眼14(图4D)的尺寸、数量等等，以获得使C＞0.01S的孔径。
[0090]注意，在上述不等式中，S(公升(L)/秒(S))是处理室1的总排出速率，而C(公升(L)/秒(S))是由网状物材料制成的帽状部件17c和衬底3之间形成的空间13a与处理室1的空间13b之间的排出速率。
[0091]下面说明利用图3A和3B所示的本发明衬底加热设备的本发明半导体制造方法的例子。
[0092]衬底传输设备(未示出)在可被抽空的处理室1中将待加热的衬底(SiC衬底)3安装在并入了加热装置4的底座2上。
[0093]然后，具有通风部分的热收纳部件从底座2上方覆盖衬底3。具体地说，具有通孔11的盖子7从底座2上方覆盖衬底3(图3A)。
[0094]抽空装置(未示出)将处理室1抽到预定的真空度，如10-4Pa。
[0095]即使有气体存在于形成在盖子7和衬底3之间的空间13a中，因为盖子7具有通孔11，所以该气体仍然如箭头12所示立即从空间13a中排出到处理室1的空间13b中。
[0096]接着，加热装置4在预定高温(例如2000℃)下执行预定长时间(例如300秒)的加热过程。
[0097]本发明的半导体制造方法包括如上所述的衬底加热步骤。
[0098]在该加热过程结束以及盖子7的温度降低之后，从底座2上方手动地(在手动装置的情况下)，或者通过预定的传输机械结构(在自动装置的情况下)去除盖子7，并从处理室1中取出经过加热的衬底3。
[0099]然后，将下一个要加热的衬底3装载到处理室1中并放置到底座2上。然后，将盖子7如图3A所示放置，而且抽空处理室1。如果检测装置(未示出)检测到处理室1的内部设置在预定的真空状态，则加热装置4执行加热过程。
[0100]本发明的发明人进行了实验，也就是在相同的过程条件下利用以下装置执行了SiC衬底加热过程：(1)如图3A所示的本发明的衬底加热设备(实施例)，(2)除了没有在盖子7中形成通孔11之外，其它都与如图3A所示的本发明的衬底加热设备相同的衬底加热设备(对比示例1)，(3)除了没有使用盖子7之外，其它都与如图3A所示的本发明的衬底加热设备相同的衬底加热设备(对比示例2)。结果，获得以下数据。
  AFM图像(RMS值)   薄层电阻(RS)
  (1)实施例   0.29nm   1,780Ω/□
  (2)对比示例1   1.38nm   1,570Ω/□
  (3)对比示例2   0.42nm   2,040Ω/□
[0101]上述比较揭示了根据本发明的衬底加热设备在由于衬底加热导致更低的薄层电阻和表面粗糙抑制方面都非常优越。
(第二实施例)
[0102]图5A至5C是说明本发明的第二实施例的视图。
[0103]在图5A至5C所示的第二实施例中，热收纳部件是放置在圆柱形支撑部件21的上端开口23上的覆盖部件22，用于闭合该上端开口23。
[0104]也就是说，在图5A至5C所示的实施例中，在图3和图4所示的实施例中说明的盖子17包括圆柱形支撑部件21、以及放置在圆柱形支撑部件21的上端开口23上以闭合该上端开口23的覆盖部件22。
[0105]形成在圆柱形支撑部件21的上端开口23和下端开口30之间的中间部分的内圆周壁上的台阶部分26支撑要加热的衬底3的底表面的边缘。
[0106]通过传输装置(未示出)将圆柱形支撑部件21装载到处理室1中，在该圆柱形支撑部件21中，要加热的衬底3的底表面的边缘由台阶部分26支撑，而且其上端部分23由覆盖部件22闭合。如图5B所示，支撑部件21的下端开口30一侧放置在底座2上。
[0107]如在第一实施例中说明的，在第二实施例中也形成允许热收纳部件和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分。
[0108]在图5B所示的布置中，允许热收纳部件和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分包括多个形成在覆盖部件22中的通孔25。
[0109]如通过箭头28所示，气体通过通孔25从热收纳部件和衬底3之间形成的空间13a排出到处理室1的空间13b中。
[0110]在图5C所示的布置中，允许热收纳部件和衬底3之间形成的空间13a与处理室1中的空间13b连通的通风部分包括在位于上端开口23和台阶部分26之间的圆周壁中沿圆周方向以预定间隔形成的多个通孔27，所述台阶部分26形成在圆柱形支撑部件21的中间部分的内圆周壁上。
[0111]如通过箭头29所示，气体通过通孔27从热收纳部件和衬底3之间形成的空间13a排出到处理室1的空间13b中。
[0112]如图5B所示的布置的功能和效果与在第一实施例中说明的、利用图4C所示的盖子17的衬底加热设备相同。
[0113]如图5C所示的布置的功能和效果与在第一实施例中说明的、利用图4A所示的盖子17的衬底加热设备相同。
[0114]此外，如图5A至5C所示，还可以通过向圆柱形支撑部件21给予朝着内圆周表面逐渐变细和倾斜的落入式(drop-in)结构来方便地放置衬底3和覆盖部件22。
[0115]而且，如图5A至5C所示，在底座2的上表面和衬底3之间形成间隙。因此，图5A至5C所示的衬底3的上表面或下表面都可以被选作要在上面形成器件的器件表面(衬底表面)。
[0116]例如，如果衬底3设置在支撑部件21中，使得器件表面(衬底表面)面对底座2，则可以只有效地加热器件表面(衬底表面)。
[0117]与第一实施例中的底座2、盖子7等等类似，圆柱形支撑部件21和覆盖部件22可以利用SiC或碳形成，更优选是处理为具有高纯度的碳。
[0118]尽管未示出，还可以在圆柱形支撑部件21和覆盖部件22的表面上，尤其是在圆柱形支撑部件21和覆盖部件22的朝向空间13a的那些表面上，形成由在衬底加热过程中不释放气体的材料(例如热解石墨或热解碳)制成的20到40μm厚的涂层。
[0119]在该实施例中，如在第一实施例中所说明的，可以确定对应于允许空间13a和13b彼此连通的通风部分的通孔25(图5B，通孔27(图5C))的尺寸、数量等等，以获得使C＞0.01S、优选C＞0.1S的孔径。
[0120]注意在上述不等式中，S(公升(L)/秒(S))是处理室1的总排出速率，而C(公升(L)/秒(S))是形成于热收纳部件和衬底3之间的空间13a与处理室1的空间13b之间的排出速率。
(第三实施例)
[0121]下面，参照图6A和图6B说明对通过向碳化硅(SiC)衬底61注入杂质形成的阱区域62进行退火的方法。
[0122]在执行了牺牲氧化和氢氟酸处理之后，在碳化硅(SiC)衬底61上形成SiO2膜等等，通过光刻和干法蚀刻形成掩模63，通过离子注入设备等等(未示出)注入铝离子作为杂质，以便在碳化硅(SiC)衬底61中选择性地形成阱区域62(图6A)。
[0123]注意，在该实施例中，通过等离子体激发作为杂质源的TMA(四甲基铝)，待注入的铝离子由提取电极和分析管提取出来并被注入。但是，还可以通过等离子体激发作为源的铝，由提取电极和分析管提取出要注入的铝离子，并且离子注入所提取出的铝离子。
[0124]然后，去除掩模，并利用在第一或第二实施例中说明的衬底加热设备来执行退火，以活化阱区域(图6B)。
[0125]注意，衬底加热设备在该实施例中在1800℃下执行退火，但是碳化硅(SiC)衬底61还可以在1500℃至2300℃下退火。
[0126]图7是说明作为半导体器件制造过程的示例的制造碳化硅(SiC)-DMOSFET的过程的视图。在步骤a中，制备SiC衬底71，其中在该SiC衬底71上形成有SiC外延层。在步骤b中，通过图形化形成用于形成两个p阱的SiO2掩模72。在步骤c中，将Al离子注入p阱区域73。在步骤d，去除SiO2掩模72。在步骤e，通过图形化在两个p阱之间形成具有暴露部分的沟道SiO2掩模74。在步骤f，通过向沟道内注入N(氮)离子来形成沟道75。在步骤g，去除沟道SiO2掩模74。在步骤h，形成部分暴露出p阱的n+接触部形成SiO2掩模76。
[0127]在步骤i，通过向接触区域77内注入P(磷)离子来形成n+接触部77。在步骤j，去除n+接触部SiO2掩模76。在步骤k，形成p+接触部SiO2掩模78，以暴露p阱中的n+接触区域。在步骤l，通过向p+接触区域79注入Al离子来形成p+接触部79。在步骤m，去除p+接触部SiO2掩模78。
[0128]在步骤n，根据本发明通过在上述环境中退火来激活在SiC衬底上的SiC外延层中形成的杂质区73、75、77、79。在步骤o，在经过退火的SiC衬底的表面上形成栅氧化物膜80。具有通过利用本发明的衬底加热设备进行的退火过程而获得的高平坦度的表面使得可以在不降低栅氧化物膜的可靠性的情况下防止沟道迁移率的降低。最后，在步骤p中，通过形成源电极81、栅电极82、源电极83和漏电极84来完成SiC-DMOSFET的结构。采用本发明的加热设备的半导体制造方法可适用于制造使用碳化硅衬底的二极管、双极晶体管、结型场效应晶体管(JFET)、MES场效应晶体管和MOS场效应晶体管的方法。
[0129]上面参照附图说明了本发明的优选实施例。但是，本发明不限于这些实施例，还可以改变为在从权利要求范围的描述中获得的技术范围内的各种形式。
[0130]虽然参照示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的示例性实施例。所附权利要求的范围应当被赋予最宽泛的解释，从而涵盖所有这样的修改和等同结构及功能。

Claims (10)

1.一种具有加热装置的衬底加热设备，该加热装置用于对设置在适合于被抽空的处理室中的衬底执行加热处理，该衬底加热设备包括：
安装在所述加热装置和衬底之间的底座，该衬底安装在该底座上；以及
热收纳部件，其安装在所述底座对面，其中衬底夹在该热收纳部件和底座之间，并且该热收纳部件通过所述底座从所述加热装置收纳热量，
其中形成了使所述热收纳部件和衬底之间形成的空间与处理室中的空间连通的通风部分。
2.根据权利要求1所述的衬底加热设备，其中所述底座的其上安装衬底的表面以及所述热收纳部件的朝向衬底的表面中的至少一个表面被涂敷以在加热过程中不释放气体的材料。
3.根据权利要求1所述的衬底加热设备，其中
所述热收纳部件包括盖子，该盖子包括顶板和从顶板的边缘向下延伸的圆柱形圆周壁，并且所述盖子通过从所述底座上方覆盖衬底而将衬底与处理室中的空间隔开，并且
所述通风部分形成在所述盖子的圆周壁中。
4.根据权利要求1所述的衬底加热设备，其中
所述热收纳部件包括盖子，该盖子包括顶板和从顶板的边缘向下延伸的圆柱形圆周壁，并且所述盖子通过从所述底座上方覆盖衬底而将衬底与处理室中的空间隔开，并且
所述通风部分形成在所述盖子的顶板中。
5.根据权利要求1所述的衬底加热设备，其中
所述热收纳部件包括由网状物材料制成的帽状部件，该帽状部件通过从所述底座上方覆盖衬底而将衬底与处理室中的空间隔开，并且
所述通风部分包括由网状物材料制成的所述帽状部件的网眼。
6.根据权利要求1所述的衬底加热设备，其中
所述热收纳部件包括圆柱形支撑部件和覆盖部件，该圆柱形支撑部件适配为通过在上端开口和下端开口之间的中间部分的内圆周壁上形成的台阶部分来支撑衬底的圆周边缘，该覆盖部件设置在所述支撑部件的上端开口上以闭合该上端开口，并且
所述通风部分形成在所述覆盖部件中。
7.根据权利要求1所述的衬底加热设备，其中
所述热收纳部件包括圆柱形支撑部件和覆盖部件，该圆柱形支撑部件适配为通过在上端开口和下端开口之间的中间部分的内圆周壁上形成的台阶部分来支撑衬底的圆周边缘，该覆盖部件设置在所述支撑部件的上端开口上以闭合该上端开口，并且
所述通风部分形成在所述中间部分的内圆周壁上形成的台阶部分和所述上端开口之间的圆周壁中。
8.一种具有衬底加热步骤的半导体制造方法，在该衬底加热步骤中对设置在适合于被抽空的处理室中的衬底进行加热，所述衬底加热步骤包括以下步骤：
将衬底放置在并入了加热装置的底座上；
由具有通风部分的热收纳部件从底座上方覆盖衬底；
抽空处理室；以及
在处理室的内部达到预定的真空度之后由加热装置加热衬底，
其中形成所述通风部分以便使热收纳部件和衬底之间形成的空间与处理室中的空间连通，并且
在抽空处理室的步骤中，通过通风部分抽出热收纳部件和衬底之间形成的空间中产生的气体。
9.一种具有衬底加热步骤的半导体制造方法，在该衬底加热步骤中对设置在适合于被抽空的处理室中的衬底进行加热，该方法包括以下步骤：
通过向衬底上形成的外延层中注入离子来形成杂质区；以及
利用具有加热装置的衬底加热设备来加热外延层中形成的杂质区，该加热装置用于对设置在适合于被抽空的处理室中的衬底进行加热，
其中该衬底加热设备包括：
安装在加热装置和衬底之间的底座，该衬底安装在该底座上；以及
热收纳部件，其安装在底座对面，其中衬底夹在热收纳部件和底座之间，并且该热收纳部件通过底座从加热装置收纳热量，并且
其中形成了使热收纳部件和衬底之间形成的空间与处理室中的空间连通的通风部分。
10.根据权利要求9所述的方法，其中由该半导体制造方法制造的半导体器件包括二极管、双极晶体管、结型场效应晶体管、MES场效应晶体管和MOS场效应晶体管中的至少一种，每一种都使用碳化硅衬底。
CN200710198929A 2006-12-08 2007-12-07 衬底加热设备和半导体制造方法 Active CN100580873C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006-331251 2006-12-08
JP2006331251 2006-12-08
JP2006331251 2006-12-08
JP2007-294859 2007-11-13
JP2007294859 2007-11-13

Publications (2)

Publication Number Publication Date
CN101271829A true CN101271829A (zh) 2008-09-24
CN100580873C CN100580873C (zh) 2010-01-13

Family

ID=39695731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710198929A Active CN100580873C (zh) 2006-12-08 2007-12-07 衬底加热设备和半导体制造方法

Country Status (4)

Country Link
US (1) US7807553B2 (zh)
JP (1) JP2008166729A (zh)
KR (1) KR100937297B1 (zh)
CN (1) CN100580873C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094156A (zh) * 2011-11-03 2013-05-08 北京北方微电子基地设备工艺研究中心有限责任公司 基片处理设备及其腔室装置和基片加热方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008123111A1 (ja) * 2007-03-20 2010-07-15 キヤノンアネルバ株式会社 基板加熱処理装置及び基板加熱処理方法
JP4436893B2 (ja) * 2007-05-16 2010-03-24 キヤノンアネルバ株式会社 加熱処理装置
US7666763B2 (en) * 2007-05-29 2010-02-23 Canon Anelva Corporation Nanosilicon semiconductor substrate manufacturing method and semiconductor circuit device using nanosilicon semiconductor substrate manufactured by the method
JP4288309B2 (ja) * 2007-09-03 2009-07-01 キヤノンアネルバ株式会社 基板熱処理装置及び基板の熱処理方法
JP5141227B2 (ja) * 2007-12-12 2013-02-13 住友電気工業株式会社 半導体装置の製造方法
US8782988B2 (en) 2008-02-06 2014-07-22 Boral Stone Products Llc Prefabricated wall panel with tongue and groove construction
JP4520512B2 (ja) * 2008-02-13 2010-08-04 キヤノンアネルバ株式会社 加熱装置
JP4617364B2 (ja) * 2008-02-29 2011-01-26 キヤノンアネルバ株式会社 基板加熱装置及び処理方法
JP2010205922A (ja) * 2009-03-03 2010-09-16 Canon Anelva Corp 基板熱処理装置及び基板の製造方法
JP2010251718A (ja) * 2009-03-27 2010-11-04 Canon Anelva Corp 加熱装置の温度制御方法及び記憶媒体
JP2011023431A (ja) * 2009-07-14 2011-02-03 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5603219B2 (ja) * 2009-12-28 2014-10-08 キヤノンアネルバ株式会社 薄膜形成装置
DE102012003903A1 (de) * 2012-02-27 2013-08-29 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zur thermischen Behandlung von Siliziumcarbidsubstraten
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
JP7233849B2 (ja) * 2018-04-11 2023-03-07 株式会社アルバック 熱処理装置
CN113937038B (zh) * 2021-11-12 2022-09-02 芯达半导体设备(苏州)有限公司 热处理单元排风系统

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519071B2 (ja) 1987-11-30 1996-07-31 東洋炭素 株式会社 アウトガスの少ない炭素材料の製造方法
JPH07176482A (ja) * 1991-05-31 1995-07-14 At & T Corp エピタキシャル成長方法および装置
JPH0547782A (ja) 1991-08-08 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
JPH06216333A (ja) 1993-01-20 1994-08-05 Matsushita Electron Corp 半導体記憶装置の製造方法
JPH1045474A (ja) 1996-08-01 1998-02-17 Toyo Tanso Kk 熱分解炭素被覆黒鉛材の製造方法
US6268026B1 (en) 1997-10-20 2001-07-31 Hoechst Celanese Corporation Multilayer laminate formed from a substantially stretched non-molten wholly aromatic liquid crystalline polymer and non-liquid crystalline polyester and method for forming same
US6099650A (en) * 1998-03-03 2000-08-08 Concept Systems Design, Inc. Structure and method for reducing slip in semiconductor wafers
KR200243530Y1 (ko) * 1999-06-30 2001-09-29 이영원 반도체 웨이퍼의 베이크장치
JP2002076358A (ja) 2000-09-01 2002-03-15 Japan Science & Technology Corp 短チャネルスイッチング素子及びその製造方法
JP4618912B2 (ja) * 2001-03-12 2011-01-26 Ｏｋｉセミコンダクタ株式会社 被処理体の加熱処理装置及びその排気方法
WO2002095795A2 (de) * 2001-05-18 2002-11-28 Mattson Thermal Products Gmbh Vorrichtung zur aufnahme von scheibenförmigen objekten
US7105425B1 (en) * 2002-05-16 2006-09-12 Advanced Micro Devices, Inc. Single electron devices formed by laser thermal annealing
JP4013660B2 (ja) 2002-06-14 2007-11-28 富士電機デバイステクノロジー株式会社 炭化珪素半導体装置の製造方法
JP4514087B2 (ja) 2002-09-25 2010-07-28 シャープ株式会社 メモリ膜構造、メモリ素子及びその製造方法、並びに、半導体集積回路及びそれを用いた携帯電子機器
EP1576419A4 (en) * 2002-12-09 2006-07-12 Pixelligent Technologies Llc PROGRAMMABLE PHOTOLITHOGRAPHIC MASKS AND REVERSIBLE PHOTO-BLEACHABLE MATERIALS BASED ON NANOGRAPHER SEMICONDUCTOR PARTICLES AND APPLICATIONS THEREFOR
US20060249073A1 (en) 2003-03-10 2006-11-09 The New Industry Research Organization Method of heat treatment and heat treatment apparatus
JP3741283B2 (ja) 2003-03-10 2006-02-01 学校法人関西学院 熱処理装置及びそれを用いた熱処理方法
JP4336133B2 (ja) * 2003-03-27 2009-09-30 学校法人東海大学 ナノシリコン発光素子の製造法
JP4540953B2 (ja) * 2003-08-28 2010-09-08 キヤノンアネルバ株式会社 基板加熱装置及びマルチチャンバー基板処理装置
JP4474596B2 (ja) * 2003-08-29 2010-06-09 キヤノンアネルバ株式会社 シリコンナノ結晶構造体の形成方法及び形成装置
JP4214250B2 (ja) 2004-02-20 2009-01-28 農工大ティー・エル・オー株式会社 シリコンナノ結晶構造体の作製方法及び作製装置
TWI406890B (zh) * 2004-06-08 2013-09-01 Sandisk Corp 奈米結構之沉積後包封：併入該包封體之組成物、裝置及系統
KR100571841B1 (ko) 2004-06-21 2006-04-17 삼성전자주식회사 베이크 시스템
JP4453984B2 (ja) 2004-10-19 2010-04-21 キヤノンアネルバ株式会社 基板支持・搬送用トレイ
US7732739B2 (en) * 2004-10-19 2010-06-08 Canon Anelva Corporation Substrate heat treatment apparatus and substrate transfer tray used in substrate heat treatment
JP2006120663A (ja) 2004-10-19 2006-05-11 Sharp Corp 不揮発性半導体記憶装置及びその製造方法
JP2006176859A (ja) 2004-12-24 2006-07-06 Canon Anelva Corp シリコンナノ結晶構造体の作製方法
KR100682933B1 (ko) * 2005-02-16 2007-02-15 삼성전자주식회사 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법
US20100025695A1 (en) 2007-04-20 2010-02-04 Canon Anelva Corporation Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
JP4436893B2 (ja) 2007-05-16 2010-03-24 キヤノンアネルバ株式会社 加熱処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094156A (zh) * 2011-11-03 2013-05-08 北京北方微电子基地设备工艺研究中心有限责任公司 基片处理设备及其腔室装置和基片加热方法

Also Published As

Publication number Publication date
JP2008166729A (ja) 2008-07-17
US7807553B2 (en) 2010-10-05
KR20080053212A (ko) 2008-06-12
KR100937297B1 (ko) 2010-01-18
US20080213988A1 (en) 2008-09-04
CN100580873C (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
CN100580873C (zh) 衬底加热设备和半导体制造方法
EP1804284B1 (en) Substrate heat treatment apparatus and substrate transfer tray used in substrate heat treatment
US7820534B2 (en) Method of manufacturing silicon carbide semiconductor device
KR101817185B1 (ko) 피가공재 상의 응축을 방지하기 위한 능동형 이슬점 감지 및 로드록 배기
US7569496B2 (en) Method for manufacturing SiC semiconductor device
US20060205169A1 (en) Method for manufacturing a semiconductor device using a sidewall spacer etchback
KR102055681B1 (ko) 불활성 대기 압력 예냉 및 후열처리
EP2117036A1 (en) Semiconductor device manufacturing method and semiconductor device
JP6530377B2 (ja) 半導体基板の凹部の角部を丸める方法及び装置
EP2400528B1 (en) Method for manufacturing silicon carbide semiconductor device
US7897513B2 (en) Method for forming a metal silicide
US7018888B2 (en) Method for manufacturing improved sidewall structures for use in semiconductor devices
CN101989544A (zh) 一种可减少基片背面聚合物的结构
CN109473345A (zh) 一种碳化硅器件的离子注入方法
JP2010056183A (ja) アニール装置、熱処理方法
US9698017B2 (en) Manufacturing method of semiconductor device
KR100380275B1 (ko) 반도체 소자의 게이트 절연막 형성방법
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2005093909A5 (zh)
KR20060090224A (ko) 기판처리방법
JP2000031065A (ja) 基板処理装置及び基板処理方法
JP2006121019A (ja) 半導体装置の製造方法
KR20010002839A (ko) 반도체 소자의 폴리실리콘층 형성 방법
JP2008282976A (ja) 膜形成装置および炭化珪素半導体装置の製造方法
JPS6276566A (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant