KR20010002839A - 반도체 소자의 폴리실리콘층 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 폴리실리콘층 형성 방법을 개시한다. 개시된 본 발명은, 반도체 기판상에 게이트 산화막을 증착한다. 이어서, 게이트 산화막상에 반응 가스를 주입하면서 인-시튜로 불순물을 도핑시킨 비정질 실리콘층을 증착한다. 그런 다음, 불순물이 도핑된 비정질 실리콘층에 불순물을 이온 주입한다. 결과물을 열처리하여, 인-시튜로 도핑된 불순물과 이온 주입된 불순물이 폴리실리콘의 하부에서 합쳐지게 한다.

Description

반도체 소자의 폴리실리콘층 형성 방법{method of forming a poly silicon layer in semiconductor device}

본 발명은 반도체 소자의 폴리실리콘층 형성 방법에 관한 것으로서, 보다 구체적으로는 게이트 전극의 하부층을 이루는 폴리실리콘층을 형성하는 방법에 관한 것이다.

일반적으로, 게이트 전극은 모스 트랜지스터를 셀렉팅하는 전극으로서, 주로 불순물이 도핑된 폴리실리콘막으로 형성되거나 또는 불순물이 도핑된 폴리실리콘막과 금속 실리사이드막의 적층막으로 형성된다.

특히, 폴리실리콘층을 형성할 때, 반도체 기판상에 게이트 절연막을 증착한 후, 비정질 실리콘층을 게이트 절연막에 증착한다. 이어서, 비정질 실리콘층에 보론과 같은 불순물을 이온 주입하여 도핑된 비정질 실리콘층을 형성하게 된다.

그런데, 도핑된 비정질 실리콘층은 면저항이 높기 때문에, 불순물 도핑 후 열처리 공정이 필수적으로 실시된다. 특히, 도 1에 도시된 그래프에서, 이온 주입 후의 보론 농도는 비정질 실리콘층의 상부에서 하부로 갈수록 낮아진다. 후속 열처리 공정은 폴리실리콘내에서 보론 농도를 균일하게 하는 역할도 한다.

그런데, 후속 열처리 공정을 하게 되면, 보론 이온이 폴리실리콘의 상부를 통해 외부 확산된다. 이로 인하여, 게이트 절연막과의 계면 부근인 폴리실리콘층의 하부에서의 보론 농도가 폴리실리콘층내에서 요구되는 농도보다 낮게 나타나게 된다.

즉, 도 2에 도시된 그래프와 같이, 후속 열처리 공정을 하게 되면, 폴리실리콘층 하부의 보론 농도가 최소한의 한계 농도인 1×10²⁰원자/cc 이하가 되어, 반도체 소자의 전기적 특성이 열화되는 문제점이 발생된다.

따라서, 본 발명은 종래의 폴리실리콘층 형성 방법이 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 후속 열처리 공정 후, 폴리실리콘층내에서 불순물의 농도가 전체적으로 균일하게 함과 아울러 최소한의 한계 농도를 유지할 수 있는 반도체 소자의 폴리실리콘층 형성 방법을 제공하는데 목적이 있다.

도 1은 종래의 폴리실리콘층 형성 방법에 따라 불순물 이온 주입 후, 비정질 실리콘층내에서의 불순물 농도를 나타낸 그래프.

도 2는 종래의 폴리실리콘층 형성 방법에 따라 열처리 공정 후, 폴리실리콘내에서의 불순물 농도를 나타낸 그래프.

도 3 내지 도 5는 본 발명에 따른 폴리실리콘층 형성 방법을 순차적으로 나타낸 단면도.

도 6은 본 발명에 따른 방법에 의해 폴리실리콘층내에서 불순물인 보론의 농도 프로파일을 나타낸 그래프.

- 도면의 주요 부분에 대한 부호의 설명 -

1 ; 반도체 기판 2 ; 필드 산화막

3 ; 게이트 절연막 4 ; 비정질 실리콘층

4a ; 폴리실리콘 5 ; 폴리 마스크

상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 폴리실리콘층 형성 방법은 다음과 같다.

반도체 기판상에 게이트 산화막을 증착한다. 이어서, 게이트 산화막상에 반응 가스를 주입하면서 인-시튜로 불순물을 도핑시킨 비정질 실리콘층을 증착한다. 그런 다음, 불순물이 도핑된 비정질 실리콘층에 불순물을 이온 주입한다. 결과물을 열처리하여, 인-시튜로 도핑된 불순물과 이온 주입된 불순물이 폴리실리콘의 하부에서 합쳐지게 한다.

상기된 본 발명에 의하면, 비정질 실리콘층을 증착함과 아울러 인-시튜로 불순물도 도핑하고, 이어서 불순물을 이온 주입하게 되므로써, 후속 열처리 공정 후, 인-시튜로 도핑된 불순물과 이온 주입된 불순물이 폴리실리콘내에서 합쳐지게 된다. 따라서, 불순물 농도가 폴리실리콘의 상하에 걸쳐서 균일해지고, 폴리실리콘내에서 요구되는 불순물의 농도가 유지된다.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

도 3 내지 도 5는 본 발명에 따른 폴리실리콘층 형성 방법을 순차적으로 나타낸 단면도이고, 도 5는 본 발명에 따른 방법에 의해 폴리실리콘층내에서 불순물인 보론의 농도 프로파일을 나타낸 그래프이다.

도 3에 도시된 바와 같이, 반도체 기판(1)상에 필드 산화막(2)을 형성하여, 액티브 영역을 마련한다. 이어서, 전체 구조 상부에 게이트 산화막(3)을 증착한다. 그런 다음, 300 ∼ 500mTorr의 압력과 480 ∼ 580℃의 온도로 유지된 반응로내에 반도체 기판을 배치한 후, 반응로내에 반응 가스인 SiH₄가스와 B₂H₆가스를 주입하여 500 ∼ 1,500Å 정도의 두께로 비정질 실리콘층(4)을 형성함과 동시에 인-시튜로 불순물인 보론을 비정질 실리콘층(4)에 도핑한다. 이때, 보론 농도는 3×10¹⁹∼ 1×10²⁰원자/cc 정도이다. 즉, 본 발명에서는 비정질 실리콘층(4)을 증착함과 동시에 불순물도 같이 도핑한다.

이어서, 도 4에 도시된 바와 같이, 비정질 실리콘층(4)상에 폴리 마스크(5)를 형성한 후, 이 폴리 마스크(5)를 이용해서 보론 이온을 비정질의 폴리실리콘(4)에 이온 주입한다. 이온 주입 공정 조건은 이온 주입 에너지는 2 ∼ 20keV이고, 농도는 2×10¹⁵∼ 1×10¹⁶이온/㎠이다. 따라서, 비정질 실리콘층(4)내에는 앞서 인-시튜로 도핑된 보론과 이온 주입된 보론이 공존하게 된다.

그런 다음, 도 5와 같이 폴리 마스크(5)를 제거한 후, 전체 결과물을 열처리하게 되는데, 이때 게이트 산화막(3)과의 계면 부근이 폴리실리콘(4a)의 하부에서 인-시튜로 도핑된 보론과 이온 주입된 보론이 합쳐지게 된다. 따라서, 열처리 공정에서, 보론 이온의 일부분이 폴리실리콘(4a)의 상부로 외부를 향해 확산되어도, 보론 농도가 전체적으로 균일해진다.

이를 그래프로 나타낸 것이 도 5이다. 도 5에서 횡축은 폴리실리콘의 상하 길이이고, 종축은 보론 농도이다. 도시된 바와 같이, 폴리실리콘의 상하부 및 중간부에서도 보론 농도는 1×10²⁰원자/cc 이상이면서 균일한 프로파일을 나타내고 있다. 이러한 결과는 전술된 바와 같이, 열처리 공정중에 인-시튜로 도핑된 보론과 이온 주입된 보론이 폴리실리콘의 하부에서 합쳐지는 것에 기인한다.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면 비정질 실리콘층을 형성하면서 동시에 보론을 도핑하게 되므로, 열처리 공정에서 인-시튜로 도핑된 보론과 이온 주입된 보론이 폴리실리콘의 하부에서 합쳐지게 된다. 따라서, 보론 농도가 폴리실리콘 상하부 전체에 걸쳐서 균일해지게 되어, 반도체 소자의 전기적 특성이 향상된다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

1. 반도체 기판상에 게이트 절연막을 증착하는 단계;

   상기 게이트 절연막상에 인-시튜로 불순물이 도핑된 비정질 실리콘층을 형성하는 단계;

   상기 비정질 실리콘층에 불순물을 이온 주입하는 단계; 및

   상기 인-시튜로 도핑된 불순물과 이온 주입된 불순물이 폴리실리콘 하부에서 합쳐지도록, 상기 반도체 기판 전체를 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성 방법.
2. 제 1 항에 있어서, 상기 인-시튜로 도핑되는 불순물은 보론이고, 상기 보론 농도는 3×10¹⁹∼ 1×10²⁰원자/cc인 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성 방법.
3. 제 1 항에 있어서, 상기 이온 주입되는 불순물은 보론이고, 상기 보론의 이온 주입 에너지는 2 ∼ 20keV이며, 보론 농도는 2×10¹⁵∼ 1×10¹⁶이온/㎠인 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성 방법.