CN101197368B - 半导体器件及其制造方法 - Google Patents

Abstract

通过以下节省成本的方式制造一种具有在一个半导体衬底(20)上具有多个有源元件(31-33、41-43)和无源元件(51、52)的半导体器件(100)，即使当所述有源和无源元件包括双侧电极元件(41-43、51、52)也是如此。当将半导体衬底划分为多个场区域(F1-F8)时，穿透半导体衬底的绝缘隔离沟槽(T)包围每一个场区域，以及多个有源元件或多个无源元件中的任意一方的每一个。此外，多个元件中的每一个具有一对分别设置在半导体衬底的两侧(S1、S2)中的每一侧上的用于电源的功率电极(dr1、dr2)，用作双侧电极元件。

Description

半导体器件及其制造方法

技术领域

本发明总体上涉及在衬底上具有多个元件的半导体器件和制造所述器件的方法。

背景技术

例如，在公开号为2001-60634的日本专利申请(专利文献1＝US 6365932B1)中公开了一种具有形成在一个半导体衬底上的金属氧化物半导体(MOS)晶体管和双极性晶体管的半导体器件。图15是在专利文献1中公开的常规半导体器件，其用于示出半导体器件90的截面。

图15所示的半导体器件90是形成在一个半导体衬底1上的有源元件和无源元件的复合IC。半导体器件90是用于机动车辆的控制器的器件，并且驱动燃料喷射器(螺线管阀)等的负载。半导体器件90以集成的方式具有诸如UpDrain MOSFET 8、NPN晶体管9、CMOS 10等的电路。

图15中的半导体器件90采用绝缘体上硅(SOI)板1作为半导体衬底。通过将衬底结合在一起来制造所述SOI板，并且其具有层叠结构，其中，在p型硅板2的顶部设置薄硅层4，其间插有氧化硅膜3。在硅层4上形成沟槽7，在沟槽7的内壁表面上形成氧化硅膜，并且在沟槽7中填充多晶硅。由沟槽7形成了很多岛部分，在每一岛上形成构成UpDrain MOSFET 8的nMOS和pMOS、NPN晶体管9和CMOS10。半导体器件90中的UpDrain MOSFET 8、NPN晶体管9和CMOS 10中的每一个为单侧电极元件，所述元件具有一对用于驱动这些元件的电极，其只位于半导体衬底1上的硅层4那一侧的表面上。

就图15所示的半导体器件90而言，具有通过粘合两个衬底而被掩埋的氧化硅膜3的SOI板1用于各种类型的用途，例如，提高形成在其上的半导体元件的速度、提高集成密度等。

另一方面，由具有粘合在一起的两个衬底的SOI板1构成的半导体器件90具有诸如用于管芯安装、实施为封装等的处理步骤数量的增加这样的因素，其导致制造成本的增加。

在公开号为2001-144173的日本专利申请(专利文献2＝US6879029B2)中公开了一种控制具有粘合衬底的半导体器件的制造成本增加的方法。根据专利文献2中的方法，可以在不使用粘合SOI衬底的情况下制造采用了元件隔离结构的半导体器件，由此能够简化制造过程，并防止制造成本的增加。

具有掩埋氧化物膜的SOI板适于形成单侧电极元件，例如图15所示的半导体器件90，通过抵达氧化物膜的用于绝缘隔离的绝缘隔离沟槽能够实现提高速度和高密度集成。另一方面，具有掩埋氧化物膜的SOI板通过掩埋氧化物膜防止电流沿板截面方向流动。由于这个原因，采用具有掩埋氧化物膜的SOI板作为诸如用于大电流电源的IGBT元件和垂直金属氧化物半导体晶体管元件的器件，而其不适于形成双侧电极元件，所述元件具有一对用于驱动器件的电极，其分布在半导体衬底表面的两侧。因此，这些垂直金属氧化物半导体晶体管元件和IGBT元件中的很多元件形成为一个芯片，并且难以将这些元件与其他元件集成，由此导致了制造成本的增加。

发明内容

鉴于上述和其他问题，本发明提供一种半导体器件和制造所述器件的方法，所述器件在一个半导体衬底上具有多个有源元件和多个无源元件，为了成本效率，甚至对于双侧电极元件也能够实现绝缘隔离和集成。

所述半导体器件具有形成在一个半导体衬底上的多个有源元件和多个无源元件，该半导体器件包括：位于半导体衬底上的多个场区域；以及围绕多个场区域的绝缘隔离沟槽。所述绝缘隔离沟槽穿透半导体衬底，以将所述半导体衬底划分为所述多个场区域，并且场区域中的每一个包括多个有源元件和多个无源元件中的一个。另外，多个有源元件和多个无源元件当中的至少两个元件具有一对设置在所述半导体衬底的两侧上的用于电源的功率电极。

上述半导体器件采用体单晶硅衬底来代替具有掩埋氧化物膜的SOI衬底，从而使所述半导体器件节省成本。此外，通过穿透的绝缘隔离沟槽将半导体衬底划分为多个场区域，从而有可能将多个有源元件和多个无源元件分隔到相应的场区域中并使之集成。此外，由于采用体单晶硅衬底，而可以在衬底上形成至少两个或更多个双侧电极元件。此外，可以通过所公开的方法以节省成本的方式制造所述半导体器件。

就一个半导体衬底上的绝缘隔离和集成而言，通过上述方式，使得具有至少两个由有源或无源元件构成的双侧电极元件的半导体器件成为可能。

附图说明

通过以下参考附图进行的详细说明，本发明的其他目的、特征和优点将变得更为明显，其中：

图1示出本发明的一个实施例中的半导体器件100的截面图；

图2示出半导体器件101的截面图；

图3A到图3E示出半导体器件102的制造工艺的截面图；

图4示出具有用于双侧电极元件的布线的半导体器件103的截面图；

图5A和图5B示出半导体器件104在电路板P上的实施的截面图；

图6A和6B示出半导体器件110的示意图和截面图；

图7A和7B示出半导体器件111的示意图和截面图；

图8A和8B示出半导体器件112的示意图和截面图；

图9A和9B示出了半导体器件113的截面的示意图和截面图；

图10A和10B示出半导体器件114的示意图和截面图；

图11A和11B示出了半导体器件115的示意图和截面图；

图12示出逆变器电源模块的示意图；

图13示出具有逆变器电源模块的半导体器件105的截面图；

图14示出具有逆变器电源模块的半导体器件106的截面图；以及

图15示出常规半导体器件90的截面图。

具体实施方式

以下将基于附图说明实施本发明的最佳方式。

图1是示出本发明的半导体器件的实施例中的半导体器件100的截面的示图。

半导体器件100具有形成在半导体衬底20上的有源元件31-33、41-43以及无源元件51、52。在半导体器件100中，将有源元件示例性地表示为双极性晶体管元件31、互补MOS(CMOS，互补金属氧化物半导体)晶体管元件32、水平金属氧化物半导体(MOS)晶体管元件33、垂直金属氧化物半导体(MOS)晶体管元件41、IGBT(绝缘栅双极性晶体管)元件42，并将二极管元件43例示为有源元件的范例。此外，将无源元件示例性地表示为用作电阻元件的N导电类型(n-)低杂质浓度元件51和用作半导体器件100中的布线元件的N导电类型(n+)高杂质浓度元件52。

用于半导体器件100的半导体衬底20由具有N导电类型(n-)的体单晶硅衬底构成。图1所示的有源元件31-33、41-43和无源元件51、52不是薄膜元件。这些元件是采用由具有N导电类型(n-)的体单晶硅衬底构成的半导体衬底20的元件。

图1的半导体器件100具有被划分成多个场区域F1-F8的半导体衬底20，所述多个场区域F1-F8由穿透半导体衬底20的绝缘隔离沟槽T所包围。所述绝缘隔离沟槽T可以是下述沟槽类型中的任何一种。也就是说，沟槽T可以是具有掩埋在沟槽中的诸如氧化硅的绝缘体的绝缘隔离沟槽、具有借助于设置在沟槽中的侧壁氧化物膜掩埋的诸如多晶硅的导体的绝缘隔离沟槽、或者具有所形成的两个表面被氧化硅等覆盖的空腔的绝缘隔离沟槽。

将半导体器件100中的多个有源元件31-33、41-43以及无源元件51、52分别分配到不同的场区域F1-F8。此外，在上述多个有源元件31-33、41-43和多个无源元件51、52中，被例示为垂直金属氧化物半导体晶体管元件41、IGBT元件42和二极管元件43的有源元件41-43以及无源元件51、52，即作为电阻元件的高杂质浓度元件52和作为布线元件的低杂质浓度元件51是双侧电极元件，其将一对电极dr1和dr2分别散布在半导体衬底20的第一侧S1和第二侧S2上(在图1中在电极dr1和dr2上画有阴影线)。电极dr1、dr2用于为有源和无源元件41-43、51、52提供电能。也就是说，半导体器件100具有至少两个双侧电极元件41-43、51、52。因此，在半导体衬底20的第二侧S2上形成至少5个电极(即，至少双侧电极元件的数量)。此外，被例示为双极性晶体管元件31、CMOS晶体管元件32和水平金属氧化物半导体(MOS)晶体管元件33的有源元件31-33是单侧电极元件，其具有一对仅设置在半导体衬底20的第一侧S1上的电极ds1(在图1中在电极ds1和ds2上画有阴影线)。电极ds1用于为有源元件31-33提供电能。

在半导体器件100中，在半导体衬底20的第二侧S2上至少形成与具有N导电类型(n-)的半导体衬底20不同的具有P导电类型(p)的杂质扩散层21和同样具有N导电类型但具有不同浓度(n+)的杂质扩散层22。在多个场区域F1-F8当中，这些杂质扩散层21、22分别形成在场区域F5以及场区域F1-F4、F8中。在半导体器件100中，可以通过以适当的方式在场区域F1-F4、F5、F8中形成具有预定导电类型、浓度和厚度的杂质扩散层21、22，而在一个半导体衬底20上形成具有各种特性的双侧电极元件41-43、51、52以及各种有源元件31-33、41-43和无源元件51、52。

可以优选采用图1的半导体器件100作为用于电源的半导体器件，因为其上形成了诸如垂直金属氧化物半导体晶体管元件41和IGBT元件42的双侧电极元件。由于在半导体器件100中采用体单晶硅衬底20，而容易获得更大的电流容量和对诸如ESD的浪涌的耐受度的提高。此外，由于没有掩埋氧化物膜，因此能够改善散热特性。

此外，通过采用上述绝缘分隔结构，可以将半导体器件100形成为复合IC，其将诸如垂直金属氧化物半导体晶体管元件41和IGBT元件42的双侧电极元件以及诸如双极性晶体管元件31和水平金属氧化物半导体晶体管元件33的单侧电极元件这二者结合起来。

半导体器件100通过仅采用由通常能够以低成本得到的体单晶硅衬底构成的半导体衬底20来代替如图15中示出的半导体器件90所例示的具有掩埋氧化物膜3的SOI衬底，而获得由多个有源元件31-33、41-43和无源元件51、52构成的集成结构。此外，通过穿透半导体衬底20的环绕绝缘隔离沟槽T，将图1所示的半导体衬底20划分为多个场区域F1-F8，并且将多个有源元件31-33、41-43和无源元件51、52以分散的方式分别设置在不同的场区域F1-F8中。因此，在半导体器件100中，通过穿透用于集成的半导体衬底20的绝缘隔离沟槽T使多个有源元件31-33、41-43和无源元件51、52彼此绝缘。此外，即使有源元件41-43和无源元件51、52是上述双侧电极元件，也有可能实现集成，因为不带有掩埋氧化物膜的体单晶硅衬底可以用作半导体衬底20。此外，通过稍后所述的制造方法可以以节省成本的方式制造半导体器件100。

图2是另一半导体器件的示图，即半导体器件101的截面图。在这种情况下，在图2的半导体器件101中，与图1的半导体器件100相似的部分具有与之相似的附图标记。

图1的半导体器件100形成在由体单晶硅衬底构成的具有N导电类型(n-)的半导体衬底20上。相反，图2的半导体器件101形成在由外延衬底构成的半导体衬底60上，该半导体衬底60具有位于具有N导电类型(n+)的体单晶硅衬底61上的具有N导电类型(n-)的硅外延层62。

由于制造工艺中的处理强度的要求，图1和2所示的半导体器件100、101中的半导体衬底20、60必须具有预定厚度。此外，当例如形成诸如垂直金属氧化物半导体晶体管元件41和IGBT元件42的用于电源电路的双侧电极元件时，为了高耐压需要具有较低杂质浓度的(n-)载流子漂移层。另一方面，需要具有较高杂质浓度的(n+)漂移层以使所述元件变为低导通电阻元件。因此，当具有N导电类型(n+)的体单晶硅衬底61用作支持衬底，以为图2的半导体器件101中的外延衬底60提供强度时，可以将高耐压和/和低导通电阻双侧电极元件形成为载流子漂移层，其中所述外延衬底60包括具有N导电类型(n-)的硅外延层62，其具有适当设置的厚度和杂质浓度，以用作载流子漂移层。

此外，即使在图2的半导体器件101中，也可以像图1中的半导体器件100一样，将多个有源元件31-33、41-43和无源元件元件51、52分别设置在不同的场区域中。此外，图2的半导体器件101具有两个以上的双侧电极元件41-43、51、52，从而在半导体衬底60的第二侧S2上具有至少五个(即，双侧电极元件的数量)电极。

如上所述，如图1和2所示，半导体器件100和101二者都是能够通过当在一个半导体衬底上形成多个有源/无源元件时能为至少两个双侧电极元件提供绝缘隔离而以节省成本的方式制造的半导体器件。

在下文中将说明图1、图2所示的半导体器件100、101的制造方法。

图3A到3E是作为图1的半导体器件100的简化版本的半导体器件102的每一制造步骤的截面图。在图3E所示的半导体器件102中，形成作为双侧电极元件的垂直金属氧化物半导体晶体管元件41和IGBT元件42。在这种情况下，在图3E的半导体器件102中，与图1的半导体器件100相类似的部分具有与之相似的附图标记。

在制造半导体器件102时首先在图3A所示的衬底制备步骤中，制备用于形成元件的具有预定厚度(例如，400μm)的半导体衬底20a。

接下来，在图3B所示的非穿透绝缘隔离沟槽形成工艺中，从用于形成元件的半导体衬底的第一侧S1形成具有指定深度(例如，150μm)的非穿透绝缘隔离沟槽Ta，从而由沟槽T包围场区域F4和F5中的每一个。非穿透绝缘隔离沟槽Ta可以是下述沟槽中的任何一种。也就是说，所述沟槽可以是具有掩埋在其中的绝缘体的沟槽、借助于侧壁氧化物膜具有掩埋导体的沟槽、或其中形成空洞的沟槽。在这种情况下，当在沟槽Ta中形成具有空洞的沟槽时，在下述图3C所示的第一侧元件形成工艺中，由绝缘体覆盖沟槽Ta的第一侧S1表面上的开口。

接下来，在图3C所示的第一侧元件形成工艺中，执行在半导体衬底20a的第一侧S1上形成垂直金属氧化物半导体晶体管元件41和IGBT元件42的每一部分所需的工艺。

接下来，在图3D所示的衬底磨蚀工艺中，从第二侧S2一侧对用于形成元件的半导体衬底20a进行抛光，从而使非穿透绝缘隔离沟槽Ta的末端暴露出来，也就是说，例如，将所述衬底抛光为具有120μm的厚度。在这种情况下，优选在机械抛光之后对抛光面进行湿法蚀刻，以去除损伤层。通过上述过程，用于形成元件的半导体衬底20a变为具有预定厚度的半导体衬底20，并且使非穿透绝缘隔离沟槽Ta形成为穿透半导体衬底20的绝缘隔离沟槽T。

最后，在处于衬底磨蚀工艺之后的图3E所示的第二侧元件形成工艺中执行用于在半导体衬底20的第二侧S2上形成杂质扩散层21、22的离子注入工艺，此外还执行其他所需的工艺，以在所述第二侧S2上形成作为双侧电极元件的垂直金属氧化物半导体晶体管元件41和IGBT元件42的每一部分。

通过上述方式制造半导体器件102。

在这种情况下，在图3A到3E所示的半导体器件102的制造方法中，在图3B的非穿透绝缘隔离沟槽形成工艺和图3D的衬底磨蚀工艺之间执行图3C所示的第一侧元件形成工艺。例如，可以在图3B的非穿透绝缘隔离沟槽形成工艺之前或者在图3D的衬底磨蚀工艺之后执行上述半导体器件102的制造方法中的第一侧元件形成工艺。然而，通过在图3B的非穿透绝缘隔离沟槽形成工艺之后执行第一侧元件形成工艺，可以避免由于执行图3B的非穿透绝缘隔离沟槽形成工艺而给元件形成造成的不利影响。此外，通过在图3D的衬底磨蚀工艺之前执行第一侧元件形成工艺，可以在仍然处于容易处理的条件下的且其厚度尚未由于抛光而降低的衬底20上执行第一侧元件形成工艺。

图3A到3E所示的半导体器件102的制造方法仅由对体单晶硅衬底的一般处理而构成。即，换言之，器件102的制造工艺不需要特殊工艺来将垂直金属氧化物半导体晶体管元件41和IGBT元件42形成在一个半导体衬底20上。此外，由于采用廉价的体单晶硅衬底以在衬底20上具有穿透绝缘隔离沟槽，从而在垂直金属氧化物半导体晶体管元件41和IGBT元件42之间形成绝缘隔离，因此简化了制造工艺。这是因为，如对于图15所示的半导体器件90的工艺所描述的那样，避免了采用具有掩埋氧化物膜的SOI衬底，所述SOI衬底需要衬底粘合工艺。

此外，即使在制造包括诸如晶体管元件41和IGBT元件42的双侧电极元件的半导体器件102时，图3A到图3E所示的制造工艺也会通过在衬底20a的第一侧S1上执行的图3C的第一侧元件形成工艺以及通过在衬底磨蚀工艺之后在半导体衬底20的第二侧S2上执行的图3E的第二侧元件形成工艺形成这些元件41和42，由此实现包括双侧电极元件的半导体器件102的制造。

可以将图3A到3E所示的半导体器件102的制造方法总结为这样一种制造方法，即其能够实现如下半导体器件的制造：通过即使对于双侧电极元件也能够以较低的制造成本实现绝缘隔离和集成，从而在一个半导体衬底上的多个有源和无源元件当中具有至少两个双侧电极元件。

此外，在图3A到3E所示的半导体器件102的制造方法中，体单晶硅衬底用于半导体器件102的元件形成。也就是说，与图1中的半导体器件100一样，半导体器件102是形成在体单晶硅衬底上的器件。另一方面，通过图3A到3E所示的制造方法制造按照与图2所示的半导体器件101相同的方式形成在外延衬底上的半导体器件。在这种情况下，在图3A所示的衬底制备工艺中，将具有形成在体单晶硅衬底上的硅外延层的外延衬底制备为用于形成元件的半导体衬底，并且可以执行图3B到3E中的每一工艺，以便使半导体衬底在该衬底的第一侧S1表面上具有硅外延层。

以下将关于应用形式，例如连接布线和电路基板的实施，对与分别在图1-图3E中示出的半导体器件100-102相似的半导体器件进行说明。

图4是半导体器件103的截面图，其示出形成在器件103上的每一个双侧电极元件中的连接布线的例子。此外，在图4的半导体器件103中，与图1的半导体器件100相似的部分具有与之相似的附图标记。

如上所述，图4的半导体器件103的双侧电极元件41-44、51、52是在半导体衬底20的两侧上具有一对用于驱动元件41-44、51、52的电极的元件。也就是说，电极dr1和电极dr2分别分布在第一侧S 1和第二侧S2上。由于这个原因，具有双侧电极元件41-44、51、52的半导体器件103在半导体衬底的第一侧S1和第二侧S2上具有穿过层绝缘膜Z1、Z2形成的布线L1、L2。此外，作为布线元件的高杂质浓度元件52用于将半导体衬底20的第二侧S2连接到第一侧S1。

图5A、5B分别示出处于电路基板P的实施状态下的半导体器件104的截面图。此外，在图5A/B的半导体器件104中，与图1的半导体器件100相似的部分具有与之相似的附图标记。

在图5A中，将形成在半导体器件104上的双侧电极元件41的位于第二侧S2上的电极dr2通过设置在电路基板P上的布线PL连接到另一电极dr2。在实现本发明的半导体器件时，该器件上的双侧电极元件的位于第二侧上的电极为了连接到电路基板而可以采用该电路基板的布线。

在图5B中，将形成在半导体器件104上的双侧电极元件41的位于第二侧S2上的电极dr2连接到设置在电路基板P上的热沉Ph。将形成在本发明的半导体器件上的双侧电极元件的位于第二侧S2上的电极连接到电路基板一侧的热沉，以进行散热。

接下来，将对于与分别在图1-图5A/B中示出的器件100-104相似的半导体器件说明具体的应用形式。

在图6A和6B中示出具有半桥式电路的半导体器件110。即，图6A是半导体器件110的等效电路示意图，而图6B是半导体器件110的截面图。此外，在图6A/B-图11A/B所示的半导体器件110-115中与图1-图5A/B所示的半导体器件100-104相似的部分具有与之相似的附图标记。

在图6A/B所示的半导体器件110中，在半导体衬底20上形成两个具有相同结构的垂直金属氧化物半导体晶体管元件41a、41b作为双侧电极元件。就两个垂直金属氧化物半导体晶体管元件41a、41b而言，通过用作布线元件的双侧电极元件52a使元件41a和41b串联连接，所述布线元件具有形成在其上的穿透半导体衬底20的掩埋金属Mk，如图6B所示。图6A所示的半桥式电路由两个串联连接的垂直金属氧化物半导体晶体管元件41a、41b构成，半桥式电路的输出从两个垂直金属氧化物半导体晶体管元件41a、41b的连接点引出。此外，将具有半桥式电路的半导体器件110的输出端子L设置在第一侧S1上，该侧是图6B中的垂直金属氧化物半导体晶体管元件41a的源极侧。然而，也可以将端子L设置在第二侧S2上，该侧是垂直金属氧化物半导体晶体管元件41b的漏极侧。

在图7A和7B中示出具有半桥式电路的另一半导体器件111。即，图7A是半导体器件111的等效电路示意图，而图7B是半导体器件111的截面图。

在图7A/B所示的半导体器件111中，在半导体衬底20上形成两个结构相同的IGBT元件42a、42b作为双侧电极元件。此外，对于半导体器件111，同样是双侧电极元件的二极管元件43a、43b分别与IGBT元件42a、42b中的每一个并联连接。在稍后所述的三相电路逆变器的电源模块中，与IGBT元件42a、42b中的每一个并联连接的二极管元件43a、43b可以用作所谓的飞轮二极管(FWD)。此外，在图6A/B所示的半导体器件110中，也可以按照同样的方式连接二极管元件43a、43b。

就图7A/B所示的半导体器件111中的两个IGBT元件42a、42b而言，在图7B中用作布线元件的双侧电极元件52a用于使两个元件42a和42b串联连接，如在图6A/B的半导体器件110中那样。图7A所示的半桥式电路由两个串联连接的IGBT元件42a、42b构成，并且半桥式电路的输出从串联连接的两个IGBT元件42a、42b之间的连接点引出。此外，可以将图7A/B的半导体器件111中的半桥式电路的输出端子L设置在作为IGBT元件42a的发射极侧的第一侧S1上或者作为IGBT元件42b的集电极侧的第二侧S2上。

图8A、8B中的半导体器件112是H桥式电路。图8A是半导体器件112的等效电路示意图，而图8B是半导体器件112的截面图。

图8A/B所示的半导体器件112相当于两组图6A/B所示的半导体器件110的半桥式电路。在半导体器件112中，在半导体衬底20上形成四个结构相同的垂直金属氧化物半导体晶体管元件41a-41d作为双侧电极元件，并且如图8B所示，使两个垂直金属氧化物半导体晶体管元件41a、41b以及41c、41d成对，以通过用作布线元件的双侧电极元件52a、52b而串联连接。使两组成对的垂直金属氧化物半导体晶体管元件41a、41b以及41c、41d并联连接，以形成图8A所示的H桥式电路，并且H桥式电路的输出从两组成对的晶体管元件41a、41b以及41c、41d的连接点中的每一个引出。此外，即使在半导体器件112中，也将H桥式电路的输出端子L1、L2设置在作为图8B中的垂直金属氧化物半导体晶体管元件41a、41c的源极侧的第一侧S1上。然而，也可以将输出端子L1、L2设置在作为垂直金属氧化物半导体晶体管元件41b、41d的漏极侧的第二侧S2上。

在图9A、9B中示出形成H桥式电路的另一半导体器件113。即，图9A是半导体器件113的等效电路示意图，而图9B是半导体器件113的截面图。

图9A、9B所示的半导体器件113相当于两组图7A/B所示的半导体器件111的半桥式电路。在半导体器件113中，在半导体衬底20上形成四个结构相同的IGBT元件42a-42d作为双侧电极元件。此外，对于IGBT元件42a-42d中的每一个而言，其与作为另一双侧电极元件的二极管元件43a-43d中的每一个并联连接。此外，即使在半导体器件113中，也将H桥式电路的输出端子L1、L2设置在作为图9B中的IGBT元件42a、42c的发射极侧的第一侧S1上。然而，也可以将端子L1、L2设置在作为IGBT元件42b、42d的集电极侧的第二侧S2上。

类似地，所述半导体器件可以用作三相电路逆变器的电源模块。在这种情况下，可以采用三组作为半导体器件110、111的如图6A/B和图7A/B所示的半桥式电路。三相逆变器的每一相输出从这三组半桥式电路中串联连接的两个垂直金属氧化物半导体晶体管元件或者两个IGBT元件的连接点引出。以下将详细说明用作三相电路逆变器的电源模块的半导体器件。

通过采用与图1-图5A/B所示的半导体器件100-104相似的半导体器件，图8A和图9A所示的H桥式电路可以具有不同的结构。

图10A和10B示出用于形成H桥式电路的半导体器件114。即，图10A是半导体器件114的等效电路示意图，而图10B是半导体器件114的截面图。

如图10A所示，半导体器件114的等效电路示意图基本上与图8A所示的半导体器件112的等效电路示意图相同。另一方面，图10A/B所示的半导体器件114由用于作为一对形成H桥式电路的分别形成在半导体衬底22、23上的半导体器件114H、114L构成，这与图8A/B所示的半导体器件112相反，其在一个半导体衬底20上具有H桥式电路。

在半导体器件114H、114L中，分别在半导体衬底22、23上形成两个结构相同的垂直金属氧化物半导体晶体管元件41Ha、41Hb以及41La、41Lb作为双侧电极元件。如图10B所示，使两个半导体器件114H、114L层叠，其间键合有两条引线M1、M2。此外，垂直金属氧化物半导体晶体管元件41Ha、41La以及41Hb、41Lb分别成对且通过引线M1、M2将相同的元件串联在一起，以形成H桥式电路。从引线M1、M2，引出H桥式电路的输出。

图11A和11B示出用于形成H桥式电路的另一半导体器件115。即，图11A是半导体器件115的等效电路示意图，而图11B是半导体器件115的截面图。

如图11A所示，半导体器件115的等效电路示意图基本上与图9A所示的半导体器件113的等效电路示意图相同。另一方面，在图9A/B所示的半导体器件113中，在一个半导体衬底20上形成H桥式电路。这与图11A/B中的半导体器件115相反，其作为一对分别形成在半导体衬底22、23上的两个半导体器件115H、115L形成H桥式电路。

在半导体器件115H、115L中，分别在半导体衬底22、23上形成两个结构相同的IGBT元件42Ha、42Hb以及42La、42Lb作为双侧电极元件。此外，对于IGBT元件42Ha、42Hb、42La、42Lb中的每一个而言，分别与二极管元件43Ha、43Hb、43La、43Lb并联连接。如图11B所示，使两个半导体器件115H、115L层叠，其间键合有两条引线M1、M2。此外，IGBT元件42Ha、42La以及IGBT元件42Hb、42Lb分别通过引线M1、M2串联连接，以形成H桥式电路。从引线M1、M2，引出H桥式电路的输出。

此外，在图10A/B以及图11A/B中分别示出的半导体器件114、115相类似，都是使两个半导体器件成对，以形成半桥式电路或三相电路逆变器的电源模块。

此外，尽管在图6A/B-图11A/B中只是分别示出半导体器件110-115的基本部分，但是与图1-图5A/B分别所示的半导体器件100-104一样，可以在半导体衬底20、22、23的不同位置形成另一双侧电极元件和单侧电极元件。如果例如如图6A/B-图11A/B所示的半导体器件110-115那样，双侧电极元件是用于电源的功率元件，则单侧电极例如可以形成在半导体衬底的不同位置上，以控制双侧电极元件。通过这种方式，将半导体器件形成为复合IC，该复合IC具有形成在一个半导体衬底上的用于电源的功率元件和用于控制功率元件的单侧电极元件。

以下就用于电源的三相电路逆变器的电源模块的应用方面对与图1-图5A/B分别所示的半导体器件100-104相似的半导体器件进行说明。

图12是三相电路逆变器的电源模块(IPM)的电路图。

如图12所示，虚线所包围的三相电路逆变器的电源模块(IPM)具有三对串联连接的功率晶体管(HTu、LTu)、(HTv、LTv)、(HTw、LTw)。三相交流电的三相u、v、w中的每一个分别从三个高压侧功率晶体管HTu、HTv、HTw的源极和三个低压功率晶体管LTu、LTv、LTw的漏极之间的连接点引出。此外，通过来自驱动电路的至栅极的输入信号来驱动用于电源的晶体管HTu、HTv、HTw、LTu、LTv、LTw中的每一个。

图13示出形成图12的三相电路逆变器的电源模块(IPM)的半导体器件的例子。即，图13是半导体器件105的截面图。此外，在图13的半导体器件105中，与图1的半导体器件100相似的部分具有与之相似的附图标记。

图13的半导体器件105是这样一种半导体器件，即其在一个半导体衬底20上具有形成为用于电源的双侧电极元件的分别在图12中示出的晶体管HTu、HTv、HTw、LTu、LTv、LTw。在半导体器件105中，分别通过第一侧S1上的布线L1、通过高杂质浓度元件52和通过第二侧S2上的布线L2分别连接高压侧的三个功率晶体管HTu、HTv、HTw和低压侧的三个功率晶体管LTu、LTv、LTw。此外，通过使用单侧电极元件等可以在半导体衬底20的不同位置上形成图12所示的驱动电路。

图14示出具有图12的三相电路逆变器的电源模块(IPM)的半导体器件的例子。即，图14的图示示出了半导体器件106的截面。此外，在图14的半导体器件106中，与图1的半导体器件100相似的部分具有与之相似的附图标记。

图14的半导体器件106由两个半导体器件106H、106L构成，并且器件106通过树脂M模制(mold)。在半导体器件106H中，将三个高压侧晶体管HTu、HTv、HTw形成为半导体衬底22的双侧电极元件。在半导体器件106L中，将三个低压侧晶体管LTu、LTv、LTw形成为半导体衬底23上的双侧电极元件。半导体器件106H中的功率晶体管HTu、HTv、HTw中的每一个的源电极dr1H和半导体器件106L中的功率晶体管LTu、LTv、LTw中的每一个的漏电极dr2L分别具有与引线Mu、Mv、Mw的直接连接，用于引出三相交流电的三相u、v、w中的每一个。半导体器件106H的功率晶体管HTu、HTv、HTw中的每一个的漏电极dr2H共同连接到引线Md或者热沉Mdh。半导体器件106L的功率晶体管LTu、LTv、LTw中的每一个的源电极dr1L共同连接到引线Mg和热沉Mgh。通过这种方式，在半导体器件106H、106L中的每一个中，电极dr1H、dr2H、dr1L或dr2L分别具有与引线Mu、Mv、Mw、Mg的直接连接以及与热沉Mdh、Mgh的连接。因此，图12所示的半导体器件106可以用作三相电路逆变器的电源模块(IPM)，其以低损耗获得高散热特性。

如图12中的半导体器件106所示，半导体器件100-106和110-115中的双侧电极元件具有一对分布在半导体衬底的两侧上的电源电极，从而在这些电极与引线框架和热沉直接连接时，使半导体器件以低损耗获得高散热特性。结果，所述半导体器件可以优选用作在车辆中使用的高耐受性和大电流半导体器件。

如上所述，本发明的半导体器件的制造方法是一种用于在一个半导体衬底上形成具有多个有源或无源元件的半导体器件的方法，从而使具有双侧电极元件的半导体器件具有绝缘隔离和集成，并且能够以节省成本的方式进行制造。

Claims (23)

1.一种半导体器件(100)，其具有形成在一个半导体衬底(20)上的多个有源元件(31-33、41-43)和多个无源元件(51、52)中的一个，该半导体器件包括：

位于所述半导体衬底上的多个场区域(F1-F8)；以及

围绕所述多个场区域的绝缘隔离沟槽(T)，

其中所述绝缘隔离沟槽穿透所述半导体衬底，以将所述半导体衬底划分为所述多个场区域，

所述场区域中的每一个包括所述多个有源元件和多个无源元件中的一个，并且

所述多个有源元件和所述多个无源元件当中的至少两个元件分别具有一对设置在所述半导体衬底的两侧(S1、S2)上的用于电源的功率电极(dr1、dr2)。

2.根据权利要求1所述的半导体器件，

其中在所述半导体器件中形成半桥式电路(110)，

所述半导体器件具有由具有相同结构的两个垂直MOS晶体管元件(41a、41b)或两个IGBT元件构成的垂直晶体管元件作为双侧电极元件，

所述半桥式电路由通过置于其间的另一双侧电极元件而串联连接的两个垂直晶体管元件形成，并且

所述半桥式电路从两个垂直晶体管元件的连接点(L)输出其输出。

3.根据权利要求2所述的半导体器件，

其中所述半导体器件具有形成在其中的三相逆变器的电源模块(IPM)，

所述半导体器件具有三组所述半桥式电路，并且

将所述三相逆变器的每一相输出从所述三组半桥式电路中的每一个中的所述两个串联连接的垂直晶体管元件的连接点(U、V、W)引出。

4.根据权利要求3所述的半导体器件，

其中所述半导体器件具有形成在其中的H桥式电路(112)，

所述半导体器件具有两组所述半桥式电路，并且

将所述H桥式电路的输出从所述两组半桥式电路中的每一个中的所述两个串联连接的垂直晶体管元件(41a-41b、41c-41d)的连接点(L1、L2)中的每一个引出。

5.根据权利要求1所述的半导体器件，

其中使两个半导体器件(114H、114L)成对，以形成半桥式电路(114)，

所述两个半导体器件中的每一个包括由垂直MOS晶体管元件(41Ha、41Hb、41La、41Lb)和IGBT元件之一构成的具有相同结构的垂直晶体管元件作为双侧电极元件，

使所述两个半导体器件层叠，其间插入有一条引线(M1、M2)，

使所述两个半导体器件中的每一个中的所述垂直晶体管元件通过所述一条引线(M1、M2)而彼此串联连接，并且

所述半桥式电路从所述一条引线(M1、M2)输出所述半桥式电路的输出。

6.根据权利要求5所述的半导体器件，

其中使所述两个半导体器件成对，以形成所述三相逆变器(106)的所述电源模块，

所述半导体器件中的每一个包括作为所述双侧电极元件的三个垂直晶体管元件，

所述两个半导体器件用于形成三组所述半桥式电路，并且

三条引线(Mu，Mv，Mw)中的每一个输出所述三相逆变器的每一相输出。

7.根据权利要求5所述的半导体器件，

其中使两个半导体器件(115H、115L)成对，以形成半桥式电路(115)，

所述两个半导体器件中的每一个包括作为双侧电极元件的两个垂直晶体管元件(42Ha、42Hb、42La、42Lb)，

所述两个半导体器件用于形成两组所述半桥式电路，并且H桥式电路从两条引线(L1、L2)输出所述H桥式电路的输出。

8.根据权利要求2到7中任一项所述的半导体器件，

其中使由另一双侧电极元件构成的二极管元件(43a、43b)与所述垂直晶体管元件并联连接。

9.根据权利要求1到7中的任何一项所述的半导体器件，

其中采用所述双侧电极元件作为用于电源的功率元件，

所述半导体器件(100-104)中的所述多个有源元件和所述多个无源元件当中的至少一个元件具有一对仅位于所述半导体衬底的一侧的表面上的用于电源的功率电极作为单侧电极元件，并且

所述单侧电极元件用于控制所述双侧电极元件。

10.根据权利要求1所述的半导体器件，

其中所述双侧电极元件具有一对电极，并且

分别在所述半导体衬底的两侧上对该对电极进行用于连接的布线。

11.根据权利要求1所述的半导体器件，

其中通过设置在电路基板上的线路连接所述双侧电极元件位于所述半导体衬底的一侧上的电极。

12.根据权利要求1所述的半导体器件，

其中所述双侧电极元件是用于电源的功率元件，

将所述双侧电极元件位于所述半导体器件的一侧上的电极连接到设置在电路基板上的热沉。

13.根据权利要求1到7中任一项所述的半导体器件，

其中所述半导体器件用在机动车辆上。

14.根据权利要求1到7中任一项所述的半导体器件，

其中所述半导体衬底是具有形成在体单晶硅衬底上的硅外延层的外延衬底。

15.根据权利要求1到7中任一项所述的半导体器件，

其中所述绝缘隔离沟槽是具有掩埋在其中的绝缘体的沟槽、具有借助于侧壁氧化物膜而掩埋在其中的导体的沟槽和其中形成空洞的沟槽中的一种。

16.根据权利要求1到7中任一项所述的半导体器件，

其中所述半导体衬底具有形成在所述半导体衬底的至少一侧上的相对于所述半导体衬底具有不同导电类型的杂质扩散层和相对于所述半导体衬底具有不同浓度的杂质扩散层中的一个。

17.根据权利要求16所述的半导体器件，

其中在所述多个场区域当中的一部分场区域中形成所述杂质扩散层。

18.一种制造半导体器件的方法，所述半导体器件具有包括多个场区域的半导体衬底，通过环绕的穿透衬底的绝缘隔离沟槽将所述多个场区域隔开，其中所述半导体衬底具有由所述半导体衬底构成的多个有源元件或多个无源元件的形成，其中所述多个有源元件和多个无源元件分布在不同的场区域中，其中所述多个有源元件和所述多个无源元件当中的至少两个元件具有一对分布在所述半导体衬底的两侧上的用于电源的功率电极，所述制造作为双侧电极元件的半导体器件的方法包括：

制备具有预定厚度的元件形成半导体衬底；

从所述元件形成半导体衬底的第一侧表面形成具有预定深度的尚未穿透的绝缘隔离沟槽，以围绕所述多个场区域中的每一个；

从第二侧对所述元件形成衬底进行抛光，以暴露所述尚未穿透的绝缘隔离沟槽的末端，从而将所述元件形成衬底形成为所述半导体衬底，并且将所述尚未穿透的绝缘隔离沟槽形成为所述绝缘隔离沟槽；

在所述元件形成半导体衬底的所述第一侧上形成所述多个有源元件或所述多个无源元件中的任何一个；以及

在对所述元件形成衬底进行抛光之后，在所述半导体衬底的所述第二侧上形成所述多个有源元件或所述多个无源元件中的任何一个。

19.根据权利要求18所述的方法，

其中在所述尚未穿透的绝缘隔离沟槽形成工艺和所述衬底抛光工艺之间执行所述第一侧元件形成工艺。

20.根据权利要求18或19所述的方法，

其中所述元件形成半导体衬底是具有形成在体单晶硅衬底上的硅外延层的外延衬底，并且

所述元件形成半导体衬底的第一侧表面是所述硅外延层。

21.根据权利要求18或19所述的方法，

其中所述尚未穿透的绝缘隔离沟槽是具有掩埋在其中的绝缘体的沟槽、具有借助于侧壁氧化物膜而掩埋在其中的导体的沟槽和其中形成空洞的沟槽中的一种。

22.根据权利要求18或19所述的方法，

其中所述半导体衬底具有形成在所述半导体衬底的至少一侧上的相对于所述半导体衬底具有不同导电类型的杂质扩散层和相对于所述半导体衬底具有不同浓度的杂质扩散层中的一个，并且

在所述衬底抛光工艺之后执行离子注入工艺用于形成杂质扩散层。

23.根据权利要求22所述的方法，

其中在所述多个场区域当中的一部分场区域中形成所述杂质扩散层。

Images