TW201901967A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201901967A
TW201901967A TW107112954A TW107112954A TW201901967A TW 201901967 A TW201901967 A TW 201901967A TW 107112954 A TW107112954 A TW 107112954A TW 107112954 A TW107112954 A TW 107112954A TW 201901967 A TW201901967 A TW 201901967A
Authority
TW
Taiwan
Prior art keywords
region
anode
main surface
emitter
trench
Prior art date
Application number
TW107112954A
Other languages
English (en)
Inventor
高橋幸雄
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201901967A publication Critical patent/TW201901967A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之目的在於提供一種半導體裝置以及其製造方法，其即使在對絕緣閘雙極電晶體的閘極電極輸入驅動信號的狀態下，仍可抑制第1二極體的順向電壓升高。為了達成上述目的，在本發明中，IGBT具有p型本體區域BO，第1二極體的陽極區域AN1與IGBT的p型本體區域BO共有相同雜質區域，第2二極體的陽極區域AN2被射極溝槽ETR所包圍。藉此，陽極區域AN2與IGBT的p型本體區域BO被射極溝槽ETR分隔。

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置以及其製造方法。
關於導通電阻較低的IGBT（Insulated Gate Bipolar Transistor，絕緣閘雙極電晶體），溝槽閘極IGBT為吾人所廣泛使用。關於該IGBT，IGBT與FWD（Free Wheeling Diode，飛輪二極體）設置於同一半導體基板的逆導通型半導體元件［RC（Reverse Conducting，逆導通）－IGBT元件］為吾人所開發。該RC－IGBT，已知係作為組裝於例如逆變器電路並對負載進行PWM（Pulse Width Modulation，脈衝寬度調變）控制的構件。
另外，在RC－IGBT中，為了實現低損失所必要的低導通電壓，利用傳導度調變的IE（Injection Enhancement，注入增強）功效的IE型溝槽閘極IGBT構造為吾人所採用。該IE型溝槽閘極IGBT，在單元形成區域中，與射極電極連接的活性單元區域，以及包含浮動區域在內的非活性單元區域，以交替或梳齒狀的方式配置。因此，當IGBT為導通狀態時電洞不易從射極電極側排出，電洞容易累積於漂移區域，藉此，便可獲得傳導度調變的IE功效。
上述IE型溝槽閘極IGBT，揭示於例如日本特開2012－256839號公報（專利文獻1）、日本特開2013－140885號公報（專利文獻2）等。
於專利文獻1，揭示了「設置在單元形成區域內的各線狀單位單元區域，具有：線狀活性單元區域，以及從兩側夾著線狀活性單元區域的線狀非活性單元區域」的技術內容。
於專利文獻2，揭示了「設置在單元形成區域內的各線狀單位單元區域，具有第1以及第2線狀單位單元區域，第1線狀單位單元區域具有線狀活性單元區域，第2線狀單位單元區域具有線狀電洞集極單元區域」的技術內容。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開2012－256839號公報 ［專利文獻2］日本特開2013－140885號公報
［發明所欲解決的問題］
當將RC－IGBT組裝於逆變器電路時，輸入IGBT的閘極電極的驅動信號，原則上為上下臂相位反轉的信號。因此，即使在例如FWD實行飛輪動作的時序，仍會對IGBT的閘極電極輸入驅動信號。亦即，FWD的動作與IGBT的動作係同時發生。
在此FWD的陽極電極與IGBT的射極電極為共通電極，且FWD的陰極電極與IGBT的集極電極為共通電極。由於像這樣令FWD與IGBT的各電極為共通，故若如上所述的在FWD動作時IGBT的閘極為導通，則FWD的陽極與陰極彼此會形成相同電位。具體而言，與p型通道層的閘極電極對向的部分反轉成n型，從n型射極層開始到n型漂移層以n型層相連，因此p型通道層的電位與n型漂移層形成相同電位。如是，FWD便難以實行順向動作。其結果，會有「在對IGBT的閘極電極輸入驅動信號的狀態下，FWD的順向電壓Vf升高，進而半導體裝置的開關損失增加」此等問題存在。
其他的問題與新穎性特徴，根據本說明書的記述以及所附圖式應可明瞭。 ［解決問題的手段］
本發明一實施態樣之半導體裝置，具備：半導體基板、射極溝槽電極、絶緣閘雙極電晶體、第1二極體、第2二極體、第2導電型的陰極區域，以及第1電極。半導體基板，具有：第1主面、該第1主面的相反側的第2主面，以及在第1主面包圍陽極形成區域的射極溝槽。射極溝槽電極，埋入射極溝槽。絶緣閘雙極電晶體，具有：配置於半導體基板的第1導電型的本體區域、配置於該本體區域的第1主面側且與射極溝槽電極電連接的第2導電型的射極區域，以及配置於本體區域的第2主面側的第1導電型的集極區域。第1二極體，具備以與本體區域具有相同雜質區域的方式構成的第1導電型的第1陽極區域。第2二極體，具有以因為射極溝槽電極而與第1陽極區域分隔的方式配置於陽極形成區域的第1導電型的第2陽極區域。陰極區域，配置於第2主面，且發揮作為第1二極體以及第2二極體各自之陰極的功能。第1電極，配置在第2主面上，且與集極區域以及陰極區域接觸。
本發明另一實施態樣之半導體裝置，具備：半導體基板、絶緣閘雙極電晶體、第1二極體、第2二極體、第2導電型的陰極區域，以及第1電極。半導體基板，具有：第1主面、該第1主面的相反側的第2主面，以及在第1主面包圍陽極形成區域的閘極溝槽。絶緣閘雙極電晶體，具有：配置於半導體基板的第1導電型的本體區域、配置於該本體區域的第1主面側的第2導電型的射極區域、配置於本體區域的第2主面側的第1導電型的集極區域，以及埋入閘極溝槽的閘極電極。第1二極體，具備：以與本體區域具有相同雜質區域的方式構成的第1導電型的第1陽極區域。第2二極體，具有配置於陽極形成區域，且藉由射極溝槽電極而與第1陽極區域分隔的第1導電型的第2陽極區域。陰極區域，配置於第2主面，且發揮作為第1二極體以及第2二極體各自之陰極的功能。第1電極，配置在第2主面上，且與集極區域以及陰極區域接觸。
本發明一實施態樣之半導體裝置的製造方法，具備以下的步驟。準備半導體基板，具有：第1主面、該第1主面的相反側的第2主面，以及在第1主面包圍陽極形成區域的射極溝槽。形成射極溝槽電極，埋入射極溝槽。形成絶緣閘雙極電晶體，具有：配置於半導體基板的第1導電型的本體區域、配置於該本體區域的第1主面側且與射極溝槽電極電連接的第2導電型的射極區域，以及配置於本體區域的第2主面側的第1導電型的集極區域。形成第1導電型的第1陽極區域，其與本體區域具有相同雜質區域。形成第1導電型的第2陽極區域，其配置於陽極形成區域，且藉由射極溝槽電極而與第1陽極區域分隔。形成第2導電型的陰極區域，其配置於第2主面，與第1陽極區域一起構成第1二極體，且與第2陽極區域一起構成第2二極體。形成電極，其配置在第2主面上，且與集極區域以及陰極區域接觸。 ［發明的功效］
若根據上述實施態樣，即使在對絶緣閘雙極電晶體的閘極電極輸入驅動信號的狀態下，仍可抑制第1二極體的順向電壓升高。
以下，針對本實施態樣根據圖式進行説明。 （實施態樣1） 首先針對本實施態樣之半導體裝置的構造用圖1～圖6進行説明。另外在以下內容中所謂俯視，係指從相對於半導體基板SB的第1主面正交的方向觀察的視點。
如圖1所示的，作為本實施態樣之半導體裝置的半導體晶片CHP，主要具有：半導體基板，還有，形成於半導體基板的IGBT以及二極體。半導體基板，具有：第1主面，以及該第1主面的相反側的第2主面。
於半導體基板的第1主面，配置了：單元形成區域AR1，以及包圍單元形成區域AR1的外周圍的閘極拉出區域AR2。於半導體基板的單元形成區域AR1，形成了上述的IGBT以及二極體。
在單元形成區域AR1的大部分中，在半導體基板的第1主面上配置了射極電極EE（第2電極）。
於閘極拉出區域AR2，配置了閘極配線GL。閘極配線GL，與在單元形成區域AR1中形成於半導體基板的IGBT的閘極電極電連接。
在上述的射極電極EE以及閘極配線GL之上形成了絶緣層（圖中未顯示）。於該絶緣層，形成了開口部OP1、OP2。開口部OP1配置於單元形成區域AR1。開口部OP2配置於閘極拉出區域AR2。
射極電極EE的一部分表面從絶緣層的開口部OP1露出。利用從該開口部OP1露出的射極電極EE的表面構成射極焊墊EP。閘極配線GL的一部分從開口部OP2露出。利用從該開口部OP2露出的閘極配線GL的表面構成閘極焊墊GP。
另外，本實施態樣的半導體裝置，不限於半導體晶片，亦可為半導體晶圓，或者，亦可為將半導體晶片以樹脂封裝的半導體封裝件。或者，本實施態樣的半導體裝置，亦可為具有半導體晶片、半導體封裝件等的半導體模組。
如圖2所示的，半導體基板SB，於第1主面，具有射極溝槽ETR，以及閘極溝槽GTR。射極溝槽ETR，在俯視下包圍陽極形成區域AFR。另外，射極溝槽ETR，在俯視下包圍線狀浮動區域LFR。
在俯視下，2個線狀浮動區域LFR，夾著1個陽極形成區域AFR。分別包圍2個線狀浮動區域LFR的射極溝槽ETR，以及包圍1個陽極形成區域AFR的射極溝槽ETR互相連接。
在射極溝槽ETR內，埋入了射極溝槽電極EBE。射極溝槽ETR內的射極溝槽電極EBE，與形成在射極溝槽電極EBE之上層的射極電極EE（圖1）電連接。
閘極溝槽GTR，在俯視下位於被2個線狀活性區域LAR所夾的區域。閘極溝槽GTR，在俯視下從位於單元形成區域AR1的一側的閘極拉出區域AR2內通過單元形成區域AR1，延伸到位於單元形成區域AR1的另一側的閘極拉出區域AR2內。閘極溝槽GTR，在俯視下以包圍射極溝槽ETR的外周圍的方式形成框狀。
在閘極溝槽GTR內，埋入了閘極電極GE。閘極電極GE，在閘極拉出區域AR2內，與形成在閘極電極GE之上層的閘極配線GL透過接觸部GTC電連接。
在半導體基板SB的第1主面之上形成了絶緣層（圖中未顯示）。於該絶緣層，形成了接觸孔CH1、CH2、CH3。接觸孔CH1，從絶緣層的頂面，到達閘極溝槽GTR與射極溝槽ETR所夾之線狀活性區域LAR內的n型射極區域EM以及陽極區域（第1陽極區域）。接觸孔CH1，在俯視下從位於單元形成區域AR1的一側的閘極拉出區域AR2內通過單元形成區域AR1，延伸到位於單元形成區域AR1的另一側的閘極拉出區域AR2內。
接觸孔CH2，從絶緣層的頂面，到達陽極形成區域AFR內的陽極區域（第2陽極區域）。接觸孔CH2，在陽極形成區域AFR內配置了例如1個。
接觸孔CH3，從絶緣層的頂面，到達線狀浮動區域LFR內的本體區域。接觸孔CH3，在俯視下配置在閘極拉出區域AR2內。
在上述絶緣層之上形成了射極電極EE（第2電極，圖1）。射極電極EE，分別透過接觸孔CH1、CH2、CH3，與陽極形成區域AFR內的陽極區域、線狀活性區域LAR內的射極區域以及陽極區域，還有，線狀浮動區域LFR內的本體區域，分別電連接。另外，射極電極EE，亦與射極溝槽電極EBE電連接。藉此，n型射極區域EM，透過射極電極EE與射極溝槽電極EBE電連接。
如圖3所示的，以夾著陽極形成區域AFR的方式配置了1對線狀浮動區域LFR。線狀浮動區域LFR，被陽極形成區域AFR與線狀活性區域LAR所夾。2個線狀活性區域LAR並排配置。並排配置的2個線狀活性區域LAR，被1對線狀浮動區域LFR所夾。
在陽極形成區域AFR與線狀浮動區域LFR之間（分界處），配置了射極溝槽ETR。在線狀浮動區域LFR與線狀活性區域LAR之間（分界處），配置了射極溝槽ETR。在2個線狀活性區域LAR之間（分界處），配置了閘極溝槽GTR。
如圖4所示的，半導體基板SB，具有：第1主面FS，以及該第1主面FS的相反側的第2主面SS。於該半導體基板SB，形成了IGBT、第1二極體，以及第2二極體。
IGBT，主要具有：p型（第1導電型）集極區域CO、n型（第2導電型）場截止區域FL、n－ 漂移區域DRI、n型電洞阻障區域HB、p型本體區域BO、n型射極區域EM，以及閘極電極GE。
p型集極區域CO，配置於半導體基板SB的第2主面SS。n型場截止區域FL，配置於p型集極區域CO的第1主面FS側，與p型集極區域CO構成pn接合。
n－ 漂移區域DRI，配置於n型場截止區域FL的第1主面FS側，與n型場截止區域FL連接。n－ 漂移區域DRI，具有比n型場截止區域FL更低的n型雜質濃度。於n－ 漂移區域DRI的第2主面SS側配置了p型集極區域CO。
n型電洞阻障區域HB，配置於n－ 漂移區域DRI的第1主面FS側，與n－ 漂移區域DRI連接。n型電洞阻障區域HB，具有比n－ 漂移區域DRI更高的n型雜質濃度。n型電洞阻障區域HB，配置在n－ 漂移區域DRI與p型本體區域BO之間。
p型本體區域BO，配置於n型電洞阻障區域HB的第1主面FS側，與n型電洞阻障區域HB構成pn接合。在p型本體區域BO與p型集極區域CO之間，配置了n－ 漂移區域DRI。p型集極區域CO，配置於p型本體區域BO的第2主面SS側。n型射極區域EM，配置於p型本體區域BO的第1主面FS側，與p型本體區域BO構成pn接合。
n型射極區域EM，配置於半導體基板SB的第1主面FS，與p型本體區域BO構成pn接合。另外，在線狀活性區域LAR中，在並未形成n型射極區域EM的區域中，亦於半導體基板SB的第1主面FS配置了p型本體區域BO。
n型電洞阻障區域HB、p型本體區域BO以及n型射極區域EM，配置於線狀活性區域LAR，並配置於被閘極溝槽GTR與射極溝槽ETR所夾的區域。
閘極溝槽GTR，以從半導體基板SB的第1主面FS穿過n型射極區域EM以及p型本體區域BO並至少到達n型電洞阻障區域HB的方式形成。閘極溝槽GTR，亦可也穿過n型電洞阻障區域HB並到達n－ 漂移區域DRI。
沿著閘極溝槽GTR的壁面配置了閘極絶緣層GI。閘極電極GE，埋入閘極溝槽GTR內。閘極電極GE，隔著閘極絶緣層GI與p型本體區域BO互相對向。
射極溝槽ETR，從半導體基板SB的第1主面FS穿過p型本體區域BO以及n型電洞阻障區域HB到達n－ 漂移區域DRI。
沿著射極溝槽ETR的壁面配置了射極絶緣層EI。射極溝槽電極EBE，埋入射極溝槽ETR內。
上述第1二極體，主要具有：n型陰極區域CA、n型場截止區域FL、n－ 漂移區域DRI、n型電洞阻障區域HB、p型本體區域BO、p＋ 閂鎖防止區域LA，以及p＋ 本體接觸區域BC。
n型陰極區域CA，配置於半導體基板SB的第2主面SS。n型陰極區域CA，與p型集極區域CO並排配置，並與p型集極區域CO構成pn接合。
n型場截止區域FL，配置於n型陰極區域CA的第1主面FS側，與n型陰極區域CA連接。
第1二極體的n型場截止區域FL、n－ 漂移區域DRI、n型電洞阻障區域HB以及p型本體區域BO，分別與IGBT的n型場截止區域FL、n－ 漂移區域DRI、n型電洞阻障區域HB以及p型本體區域BO，由共通的雜質區域所構成。
第1二極體的p＋ 閂鎖防止區域LA，位於n型電洞阻障區域HB與p型本體區域BO的分界處。藉此，該p＋ 閂鎖防止區域LA，與n型電洞阻障區域HB構成pn接合，同時與p型本體區域BO接合。
p＋ 本體接觸區域BC，配置於射極電極EE與p＋ 閂鎖防止區域LA的連接部位。藉此，射極電極EE，透過p＋ 本體接觸區域BC與p＋ 閂鎖防止區域LA電連接。
p＋ 本體接觸區域BC，具有比p型本體區域BO更高的p型雜質濃度。利用第1二極體的p型本體區域BO、p＋ 閂鎖防止區域LA，以及p＋ 本體接觸區域BC，構成第1二極體的陽極區域AN1（第1陽極區域）。亦即，該陽極區域AN1，以與線狀活性區域LAR內的p型本體區域BO具有相同雜質區域的方式構成。
上述第2二極體，主要具有：n型陰極區域CA、n型場截止區域FL、n－ 漂移區域DRI、p型本體區域BO、p＋ 本體接觸區域CR，以及p＋ 閂鎖防止區域LA。
第2二極體的n型陰極區域CA、n型場截止區域FL以及n－ 漂移區域DRI，分別與第1二極體的n型陰極區域CA、n型場截止區域FL以及n－ 漂移區域DRI，由共通的雜質區域所構成。n型陰極區域CA發揮作為第1二極體以及第2二極體各自之陰極的功能。
第2二極體的p型本體區域BO，配置於n－ 漂移區域DRI的第1主面FS側，與n－ 漂移區域DRI構成pn接合。第2二極體的p＋ 閂鎖防止區域LA，位於n－ 漂移區域DRI與p型本體區域BO的分界處。藉此，該p＋ 閂鎖防止區域LA，與n－ 漂移區域DRI構成pn接合，同時與p型本體區域BO接合。
p＋ 本體接觸區域CR，配置於射極電極EE與p型本體區域BO的連接部位。藉此，射極電極EE，透過p＋ 本體接觸區域CR與p型本體區域BO電連接。
p＋ 本體接觸區域CR，具有比p型本體區域BO更高的p型雜質濃度。利用第2二極體的p型本體區域BO、p＋ 本體接觸區域CR，以及p＋ 閂鎖防止區域LA，構成第2二極體的陽極區域AN2（第2陽極區域）。
第2二極體的陽極區域AN2（p型本體區域BO、p＋ 本體接觸區域CR以及p＋ 閂鎖防止區域LA），配置於陽極形成區域AFR，且配置在被射極溝槽ETR所包圍的區域內。因此，陽極區域AN2，因為射極溝槽ETR而與線狀活性區域LAR的p型本體區域BO分隔。陽極區域AN2，與n－ 漂移區域DRI構成pn接合。在陽極形成區域AFR中，p型本體區域BO配置於半導體基板SB的第1主面FS。
在上述陽極形成區域AFR與線狀活性區域LAR之間，配置了線狀浮動區域LFR。在線狀浮動區域LFR中，在被射極溝槽ETR所包圍的區域內，配置了p型浮動區域FR，以及p型本體區域BO。
p型浮動區域FR，配置於n－ 漂移區域DRI的第1主面FS側，與n－ 漂移區域DRI構成pn接合。p型本體區域BO，配置於p型浮動區域FR的第1主面FS側，與p型浮動區域FR連接。p型本體區域BO，在線狀浮動區域LFR中配置於半導體基板SB的第1主面FS。
陽極形成區域AFR與線狀活性區域LAR之間的射極溝槽ETR，從半導體基板SB的第1主面FS穿過p型本體區域BO並到達n－ 漂移區域DRI。沿著射極溝槽ETR的壁面配置了射極絶緣層EI。射極溝槽電極EBE，埋入射極溝槽ETR內。
在半導體基板SB的第1主面FS之上，堆疊形成了薄絶緣層IL2與厚絶緣層IL。於該等絶緣層IL、IL2，形成了接觸孔CH1、CH2。
接觸孔CH1，在線狀活性區域LAR中貫通絶緣層IL、IL2，然後通過n型射極區域EM以及p型本體區域BO並到達p＋ 本體接觸區域BC。
接觸孔CH2，在陽極形成區域AFR中貫通絶緣層IL、IL2，然後在p型本體區域BO內延伸並到達p＋ 本體接觸區域CR。
在絶緣層IL之上，配置了射極電極EE。射極電極EE，透過接觸孔CH1與n型射極區域EM以及陽極區域AN1分別電連接。另外，射極電極EE，透過接觸孔CH2與第2二極體的陽極區域AN2接觸。藉此，射極電極EE，透過接觸孔CH2與第2二極體的陽極區域AN2電連接。
在半導體基板SB的第2主面SS之上，配置了集極電極CE（第1電極）。集極電極CE，與p型集極區域CO以及n型陰極區域CA二者連接。藉此，集極電極CE，與p型集極區域CO以及n型陰極區域CA分別電連接。
如圖5所示的，在線狀活性區域LAR的並未配置n型射極區域EM的區域的剖面，僅p型本體區域BO位於線狀活性區域LAR中的第1主面。
另外，除此以外的圖5的構造與上述的圖4的構造大致相同，故針對與圖4的構造相同的構成要件會附上相同的符號，其説明不重複。
如圖6所示的，在半導體基板SB的第2主面SS中，複數個n型陰極區域CA，在p型集極區域CO內以互相分離的方式配置。複數個n型陰極區域CA，亦可在第2主面SS中配置成例如行列狀。
本實施態樣的IGBT、第1二極體以及第2二極體構成圖7所示的電路。如圖7所示的，本實施態樣的IGBT、第1二極體D1以及第2二極體D2彼此並聯連接。IGBT的射極與第1二極體D1的陽極以及第2二極體D2的陽極電連接。另外，IGBT的集極與第1二極體D1的陰極以及第2二極體D2的陰極電連接。
接著，針對本實施態樣之半導體裝置的製造方法用圖8～圖28進行説明。利用FZ（Floating Zone，浮區）法，形成如圖8所示的，由例如單晶矽所構成的半導體基板SB。之後，將半導體基板SB氧化，於半導體基板SB的表面形成矽氧化膜（圖中未顯示）。利用通常的照相製版技術以及蝕刻技術，將該矽氧化膜蝕刻除去。
之後，利用通常的照相製版技術，在半導體基板SB的第1主面FS之上形成光阻圖案PR1。該光阻圖案PR1，以覆蓋線狀浮動區域LFR以及陽極形成區域AFR且於線狀活性區域LAR具有開口的方式形成。
以該光阻圖案PR1作為遮罩，對半導體基板SB的第1主面FS注入n型雜質離子。該離子注入，例如以注入能量為80keV、摻雜量為7×1012 ／cm2 的條件實行之。藉此，於線狀活性區域LAR的第1主面FS形成n型雜質區域IR1。之後，利用例如灰化處理等將光阻圖案PR1除去。
如圖9所示的，利用通常的照相製版技術，在半導體基板SB的第1主面FS之上形成光阻圖案PR2。該光阻圖案PR2，以覆蓋線狀活性區域LAR以及陽極形成區域AFR且於線狀浮動區域LFR具有開口的方式形成。
以該光阻圖案PR2作為遮罩，對半導體基板SB的第1主面FS注入p型雜質離子。該離子注入，例如以注入能量為75keV、摻雜量為4×1013 ／cm2 的條件實行之。藉此，於線狀浮動區域LFR的第1主面FS形成p型雜質區域IR2。之後，利用例如灰化處理等將光阻圖案PR2除去。
如圖10所示的，在半導體基板SB的第1主面FS之上，利用例如CVD（Chemical Vapor Deposition，化學氣相沉積）法，形成由矽氧化膜所構成的絶緣層HML。
如圖11所示的，在絶緣層HML之上，利用通常的照相製版技術形成光阻圖案PR3。該光阻圖案PR3，以在線狀活性區域LAR以及線狀浮動區域LFR的分界處、線狀浮動區域LFR以及陽極形成區域AFR的分界處，還有，各線狀活性區域LAR之間的分界處具有開口的方式形成。
以該光阻圖案PR3作為遮罩，對絶緣層HML實行蝕刻。利用該蝕刻，令絶緣層HML形成圖案。之後，利用例如灰化處理等將光阻圖案PR3除去。
如圖12所示的，藉由對上述的絶緣層HML進行蝕刻，從絶緣層形成具有吾人所期望之圖案形狀的硬遮罩層HML。硬遮罩層HML，以在線狀活性區域LAR以及線狀浮動區域LFR的分界處、線狀浮動區域LFR以及陽極形成區域AFR的分界處，還有，各線狀活性區域LAR之間的分界處具有開口的方式形成。
如圖13所示的，以硬遮罩層HML作為遮罩，對半導體基板SB的第1主面FS實行蝕刻。藉此，於半導體基板SB的第1主面FS分別形成閘極溝槽GTR以及射極溝槽ETR。閘極溝槽GTR以及射極溝槽ETR各自的深度，例如在2.5μm以上4.0μm以下。
閘極溝槽GTR，在該剖面中，形成於各線狀活性區域LAR之間的分界處。射極溝槽ETR，在該剖面中，形成於線狀活性區域LAR以及線狀浮動區域LFR的分界處，還有，線狀浮動區域LFR以及陽極形成區域AFR的分界處。之後，利用例如蝕刻等將硬遮罩層HML除去。
如圖14所示的，藉由將上述的硬遮罩層HML除去，半導體基板SB的第1主面FS的表面便露出。
如圖15所示的，對半導體基板SB的第1主面FS實行犧牲氧化。之後，實行用來令n型雜質區域IR1以及p型雜質區域IR2擴散的熱處理。藉由該熱處理，n型雜質區域IR1擴散，於線狀活性區域LAR形成n型電洞阻障區域HB。另外，藉由上述熱處理，p型雜質區域IR2擴散，於線狀浮動區域LFR形成p型浮動區域FR。
之後，對半導體基板SB的第1主面FS實行閘極氧化。藉由該閘極氧化，在第1主面FS之上，還有，在閘極溝槽GTR以及射極溝槽ETR各自的壁面之上，形成由矽氧化膜所構成的絶緣層IL1。
如圖16所示的，以分別埋入閘極溝槽GTR以及射極溝槽ETR的方式，在第1主面FS之上形成導電層CL1。該導電層CL1，例如係由摻雜了磷的多晶矽形成600nm的厚度。之後，回蝕導電層CL1。
如圖17所示的，藉由對上述導電層CL1進行回蝕，導電層CL1殘留在閘極溝槽GTR以及射極溝槽ETR各自的內部。利用該殘留的導電層CL1，在閘極溝槽GTR內形成閘極電極GE，在射極溝槽ETR內形成射極溝槽電極EBE。之後，回蝕絶緣層IL1。
如圖18所示的，藉由上述回蝕，將位在第1主面FS之上的絶緣層IL1除去，並在閘極溝槽GTR以及射極溝槽ETR各自的內部殘留絶緣層IL1。殘留在閘極溝槽GTR內的絶緣層IL1成為閘極絶緣層GI。另外，殘留在射極溝槽ETR內的絶緣層IL1成為射極絶緣層EI。
如圖19所示的，利用CVD法或熱氧化法於第1主面FS形成由矽氧化膜所構成的絶緣層IL2。之後，對半導體基板SB的第1主面FS注入p型雜質離子。
該離子注入，例如以注入能量為75keV、摻雜量為0.9～1.5×1013 ／cm2 的條件實行之。藉由該離子注入，在單元形成區域AR1（圖1、圖2）內對第1主面FS的全面注入p型雜質。藉此，分別在線狀活性區域LAR、線狀浮動區域LFR以及陽極形成區域AFR中，於半導體基板SB的第1主面FS形成p型本體區域BO。
之後，利用通常的照相製版技術形成光阻圖案（圖中未顯示）。以該光阻圖案作為遮罩，對線狀活性區域LAR注入n型雜質離子。
該離子注入，例如以注入能量為80keV、摻雜量為5×1015 ／cm2 的條件實行之。藉由該離子注入，在線狀活性區域LAR中，於第1主面FS形成n型射極區域EM。之後，利用例如灰化處理等將上述的光阻圖案除去。
如圖20所示的，利用例如CVD法在第1主面FS之上形成絶緣層IL。該絶緣層IL，例如係由PSG（Phosphorus Silicon Glass，磷矽玻璃）、BPSG（Boron Phosphorus Silicon Glass，硼磷矽玻璃）、NSG（Non doped Silicate Glass，無摻雜矽酸鹽玻璃）等所形成。
如圖21所示的，在絶緣層IL之上，利用通常的照相製版技術形成光阻圖案PR4。以該光阻圖案PR4作為遮罩，蝕刻絶緣層IL、IL2。藉此，於絶緣層IL、IL2形成接觸孔CH1、CH2。接觸孔CH1、CH2，各自以到達第1主面FS的方式形成。
接觸孔CH1，以在線狀活性區域LAR中露出n型射極區域EM以及p型本體區域BO二者的方式形成；接觸孔CH2，以在陽極形成區域AFR中露出p型本體區域BO的方式形成。之後，利用例如灰化處理等將光阻圖案PR4除去。
如圖22所示的，以形成了圖案的絶緣層IL、IL2作為硬遮罩，蝕刻半導體基板SB。藉此，接觸孔CH1、CH2，各自往半導體基板SB內深入。接觸孔CH1、CH2，各自以距離第1主面FS具有例如0.35μm之深度的方式形成。
具體而言，接觸孔CH1，以接觸孔CH1的底面的位置為在p型本體區域BO內且比n型射極區域EM更深的位置的方式向下深入。另外，接觸孔CH2，以接觸孔CH2的底面的位置延伸到p型本體區域BO內的方式向下深入。
如圖23所示的，通過接觸孔CH1、CH2對半導體基板SB注入p型雜質離子。該離子注入，例如係以注入能量為80keV、摻雜量為5×1015 ／cm2 的條件注入BF2 （氟化硼）而實行之。藉由該離子注入，形成位於接觸孔CH1的下方的p＋ 本體接觸區域BC，以及位於接觸孔CH2的下方的p＋ 本體接觸區域CR。
再者，通過接觸孔CH1、CH2對半導體基板SB注入p型雜質離子。該離子注入，例如係以注入能量為60keV、摻雜量為3×1015 ／cm2 的條件注入B（硼）而實行之。藉由該離子注入，形成位於接觸孔CH1、CH2的下方的p＋ 閂鎖防止區域LA。
利用線狀活性區域LAR的p型本體區域BO、p＋ 閂鎖防止區域LA以及p＋ 本體接觸區域BC形成陽極區域AN1。亦即，形成與p型本體區域BO具有相同雜質區域的陽極區域AN1。
另外，利用陽極形成區域AFR的p型本體區域BO、p＋ 閂鎖防止區域LA以及p＋ 本體接觸區域CR形成陽極區域AN2。該陽極區域AN2，以因為射極溝槽ETR而與陽極區域AN1分隔的方式形成。
如圖24所示的，在絶緣層IL之上形成射極電極EE。射極電極EE，例如以包含阻障金屬層與Al（鋁）層的方式形成。射極電極EE，透過接觸孔CH1與IGBT的n型射極區域EM以及第1二極體的陽極區域AN1（p型本體區域BO、p＋ 閂鎖防止區域LA、p＋ 本體接觸區域BC）電連接。另外，射極電極EE，透過接觸孔CH2與第2二極體的陽極區域AN2（p型本體區域BO、p＋ 閂鎖防止區域LA、p＋ 本體接觸區域CR）電連接。
之後，在射極電極EE之上，形成保護膜PL。保護膜PL，例如係由聚醯亞胺等所形成。
如圖25所示的，保護膜PL的表面以膠帶保護之。在該狀態下，對半導體基板SB的第2主面SS進行研磨。藉由對該半導體基板SB進行研磨，調整半導體基板SB的厚度。半導體基板SB的厚度，根據對半導體裝置所要求的耐壓決定之。
如圖26所示的，在上述研磨之後，對第2主面注入n型雜質離子。該離子注入，例如係以注入能量為350keV、摻雜量為5×1012 ／cm2 ～8×1012 ／cm2 的條件注入P（磷）而實行之。藉由該離子注入，於第2主面SS形成n型場截止區域FL。
在上述的離子注入之後，對第2主面注入p型雜質離子。該離子注入，例如係以注入能量為40keV、摻雜量為7×1012 ／cm2 ～4×1013 ／cm2 的條件注入B而實行之。藉由該離子注入，於第2主面SS形成p型集極區域CO。
藉此，具有p型本體區域BO、n型射極區域EM、集極區域CO等的IGBT形成於半導體基板SB。
如圖27所示的，利用通常的照相製版技術在第2主面SS之上形成光阻圖案PR5。以該光阻圖案PR5作為遮罩，對第2主面注入n型雜質離子。該離子注入，例如係以注入能量為80keV、摻雜量為1×1014 ／cm2 的條件注入P而實行之。之後，實行雷射退火處理。藉由上述的離子注入等，發揮作為第1二極體以及第2二極體各自之陰極的功能的n型陰極區域CA形成於第2主面SS。之後，利用例如灰化處理等將光阻圖案PR5除去。
如圖28所示的，在第2主面SS之上形成集極電極CE。集極電極CE，以與n型陰極區域CA以及p型集極區域CO二者接觸的方式形成。藉此，集極電極CE，與n型陰極區域CA以及p型集極區域CO分別電連接。
以上述的方式製造出本實施態樣的半導體裝置。接著，針對本實施態樣的作用功效進行説明。
在本實施態樣中，如圖4所示的在陽極形成區域AFR，陽極區域AN2（p型本體區域BO、p＋ 本體接觸區域CR以及p＋ 閂鎖防止區域LA）與射極電極EE電連接。該陽極區域AN2，被與n型射極區域EM相同電位的射極溝槽電極EBE所包圍。藉此，即使在對IGBT的閘極電極GE輸入驅動信號以令IGBT實行導通動作時，也不會發生第2二極體的順向電壓Vf升高的現象。
具體而言，當IGBT實行導通動作時，線狀活性區域LAR中的p型本體區域BO的與閘極電極GE互相對向的部分反轉成n型，從n型射極區域EM開始到n－ 漂移區域DRI以n型層相連。藉此，線狀活性區域LAR中的p型本體區域BO的電位會變成與n－ 漂移區域DRI相同電位。
然而，陽極形成區域AFR中的陽極區域AN2，被與n型射極區域EM相同電位的射極溝槽電極EBE所包圍。藉此，陽極形成區域AFR中的陽極區域AN2，與線狀活性區域LAR中的p型本體區域BO電性分離。因此，即使在IGBT實行導通動作時，也不會發生陽極區域AN2變成與n－ 漂移區域DRI相同電位的現象。因此，不會發生具有陽極區域AN2的第2二極體的順向電壓Vf升高的現象，亦可抑制半導體裝置的開關損失增加。
另外，陽極形成區域AFR中的陽極區域AN2，亦供作為IGBT實行關閉動作時的載體（電洞）的排出路徑。藉此，IGBT的關閉動作的速度提高，且關閉動作時的開關損失降低。
另外，關於陽極形成區域AFR中的陽極區域AN2，可設計成與線狀活性區域LAR相同的尺寸或比線狀活性區域LAR更小的尺寸。藉此，在IGBT實行導通動作時，限制電洞從陽極形成區域AFR排出。同時維持提高p型浮動區域FR的電洞累積功效的效果。藉此，便可降低IGBT的飽和電壓［VCE （ sat ） ］。
IGBT的飽和電壓［VCE （ sat ） ］與關閉損失形成互償的關係。因此，藉由調整陽極形成區域AFR中的陽極區域AN2的寬度，便可實現各種用途所要求的主要特性{低開關特性或是低飽和電壓［VCE （ sat ） ］特性}。
另外，p型浮動區域FR被射極溝槽ETR所包圍，並未與閘極溝槽GTR鄰接。因此，在IGBT動作時到達閘極電極GE的噪訊減少。
（實施態樣1的改良例1） 如圖29所示的，本實施態樣的構造，相較於圖2～圖6所示之實施態樣1的構造，在接觸孔CH2的形狀有所差異。在本實施態樣中，接觸孔CH2，在俯視下，在射極溝槽ETR所包圍的區域內具有複數個孔部CH2a。複數個孔部CH2a，彼此分離。複數個孔部CH2a，在俯視下以並排成直線狀的方式配置。複數個孔部CH2a，在俯視下，沿著被射極溝槽ETR所包圍之區域的長邊方向排列。
如圖30所示的，在接觸孔CH2的孔部CH2a所夾之部分的剖面中，於絶緣層IL的陽極形成區域AFR並未形成接觸孔CH2。因此，在該剖面中，在整個陽極形成區域AFR中，絶緣層IL配置在半導體基板SB的第1主面FS上。
另外，上述內容以外的本改良例的構造，與圖2～圖6所示之實施態樣1的構造大致相同，故在本改良例中針對與實施態樣1的要件相同的要件會附上相同的符號，其説明不重複。
在本改良例中，構成接觸孔CH2的複數個孔部CH2a在俯視下以斷斷續續的方式配置。藉此，IGBT動作時的電洞排出路徑的電阻升高，可更進一步提高IE功效。因此，可實現更低的飽和電壓［VCE （ sat ） ］特性。
（實施態樣1的改良例2） 如圖31以及圖32所示的，本改良例的構造，相較於上述改良例1的構造，在「於陽極形成區域AFR增設n型電洞阻障區域HB」此點有所不同。
n型電洞阻障區域HB，在陽極形成區域AFR中配置於p型本體區域BO的第2主面SS側，與p型本體區域BO以及陽極區域AN2分別構成pn接合。n型電洞阻障區域HB，位於n－ 漂移區域DRI與p型本體區域BO之間。n型電洞阻障區域HB，具有比n－ 漂移區域DRI更高的n型雜質濃度。n型電洞阻障區域HB，形成在被射極溝槽ETR所包圍的區域內。
另外，上述內容以外的本改良例的構造，與改良例1的構造大致相同，故在本改良例中針對與改良例1的要件相同的要件會附上相同的符號，其説明不重複。
在本改良例中，於陽極形成區域AFR增設了n型電洞阻障區域HB。藉此，在IGBT動作時抑制電洞從陽極形成區域AFR排出，以更進一步提高IE功效。因此，可實現更低的飽和電壓［VCE （ sat ） ］特性。
另外，本改良例2，係針對「於改良例1的構造增設n型電洞阻障區域HB」的構造進行説明，惟於圖2～圖6所示之實施態樣1的構造增設n型電洞阻障區域HB亦可獲得同樣的功效。
（實施態樣2） 本實施態樣，係針對適用於「因為IH（Induction Heating，感應加熱）調節器、PFC（Power Factor Correction，功率因數校正）電路等所要求的超低飽和電壓［VCE （ sat ） ］特性，而無須負載短路耐受量」此等用途之類型的構造進行説明。
如圖33～圖36所示的，本實施態樣的構造，相較於圖2～圖6所示之實施態樣1的構造，在以下的特徵點有所不同。
首先，在本實施態樣中，在圖33所示的俯視圖中，於陽極形成區域AFR的四方配置了線狀活性區域LAR。另外，線狀活性區域LAR內的n型射極區域EM配置於閘極溝槽GTR的幾乎整個側部。另外，線狀浮動區域LFR被省略。另外，如圖34～圖36所示的於陽極形成區域AFR增設了p＋ 閂鎖防止區域LA以及n型電洞阻障區域HB。
如圖33所示的，在本實施態樣中，在俯視下於陽極形成區域AFR的四方配置了線狀活性區域LAR。具體而言，在俯視下於陽極形成區域AFR的四方，配置了線狀活性區域LAR內的IGBT與第1二極體。另外，在俯視下於陽極形成區域AFR的四方，配置了閘極溝槽GTR。
在此，以閘極溝槽GTR的長邊方向為Y方向，以與該長邊方向正交的短邊方向為X方向。在俯視下，閘極溝槽GTR，具有：在X方向上夾著陽極形成區域AFR的第1閘極溝槽部GTR1以及第2閘極溝槽部GTR2，以及在Y方向上夾著陽極形成區域AFR的第3閘極溝槽部GTR3以及第4閘極溝槽部GTR4。
另外，n型射極區域EM配置於閘極溝槽GTR的幾乎整個側部。具體而言，在俯視下n型射極區域EM配置於位在陽極形成區域AFR的X方向上的第1以及第2閘極溝槽GTR1、GTR2各自的整個側部。另外，在俯視下n型射極區域EM與p型本體區域BO各自配置於位在陽極形成區域AFR的Y方向上的第3以及第4閘極溝槽部GTR3、GTR4各自的側部。
在俯視下位於閘極溝槽GTR的側部的p型本體區域BO的一部分，發揮作為IGBT中的射極電位的通道形成用區域的功能，同時亦發揮作為FWD（第1二極體）的陽極的功能。
如圖33～圖36所示的，在本實施態樣中省略了線狀浮動區域LFR。因此，在陽極形成區域AFR與線狀活性區域LAR之間並未存在線狀浮動區域LFR。
陽極形成區域AFR，在圖33所示的俯視圖中，被射極溝槽ETR所包圍。因此，射極溝槽ETR位在陽極形成區域AFR與線狀活性區域LAR之間。
如圖34～圖36所示的，包圍陽極形成區域AFR的射極溝槽ETR，與陽極形成區域AFR的p型本體區域BO以及n型電洞阻障區域HB接觸。另外，包圍陽極形成區域AFR的射極溝槽ETR，與線狀活性區域LAR的p型本體區域BO以及n型電洞阻障區域HB接觸。
另外，於陽極形成區域AFR增設了n型電洞阻障區域HB以及p＋ 閂鎖防止區域LA。
陽極形成區域AFR的n型電洞阻障區域HB，配置於n－ 漂移區域DRI的第1主面FS側，並與n－ 漂移區域DRI連接。該n型電洞阻障區域HB，具有比n－ 漂移區域DRI更高的n型雜質濃度。該n型電洞阻障區域HB，配置於p型本體區域BO的第2主面SS側，與p型本體區域BO以及陽極區域AN2分別構成pn接合。該n型電洞阻障區域HB，形成於被射極溝槽ETR所包圍的區域。
陽極形成區域AFR的p＋ 閂鎖防止區域LA，位於n型電洞阻障區域HB與p型本體區域BO的分界處。藉此，p＋ 閂鎖防止區域LA，與n型電洞阻障區域HB構成pn接合，同時與p型本體區域BO接合。利用陽極形成區域AFR的p＋ 閂鎖防止區域LA、p型本體區域BO，以及p＋ 本體接觸區域CR，構成第2二極體的陽極區域AN2。
另外，如圖33以及圖36所示的，於絶緣層IL、IL2，形成了接觸孔CH4。接觸孔CH4，到達射極溝槽ETR內的射極溝槽電極EBE。射極電極EE，透過接觸孔CH4與射極溝槽電極EBE電連接。
另外，於絶緣層IL、IL2，形成了接觸孔CH5。接觸孔CH5，配置在射極溝槽ETR與位在該射極溝槽ETR的Y方向上的閘極溝槽GTR之間。
接觸孔CH5，到達線狀活性區域LAR內的n型射極區域EM以及陽極區域AN1（第1陽極區域）。射極電極EE，透過接觸孔CH5與射極溝槽電極EBE電連接。
到達陽極區域AN1的接觸孔CH1、CH5（第1孔部）、到達陽極區域AN2的接觸孔CH2（第2孔部），以及到達射極溝槽電極EBE的接觸孔CH4（第3孔部）彼此分離。
另外，上述內容以外的本實施態樣的構造，與圖2～圖5所示之實施態樣1的構造大致相同，故在本實施態樣中針對與實施態樣1的要件相同的要件會附上相同的符號，其説明不重複。
在本實施態樣中，如圖33所示的，與實施態樣1同樣，陽極形成區域AFR的陽極區域AN2（p型本體區域BO、p＋ 閂鎖防止區域LA、p＋ 本體接觸區域CR），被與n型射極區域EM相同電位的射極溝槽電極EBE所包圍。藉此，即使在對IGBT的閘極電極GE輸入驅動信號以令IGBT實行導通動作時，也不會發生第2二極體的順向電壓Vf升高的現象。
另外，在俯視下，於射極溝槽ETR的外周圍，且於射極溝槽ETR的四方，形成了閘極溝槽GTR（GTR1～GTR4）。因此，可將n型射極區域EM配置於幾乎整個第1主面FS，故可將並未形成n型射極區域EM的區域限縮在必要最小限度。藉此，便可更進一步降低飽和電壓［VCE （ sat ） ］特性。
（實施態樣2的改良例1） 如圖37～圖40所示的，本改良例的構造，相較於實施態樣2的構造，在接觸孔CH6的構造有所差異。本改良例中的接觸孔CH6，如圖40所示的，分別到達射極溝槽電極EBE、n型射極區域EM以及陽極區域AN1。另外，接觸孔CH6，如圖37所示的，在X方向上延伸，藉此分別與在X方向上夾著射極溝槽ETR的1對接觸孔CH1連接。接觸孔CH6，與到達陽極區域AN2的接觸孔CH2分離。
另外，上述內容以外的本改良例的構造，與實施態樣2的構造大致相同，故在本改良例中針對與實施態樣2的要件相同的要件會附上相同的符號，其説明不重複。
在本改良例中，接觸孔CH6，分別到達射極溝槽電極EBE、n型射極區域EM以及陽極區域AN1。因此，在本改良例中，便無須像圖33所示的實施態樣2那樣各別設置接觸孔CH4與接觸孔CH5。藉此，便不需要如圖33所示之實施態樣2其接觸孔CH4與接觸孔CH5之間的間隔。因此，可令n型射極區域EM於第1主面的配置面積擴增該間隔被移除的分量，故可更進一步降低飽和電壓［VCE （ sat ） ］特性。或者，可在保持相同特性的狀態下縮小晶片尺寸，進而實現更低成本的RC－IGBT產品。
（實施態樣2的改良例2） 如圖41以及圖42所示的，本改良例的構造，相較於圖37～圖40所示之改良例1的構造，主要在以下的特徵點有所不同。
首先，在本改良例中，在圖41所示的俯視圖中，包圍陽極形成區域AFR的射極溝槽ETR的更外周圍被閘極溝槽GTR所包圍。另外，分別到達射極溝槽電極EBE、n型射極區域EM以及陽極區域AN1的接觸孔CH7在Y方向上延伸。於接觸孔CH7與閘極溝槽GTR之間的第1主面FS形成了n型射極區域EM。接觸孔CH7，與到達陽極區域AN2的接觸孔CH2分離。
另外，上述內容以外的本改良例的構造，與圖37～圖40所示之改良例1的構造大致相同，故在本改良例中針對與上述改良例1的要件相同的要件會附上相同的符號，其説明不重複。
在本改良例中，接觸孔CH7，如圖42所示的，分別到達射極溝槽電極EBE、n型射極區域EM以及陽極區域AN1。因此，在本改良例中，便無須像圖33所示的實施態樣2那樣各別設置接觸孔CH4與接觸孔CH5。藉此，便不需要如圖33所示的實施態樣2其接觸孔CH4與接觸孔CH5之間的間隔。因此，可令n型射極區域EM於第1主面的配置面積擴增該間隔被移除的分量，故可更進一步降低飽和電壓［VCE （ sat ） ］特性。或者，可在保持相同特性的狀態下縮小晶片尺寸，進而實現更低成本的RC－IGBT產品。
（實施態樣2的改良例3） 如圖43以及圖44所示的，本改良例的構造，相較於圖41以及圖42所示之改良例2的構造，在接觸孔CH8的構造有所差異。本改良例的接觸孔CH8，如圖44所示的，除了射極溝槽電極EBE、n型射極區域EM以及線狀活性區域LAR的陽極區域AN1之外，亦到達陽極形成區域AFR的陽極區域AN2。
如圖43所示的，2個接觸孔CH8在X方向上並排配置。2個接觸孔CH8的其中一方，在俯視下配置於框狀的射極溝槽ETR的第1邊的上方。另外，2個接觸孔CH8的另一方，在俯視下配置於框狀的射極溝槽ETR的與上述第1邊成對邊的第2邊的上方。
另外，上述內容以外的本改良例的構造，與圖41以及圖42所示之改良例2的構造大致相同，故在本改良例中針對與上述改良例2的要件相同的要件會附上相同的符號，其説明不重複。
在本改良例中，接觸孔CH8，除了射極溝槽電極EBE、n型射極區域EM以及線狀活性區域LAR的陽極區域AN1之外，亦到達陽極形成區域AFR的陽極區域AN2。因此，在本改良例中，便無須像圖41以及圖42所示的改良例2那樣各別設置接觸孔CH7與接觸孔CH2。藉此，便不需要如圖41以及圖42所示的改良例2其接觸孔CH7與接觸孔CH2之間的間隔。因此，可令n型射極區域EM於第1主面的配置面積擴增該間隔被移除的分量，故可更進一步降低飽和電壓［VCE （ sat ） ］特性。或者，可在保持相同特性的狀態下縮小晶片尺寸，進而實現更低成本的RC－IGBT產品。
（實施態樣2的改良例4） 如圖45以及圖46所示的，本改良例的構造，相較於圖43以及圖44所示之改良例3的構造，在接觸孔CH9的構造以及陽極區域AN2的構造有所差異。本改良例的接觸孔CH9，在俯視下，與陽極形成區域AFR的陽極區域AN2（p＋ 閂鎖防止區域LA、p＋ 本體接觸區域CR）的全部，以及包圍該陽極區域AN2的射極溝槽ETR的全部均重疊。再者，接觸孔CH9，在俯視下，亦與包圍射極溝槽ETR的外周圍的陽極區域AN1重疊。
接觸孔CH9，如圖46所示的，到達陽極形成區域AFR的陽極區域AN2的全部、包圍該陽極區域AN2的射極溝槽ETR的全部，以及包圍射極溝槽ETR的外周圍的陽極區域AN1。
陽極區域AN2，以具有p＋ 閂鎖防止區域LA與p＋ 本體接觸區域CR的方式構成。p＋ 本體接觸區域CR，在俯視下形成於被射極溝槽ETR所包圍的陽極形成區域AFR中的第1主面FS的全面。p＋ 閂鎖防止區域LA，形成於p＋ 本體接觸區域CR的第2主面SS側的全面。
另外，上述內容以外的本改良例的構造，與圖43以及圖44所示之改良例3的構造大致相同，故在本改良例中針對與上述改良例3的要件相同的要件會附上相同的符號，其説明不重複。
在本改良例中，接觸孔CH9，並未像圖43以及圖44所示的改良例3的接觸孔CH8那樣分成2個。藉此，便不需要如圖43以及圖44所示的改良例3其2個接觸孔CH8之間的間隔。因此，可令陽極形成區域AFR的陽極區域AN2的平面占有面積縮小該間隔被移除的分量。可令n型射極區域EM於第1主面的配置面積擴增令陽極區域AN2的平面占有面積縮小的分量，並可更進一步降低飽和電壓［VCE （ sat ） ］特性。或者，可在保持相同特性的狀態下縮小晶片尺寸，進而實現更低成本的RC－IGBT產品。
（實施態樣2的改良例5） 如圖47以及圖48所示的，本改良例的構造，相較於圖45以及圖46所示之改良例4的構造，在接觸孔CH10的構造有所差異。本改良例的接觸孔CH10，在俯視下，以橫切陽極形成區域AFR的陽極區域AN2（p＋ 閂鎖防止區域LA、p＋ 本體接觸區域CR）、包圍該陽極區域AN2的射極溝槽ETR，以及包圍射極溝槽ETR的外周圍的陽極區域AN1的方式配置。接觸孔CH10的Y方向的尺寸L1，設定成比陽極形成區域AFR的陽極區域AN2的Y方向的尺寸L2更小。
接觸孔CH10，如圖48所示的，到達陽極形成區域AFR的陽極區域AN2的一部分、包圍該陽極區域AN2的射極溝槽ETR的一部分，以及包圍射極溝槽ETR的外周圍的陽極區域AN1的一部分。
另外，上述內容以外的本改良例的構造，與圖45以及圖46所示之改良例4的構造大致相同，故在本改良例中針對與上述改良例4的要件相同的要件會附上相同的符號，其説明不重複。
在本改良例中，接觸孔CH10，具有比陽極形成區域AFR中的陽極區域AN2的Y方向的尺寸L2更小的Y方向的尺寸L1。因此，相較於圖45以及圖46所示的改良例4，更可令射極溝槽ETR與位在該射極溝槽ETR的Y方向上的閘極溝槽GTR之間的距離L3縮小。藉此，便可令n型射極區域EM於第1主面的配置面積擴增令射極溝槽ETR與閘極溝槽GTR之間的間隔縮減的分量，進而更進一步降低飽和電壓［VCE （ sat ） ］特性。或者，可在保持相同特性的狀態下縮小晶片尺寸，進而實現更低成本的RC－IGBT產品。
（變化實施例1） 在上述的實施態樣1中，係針對如圖4所示的陽極形成區域AFR被射極溝槽ETR所包圍的構造進行説明，惟亦可像圖49、圖50所示的變化實施例1那樣，陽極形成區域AFR係被閘極溝槽GTR所包圍。
如圖49、圖50所示的，在本變化實施例的構造中，陽極形成區域AFR被閘極溝槽GTR所包圍。於包圍陽極形成區域的閘極溝槽GTR的內壁形成了閘極絶緣層GI，該閘極溝槽GTR的內部被閘極電極GE所填埋。陽極形成區域AFR的陽極區域AN2與閘極溝槽GTR接觸。
在圖49所示的構造中，陽極形成區域AFR與線狀活性區域LAR彼此相鄰。
在圖50所示的構造中，陽極形成區域AFR與線狀浮動區域LFR彼此相鄰。
另外，上述內容以外的本變化實施例的構造，與圖2～圖5所示之實施態樣1的構造大致相同，故在本變化實施例中針對與實施態樣1的要件相同的要件會附上相同的符號，其説明不重複。在該構造中，亦可獲得與實施態樣1同樣的功效。
（變化實施例2） 在上述的實施態樣1中，係針對如圖4所示的閘極溝槽GTR在俯視下位於被2個線狀活性區域LAR所夾之區域的構造進行説明，惟亦可像圖51所示的變化實施例2那樣，構成閘極溝槽GTR在俯視下形成2對且1個線狀活性區域LAR位於被該2對閘極溝槽GTR所包圍之位置的構造。另外，n型射極區域EM，配置於第1主面FS的與2對閘極溝槽GTR相連的區域全面，且與p型本體區域BO構成pn接合。
另外，上述內容以外的本變化實施例的構造，與圖2～圖5所示之實施態樣1的構造大致相同，故在本變化實施例中針對與實施態樣1的要件相同的要件會附上相同的符號，其説明不重複。在該構造中，亦可獲得與實施態樣1同樣的功效。
在上述的實施態樣1、2與其改良例中，係針對IGBT的射極為n型的導電型，且集極為p型的導電型的態樣進行説明，惟即使IGBT的射極為p型的導電型，且集極為n型的導電型，亦可獲得同樣的功效。
（電子系統） 上述實施態樣1以及其改良例、實施態樣2以及其改良例，還有變化實施例所示的半導體裝置，可用於例如圖52所示的電子系統。
如圖52所示的，該系統，例如具有：半導體模組MO、控制電路CTC1、CTC2，以及作為負載的馬達MOT。控制電路CTC1，與例如2個控制電路CTC2電連接。2個控制電路CTC2，各自與半導體模組MO電連接。半導體模組MO，與馬達MOT電連接。
在該電子系統中，半導體模組，例如係逆變器INV。於該逆變器INV的輸入端子TM1以及TM2，連接了例如發電模組（圖中未顯示）的輸出。藉此，該發電模組的直流電壓，亦即直流電力，供給到逆變器INV。
控制電路CTC1，例如係由ECU（Electronic Control Unit，電子控制單元）所構成，並內建了如MCU（Micro Controller Unit，微控制器單元）等的控制用半導體晶片。控制電路CTC1，包含複數個功率模組PM1以及PM2。功率模組PM1以及PM2，例如亦由ECU所構成，並內建了如MCU等的控制用半導體晶片。
控制電路CTC1所包含的複數個功率模組PM1以及PM2，各自與控制電路CTC2連接。逆變器INV，被該控制電路CTC2所控制。圖式雖省略，惟控制電路CTC2，例如包含閘極驅動器以及光耦合器。控制電路CTC2所包含的閘極驅動器（圖中未顯示），與逆變器INV連接。此時，控制電路CTC2所包含的閘極驅動器（圖中未顯示），與逆變器INV所具備之IGBT的閘極電極連接。
於逆變器INV連接了馬達MOT。然後，從發電模組（圖中未顯示）供給到逆變器INV的直流電壓，亦即直流電力，在逆變器INV轉換成交流電壓，亦即交流電力，供給到馬達MOT。馬達MOT，被逆變器INV所供給的交流電壓，亦即交流電力所驅動。
馬達MOT，係由U相PH1、V相PH2以及W相PH3所構成的3相馬達。因此，逆變器INV，亦為對應由U相PH1、V相PH2以及W相PH3所構成的3相構件。與該等3相對應的逆變器INV，具有6個半導體晶片CHP。6個半導體晶片CHP，各自係上述實施態樣1以及其改良例、實施態樣2以及其改良例還有變化實施例的其中任一個半導體裝置（半導體晶片），並具有RC－IGBT。
以上，係根據實施態樣具體説明本發明人之發明，惟本發明並非僅限於該等實施態樣，在不超出其發明精神的範圍內可作出各種變更，自不待言。
AFR‧‧‧陽極形成區域
AN1、AN2‧‧‧陽極區域
AR1‧‧‧單元形成區域
AR2‧‧‧閘極拉出區域
AR3‧‧‧區域
BC、CR‧‧‧p＋ 本體接觸區域
BO‧‧‧p型本體區域
CA‧‧‧n型陰極區域
CE‧‧‧集極電極
CH1～CH10‧‧‧接觸孔
CH2a‧‧‧孔部
CHP‧‧‧半導體晶片
CL1‧‧‧導電層
CO‧‧‧p型集極區域
CTC1、CTC2‧‧‧控制電路
D1‧‧‧第1二極體
D2‧‧‧第2二極體
DRI‧‧‧n－ 漂移區域
EBE‧‧‧射極溝槽電極
EE‧‧‧射極電極
EI‧‧‧射極絶緣層
EM‧‧‧n型射極區域
EP‧‧‧射極焊墊
ETR‧‧‧射極溝槽
FL‧‧‧n型場截止區域
FR‧‧‧p型浮動區域
FS‧‧‧第1主面
GE‧‧‧閘極電極
GI‧‧‧閘極絶緣層
GL‧‧‧閘極配線
GP‧‧‧閘極焊墊
GTC‧‧‧接觸部
GTR‧‧‧閘極溝槽
GTR1‧‧‧第1閘極溝槽部
GTR2‧‧‧第2閘極溝槽部
GTR3‧‧‧第3閘極溝槽部
GTR4‧‧‧第4閘極溝槽部
HB‧‧‧n型電洞阻障區域
HML、IL、IL1、IL2‧‧‧絶緣層
IGBT‧‧‧絕緣閘雙極電晶體
INV‧‧‧逆變器
IR1‧‧‧n型雜質區域
IR2‧‧‧p型雜質區域
IV-IV、V-V、XLII-XLII、XLIV-XLIV、XLVIII-XLVIII、XLVI-XLVI、XL-XL、XXXIV-XXXIV、XXXI-XXXI、XXXIX-XXXIX、XXXVIII-XXXVIII、XXXVI-XXXVI、XXXV-XXXV、XXX-XXX‧‧‧剖面線
LA‧‧‧p＋ 閂鎖防止區域
LAR‧‧‧線狀活性區域
LFR‧‧‧線狀浮動區域
MO‧‧‧半導體模組
MOT‧‧‧馬達
OP1、OP2‧‧‧開口部
p、p＋ 、n、n－ ‧‧‧導電型
PH1‧‧‧U相
PH2‧‧‧V相
PH3‧‧‧W相
PL‧‧‧保護膜
PM1、PM2‧‧‧功率模組
PR1～PR5‧‧‧光阻圖案
SB‧‧‧半導體基板
SS‧‧‧第2主面
TM1（VCC）‧‧‧輸入端子（電源電位）
TM2（GND）‧‧‧輸入端子（接地電位）
X、Y‧‧‧方向
［圖1］係作為實施態樣1之半導體裝置的半導體晶片的俯視圖。 ［圖2］係實施態樣1之半導體裝置的主要部位俯視圖。 ［圖3］係實施態樣1之半導體裝置的主要部位俯視圖，且係將被圖2的二點鏈線所包圍之區域AR3放大表示的圖式。 ［圖4］係沿著圖3的IV－IV線的剖面圖。 ［圖5］係沿著圖3的V－V線的剖面圖。 ［圖6］係表示半導體基板的第2主面的p型集極區域與n型陰極區域的分布的仰視圖。 ［圖7］係表示實施態樣1之半導體裝置的電路構造的電路圖。 ［圖8］係表示實施態樣1之半導體裝置的製造方法的第1步驟的剖面圖。 ［圖9］係表示實施態樣1之半導體裝置的製造方法的第2步驟的剖面圖。 ［圖10］係表示實施態樣1之半導體裝置的製造方法的第3步驟的剖面圖。 ［圖11］係表示實施態樣1之半導體裝置的製造方法的第4步驟的剖面圖。 ［圖12］係表示實施態樣1之半導體裝置的製造方法的第5步驟的剖面圖。 ［圖13］係表示實施態樣1之半導體裝置的製造方法的第6步驟的剖面圖。 ［圖14］係表示實施態樣1之半導體裝置的製造方法的第7步驟的剖面圖。 ［圖15］係表示實施態樣1之半導體裝置的製造方法的第8步驟的剖面圖。 ［圖16］係表示實施態樣1之半導體裝置的製造方法的第9步驟的剖面圖。 ［圖17］係表示實施態樣1之半導體裝置的製造方法的第10步驟的剖面圖。 ［圖18］係表示實施態樣1之半導體裝置的製造方法的第11步驟的剖面圖。 ［圖19］係表示實施態樣1之半導體裝置的製造方法的第12步驟的剖面圖。 ［圖20］係表示實施態樣1之半導體裝置的製造方法的第13步驟的剖面圖。 ［圖21］係表示實施態樣1之半導體裝置的製造方法的第14步驟的剖面圖。 ［圖22］係表示實施態樣1之半導體裝置的製造方法的第15步驟的剖面圖。 ［圖23］係表示實施態樣1之半導體裝置的製造方法的第16步驟的剖面圖。 ［圖24］係表示實施態樣1之半導體裝置的製造方法的第17步驟的剖面圖。 ［圖25］係表示實施態樣1之半導體裝置的製造方法的第18步驟的剖面圖。 ［圖26］係表示實施態樣1之半導體裝置的製造方法的第19步驟的剖面圖。 ［圖27］係表示實施態樣1之半導體裝置的製造方法的第20步驟的剖面圖。 ［圖28］係表示實施態樣1之半導體裝置的製造方法的第21步驟的剖面圖。 ［圖29］係實施態樣1之改良例1的半導體裝置的主要部位俯視圖。 ［圖30］係沿著圖29的XXX－XXX線的剖面圖。 ［圖31］係表示實施態樣1之改良例2的半導體裝置的構造的剖面圖，且係對應沿著圖29的XXXI－XXXI線的剖面的剖面圖。 ［圖32］係表示實施態樣1之改良例2的半導體裝置的構造的剖面圖，且係對應沿著圖29的XXX－XXX線的剖面的剖面圖。 ［圖33］係實施態樣2之半導體裝置的主要部位俯視圖。 ［圖34］係沿著圖33的XXXIV－XXXIV線的剖面圖。 ［圖35］係沿著圖33的XXXV－XXXV線的剖面圖。 ［圖36］係沿著圖33的XXXVI－XXXVI線的剖面圖。 ［圖37］係實施態樣2之改良例1的半導體裝置的主要部位俯視圖。 ［圖38］係沿著圖37的XXXVIII－XXXVIII線的剖面圖。 ［圖39］係沿著圖37的XXXIX－XXXIX線的剖面圖。 ［圖40］係沿著圖37的XL－XL線的剖面圖。 ［圖41］係實施態樣2之改良例2的半導體裝置的主要部位俯視圖。 ［圖42］係沿著圖41的XLII－XLII線的剖面圖。 ［圖43］係實施態樣2之改良例3的半導體裝置的主要部位俯視圖。 ［圖44］係沿著圖43的XLIV－XLIV線的剖面圖。 ［圖45］係實施態樣2之改良例4的半導體裝置的主要部位俯視圖。 ［圖46］係沿著圖45的XLVI－XLVI線的剖面圖。 ［圖47］係實施態樣2之改良例5的半導體裝置的主要部位俯視圖。 ［圖48］係沿著圖47的XLVIII－XLVIII線的剖面圖。 ［圖49］係表示實施態樣1之變化實施例1的第1構造的剖面圖。 ［圖50］係表示實施態樣1之變化實施例1的第2構造的剖面圖。 ［圖51］係表示實施態樣1之變化實施例2的構造的剖面圖。 ［圖52］係表示電子系統的一例的電路方塊圖。

Claims (16)

  1. 一種半導體裝置，包含： 半導體基板，具有：第1主面、該第1主面之相反側的第2主面，以及在該第1主面中包圍陽極形成區域的射極溝槽； 射極溝槽電極，埋入該射極溝槽； 絶緣閘雙極電晶體，具有：第1導電型的本體區域，配置於該半導體基板；第2導電型的射極區域，配置於該本體區域的該第1主面側，且與該射極溝槽電極電連接；以及第1導電型的集極區域，配置於該本體區域的該第2主面側； 第1二極體，具備以與該本體區域具有相同雜質區域的方式構成之第1導電型的第1陽極區域； 第2二極體，具備以藉由該射極溝槽而與該第1陽極區域分隔的方式配置於該陽極形成區域之第1導電型的第2陽極區域； 第2導電型的陰極區域，配置於該第2主面，且發揮作為該第1二極體以及該第2二極體各自之陰極的功能；以及 第1電極，配置在該第2主面上，且與該集極區域以及該陰極區域接觸。
  2. 如申請專利範圍第1項之半導體裝置，其中， 更包含：第2電極，配置在該第1主面上，且分別與該射極區域、該第1陽極區域以及該第2陽極區域電連接。
  3. 如申請專利範圍第2項之半導體裝置，其中， 更包含：絶緣層，配置在該第1主面上； 該絶緣層，具有到達該第2陽極區域的孔部； 該第2電極透過該孔部與該第2陽極區域接觸。
  4. 如申請專利範圍第3項之半導體裝置，其中， 該孔部，係僅由形成於該陽極形成區域的1個孔部所構成。
  5. 如申請專利範圍第3項之半導體裝置，其中， 該孔部，具有形成於該陽極形成區域的複數個孔部。
  6. 如申請專利範圍第1項之半導體裝置，其中， 更包含：第2導電型的漂移區域，配置在該本體區域與該集極區域之間。
  7. 如申請專利範圍第6項之半導體裝置，其中， 該漂移區域與該第2陽極區域構成pn接合。
  8. 如申請專利範圍第6項之半導體裝置，其中， 更包含：第2導電型的阻障區域，配置在該漂移區域與該第2陽極區域之間，且具有比該漂移區域更高的雜質濃度。
  9. 如申請專利範圍第1項之半導體裝置，其中， 該半導體基板，於該第1主面具有閘極溝槽； 該絶緣閘雙極電晶體，具有配置在該閘極溝槽的內部的閘極電極； 在俯視下，該閘極溝槽，具有：在第1方向上夾著該陽極形成區域的第1閘極溝槽部與第2閘極溝槽部，及在與該第1方向正交的第2方向上夾著該陽極形成區域的第3閘極溝槽部與第4閘極溝槽部。
  10. 如申請專利範圍第9項之半導體裝置，其中， 更包含：絶緣層，配置在該第1主面上； 該絶緣層，具有：到達該第1陽極區域的第1孔部、到達該第2陽極區域的第2孔部，以及到達該射極溝槽電極的第3孔部； 該第1孔部、該第2孔部以及該第3孔部各自互相分離。
  11. 如申請專利範圍第9項之半導體裝置，其中， 更包含：絶緣層，配置在該第1主面上； 該絶緣層，具有：到達該第1陽極區域與該射極溝槽電極二者的第1孔部，以及到達該第2陽極區域的第2孔部； 該第1孔部與該第2孔部彼此分離。
  12. 如申請專利範圍第9項之半導體裝置，其中， 更包含：絶緣層，配置在該第1主面上； 該絶緣層，具有到達該第1陽極區域、該第2陽極區域以及該射極溝槽電極的全部的孔部。
  13. 如申請專利範圍第12項之半導體裝置，其中， 該孔部，在俯視下，以與「對應該陽極形成區域的全部、包圍該陽極形成區域的該射極溝槽的全部以及包圍該射極溝槽的外周圍的該第1陽極區域的一部分的平面區域」重疊的方式配置。
  14. 如申請專利範圍第12項之半導體裝置，其中， 該孔部，在俯視下，以橫切「對應該陽極形成區域、包圍該陽極形成區域的該射極溝槽以及包圍該射極溝槽的外周圍之該第1陽極區域的平面區域之一部分」的方式配置。
  15. 一種半導體裝置，包含： 半導體基板，具有：第1主面、該第1主面的相反側的第2主面，以及在該第1主面中包圍陽極形成區域的閘極溝槽； 絶緣閘雙極電晶體，具有：配置於該半導體基板的第1導電型的本體區域、配置於該本體區域的該第1主面側之第2導電型的射極區域、配置於該本體區域的該第2主面側之第1導電型的集極區域，以及埋入該閘極溝槽的閘極電極； 第1二極體，具備以與該本體區域具有相同雜質區域的方式構成的第1導電型的第1陽極區域； 第2二極體，具備第1導電型的第2陽極區域，該第2陽極區域配置於該陽極形成區域且藉由該閘極溝槽而與該第1陽極區域分隔； 第2導電型的陰極區域，配置於該第2主面，且發揮作為該第1二極體以及該第2二極體各自之陰極的功能；以及 第1電極，配置在該第2主面上，且與該集極區域以及該陰極區域接觸。
  16. 一種半導體裝置的製造方法，包含： 準備半導體基板的步驟，該半導體基板具有第1主面、該第1主面相反側的第2主面以及在該第1主面中包圍陽極形成區域的射極溝槽； 形成埋入該射極溝槽的射極溝槽電極的步驟； 形成絶緣閘雙極電晶體的步驟，該絶緣閘雙極電晶體具有：第1導電型的本體區域，配置於該半導體基板；第2導電型的射極區域，配置於該本體區域的該第1主面側，且與該射極溝槽電極電連接；以及第1導電型的集極區域，配置於該本體區域的該第2主面側； 形成第1導電型之第1陽極區域的步驟，該第1陽極區域與該本體區域具有相同雜質區域； 形成第1導電型的第2陽極區域的步驟，該第2陽極區域配置於該陽極形成區域，且藉由該射極溝槽而與該第1陽極區域分隔； 形成第2導電型的陰極區域的步驟，該陰極區域配置於該第2主面、並與該第1陽極區域一起構成第1二極體、且與該第2陽極區域一起構成第2二極體；以及 形成配置在該第2主面上且與該集極區域以及該陰極區域接觸之電極的步驟。
TW107112954A 2017-04-21 2018-04-17 半導體裝置及其製造方法 TW201901967A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-084472 2017-04-21
JP2017084472A JP2018182254A (ja) 2017-04-21 2017-04-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201901967A true TW201901967A (zh) 2019-01-01

Family

ID=63854102

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107112954A TW201901967A (zh) 2017-04-21 2018-04-17 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20180308839A1 (zh)
JP (1) JP2018182254A (zh)
CN (1) CN108735803A (zh)
TW (1) TW201901967A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
JP2019145708A (ja) * 2018-02-22 2019-08-29 株式会社東芝 半導体装置
CN112823414A (zh) * 2019-04-16 2021-05-18 富士电机株式会社 半导体装置及制造方法
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
US11776955B2 (en) 2021-04-15 2023-10-03 Renesas Electronics Corporation Semiconductor device
WO2023106152A1 (ja) * 2021-12-08 2023-06-15 ローム株式会社 半導体装置
JP2023144460A (ja) * 2022-03-28 2023-10-11 株式会社 日立パワーデバイス 半導体装置、半導体装置および電力変換装置
JP2024022285A (ja) * 2022-08-05 2024-02-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP2024037582A (ja) * 2022-09-07 2024-03-19 株式会社東芝 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung

Also Published As

Publication number Publication date
US20180308839A1 (en) 2018-10-25
JP2018182254A (ja) 2018-11-15
CN108735803A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
TW201901967A (zh) 半導體裝置及其製造方法
JP5757145B2 (ja) 半導体装置
US10998432B2 (en) Semiconductor device and method of manufacturing the same
JP6584893B2 (ja) 半導体装置の製造方法
JP5217348B2 (ja) 半導体装置
JP5994939B2 (ja) 半導体装置
JP5182766B2 (ja) 高耐圧半導体装置
EP3327787B1 (en) Semiconductor device
JPH0955498A (ja) 高耐圧ｉｃおよびそれに用いる高耐圧接合終端構造と高耐圧ｍｉｓトランジスタ
US10872959B2 (en) Semiconductor device and power converter
WO2014041921A1 (ja) 半導体集積回路装置
JP6963982B2 (ja) 半導体装置およびその製造方法
US7091554B2 (en) Semiconductor device
US11973132B2 (en) Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region
JP5040135B2 (ja) 誘電体分離型半導体装置及びその製造方法
CN106328698B (zh) 半导体装置及其制造方法
WO2011030597A1 (ja) 半導体装置
JP2008288476A (ja) 高耐圧ｉｃ
JPH08330581A (ja) 半導体装置
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
WO2022224840A1 (ja) 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法
JP2020004864A (ja) 半導体装置
KR100555444B1 (ko) 트렌치 게이트형 전력용 반도체 소자 및 그 제조 방법
JP2004031903A (ja) 高耐圧ｉｃ
JP2006054248A (ja) 半導体装置およびその製造方法