CN101192055B - 基板处理装置的控制装置和控制方法 - Google Patents
基板处理装置的控制装置和控制方法 Download PDFInfo
- Publication number
- CN101192055B CN101192055B CN2007101946059A CN200710194605A CN101192055B CN 101192055 B CN101192055 B CN 101192055B CN 2007101946059 A CN2007101946059 A CN 2007101946059A CN 200710194605 A CN200710194605 A CN 200710194605A CN 101192055 B CN101192055 B CN 101192055B
- Authority
- CN
- China
- Prior art keywords
- substrate
- conveyance
- process chamber
- batch
- lot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
Abstract
本发明提供基板处理装置的控制装置、控制方法和存储有控制程序的存储介质。根据每批次所要求的微细加工的程度,对晶片的搬送进行控制。基板处理装置包括对晶片实施规定处理的多个PM和内置有搬送晶片的搬送机构的LLM。EC对基板处理装置进行控制。EC的选择部选择接下来应该将晶片搬送到的PM,并且根据每批次所要求的微细加工的程度,针对每批次选择使搬送到同一PM的晶片的单位为1批次单位或1晶片单位中的任一个。EC的搬送控制部,在选择批次单位的搬送的情况下,将该批次中包含的晶片依次搬送到被选择的同一PM,在选择晶片单位的搬送的情况下,将该批次中包含的各晶片从被选择的PM一块一块地依次OR搬送到其它的PM。
Description
技术领域
本发明涉及对基板实施规定处理的基板处理装置的控制装置、控制方法和存储有控制程序的存储介质,更详细地说,涉及控制基板搬送的方法。
背景技术
近年来,半导体工厂内配置的大部分的基板处理装置,在具有搬送基板的搬送机构的同时,具有2个以上对基板实施规定处理的处理室。在这样在基板处理装置中设置有多个处理室的情况下,如何在多个处理室中搬送大量的基板,对于提高基板处理的处理能力从而提高产品的生产率是非常重要的。
因此,在现有的基板处理装置中,为了同时在不同的处理室中对不同的基板进行处理,对每个基板改变搬送路径,依次将不同的基板搬送到不同的处理室(以下也称为OR搬送),控制各基板的搬送路径,使得各基板依次经由2个以上的处理室而进行处理(例如,参照专利文献1)。由此,能够高效地对基板进行处理。
另外,在现有的另一个基板处理装置中,根据表示各处理室能否运转的信号,仅向运转有效的处理室组中搬送基板(例如,参照专利文献2)。由此,即使在某一个处理室由于故障等而不能使用的情况下,也能够使用其它的处理室高效地对基板进行处理。
[专利文献1]特开昭63-133532号公报
[专利文献2]特开平11-67869号公报
但是,当通过将不同的基板依次搬送到正常运转中的不同处理室,在各处理室中同时对各基板进行同一处理时,虽然基板处理的处理能力提高,但是,由于各处理室本来就存在的个体差异、和因使用频率的不同而引起的各处理室内的气氛的偏差,各基板的处理(加工)状态会产生偏差。
另一方面,因为同一批次(lot)是制造同一制品的一个单位,所以同一批次中包含的基板的加工状态最好是均匀、没有偏差。特别地,近年来,要求非常微细的加工的制品正在增加。对于这样的微细加工的要求,需要高精度地对同一批次内的基板进行处理,每个基板没有偏差而制作出均匀且高品质的制品。因此,出现了至今为止允许的处理状态的偏差在制品的特性上不被允许的情况。
在这样的情况下,对于要求微细加工的批次,也可以考虑要求主计算机将基板的搬送方法从由系统方案指定的方法变更为加工状态不产生偏差的其它方法,由此,主计算机根据该要求而将基板的搬送方法改变为其它的适当的搬送方法。但是,对于统括半导体工厂并对系统整体进行管理的主计算机要求这样的作业,是非常烦杂且不现实的,而且需要大幅改变主计算机侧的系统的功能。结果,直到系统稳定运转为止,不希望基板处理系统整体出现即使是暂时的不稳定状态。
发明内容
因此,本发明提供根据每批次(lot)所要求的微细加工的程度,对搬送方法的变更进行控制的基板处理装置的控制装置、控制方法和存储有控制程序的存储介质。
即,为了解决上述课题,根据本发明的一个方面,提供一种控制装置,其对基板处理装置进行控制,该基板处理装置包括对基板进行规定处理的多个处理室和搬送上述基板的搬送机构,其特征在于,包括:选择部,选择接下来应该搬送到的处理室,并且根据每批次所要求的微细加工的程度,针对每个批次选择使搬送到同一处理室的基板的单位为1批次单位或者1基板单位中的任一个;和搬送控制部,将由上述选择部选择的单位中包含的基板依次搬送到由上述选择部选择的处理室中。
由此,根据每批次所要求的微细加工的程度,针对每个批次选择使搬送到同一处理室的基板的单位为1批次单位或者1基板单位中的任一个。当选择1批次单位时,该批次中包含的基板全部被搬送到同一处理室中。由此,能够避免由于将不同的基板搬送到不同的处理室,各基板的加工状态由于各处理室的个体差异和各处理室的气氛的差异 而产生偏差。即,通过将批次内的基板全部在同一处理室内进行处理,1批次内的全部基板在同一环境中进行处理,由此能够制造出1批次单位中特性没有偏差的大致同一的制品。
特别地,近年来,要求非常微细的加工的制品正在增加。对于这样的微细加工的要求,需要对同一批次中包含的多个基板进行均匀且高品质的处理,因此产生了至今为止允许的加工状态的偏差不被允许的情况。
但是,即使是这样的情况,根据上述的结构,要求微细加工的批次中包含的基板的搬送方法,通过控制装置的指示可变更为加工状态不产生偏差的上述搬送顺序。这样,控制装置本身变更搬送单位,而不对主计算机要求变更搬送单位,由此,能够迅速地应对用户的要求,而不大幅改变当前正在运转的主计算机侧的系统的功能。
另外,是否为微细加工处理,例如可以从由操作者指定的方案(recipe)的种类和方案的内容来判定,可以操作者预先指定单位参数有效或者无效,如果单位参数有效则判定为微细加工处理,如果单位参数无效则判定不是微细加工处理。
当由上述选择部选择1基板单位时,上述搬送控制部在搬送制品用基板之前,可以仅向由方案指定的处理室组的各处理室中搬送试用基板。搬送到各处理室中的试用基板的块数例如可以是1块,也可以是2块以上。
即,在1基板单位的OR搬送中,出于确认是否是处于能够对制品基板进行处理的状态的目的,在搬送制品基板之前,需要向OR搬送的全部处理室中搬送试用基板。因此,在OR搬送中,最低限度需要OR搬送的全部处理室的量的试用基板。
但是,当由上述选择部选择1批次单位时,上述搬送控制部在搬送制品用基板之前,可以仅向上述被选择的处理室中搬送试用基板。搬送到上述被选择的处理室中的试用基板的块数,例如可以是1块,也可以是2块以上。
即,在批次单位的搬送中,批次内的全部基板被搬送到所选择的1个处理室中,因此,试用基板最低限度1个即可,由此能够降低成本。
上述存储部存储上述多个处理室中在基板的处理中使用过的处理 室的顺序,上述选择部根据上述存储部中存储的处理室的顺序,选择由方案指定的处理室组中最早实施过处理的处理室,上述搬送部将上述被选择的单位中包含的基板依次搬送到上述被选择的处理室。
由此,被选择的单位中包含的基板被搬送到由方案指定的处理室组中最早执行过处理的处理室中。由此,能够对处理室的使用频率的不平衡进行修正,从而尽可能平均地使用多个处理室。结果,能够抑制各处理室的气氛的偏差。由此,能够极力抑制在各处理室中实施的基板处理的偏差。
上述存储部针对每个处理室存储在对各处理室进行清理之前在各处理室中处理过的基板的总处理块数,上述选择部根据上述存储部中存储的基板的总处理块数,选择由方案指定的处理室组中处理块数最少的处理室,上述搬送部将上述被选择的单位中包含的基板依次搬送到上述被选择的处理室。
由此,被选择的单位中包含的基板被搬送到由方案指定的处理室组中处理块数最少的处理室中。由此,也能够对处理室的使用频率的不平衡进行修正,从而尽可能平均地使用多个处理室。结果,能够抑制各处理室的气氛的偏差,从而能够极力抑制在各处理室中实施的基板处理的偏差。
上述存储部针对每个处理室存储在对各处理室进行清理之前在各处理室中处理过的基板的总处理时间,上述选择部根据上述存储部中存储的基板的总处理时间,选择由方案指定的处理室组中处理时间最少的处理室,上述搬送部将上述被选择的单位中包含的基板依次搬送到上述被选择的处理室。
由此,被选择的单位中包含的基板被搬送到由方案指定的处理室组中处理时间最短的处理室中。由此,也能够对处理室的使用频率的不平衡进行修正,从而尽可能平均地使用多个处理室。结果,能够抑制各处理室的气氛的偏差,从而能够极力抑制在各处理室中实施的基板处理的偏差。
当由上述选择部选择1批次单位时,上述搬送控制部将上述批次中包含的全部基板依次搬送到上述被选择的处理室,当由上述选择部选择1基板单位时,上述搬送控制部将上述批次中包含的最初的基板 搬送到选自由方案指定的处理室组中最早实施过处理的处理室、处理块数最少的处理室或处理时间最短的处理室中的任一个处理室,将同批次中包含的下一个基板搬送到下一个处理室,重复该操作直到同批次中包含的最后的基板。
由此,作为搬送顺序,在选择1批次单位时,将批次中包含的全部基板依次搬送到同一处理室,由此能够抑制由于处理室的不同而引起的基板处理的偏差,从而能够对该批次中包含的基板实施均匀且高品质的处理。
另一方面,作为搬送顺序,在选择1基板单位时,1批次中包含的基板被一块一块地依次搬送到不同的处理室。具体地说,将各基板搬送到选自在该时刻最早实施过处理的处理室、处理块数最少的处理室或处理时间最短的处理室中的任一个处理室,将同批次中包含的下一个基板搬送到下一个处理室。重复该操作直到同批次中包含的最后的基板。由此,通过在多个处理室中同时对多个基板进行处理,能够提高基板处理的处理能力,从而提高制品的生产率。
为了解决上述课题,根据本发明的另一个方面,提供一种基板处理装置的控制方法,其对基板处理装置进行控制,该基板处理装置包括对基板进行规定处理的多个处理室和搬送上述基板的搬送机构,其特征在于:选择接下来应该搬送到的处理室,并且根据每批次所要求的微细加工的程度,从1批次单位或者1基板单位中的任一个选择搬送到同一处理室的基板的单位;将上述被选择的单位中包含的基板依次搬送到上述被选择的处理室。
另外,本发明提供一种存储介质,其存储有基板处理装置的控制程序,该基板处理装置包括对基板进行规定处理的多个处理室和搬送上述基板的搬送机构,该控制程序使计算机执行上述基板处理装置的控制,其特征在于,上述控制程序使计算机执行以下处理:
选择接下来应该搬送到的处理室,并且根据每批次所要求的微细加工的程度,从1批次单位或者1基板单位中的任一个选择搬送到同一处理室的基板的单位的处理;和将上述被选择的单位中包含的基板依次搬送到上述被选择的处理室的处理。
由此,通过将批次内的基板全部在同一处理室内进行处理,在同 一气氛内对1批次内的全部基板均匀地进行处理,由此,对于1批次中包含的全部基板,能够制造出特性没有偏差的同一制品。
如以上所说明,根据本发明,能够根据每批次所要求的微细加工的程度,对搬送方法的变更进行控制。
附图说明
图1是本发明的第一~第三实施方式的基板处理系统的概念图。
图2是第一~第三实施方式的EC的硬件结构图。
图3是第一~第三实施方式的基板处理装置的结构图。
图4是第一~第三实施方式的PM的纵截面的示意图。
图5是第一~第三实施方式的EC的功能结构图。
图6是表示第一~第三实施方式中执行的工艺执行处理程序(主程序)的流程图。
图7是表示第一实施方式中执行的搬送顺序选择处理程序(子程序)的流程图。
图8是表示第一实施方式中执行的工艺执行控制处理程序(子程序)的流程图。
图9(a)是用于对方案进行编辑的画面,图9(b)是用于使盒LP1的批次开始的画面,图9(c)是表示基板处理装置的状态的画面。
图10是用于说明以批次单位进行搬送的情况的搬送状态的图。
图11是表示第二实施方式中执行的搬送顺序选择处理程序的流程图。
图12是表示第二实施方式中执行的工艺执行控制处理程序的流程图。
图13是表示第三实施方式中执行的搬送顺序选择处理程序的流程图。
图14是表示第三实施方式中执行的工艺执行控制处理程序的流程图。
图15是示意性地表示PM的另一个内部结构的纵截面的图。
符号说明
100 主计算机
200 EC
250 存储部
255 选择部
260 搬送控制部
265 处理执行控制部
270 通信部
300、300a~300d MC
400、400a、400b PM
500、500a、500b LLM
600 管理服务器
700、700a、700b 用户侧LAN
800 PC
LP、LP1、LP2、LP3 盒容器
具体实施方式
以下,参照附图对本发明的优选实施方式进行说明。此外,在以下的说明和附图中,对于具有同一结构和功能的结构要素,标注同一符号,从而省略重复说明。
(第一实施方式)
首先,参照图1对本发明的第一实施方式的基板处理系统的概要进行说明。在本实施方式中,举出使用基板处理系统对硅晶片(以下称为“晶片W”)进行蚀刻处理的例子进行说明。
(基板处理系统)
基板处理系统10包括:主计算机100;EC(Equipment Controller:装置控制器)200;4个MC(Machine Controller:设备控制器)300a~300d;2个PM(Process Module:处理模块)400a、400b;2个LLM(LoadLock Module:负载锁定模块)500a、500b;和管理服务器600。
EC200与主计算机100之间、以及EC200与管理服务器600之间,分别通过用户侧LAN(Local Area Network:局域网)700a、700b连接。另外,管理服务器600与PC(Personal Computer:个人计算机)800等 信息处理设备连接。操作者通过操作PC800向基板系统10发送指令。
EC200、MC300a~300d、PM400a、400b、LLM500a、500b被设置在工厂内的区域Q中,通过工厂内LAN分别连接。
主计算机100对数据管理等基板处理系统10整体进行管理。EC200保持为了对基板进行蚀刻处理而使用的系统方案,按照系统方案向各MC300发送控制信号以使PM400a、400b、LLM500a、500b动作,并且进行动作后的数据的履历管理等。
MC300a~300d保持有工艺方案(process recipe),根据从EC200发送的控制信号,按照工艺方案的顺序,分别对设置在PM400a、400b中的各设备进行驱动,由此控制晶片W的处理,并且通过分别对设置在LLM500a、500b中的各设备进行驱动,控制晶片W的搬送。
PM400a、400b是对晶片W实施例如蚀刻处理等规定处理的真空处理室。LLM500a、500b是具有搬送晶片W的搬送机构的搬送室。此外,对于包括PM400a、400b和LLM500a、500b,通过使它们运转而对基板进行处理的基板处理装置,将在后面叙述。管理服务器600根据通过操作者的操作从PC800发送的数据,设定各装置的动作条件等。(EC、MC的硬件结构)
接着,参照图2对EC200的硬件结构进行说明。此外,MC300的硬件结构与EC200相同,因此在此省略说明。
如图2所示,EC200包括ROM205、RAM210、CPU215、总线220、内部接口(内部I/F)225和外部接口(外部I/F)230。
在ROM205中记录有在EC200中执行的基本的程序、在出现异常时启动的程序、各种方案等。在RAM210中存储有各种程序和数据。此外,ROM205和RAM210是存储装置的一个例子,也可以是EEPROM、光盘、光磁盘等存储装置。
CPU215按照各种方案对基板的处理进行控制。总线220是ROM205、RAM210、CPU215、内部接口(内部I/F)225以及外部接口(外部I/F)230各设备间交换数据的路径。
内部接口225输入数据,并将需要的数据输出到未图示的监视器、扬声器等。外部接口230在与通过LAN等网络连接的设备之间发送接收数据。
(基板处理装置的硬件结构)
接着,参照图3对包括PM400、LLM500的基板处理装置的硬件结构进行说明。基板处理装置包括第一处理船(process ship)Q1、第二处理船Q2、搬送单元Q3、定位机构Q4和盒台(cassette stage)Q5。
第一处理船Q1包括PM400a和LLM500a。第二处理船Q2与第一处理船Q1平行配置,包括PM400b和LLM500b。
LLM500a、500b通过对设置在其两端的能够气密地开闭的闸阀V进行开闭而对内部压力进行调整,同时使用分别内置的搬送臂Arma、Armb将晶片W搬送到处于真空状态的PM400a、400b和处于大气状态的搬送单元Q3。此外,关于PM400的内部结构的详细情况,将在后面叙述。
搬送单元Q3是矩形的搬送室,与第一处理船Q1和第二处理船Q2连接。在搬送单元Q3中设置有搬送臂Armc,使用搬送臂Armc与搬送臂Arma、Armb连动而将晶片W搬送到第一处理船Q1或第二处理船Q2。
在搬送单元Q3的一端,设置有进行晶片W的定位的定位机构Q4,在载置有晶片W的状态下使旋转台Q4a旋转,同时利用光学传感器Q4b检测出晶片周边部的状态,由此将晶片W的位置对准。
在搬送单元Q3的长边方向的侧面设置有盒台Q5。在盒台Q5中载置有3个盒容器LP1~LP3。在各盒容器LP中,例如最多可在多层中收纳25块晶片W。
根据这样的结构,例如盒容器LP1内的25块晶片W,由搬送臂Armc从盒容器LP1→定位机构Q4→处理船Q1或者处理船Q2交替地一块一块地进行搬送,进一步,由搬送臂Arma或者搬送臂Armb搬送到PM400a或者PM400b,在蚀刻处理后,再次被收容到盒容器LP1中。这样将晶片W交替地一块一块地搬送到PM400a和PM400b中的方法称为OR搬送。
(PM的内部结构)
接着,参照图4中示意性地表示的PM400的纵截面图,对PM400的内部结构进行说明。PM400包括顶部和底部的大致中央部开口的角筒形状的处理容器C。在处理容器C的顶部,安装有在顶部的大致中 央部开口的盖体405。在处理容器C的侧壁上部和盖体405的侧壁下部的接合面上设置有O形环410,由此,处理室内保持气密。
在处理容器C的内部,在其上方设置有上部电极415。上部电极415利用在处理容器C的上部的开口周边设置的绝缘材料420相对于处理容器C电分离。
高频电源430通过匹配电路425与上部电极415连接。在匹配电路425的周围、在顶部的大致中央部设置有匹配箱(matching box)435,作为匹配电路425的接地框体并且将顶部密闭。
另外,处理气体供给部445通过气体管线440与上部电极415连接,由处理气体供给部445供给的期望的气体从多个气体喷射孔A喷射到处理容器C内。这样,上部电极415也作为气体喷头起作用。
在处理容器C的内部,在其下方设置有下部电极455。下部电极455也作为载置晶片W的基座起作用。下部电极455由隔着绝缘材料460设置的支撑体465支撑。由此,下部电极455相对于处理容器C电分离。
在处理容器C的底面设置的开口的外周附近,安装有波纹管470的一端。在波纹管470的另一端固定有升降板475。通过这样的结构,处理容器C的底面的开口部由波纹管470和升降板475进行密闭。另外,下部电极455为了将载置晶片W的位置调整到与处理工艺相应的高度,与波纹管470和升降板475成为一体而进行升降。
下部电极455通过导电路480和阻抗调整部485与升降板465连接。上部电极415和下部电极455相当于阴极电极和阳极电极。处理容器内部由排气机构490减压至期望的真空度。根据这样的结构,在通过闸阀495的开闭来保持处理容器C的气密而将晶片W搬送到处理容器C内部的状态下,被供给到处理容器内部的气体由于被施加的高频电力而被等离子体化,利用生成的等离子体的作用对晶片W实施期望的蚀刻。
(EC的功能结构)
接着,参照用方框表示EC200的各功能的图5对EC的功能结构进行说明。EC200具有由存储部250、选择部255、搬送控制部260、处理执行控制部265和通信部270各方框表示的功能。
存储部250将表示用于在各PM400中对晶片W实施期望的处理的处理顺序的各种方案(方案a~方案n)作为方案组250a存储。另外,存储部250还存储有表示是否要求微细加工处理的单位参数250b。另外,存储部250还存储有作为在选择晶片W的搬送路径时需要的信息的路径选择信息250c。作为路径选择信息250c,例如可以存储对晶片W实施蚀刻处理的PM的顺序。另外,也可以将在对各PM进行清理之前在各PM中处理的晶片W的总处理块数针对每个PM进行存储。另外,也可以将在对各PM进行清理之前在各PM中处理的晶片W的总处理时间针对每个PM进行存储。
选择部255选择下一个应该将晶片W搬送到的PM,并且根据每个批次所要求的微细加工的程度,针对每个批次选择使搬送到同一处理室的基板的单位为1批次单位或者1基板单位中的任一个。
选择部255例如根据存储部250中存储的PM的顺序,选择由方案指定的PM组(例如指定PM400a和PM400b)中最早实施过处理的PM400,作为下一个应该将晶片W搬送到的PM。
选择部255也可以根据存储部250中存储的晶片W的总处理块数,选择由方案指定的PM组中处理块数最少的PM400,作为下一个应该将晶片W搬送到的PM。另外,选择部255也可以根据存储部250中存储的晶片W的总处理时间,选择由方案指定的PM组中处理时间最短的PM400。
搬送控制部260将由选择部255选择的单位中包含的晶片W依次搬送到由选择部255选择的PM400中。具体地说,在选择部255选择1批次单位的情况下,搬送控制部260将该批次中包含的全部晶片W例如依次只搬送到被确定为接下来应该选择的处理室的PM400a中(不搬送到PM400b中)。
另一方面,在选择部255选择1晶片单位的情况下,搬送控制部260重复将该批次中包含的最初的晶片搬送到最早实施过处理的PM400(或者处理块数最少的PM400或者处理时间最短的PM400)中、将同批次中包含的下一个晶片搬送到下一个PM中的搬送方法,直至同批次中包含的最后的晶片。
处理执行控制部265从存储部250中选择由操作者指定的方案, 并生成用于根据选择的方案所表示的顺序对由搬送控制部260搬送到PM400内的晶片W进行蚀刻处理的控制信号。
通信部270主要与MC300进行信息的发送接收。例如,通信部270将由处理执行控制部265生成的控制信号发送到MC300,由此,指示MC300使得在PM400中进行期望的蚀刻处理。
此外,以上说明的EC200的各部的功能,实际上通过由图2的CPU215从存储有记述有实现这些功能的处理顺序的程序(包括方案)的ROM205、RAM210等存储介质中读出程序、解释并执行该程序而实现。例如,在本实施方式中,选择部255、搬送控制部260、处理执行控制部265的各功能,实际上通过由CPU215执行记述有实现这些功能的处理顺序的程序而实现。
(EC的动作)
接着,以作为本实施方式的特征的搬送顺序选择处理为中心,参照图6~图8所示的流程图,对由EC200执行的工艺执行处理进行说明。图6是表示工艺执行处理的主程序,图7是表示在工艺执行处理中调出的搬送顺序选择处理的子程序,图8是表示在搬送顺序选择处理结束后,在工艺执行处理中调出的工艺执行控制处理的子程序。
当操作者指定方案a和批次编号并使批次开始按钮为“接通(On)”时,投入该批次,作好依次搬送该批次中包含的25块晶片的准备。与该定时(timing)一致,从图6的步骤600开始工艺执行处理,在步骤605中调出搬送顺序选择处理,搬送顺序选择处理结束后,进入步骤610调出工艺执行控制处理,工艺执行控制处理结束后,在步骤695中,本处理结束。
(搬送顺序选择处理)
在图6的步骤605中调出的搬送顺序选择处理,从图7的步骤700开始,进入步骤705,选择部255对是否是系统启动后的初次处理进行判定。当基板处理装置为空闲状态时,选择部255判定是启动后的初次处理,进入步骤710,选择由方案指定的PM组中编号最小的PM400。在此,由方案指定PM400a和PM400b。因此,选择部255选择编号最小的PM400a。
另一方面,当不是初次处理的情况下,进入步骤715,选择部255 选择由方案指定的PM组中执行了最终处理的PM400的下一个PM400。例如,在最后对晶片W进行过处理的PM是PM400b的情况下,选择部255在步骤715中选择PM400a。
这样,在步骤710或者步骤715中选择了接下来应该将晶片W搬送的PM400之后,进入步骤720,选择部255对是否为微细加工进行判定。即,选择部255对存储部250中存储的单位参数是否有效进行判定。
在未要求微细加工处理的情况下(即,在单位参数显示无效的情况下),进入步骤725,选择部255选择晶片单位作为搬送单位,进入步骤795,结束本处理。另一方面,当在步骤720中要求微细加工处理的情况下(即,单位参数显示有效的情况下),选择部255进入步骤730,选择批次单位作为搬送单位,进入步骤795,结束本处理。
此外,是否是微细加工处理,可以如上所述,由操作者预先指定单位参数有效或者无效,如果单位参数有效则判定是微细加工处理,如果单位参数无效则判定不是微细加工处理,或者,可以根据由操作指定的方案的种类或方案的内容来判定。
(工艺执行控制处理)
当图7的搬送顺序选择处理结束时,在图6的步骤610中调出图8的工艺执行控制处理,与此相应,从图8的步骤800开始工艺执行控制处理,进入步骤805,处理执行控制部265从存储部250中存储的方案组中选择由操作者指定的方案a。
接着,进入步骤810,搬送控制部260根据由选择部255选择的搬送单位,生成表示搬送路径的控制信号。例如,即使当操作者在图9(a)所示的系统方案编辑画面中制作出OR搬送路径(即,PM1或PM2)的系统方案、在图9(b)所示的开始画面中指定刚才制作出的OR搬送路径的系统方案、并使开始按钮接通的情况下,在由选择部255选择批次单位时,如表示基板处理装置的状态的图9(c)所示,搬送控制部260按照上述的方法从OR指定PM组(PM1或PM2)中选择1个PM(在此是PM1),生成将从该批次的最初的晶片W到最后的晶片W依次搬送到PM1中的控制信号,使得在PM1(PM400a)中对该批次的所有晶片W进行蚀刻处理。因此,该批次中的所有晶片W不会 被搬送到PM2(PM400b)中。
接下来,进入步骤815,处理执行控制部265根据方案a所示的处理顺序生成表示蚀刻处理的控制信号,进入步骤820,通信部270将生成的控制信号发送到MC300。
接下来,进入步骤825,处理执行控制部265反复进行步骤810~825的处理,直到判定为该批次的最后的晶片W。由此,该批次的全部晶片W在PM400a中进行蚀刻处理,当对最后的晶片W进行处理之后,进入步骤830,将最终处理PM编号“PM400a”作为1个路径选择信息保存,进入步骤895,结束本处理。
例如,当在LP1、LP2、LP3中收容的批次1、批次2、批次3全部是微细加工的对象的情况下,如图10所示,批次1的全部晶片在PM1(PM400a)中进行处理,批次2的全部晶片在该时刻最早实施过处理的处理室PM2(PM400b)中进行处理,批次3的全部晶片在该时刻最早实施过处理的处理室PM1(PM400a)中进行处理。
另一方面,在由选择部255选择晶片单位时,在步骤810中,处理执行控制部265生成指定的控制信号,使得在由系统方案指定的PM组中进行OR搬送。反复将这样生成的搬送用的控制信号与在步骤815中生成的工艺执行用的控制信号一起发送到MC300,直至最终批次。由此,批次的最初的晶片W被搬送到刚才选择的PM400a中,同批次的下一个晶片W被搬送到作为下一个处理室的PM400b中,同批次的再下一个晶片W被搬送到作为再下一个处理室的PM400a中。这样,直至该批次的最终晶片W,晶片W被交替地一块一块地OR搬送到PM400a和PM400b,由各PM400并行地进行蚀刻处理。
如以上说明的那样,根据批次单位的搬送,通过将批次内的全部晶片W搬送到同一PM内进行处理,能够在同一环境下对1批次中包含的全部晶片W均匀地进行处理,由此,能够制造出1批次单位中特性没有偏差的同一制品。另一方面,根据晶片W单位的OR搬送,并行地对晶片W进行处理,因此,与以批次单位进行搬送的情况相比,能够提高处理能力。
在晶片单位的搬送中,在搬送制品用晶片之前,将试用晶片例如一块一块地搬送到由方案指定的PM组的各处理室中。即,在晶片单 位的OR搬送中,出于对是否处于能够对制品晶片进行处理的状态进行确认的目的,在搬送制品晶片之前,需要将试用晶片搬送到进行OR搬送的所有处理室中。因此,在OR搬送中,最低限度需要进行OR搬送的全部处理室的量的试用晶片。
但是,在批次单位的搬送中,在搬送制品用基板之前,向由选择部255选择的PM中仅搬送例如一块试用晶片。即,在批次单位的搬送中,批次内的全部晶片W被搬送到所选择的1个处理室中,因此,试用晶片W最低限度只需要1个即可,由此能够降低成本。
(第二实施方式)
接着,对第二实施方式的基板处理系统10进行说明。第二实施方式,作为在选择接下来应该搬送到的PM400时、选择使用频率更低的PM400的方法,着眼于各PM400中处理过的晶片W的块数,在这一点上与着眼于最早使用过的PM400的第一实施方式不同。因此,以该不同点为中心,参照图11和图12对本实施方式的基板处理系统10进行说明。
在第二实施方式中,EC200的功能结构(参照图5)是相同的,图11的搬送顺序选择处理和图12的工艺执行控制处理的一部分有所不同。具体地说,在图6的工艺执行处理中调出的图11的搬送顺序选择处理中,当在接着步骤1100的步骤705中是初次处理的情况下,与第一实施方式同样,执行步骤710,但当在步骤705中不是初次处理的情况下,进入步骤1105,选择部255选择由系统方案指定的PM组中晶片的总处理块数最少的PM400。晶片的总处理块数作为存储部250的路径选择信息250c的1个,针对每个PM进行累计。
在这样选择了接下来应该搬送到的PM之后,选择部255与第一实施方式的情况同样地进行步骤720~步骤730的处理,进入步骤1195,结束本处理。
在图11的搬送顺序选择处理结束后、图6的工艺执行处理中调出的图12的工艺执行控制处理中,在接着步骤1200的步骤805~步骤815中,处理执行控制部265与第一实施方式同样地生成用于对晶片W的搬送和晶片W的蚀刻处理进行控制的控制信号,在步骤820中,通信部270将生成的控制信号发送到MC300。此后,进入步骤1205,处 理执行控制部265对该PM中处理过的晶片的块数进行计数,然后进入步骤825。
处理执行控制部265反复进行步骤810~步骤820和步骤1205的处理,直到在步骤825中判定被处理的晶片W是批次的最终晶片,当在步骤825中判定为最终晶片的情况下,进入步骤1210,存储部250针对每个PM保存在进行清理之前在各PM400中处理过的晶片的总处理块数。
由此,基板被搬送到在由系统方案指定的PM组中处理块数最少的PM400中。由此,能够在被预测为使用频率低的PM400中对晶片W进行处理。结果,多个PM400的使用频率不会不平衡,能够尽可能平均地在所有的PM400中执行期望的处理。由此,能够抑制各PM400的气氛的偏差,从而能够极力抑制在各PM400中实施的处理的偏差。
(第三实施方式)
接下来,对第三实施方式的基板处理系统10进行说明。第三实施方式,作为在选择接下来应该搬送到的PM400时、选择使用频率更低的PM400的方法,着眼于使用各PM400的晶片W的处理时间,在这一点上与着眼于各PM400中处理过的晶片W的块数的第二实施方式不同。因此,以该不同点为中心,参照图13和图14对本实施方式的基板处理系统10进行说明。
在第三实施方式中,EC200的功能结构(参照图5)是相同的,图13的搬送顺序选择处理和图14的工艺执行控制处理的一部分有所不同。具体地说,在图6的工艺执行处理中调出的图13的搬送顺序选择处理中,当在接着步骤1300的步骤705中是初次处理的情况下,与第二实施方式同样,执行步骤710,但当在步骤705中不是初次处理的情况下,进入步骤1305,选择部255选择由系统方案指定的PM组中晶片的总处理时间最短的PM400。晶片的总处理时间作为存储部250的路径选择信息250c的1个,针对每个PM累计。
在这样选择了接下来应该搬送到的PM之后,选择部255与第二实施方式的情况同样地进行步骤720~步骤730的处理,进入步骤1395,结束本处理。
在搬送顺序选择处理结束后、图6的工艺执行处理中调出的图14 的工艺执行控制处理中,在接着步骤1400的步骤805~步骤820中,处理执行控制部265与第二实施方式同样地生成用于对晶片W的搬送和晶片W的处理进行控制的控制信号,通信部270将生成的控制信号发送到MC300。此后,进入步骤1405,处理执行控制部265对在该PM中对晶片进行处理的时间进行计数,然后进入步骤825。
处理执行控制部265反复进行步骤810~步骤820和步骤1405的处理,直到在步骤825中判定被处理的晶片W是批次的最终晶片,当在步骤825中判定为最终晶片的情况下,进入步骤1410,存储部250针对每个PM保存在进行清理之前在各PM400中处理过的晶片的总处理时间。
由此,所选择的单位中包含的基板,被搬送到由系统方案指定的PM组中处理时间最短的PM400中。由此,能够在被预测为使用频率低的PM400中对晶片W进行处理。结果,多个PM400的使用频率不会不平衡,能够尽可能平均地在所有的PM400中执行期望的处理。因此,能够抑制各PM400的气氛的偏差,从而能够极力抑制在各PM400中实施的处理的偏差。
在以上说明的各实施方式中,各部的动作相互关联,可以考虑相互的关联而替换为一系列的动作,由此,能够将基板处理装置的控制装置的实施方式作为基板处理装置的控制方法的实施方式。另外,通过将上述各部的动作替换为各部的处理,能够将基板处理装置的控制方法的实施方式作为基板处理装置的控制程序的实施方式。另外,通过将基板处理装置的控制程序存储在计算机可读取的记录介质中,能够将基板处理装置的控制程序的实施方式作为记录有控制程序的计算机可读取的记录介质的实施方式。
以上,参照附图对本发明的优选实施方式进行了说明,但本发明当然并不限定于上述的例子。对于本领域技术人员来说,在权利要求所记载的范围内能够想到各种变更例或修正例,是显而易见的,应该明白这些当然也属于本发明的技术范围。
(基板处理装置的变形例)
例如,作为基板处理装置,并不限于图3所示的结构,也可以具有图15所示的结构。在图15的基板处理装置中,设置有对晶片W进 行搬送的搬送系统H和对晶片W进行成膜处理或蚀刻处理等基板处理的处理系统S。搬送系统H与处理系统S通过负载锁定室(LLM)400t1、400t2连接。
搬送系统H包括盒台(cassette stage)400H1和搬送台400H2。在盒台400H1上设置有容器载置台H1a,在容器载置台H1a上载置有4个盒容器H1b1~H1b4。各盒容器H1b能够在多段中收容处理前的制品基板(晶片W)、处理完成的制品基板和模拟处理用的非制品基板。
在搬送台420上,能够伸缩和旋转的2根搬送臂H2a1、H2a2以通过磁驱动进行滑动移动的方式被支撑。搬送臂H2a1、H2a2在安装于其前端的叉上保持晶片W。
在搬送台400H2的一端,设置有进行晶片W的定位的定位机构H2b。定位机构H2b一边在载置有晶片W的状态下使旋转台H2b1旋转,一边利用光学传感器H2b2对晶片W的周边部的状态进行检测,由此使晶片W的位置定位。
在负载锁定室400t1、400t2的内部分别设置有载置晶片W的载置台,并且在该负载锁定室的两端分别设置有能够气密地开闭的闸阀V。利用这样的结构,搬送系统H在盒容器H1b1~H1b3、负载锁定室400t1、400t2、定位机构H2b之间搬送晶片W。
在处理系统S中,设置有传送腔室(transfer chamber)(T/C)400t3和6个处理腔室(process chamber)(P/C)400s1~400s6(=PM1~PM6)。传送腔室400t3分别通过能够气密地开闭的闸阀s1a~s1f与处理腔室400s1~400s6接合。在传送腔室400t3中,设置有能够伸缩和旋转的搬送臂Sa。
通过这样的结构,晶片W由搬送臂Sa从负载锁定室400t1、400t2经由传送腔室400t3搬入到处理腔室400s1~400s6中,实施蚀刻处理等工艺后,再经由传送腔室400t3搬出到负载锁定室400t1、400t2。
在图15所示的基板处理装置的情况下,也选择6个处理腔室P/C(相当于PM400)中在该时刻使用频率最低的P/C,按照根据批次的微细加工程度选择的批次单位或晶片单位,批次内的晶片W全部被依次搬送到所选择的P/C中(批次单位的情况)、或者从所选择的P/C被一块一块地依次OR搬送到不同的P/C中(晶片单位的情况)。
结果,要求微细加工的批次的晶片W全部在同一处理室进行处理,由此能够抑制处理的偏差,从而形成大致相同的制品。另一方面,不要求微细加工的批次的晶片W被搬送到不同的处理室,并行地进行处理,由此能够提高处理的处理能力。
此外,本发明的基板处理装置的处理室的个数并不限于图4所示的2个或图15所示的6个,多少个都可以。另外,本发明的处理室并不限于成膜处理,能够执行热扩散处理、蚀刻处理等所有的基板处理。
另外,作为执行这些处理的装置的一个例子,可举出蚀刻装置、CVD(Chemical Vapor Deposition:化学气相沉积)装置、灰化装置、溅射装置、涂敷显影装置、清洗装置、CMP(Chemical Mechanical Polishing:化学机械研磨)装置、PVD(Physical Vapor Deposition:物理气相沉积)装置、曝光装置、离子注入装置等。这些装置可以通过微波等离子体基板处理装置、感应耦合型等离子体基板处理装置和电容耦合型等离子体基板处理装置等具体实现。
另外,本发明中使用的基板并不限于玻璃基板,例如也可以是硅晶片。即,本发明中使用的基板,只要是在例如有机EL显示器、等离子体显示器、液晶显示器(LCD:Liquid Crystal Display)等中使用的基板即可。
另外,本发明的控制装置,可以仅通过EC200具体实现,也可以通过EC200和MC300具体实现。
Claims (10)
1.一种控制装置,对基板处理装置进行控制,该基板处理装置包括对基板进行规定处理的多个处理室和搬送所述基板的搬送机构,其特征在于,包括:
选择部,选择接下来应该搬送到的处理室,并且,针对每个批次,在要求微细加工处理的情况下,选择1批次单位作为搬送到同一处理室的基板的单位,在不要求微细加工处理的情况下,选择1基板单位作为搬送到同一处理室的基板的单位;和
搬送控制部,将由所述选择部选择的单位中包含的基板依次搬送到由所述选择部选择的处理室中。
2.根据权利要求1所述的控制装置,其特征在于:
还包括存储部,所述存储部存储所述多个处理室中在基板的处理中使用过的处理室的顺序,
所述选择部根据所述存储部中存储的处理室的顺序,选择由方案指定的处理室组中最早实施过处理的处理室,
所述搬送控制部将被选择的所述单位中包含的基板依次搬送到被选择的所述处理室。
3.根据权利要求1所述的控制装置,其特征在于:
还包括存储部,所述存储部针对每个处理室存储在对各处理室进行清理之前在各处理室中处理过的基板的总处理块数,
所述选择部根据所述存储部中存储的基板的总处理块数,选择由方案指定的处理室组中总处理块数最少的处理室,
所述搬送控制部将被选择的所述单位中包含的基板依次搬送到被选择的所述处理室。
4.根据权利要求1所述的控制装置,其特征在于:
还包括存储部,所述存储部针对每个处理室存储在对各处理室进行清理之前在各处理室中处理过的基板的总处理时间,
所述选择部根据所述存储部中存储的基板的总处理时间,选择由方案指定的处理室组中总处理时间最短的处理室,
所述搬送控制部将被选择的所述单位中包含的基板依次搬送到被选择的所述处理室。
5.根据权利要求2所述的控制装置,其特征在于:
当由所述选择部选择1批次单位时,所述搬送控制部将所述批次中包含的全部基板依次搬送到被选择的所述处理室,当由所述选择部选择1基板单位时,所述搬送控制部重复以下操作直到同批次中包含的最后的基板:将所述批次中包含的最初的基板搬送到由方案指定的处理室组中最早实施过处理的处理室,将同批次中包含的下一个基板搬送到下一个处理室。
6.根据权利要求3所述的控制装置,其特征在于:
当由所述选择部选择1批次单位时,所述搬送控制部将所述批次中包含的全部基板依次搬送到被选择的所述处理室,当由所述选择部选择1基板单位时,所述搬送控制部重复以下操作直到同批次中包含的最后的基板:将所述批次中包含的最初的基板搬送到由方案指定的处理室组中总处理块数最少的处理室,将同批次中包含的下一个基板搬送到下一个处理室。
7.根据权利要求4所述的控制装置,其特征在于:
当由所述选择部选择1批次单位时,所述搬送控制部将所述批次中包含的全部基板依次搬送到被选择的所述处理室,当由所述选择部选择1基板单位时,所述搬送控制部重复以下操作直到同批次中包含的最后的基板:将所述批次中包含的最初的基板搬送到由方案指定的处理室组中总处理时间最短的处理室,将同批次中包含的下一个基板搬送到下一个处理室。
8.根据权利要求1~7中任一项所述的控制装置,其特征在于:
当由所述选择部选择1批次单位时,所述搬送控制部在搬送制品用基板之前,仅向被选择的所述处理室中搬送试用基板。
9.根据权利要求1~7中任一项所述的控制装置,其特征在于:
当由所述选择部选择1基板单位时,所述搬送控制部在搬送制品用基板之前,仅向由方案指定的处理室组的各处理室中搬送试用基板。
10.一种基板处理装置的控制方法,对基板处理装置进行控制,该基板处理装置包括对基板进行规定处理的多个处理室和搬送所述基板的搬送机构,其特征在于:
选择接下来应该搬送到的处理室,并且,针对每个批次,在要求微细加工处理的情况下,选择1批次单位作为搬送到同一处理室的基板的单位,在不要求微细加工处理的情况下,选择1基板单位作为搬送到同一处理室的基板的单位;
将被选择的所述单位中包含的基板依次搬送到被选择的所述处理室。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319832 | 2006-11-28 | ||
JP2006-319832 | 2006-11-28 | ||
JP2006319832A JP2008135517A (ja) | 2006-11-28 | 2006-11-28 | 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101192055A CN101192055A (zh) | 2008-06-04 |
CN101192055B true CN101192055B (zh) | 2010-12-01 |
Family
ID=39487093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101946059A Expired - Fee Related CN101192055B (zh) | 2006-11-28 | 2007-11-27 | 基板处理装置的控制装置和控制方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2008135517A (zh) |
KR (1) | KR100980510B1 (zh) |
CN (1) | CN101192055B (zh) |
TW (1) | TWI496230B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8232212B2 (en) * | 2008-07-11 | 2012-07-31 | Applied Materials, Inc. | Within-sequence metrology based process tuning for adaptive self-aligned double patterning |
JP5469015B2 (ja) * | 2009-09-30 | 2014-04-09 | 東京エレクトロン株式会社 | 基板処理装置および基板搬送方法 |
JP5374462B2 (ja) * | 2010-08-23 | 2013-12-25 | 東京エレクトロン株式会社 | 剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体 |
WO2015107955A1 (ja) | 2014-01-20 | 2015-07-23 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
JP6089082B1 (ja) | 2015-09-29 | 2017-03-01 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体 |
JP6600588B2 (ja) | 2016-03-17 | 2019-10-30 | 東京エレクトロン株式会社 | 基板搬送機構の洗浄方法及び基板処理システム |
JP6403722B2 (ja) * | 2016-07-21 | 2018-10-10 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法、プログラム |
JP6723110B2 (ja) * | 2016-08-18 | 2020-07-15 | 株式会社Screenホールディングス | 基板処理装置および基板処理方法 |
JP6625098B2 (ja) * | 2017-07-20 | 2019-12-25 | 株式会社Kokusai Electric | 基板処理システム、半導体装置の製造方法およびプログラム |
CN109950187B (zh) | 2017-12-20 | 2024-04-12 | 株式会社国际电气 | 基板处理装置、半导体装置的制造方法以及记录介质 |
JP6704008B2 (ja) * | 2018-03-26 | 2020-06-03 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法および記録媒体 |
JP7137976B2 (ja) * | 2018-07-04 | 2022-09-15 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
JP7174581B2 (ja) * | 2018-09-20 | 2022-11-17 | 株式会社Screenホールディングス | レシピ表示装置、レシピ表示方法、およびレシピ表示プログラム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1655322A (zh) * | 2004-02-13 | 2005-08-17 | 大日本网目版制造株式会社 | 基板处理装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2739858B2 (ja) * | 1996-03-25 | 1998-04-15 | 日本電気株式会社 | 生産制御システム及びその装置 |
KR20000003307A (ko) * | 1998-06-27 | 2000-01-15 | 윤종용 | 반도체 제조설비 관리시스템의 로트 플로우 제어방법 |
JP4524720B2 (ja) * | 1999-12-28 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | プロセス制御装置 |
JP2001257141A (ja) * | 2000-03-10 | 2001-09-21 | Mitsubishi Electric Corp | プロセス制御装置およびプロセス制御方法 |
JP2002237507A (ja) * | 2000-12-08 | 2002-08-23 | Tokyo Electron Ltd | 処理システム及び処理システムの被処理体の搬送方法 |
JP4334817B2 (ja) * | 2002-05-15 | 2009-09-30 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
-
2006
- 2006-11-28 JP JP2006319832A patent/JP2008135517A/ja active Pending
-
2007
- 2007-11-27 KR KR1020070121461A patent/KR100980510B1/ko active IP Right Grant
- 2007-11-27 TW TW096144988A patent/TWI496230B/zh active
- 2007-11-27 CN CN2007101946059A patent/CN101192055B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1655322A (zh) * | 2004-02-13 | 2005-08-17 | 大日本网目版制造株式会社 | 基板处理装置 |
Non-Patent Citations (4)
Title |
---|
JP特开2000-208589A 2000.07.28 |
JP特开2004-119635A 2004.04.15 |
JP特开2006-222328A 2006.08.24 |
JP特开2006-245416A 2006.09.14 |
Also Published As
Publication number | Publication date |
---|---|
JP2008135517A (ja) | 2008-06-12 |
KR20080048410A (ko) | 2008-06-02 |
KR100980510B1 (ko) | 2010-09-06 |
TWI496230B (zh) | 2015-08-11 |
TW200841412A (en) | 2008-10-16 |
CN101192055A (zh) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101192055B (zh) | 基板处理装置的控制装置和控制方法 | |
JP5570775B2 (ja) | 基板処理装置のセットアップ方法、基板処理装置により実施される半導体装置の製造方法及び基板処理装置 | |
WO1999028222A1 (en) | Apparatus and method for transporting substrates | |
US7738987B2 (en) | Device and method for controlling substrate processing apparatus | |
JP2013140897A (ja) | 基板処理装置、基板処理方法、半導体装置の製造方法及び縮退運用プログラム | |
KR101043986B1 (ko) | 기판 처리 시스템 및 군(群) 관리 시스템 | |
TWI489520B (zh) | Control device and control method of substrate processing device | |
JP5020605B2 (ja) | 上位制御装置、下位制御装置、画面の操作権付与方法および画面の操作権付与プログラムを記憶した記憶媒体 | |
KR20120115948A (ko) | 기판 처리 장치, 기판 처리 장치 제어 프로그램 및 반도체 장치의 제조 방법 | |
JP5571122B2 (ja) | 基板処理装置および基板処理装置の制御方法 | |
WO2003098684A1 (fr) | Dispositif de traitement de substrats et procede de traitement de substrat | |
JPH1092900A (ja) | 真空処理装置 | |
JP2014036025A (ja) | 真空処理装置または真空処理装置の運転方法 | |
JP3945933B2 (ja) | 基板処理装置および通信制御プログラムを記録した記録媒体 | |
JP2011054679A (ja) | 基板処理装置 | |
JP4212133B2 (ja) | 基板処理装置 | |
JP4610913B2 (ja) | 基板処理システム、基板処理システムにおける表示方法及び基板処理方法 | |
KR20110007076A (ko) | 기판 처리 시스템 및 데이터 검색 방법 | |
JP2003228412A (ja) | 生産ラインの管理システム | |
JP4839019B2 (ja) | 基板処理システム、基板処理方法、プログラム及び記憶媒体 | |
JP3128854B2 (ja) | 半導体製造装置制御システム | |
JP5972608B2 (ja) | 基板処理装置、及び半導体装置の製造方法並びにプログラム | |
JP2011146626A (ja) | 基板処理システム | |
JP2006093615A (ja) | 基板処理システム | |
JPH09321117A (ja) | 真空処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101201 Termination date: 20161127 |
|
CF01 | Termination of patent right due to non-payment of annual fee |