TWI496230B - A substrate processing apparatus, and a substrate processing apparatus - Google Patents

A substrate processing apparatus, and a substrate processing apparatus Download PDF

Info

Publication number
TWI496230B
TWI496230B TW096144988A TW96144988A TWI496230B TW I496230 B TWI496230 B TW I496230B TW 096144988 A TW096144988 A TW 096144988A TW 96144988 A TW96144988 A TW 96144988A TW I496230 B TWI496230 B TW I496230B
Authority
TW
Taiwan
Prior art keywords
processing
substrate
unit
processing chamber
batch
Prior art date
Application number
TW096144988A
Other languages
English (en)
Other versions
TW200841412A (en
Inventor
Masahiro Numakura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200841412A publication Critical patent/TW200841412A/zh
Application granted granted Critical
Publication of TWI496230B publication Critical patent/TWI496230B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

基板處理裝置及基板處理裝置的控制方法
本發明是有關一種對基板施行既定處理的基板處理裝置的控制裝置、控制方法及記憶控制程式的記憶媒體，更詳而言之，是有關控制基板之運送的方法。
近年來配置在半導體工廠內的基板處理裝置，大部分與運送基板的運送機構一起具有兩個以上對基板施行既定處理的處理室。像這樣，複數個處理室設置在基板處理裝置的情形下，如何將多數個基板運送到複數個處理室，俾以提高基板處理的生產量、提昇製品的生產性乃極為重要。
於是，在以往的基板處理裝置中，為了在各自的處理室同時處理各自的基板，因此每個基板要改變運送路徑，將不同的基板依序運送到不同的處理室(以下亦稱為OR運送)，各基板依序經由兩個以上的處理室進行處理的方式來控制各基板的運送路徑(例如參照專利文獻1)。藉此，就能效率良好地處理基板。
進而，在以往的其他基板處理裝置中，根據表示各處理室能否運轉的訊號，將基板只運送到運轉有效的處理室群(例如參照專利文獻2)。藉此，無論哪個處理室因故障等而無法使用的情形下，仍能使用其他處理室而效率良好地處理基板。
[專利文獻1]日本特開昭63－133532號公報 [專利文獻2]日本特開平11－67869號公報
但是，如果將不同的基板依序運送到正常作業中之不同的處理室，藉此在各處理室對各基板同時施行同一處理的話，雖然基板處理的生產量提昇，但因為原來存在於各處理室的個別差異，或因使用頻度不同以致各處理室內之環境的差異，所以會在各基板的處理(加工)狀態產生差異。
另一方面，因為同一批量是製造同一製品的一單位，所以包含在同一批量的基板之加工狀態，以均勻且沒有差異較為理想。特別是近年要求非常微細之加工的製品增加。對於此種微細加工的要求，必須精度良好地處理同一批量內的基板，製作每個基板沒有差異、均勻且高品質的製品。因此，目前容許的處理狀態之差異，產生在製品之特性上不容許的情形。
此種情形也考慮對要求微細加工的批量，要求電腦主機將基板的運送方法，由系統處方(recipe)所指定的方法，變更成加工狀態不會產生差異的其他方法，藉此電腦主機會配合該要求，變更成其他適當的運送方法。但是，對總括半導體工廠來管理系統整體的電腦主機要求此種作業，非常的麻煩且不切實際，同時必須大幅更換電腦主機 端的系統機能。此結果，系統穩定作業之前，即使是暫時性的，基板處理系統整體亦會變為不穩定的狀態，故很不理想。
於是，本發明提供一種配合每個批量所要求的微細加工之程度，來控制運送方法之變更的基板處理裝置的控制裝置，控制方法及記憶控制程式的記憶媒體。
亦即，為了解決上述課題，藉由本發明具有的觀點提供一種控制裝置，係控制具備對基板施行既定處理的複數個處理室與運送前述基板的運送機構的基板處理裝置之控制裝置，其特徵為具備：選擇下一個應運送的處理室之同時，配合每個批量所要求的微細加工之程度，對每個批量選擇運送到同一處理室的基板的單位為1批量單位或1基板單位的任一者的選擇部；和將包含於藉由前述選擇部所選擇之單位的基板，依序運送到藉由前述選擇部選擇的處理室的運送控制部。
藉此，配合每個批量所要求的微細加工之程度，於每個批量選擇運送到同一處理室的基板之單位為1批量單位或1基板單位的任一者。當選擇1批量單位時，包含於該批量的基板，全部被運送到同一處理室。藉此，將不同的基板運送到不同的處理室，藉此可避免各基板的加工狀態因各處理室的個別差異或各處理室的環境之差別產生差異。亦即，將批量內的基板全部在同一處理室內處理，藉此 將1批量內的所有基板在同一環境內進行處理，藉此就能以1批量單位製造特性沒有差異之大致相同的製品。
特別是近年要求非常微細之加工的製品增加。對於此種微細加工的要求，必須對包含於同一批量內的複數個基板施行均勻且高品質的處理，產生不容許目前被容許之加工狀態的差異之情形。
可是，即使是此種情形，藉由相關的構成，包含於要求微細加工之批量的基板之運送方法，係根據控制裝置的指示，變更成加工狀態不會產生差異的上述運送順序。如此一來，電腦主機不要求運送單位的變更，控制裝置會變更本身的運送單位，藉此不會大幅更換目前作業之電腦主機端之系統的機能，能迅速對應使用者的要求。
再者，是否微細加工處理，例如亦可由根據操作員所指定的處方種類或處方內容來判定，操作員亦可事先對單位參數指定有效或無效，若判定單位參數有效，就判定進行微細加工處理，若判定單位參數無效，就不進行微細加工處理。
當藉由上述選擇部選擇出1基板單位時，上述運送控制部，亦可在運送製品用基板之前，將試用基板只運送到根據處方所指定的處理室群的各處理室。運送到各處理室的試用基板的片數，例如可為一片，也可為兩片以上。
亦即，在1基板單位的OR運送中，必須於運送製品基板之前，將試用基板運送到予以OR運送的所有處理室，目的在於確認是否為可處理製品基板的狀態。因而，在 OR運送中，予以OR運送的全部處理室部分的試用基板必須是最低限。
可是，當藉由上述選擇部選擇1批量單位時，上述運送控制部，亦可在運送製品用基板之前，將試用基板只運送到上述所選擇的處理室。運送到所選擇的處理室的試用基板的片數，例如可為一片，也可為兩片以上。
亦即，在批量單位的運送中，由於批量內的所有基板，被運送到所選擇的一個處理室，因此試用基板亦以一個為最低限即可，藉此就能減少成本。
上述記憶部是記憶上述複數個處理室之中，使用於基板之處理的處理室之順序，上述選擇部是根據記憶在上述記憶部的處理室之順序，選擇根據處方所指定的處理室群之中最早施行處理的處理室，上述運送部，係將包含於上述所選擇之單位的基板，依序運送到上述所選擇的處理室。
藉此，包含在所選擇之單位的基板，會被運送到根據處方所指定的處理室群之中最早執行處理的處理室。藉此，修正處理室之使用頻度的偏差，就能儘量平均的使用複數個處理室。此結果，能抑制各處理室之環境的差異。藉此，能極力抑制在各處理室所施行的基板處理之差異。
上述記憶部是按每個處理室記憶在在清洗各處理室之前，在各處理室被處理的基板之總處理片數，上述選擇部是根據記憶在上述記憶部的基板之總處理片數，來選擇根據處方所指定的處理室群之中處理片數最少的處理室，上 述運送部，係將包含於上述所選擇之單位的基板，依序運送到上述所選擇的處理室。
藉此，包含在所選擇之單位的基板，會被運送到根據系統處方所指定的處理室群之中處理片數最少的處理室。藉此亦可修正處理室之使用頻度的偏差，而儘量平均的使用複數個處理室。此結果，可抑制各處理室之環境的差異，且能極力抑制在各處理室所施行之基板處理的差異。
上述記憶部是按每個處理室記憶在清洗各處理室之前，在各處理室被處理的基板之總處理時間，上述選擇部是根據記憶在上述記憶部的基板之總處理時間，來選擇根據處方所指定的處理室群之中處理時間最少的處理室，上述運送部，係將包含於上述所選擇之單位的基板，依序運送到上述所選擇的處理室。
藉此，包含在所選擇之單位的基板，會被運送到根據處方所指定的處理室群之中處理時間最短的處理室。藉此亦可修正處理室之使用頻度的偏差，而儘量平均的使用複數個處理室。此結果，可抑制各處理室之環境的差異，還能極力抑制在各處理室施行之基板處理的差異。
上述運送控制部，當藉由上述選擇部選擇出1批量單位時，將包含於上述批量的所有基板，依序運送到上述所選擇的處理室，當藉由上述選擇部選擇1基板單位時，將包含於上述批量的的最初的基板，運送到從藉由處方所指定的處理室群之中，選擇出最早施行處理的處理室、處理片數最少的處理室或處理時間最短的處理室的任一者的處 理室，反覆進行將包含於同批量的下一個基板運送到下一個處理室，到包含在同批量的最後基板為止。
藉此，作為運送順序而選擇1批量單位的情形下，將包含於批量的所有基板依序運送到同一處理室，藉此抑制因處理室不同而產生的基板處理之差異，就能對包含於該批量的基板施行均勻且高品質的處理。
另一方面，作為運送順序而選擇1基板單位的情形下，包含於1批量的基板，係一片片依順序被運送到不同的處理室。具體上，基板是被運送到從各基板在該時點最早施行處理的處理室、處理片數最少的處理室或處理時間最短的處理室的任一者被選出的處理室，包含在同批量的下一個基板會被運送到下一個處理室。將此重複進行到包含在同批量之最後的基板。藉此在複數個處理室同時處理複數個基板，藉此提昇處理基板的生產量，提高製品的生產性。
為了解決上述課題，藉由本發明的另一觀點，提供一種基板處理裝置之控制方法，係控制具備對基板施行既定處理的複數個處理室與運送前述基板的運送機構的基板處理裝置之方法，其特徵為：選擇下一個應運送的處理室之同時，配合每個批量所要求的微細加工之程度，選擇運送到同一處理室的基板的單位為1批量單位或1基板單位的任一者，將包含於上述所選擇之單位的基板，依序運送到上述所選擇的處理室。
提供一種記憶控制程式的記憶媒體，係記憶有使電腦 執行具備對基板施行既定處理的複數個處理室與運送上述基板的運送機構的基板處理裝置之控制的控制程式的記憶媒體，其特徵為記憶有使電腦執行以下處理之基板處理裝置之控制程式記憶媒體：選擇下一個應運送的處理室之同時，配合每個批量所要求的微細加工之程度，選擇運送到同一處理室的基板的單位為1批量單位或1基板單位的任一者之處理、和將包含於上述所選擇之單位的基板依序運送到上述所選擇的處理室之處理。
藉由該些，將批量內的基板，全部在同一處理室內進行處理，藉此將1批量內的所有基板在同一環境內均勻的進行處理，藉此有關包含1批量的所有基板，就能製造出特性沒有差異的相同製品。
如以上說明，藉由本發明，就能配合每個批量所要求的微細加工之程度，來控制運送方向的變更。
 [用以實施發明的最佳形態]
以下邊參照所附圖面、邊針對本發明之最佳的實施形態做詳細說明。再者，在以下的說明及所附圖面中，有關具有同一構成及功能的構成要素，係附上同一符號，藉此省略重複說明。
(第1實施形態)
首先，針對有關本發明之第1實施形態的基板處理系統，邊參照第1圖邊說明其概要。再者，在本實施形態中，舉出使用基板處理系統，來蝕刻處理矽晶圓(以下稱晶圓W)的範例做說明。
(基板處理系統) 基板處理系統10具有：電腦主機100、EC(Equipment Controller：裝置控制器)200、四個MC(Machine Controller：機械控制器)300a~300d、兩個PM(Process Module：處理模組)400a、400b、兩個LLM(Load Lock Module：加載互鎖模組)500a、500b以及管理伺服器600。
EC200與電腦主機100之間、以及EC200與管理伺服器600之間，係藉由顧客端LAN(Local Area Network)700a、700b各自連接。進而，管理伺服器600係與PC(Personal Computer)800等的資訊處理機器連接。操作員係藉由操作PC800，將指令傳送到基板系統10。
EC200、MC300a~300d、PM400a、400b、LLM500a、500b，係設置在工廠內的區域Q，各自藉由工廠內LAN連接。
電腦主機100是管理管理資料等的整個基板處理系統10。EC200係保持使用於供蝕刻處理基板的系統處方(System recipe)，根據系統處方，以令PM400a、400b、 LLM500a、500b動作的方式，對各MC300發送控制訊號，同時進行動作後之資料的履歷管理(historical management)等。
MC300a~300d係保持製程處方，根據由EC200所發送的控制訊號，依照製程處方之順序各自驅動設置在PM400a、400b的各機器，藉此來控制晶圓W的處理，同時各自驅動設置在LLM500a、500b的各機器，藉此來控制晶圓W的運送。
PM400a、400b，係為對晶圓W例如施行蝕刻處理等之既定處理的真空處理室。LLM500a、500b，係為具有運送晶圓W之運送機構的運送室。再者，有關包含PM400a、400b及LLM500a、500b，使該等運轉，藉此來處理基板的基板處理裝置，將於後述。管理伺服器600，係藉由操作員的操作根據由PC800所發送的資料，來設定各裝置的動作條件等。
(EC、MC的硬體構成) 其次，針對EC200的硬體構成，邊參照第2圖邊做說明。再者，由於MC300的硬體構成係與EC200相同，故在此省略說明。
如第2圖所示，EC200具有：ROM205、RAM210、CPU215、匯流排220、內部介面(內部I/F)225以及外部介面(外部I/F)230。
在ROM205記錄有利用EC200所執行的基本程式、 異常時起動的程式、各種處方(recipe)等。在RAM210儲存有各種程式和資料。再者，ROM205及RAM210，係為記憶裝置之一例，亦可為EEPROM、光碟片、光磁碟片等記憶裝置。
CPU215係依照各種處方來控制基板的處理。匯流排220係為在ROM205、RAM210、CPU215、內部介面225及外部介面230的各裝置間交換資料的路徑。
內部介面225係為輸入資料，且將必要的資料輸出到未圖示的監視器和揚聲器等。外部介面230係為在與藉由LAN等網路連接的機器之間，收發資料。
(基板處理裝置之硬體構成) 其次，針對包含PM400、LLM500的基板處理裝置的硬體構成，邊參照第3圖邊做說明。基板處理裝置具有：第1處理舟(process ship)Q1、第2處理舟Q2、運送單元Q3、對位機構Q4及晶匣站Q5。
第1處理舟Q1具有PM400a及LLM500a。第2處理舟Q2係與第1處理舟Q1平行配設，具有PM400b及LLM500b。
LLM500a、500b係開關設置在其兩端之可氣密開關的閘閥V，藉此一面調整內部壓力、一面利用各別內裝的運送臂Arma、Armb，將晶圓W運送到處於真空狀態的PM400a、400b及處於大氣狀態的運送單元Q3。再者，有關PM400的詳細內部構成於後敘述。
運送單元Q3為矩形的運送室，與第1處理舟Q1及第2處理舟Q2連接。在運送單元Q3設有運送臂Armc，利用運送臂Armc，一面與運送臂Arma、Armb連動、一面將晶圓W運送到第1處理舟Q1或第2處理舟Q2。
在運送單元Q3的一端，設置有進行晶圓W之定位的對位機構Q4，在載置晶圓W的狀態下，一面令廻轉台Q4a廻轉、一面利用光學感測器Q4b來檢測晶圓周緣部的狀態，藉此對準晶圓W的位置。
在運送單元Q3的長邊方向的側面，設有晶匣站Q5。在晶匣站Q5載置有三個晶匣容器LP1~LP3。在各晶匣容器LP例如多段收容有最大二十五片的晶圓W。
藉由相關的構成，例如晶匣容器LP1內的二十五片晶圓W，係利用運送臂Armc，交互各一片的運送到晶匣容器LP1→對位機構Q4→處理舟Q1或處理舟Q2，進而藉由運送臂Arma或運送臂Armb，運送到PM400a或PM400b，蝕刻處理後，再度收容在晶匣容器LP1。像這樣，將晶圓W交互各一片的運送到PM400a及PM400b的方法稱為OR運送。
(PM之內部構成) 其次，邊參照第4圖模式所示的PM400的縱剖面圖、邊說明有關PM400的內部構成。PM400具有頂部及底部的略中央部為開口的角筒形之處理容器C。在處理容器C的頂部，係安裝有在頂部的略中央部形成開口的蓋體 405。在處理容器C的側壁上部及蓋體405的側壁下部的接面設有O形環410，藉此讓處理室內保持氣密。
在處理容器C的內部，在其上方設有上部電極415。上部電極415是藉由設置在處理容器C之上部的開口周緣的絕緣材420，對處理容器C電性分離。
上部電極415是介設著整合電路425而連接有高頻電源430。在整合電路425，係在其周圍並在頂部略中央部設有匹配箱435，成為整合電路425的接地框體之同時，加以密閉頂部。
在上部電極415，又介設氣體管線440連接有處理氣體供給部445，並將由處理氣體供給部445所供給的所需要氣體，從複數個氣體噴射孔A噴射至處理容器C內。如此一來，上部電極415，也可作為氣體淋浴頭的功能。
在處理容器C的內部，在其下方設有下部電極455。下部電極455，也可作為載置晶圓W之晶座的功能。下部電極455，是藉由介設絕緣材460而設置的支承體465支承。藉此，下部電極455，係對處理容器C電性分離。
伸縮管470的一端是安裝於設置在處理容器C之底面的開口之外周附近。在伸縮管470的另一端，固定有昇降板475。藉由相關的構成，處理容器C之底面的開口部，係藉由伸縮管470及昇降板475予以密閉。又，下部電極455，為了將載置晶圓W的位置，調整到配合處理製程的高度，與伸縮管470及昇降板475成為一體而進行昇降。
下部電極455，係介設導電路480、阻抗調整部485 ，連接到昇降板465。上部電極415及下部電極455，係相對於陰極電極及陽極電極。處理容器內部，係藉由排氣機構490減壓到所要的真空度。藉由相關的構成，在一面藉由閘閥495的開閉讓處理容器C保持氣密、一面將晶圓W運送到處理容器C之內部的狀態下，供給到處理容器內部的氣體會因所施加的高頻電力而被電漿化，藉由所產生的電漿之作用對晶圓W施行所要的蝕刻。
(EC之機能構成) 其次，有關EC之機能構成，邊參照以方塊所示的第5圖、邊說明EC200的各機能。EC200具有藉由：記憶部250、選擇部255、運送控制部260、處理執行控制部265及通訊部270之各方塊所示的機能。
記憶部250，係以表示利用各PM400對晶圓W施行所要的處理的處理順序的各種處方(處方a~處方n)作為處方群250a而記憶。又，記憶部250，係記憶表示是否要求微細加工處理的單位參數250b。進而，記憶部250，係用以記憶選擇晶圓W之運送路徑時，成為必要資訊的路徑選擇資訊250c。路徑選擇資訊250c例如也可為對晶圓W施行蝕刻處理的PM之順序。又，也可按每個PM記憶在清洗各PM之前，在各PM所處理的晶圓W之總處理片數。進而，也可按每個PM記憶在清洗各PM之前，在各PM所處理的晶圓W之總處理時間。
選擇部255是選擇應運送下一個晶圓W的PM之同時 ，配合每個批量所要求的微細加工之程度，於每個批量選擇運送到同一處理室的基板之單位為1批量單位或1基板單位的任一者。
選擇部255是例如根據記憶在記憶部250的PM之順序，來選擇根據處方所指定的PM群(例如指定PM400a及PM400b)之中最早施行處理的PM400，作為應運送下一個晶圓W的PM。
選擇部255也可根據記憶在記憶部250之晶圓W的總處理片數，來選擇根據處方所指定的PM群之中處理片數最少的PM400，作為應運送下一個晶圓W的PM。又，選擇部255也可根據記憶在記憶部250之晶圓W的總處理時間，來選擇根據處方所指定的PM群之中處理時間最短的PM400。
運送控制部260，係將包含於藉由選擇部255所選擇之單位的晶圓W，依序運送到藉由所選擇部255選擇的PM400。具體上，當藉由選擇部255選擇1批量單位時，運送控制部260，係將包含於該批量的所有晶圓W，例如只依運送到下一個應選擇的處理室而予以指定的PM400a(不運送到PM400b)。
另一方面，當藉由選擇部255選擇1晶圓單位時，運送控制部260，係將包含於該批量之最初的晶圓，運送到最早施行處理的PM400(或是處理片數最少的PM400，或處理時間最短的PM400)，將包含在同批量的下一個晶圓運送到下一個PM的運送方法，重複到包含在同批量的最 後晶圓。
處理執行控制部265，係由記憶部250選擇由操作員所指定的處方，對藉由運送控制部260運送到PM400內的晶圓W，根據所選擇的處方所顯示的順序，來產生用以執行蝕刻處理的控制訊號。
通訊部270主要是與MC300一起收發資訊。例如通訊部270係將藉由處理執行控制部265所產生的控制訊號發送到MC300，藉此，指示MC300利用PM400執行所要的蝕刻處理。
再者，以上說明的EC200之各部的機能，實際上，第2圖的CPU215是由記憶有記述實現該等之機能的處理順序之程式(包含處方)的ROM205和RAM210等記憶媒體讀出程式，解釋並執行該程式，藉此達成。例如，在本實施形態中，選擇部255、運送控制部260、處理執行控制部265的各機能，實際上，CPU215是執行記述用來實現該等之機能的處理順序之程式，藉此達成。
(EC之動作) 接著，有關藉由EC200所執行的進程(process)執行處理，以本實施形態之特徵的運送順序選擇處理為中心，一邊參照第6圖~第8圖所示的流程圖、一邊加以說明。第6圖是表示進程執行處理的主常式(main routine)，第7圖是表示進程執行處理中所叫出之運送順序選擇處理的副常式(subroutine)，第8圖是表示運送順序選擇 處理結束後，進程執行處理中所叫出之進程執行控制處理的副常式。
一旦操作員指定處方a及批量編號，並開啟(ON)批量啟動按鈕，即投入該批量，完成依序運送包含於該批量的二十五片晶圓的準備。配合該時間點，從第6圖的步驟600開始進程執行處理，在步驟605叫出運送順序選擇處理，運送順序選擇處理結束後，前進至步驟610，叫出進程執行控制處理，進程執行控制處理結束後，在步驟695結束本處理。
(運送順序選擇處理) 在第6圖之步驟605被叫出的運送順序選擇處理，是從第7圖的步驟700開始，前進至步驟705，選擇部255會判定是否為系統起動後，最先的處理。當基板處理裝置為閒置狀態(idle state)時，選擇部255會判定為起動後最先的處理，前進至步驟710，選擇根據處方所指定之PM群之中，編號最小的PM400。在此，藉由處方指定PM400a及PM400b。於是，選擇部255會選擇編號最小的PM400a。
另一方面，在不是最先處理的情形下，前進至步驟715，選擇部255會選擇藉由處方所指定的PM群之中，執行最後處理的PM400的下一個PM400。例如，最後處理晶圓W的PM為PM400b的情形下，選擇部255會在步驟715選擇PM400a。
如此一來，在步驟710或步驟715選擇下一個應運送晶圓W的PM400之後，前進至步驟720，選擇部255會判定是否為微細加工。亦即，選擇部255會判定記憶在記憶部250的單位參數是否有效。
不要求微細加工處理的情形下(亦即，單位參數表示無效的情形)，前進至步驟725，選擇部255會選擇晶圓單位作為運送單位，前進至步驟795，結束本處理。另一方面，在步驟720要求微細加工處理的情形下(亦即，單位參數表示有效的情形)，選擇部255會前進至步驟730，選擇批量單位作為運送單位，並前進至步驟795，結束本處理。
再者，是否微細加工處理，係如上述，操作員可事先指定單位參數有效或無效，若判定單位參數有效就進行微細加工處理，若判定單位參數無效就不進行微細加工處理，或者也可根據由操作員所指定的處方之種類和處方之內容來判定。
(進程執行控制處理) 一旦第7圖的運送順序選擇處理結束，就在第6圖的步驟610叫出第8圖的程式執行控制處理，配合於此，由第8圖的步驟800開始進程執行控制處理，前進至步驟805，處理執行控制部265會從記憶在記憶部250的處方群，選擇根據操作員所指定的處方a。
接著，前進至步驟810，運送控制部260按照根據選 擇部255所選擇的運送單位，產生表示運送路徑的控制訊號。例如，操作員在第9圖(a)所示的系統處方編輯畫面，製作OR運送路徑(亦即，PM1orPM2)的系統處方，在第9圖(b)所示的啟動畫面，指定剛才所製作的OR運送路徑的系統處方，即使在打開啟動的情形下，當藉由選擇部255選擇批量單位時，如表示基板處理裝置之狀態的第9圖(c)所示，運送控制部260，會產生從OR指定PM群(PM1orPM2)之中，藉由前述的方法選擇一個PM(在此為PM1)，將該批量的所有晶圓W，在PM1(PM400a)進行蝕刻處理，按照由該批量之最先的晶圓W至最後的晶圓W之順序運送到PM1的控制訊號。因而，該批量的所有晶圓W不會被運送到PM2(PM400b)。
接著，前進至步驟815，處理執行控制部265，會產生表示依照處方a所示的處理順序的蝕刻處理的控制訊號，前進至步驟820，通訊部270會將所產生的控制訊號發送到MC300。
接著，前進至步驟825，處理執行控制部265，係在判定為該批量之最後的晶圓W之前，一直重複步驟810~825的處理。藉此，該批量的所有晶圓W，在PM400a進行蝕刻處理，處理最後的晶圓W之後，前進至步驟830，以最終處理PM編號「PM400a」作為路徑選擇資訊之一加以保存，前進至步驟895，結束本處理。
例如，收容在LP1、LP2、LP3的批量1、批量2、批量3全為微細加工之對象的情形下，如第10圖所示，批 量1的所有晶圓是在PM1(PM400a)進行處理，批量2的所有晶圓是在該時點最先施行處理的處理室的PM2(PM400b)進行處理，批量3的所有晶圓是在該時點最先施行處理的處理室的PM1(PM400a)進行處理。
另一方面，當藉由選擇部255選擇晶圓單位時，在步驟810，處理執行控制部265係產生以對藉由系統處方所指定的PM群進行OR運送的方式所指定的控制訊號。將與如此所產生的運送用控制訊號一同將在步驟815所產生的程式執行用的控制訊號發送到MC300，重複到最後批量為止。藉此，批量之最初的晶圓W，被運送到剛才所選擇的PM400a，同批量的下一個晶圓W，被運送到下一個處理室的PM400b，同批量的其下一個晶圓W，被運送到其下一個處理室的PM400a。如此一來，晶圓W被交互一片片的OR運送到PM400a及PM400b，藉由各PM400並行進行蝕刻處理至該批量的最後一個晶圓W。
如以上說明，藉由批量單位的運送，將批量內的所有晶圓W運送到同一個PM內進行處理，藉此就能在相同的環境下，均勻的對包含於1批量的所有晶圓W施行處理，藉此就能以1批量單位製造特性沒有差異的相同製品。另一方面，藉由晶圓W單位的OR運送，由於並行處理晶圓W，因此生產量比批量單位運送的情形更提昇。
在晶圓單位的運送中，運送製品用晶圓之前，試用晶圓例如一片片被運送到根據處方所指定的PM群的各處理室。亦即，在晶圓單位的OR運送中，必須於運送製品晶 圓之前，將試用晶圓運送到予以OR運送的所有處理室，目的在於確認是否為可處理製品晶圓的狀態。因而，在OR運送中，予以OR運送的全部處理室部分的試用晶圓必須是最低限。
可是，在批量單位的運送中，於運送製品用基板之前，試用晶圓例如僅一片被運送到藉由選擇部255所選擇的PM。亦即，在批量單位的運送中，由於批量內的所有晶圓W，被運送到所選擇的一個處理室，因此試用晶圓W亦以一個為最低限，藉此就能減少成本。
(第2實施形態)
接著，針對有關第2實施形態的基板處理系統10做說明。在第2實施形態中，選擇下一個應運送的PM400之際，作為選擇使用頻度更低的PM400之方法，與著眼於最早使用的PM400的第1實施形態不同，是在著眼於藉由各PM400所處理的晶圓W之片數的這點。因而，以該不同點為中心，針對有關本實施形態的基板處理系統10，邊參照第11圖及第12圖邊說明。
在第2實施形態中，EC200之機能構成(參照第5圖)是相同的，第11圖的運送順序選擇處理及第12圖的進程執行控制處理的一部分是不同的。具體上，雖然在第6圖之進程執行處理中被叫出的第11圖的運送順序選擇處理中，是接著步驟1100，在步驟705為最先處理的情形下，與第1實施形態同樣的執行步驟710，但在步驟705 非為最先處理的情形下，前進至步驟1105，選擇部255會選擇根據系統處方所指定的PM群之中，晶圓之總處理片數最少的PM400。再者，晶圓的總處理片數係作為記憶部250的路徑選擇資訊250c之一，累積在每個PM。
如此一來，選擇下一個應運送的PM之後，選擇部255與第1實施形態之情形相同，處理步驟720~步驟730，前進至步驟1195，結束本處理。
第11圖的運送順序選擇處理結束後，於第6圖的進程執行處理中所叫出的第12圖的進程執行控制處理中，接著步驟1200，在步驟805~步驟815，處理執行控制部265與第1實施形態同樣的，產生用來控制晶圓W之運送及晶圓W之蝕刻處理的控制訊號，在步驟820，通訊部270會將所產生的控制訊號發送到MC300。然後，前進至步驟1205，處理執行控制部265係計數已在該PM所處理的晶圓之片數，且前進至步驟825。
在步驟825，判定所處理的晶圓W為批量的最後晶圓之前，處理執行控制部265，是重複步驟810~步驟820及步驟1205的處理，在步驟825判定為最後晶圓的情形，前進至步驟1210，記憶部250是在清洗前，將在各PM400所處理的晶圓之總處理片數保存在每個PM。
藉此，基板被運送到根據系統處方所指定的PM群之中，處理片數最少的PM400。藉此，就能在預測使用頻度低的PM400處理晶圓W。此結果，複數個PM400的使用頻度沒有偏差，可儘量平均的在所有的PM400執行所要 的處理。藉此，抑制各PM400之環境的差異，藉此就能極力抑制在各PM400所施行之處理的差異。
(第3實施形態)
接著，針對有關第3實施形態的基板處理系統10做說明。在第3實施形態中，在選擇下一個應運送的PM400之際，作為選擇使用頻度更低的PM400之方法，與著眼於在各PM400所處理的晶圓W片數的第2實施形態不同，是在著眼於使用各PM400之晶圓W之處理時間的這點。因而，以該不同點為中心，針對有關本實施形態的基板處理系統10，邊參照第13圖及第14圖邊說明。
在第3實施形態中，EC200之機能構成(參照第5圖)是相同的，第13圖的運送順序選擇處理及第14圖的進程執行控制處理的一部分是不同的。具體上，雖然在第6圖之進程執行處理中被叫出的第13圖的運送順序選擇處理中，是接著步驟1300，在步驟705為最先處理的情形下，與第2實施形態同樣的執行步驟710，但在步驟705非為最先處理的情形下，前進至步驟1305，選擇部255會選擇根據系統處方所指定的PM群之中，晶圓之總處理時間最短的PM400。再者，晶圓的總處理時間係作為記憶部250的路徑選擇資訊250c之一，累積在每個PM。
如此一來，選擇下一個應運送的PM之後，選擇部255與第2實施形態之情形相同，處理步驟720~步驟730，前進至步驟1395，結束本處理。
運送順序選擇處理結束後，於第6圖的進程執行處理中所叫出的第14圖的進程執行控制處理中，接著步驟1400，在步驟805~步驟820，處理執行控制部265與第2實施形態同樣的，產生用來控制晶圓W之運送及晶圓W之處理的控制訊號，通訊部270會將所產生的控制訊號發送到MC300。然後，前進至步驟1405，處理執行控制部265係計數在該PM處理晶圓的時間，且前進至步驟825。
判定在步驟825經處理的晶圓W為批量的最後晶圓之前，處理執行控制部265，是重複步驟810~步驟820及步驟1405的處理，在步驟825判定為最後晶圓的情形，前進至步驟1410，記憶部250是在清洗前，將在各PM400所處理的晶圓之總處理時間保存在每個PM。
藉此，包含在所選擇之單位的基板，會被運送到根據系統處方所指定的PM群之中處理時間最短的PM400。藉此，就能在預測使用頻度低的PM400處理晶圓W。此結果，複數個PM400的使用頻度沒有偏差，可儘量平均的在所有的PM400執行所要的處理。藉此，抑制各PM400之環境的差異，藉此就能極力抑制在各PM400所施行之處理的差異。
在以上說明的各實施形態中，各部動作會互相關連，能一面考慮互相的關連、一面置換一連串的動作，藉此就能以基板處理裝置之控制裝置的實施形態，作為基板處理裝置之控制方法的實施形態。又，將上述各部的動作，置 換為各部的處理，藉此就能以基板處理裝置之控制方法的實施形態，作為基板處理裝置之控制程式的實施形態。又，能將基板處理裝置的控制程式記憶在電腦可讀取的記錄媒體，藉此就能將基板處理裝置之控制程式的實施形態，作為記錄在控制程式之電腦可讀取的記錄媒體的實施形態。
以上，雖是邊參照所附圖面邊針對本發明之最佳實施形態做說明，但本發明當然不限於相關的範例。只要是該業者，即可明白針對申請專利範圍所記載的範疇內，思及得到各種變更例或修正例，可理解的連同該等當然亦屬於本發明之技術範圍。
(基板處理裝置之變形例) 例如，基板處理裝置，並不限於第3圖所示的構造，也可具有第15圖所示的構造。在第15圖的基板處理裝置設有，運送晶圓W的運送系統H與對晶圓W進行成膜處理或蝕刻處理等的基板處理的處理系統S。運送系統H與處理系統S，是介設加載互鎖室(LLM)400t1、400t2而連結。
運送系統H具有晶匣站400H1與運送站400H2。晶匣站400H1設有容器載置台H1a，在容器載置台H1b載置四個晶匣容器H1b1~H1b4。各晶匣容器H1b，可多段收容處理前的製品基板(晶圓W)、處理過的製品基板及虛擬處理用的非製品基板。
在運送站420以利用磁性驅動滑移的方式支承可彎曲延伸及廻旋的兩根運送臂H2a1、H2a2。運送臂H2a1、H2a2，係將晶圓W保持在安裝在前端的叉上。
在運送站400H2的一端，設有進行晶圓W之定位的對位機構H2b。對位機構H2b，在載置晶圓W的狀態下，一面令廻轉台H2b1廻轉、一面利用光學感測器H2b2來檢測晶圓W之周緣部的狀態，藉此對準晶圓W的位置。
在加載互鎖室400t1、400t2，分別設有在其內部載置晶圓W的載置台之同時，分別在其兩端設有可氣密開閉的閘閥V。藉由相關的構成，運送系統H，係在晶匣容器H1b1~H1b3與加載互鎖室400t1、400t2與對位機構H2b之間運送晶圓W。
在處理系統S設有轉換腔室(T/C(transfer chamber))400t3及六個製程腔室(P/C)400s1~400s6(＝PM1~PM6)。轉換腔室400t3，係介設可氣密開閉的閘閥s1a~s1f，分別與製程腔室400s1~400s6接合。在轉換腔室400t3設有可彎曲延伸及廻旋的運送臂Sa。
藉由相關的構成，晶圓W，使用運送臂Sa從加載互鎖室400t1、400t2經由轉換腔室400t3被運入製程腔室400s1~400s6，且施行蝕刻處理等的製程之後，再經由轉換腔室400t3往加載互鎖室400t1、400t2被運出。
在第15圖所示的基板處理裝置之情形下，亦選擇六個轉換腔室P/C(相當於PM400)之中，在該時點使用頻度最低的P/C，配合根據批量之微細加工程度所選擇的批 量單位或晶圓單位，批量內的晶圓W，會依序運送到全部所選擇的P/C(批量單位的情形)，或由所選擇的P/C依序一片片往各個P/C予以OR運送(晶圓單位的情形)。
此結果，要求微細加工的批量之晶圓W，全部在同一處理室進行處理，藉此就能抑制處理上的差別，形成大致相同的製品。另一方面，不要求微細加工的批量之晶圓W，被運送到各個處理室，並行處理，藉此就能提高處理的生產量。
再者，有關本發明的基板處理裝置的處理室數量可為任意，並不限於第4圖所示的兩個或第15圖所示的六個。又，有關本發明的處理室，並不限於成膜處理，可執行熱擴散處理、蝕刻處理等之所謂的基板處理。
又，實施該等處理的裝置之一例，舉例有：蝕刻裝置、CVD(Chemical Vapor Deposition：化學氣相沉積法)裝置、灰化裝置、濺鍍裝置、塗佈/顯像、洗淨裝置、CMP(Chemical Mechanical Polishing：化學機械研磨)裝置、PVD(Physical Vapor Deposition：物理氣相沉積法)裝置、曝光裝置、離子植入等。該等裝置，亦可藉由微波電漿基板處理裝置、感應耦合型電漿基板處理裝置及電容耦合型電漿基板處理裝置等實現。
又，使用於本發明的基板，並不限於玻璃基板，例如也可為矽晶圓。亦即，使用於本發明的基板，例如可為使用於有機電激發光顯示器或電漿顯示器、液晶顯示器(LCD：Liquid Crystal Display)等的基板。
進而，有關本發明的控制裝置，可以僅利用EC200實現，也可由EC200和MC300實現。
100‧‧‧電腦主機
200‧‧‧EC
250‧‧‧記憶部
255‧‧‧選擇部
260‧‧‧運送控制部
265‧‧‧處理執行控制部
270‧‧‧通訊部
300、300a~300d‧‧‧MC
400、400a、400b‧‧‧PM
500、500a、500b‧‧‧LLM
600‧‧‧管理伺服器
700、700a、700b‧‧‧顧客端LAN
800‧‧‧PC
LP、LP1、LP2、LP3‧‧‧晶匣容器
第1圖是有關本發明之第1~第3實施形態的基板處理系統的概念圖。
第2圖是有關第1~第3實施形態的EC之硬體構成圖。
第3圖是有關第1~第3實施形態的基板處理裝置之構成圖。
第4圖是有關第1~第3實施形態的PM之縱剖面的模式圖。
第5圖是有關第1~第3實施形態的EC之機能構成圖。
第6圖是表示以第1~第3實施形態所執行的進程執行處理常式(主常式)的流程圖。
第7圖是表示以第1實施形態所執行的運送順序選擇處理常式(副常式)的流程圖。
第8圖是表示以第1實施形態所執行的進程執行控制處理常式(副常式)的流程圖。
第9圖(a)是用以編輯處方的畫面，第9圖(b)是用以啟動晶匣LP1之批量的畫面，第9圖(C)是表示基板處理裝置之狀態的畫面。
第10圖是用以說明以批量單位運送之情形的運送狀 態之圖。
第11圖是表示以第2實施形態所執行的運送順序選擇處理常式的流程圖。
第12圖是表示以第2實施形態所執行的進程執行控制處理常式的流程圖。
第13圖是表示以第3實施形態所執行的運送順序選擇處理常式的流程圖。
第14圖是表示以第3實施形態所執行的進程執行控制處理常式的流程圖。
第15圖是模式表示PM之其他內部構成之縱剖面的圖。

Claims (9)

  1. 一種基板處理裝置，係具備：對基板實施預定的處理之複數的處理室，及搬送前述基板的搬送機構，及控制前述複數的處理室及前述搬送機構的裝置控制器，其特徵為：前述裝置控制器與管理基板處理系統全體的電腦主機之間，及前述裝置控制器與管理伺服器之間係藉由顧客側LAN來分別連接，前述裝置控制器係具備：選擇部，其係不對前述電腦主機要求搬送單位的變更，選擇其次應搬送的處理室，且按照每批量要求的微細加工的程度，將搬送至同一處理室的基板的單位予以每批量自我選擇1批量單位或1基板單位的其中任一方；及搬送控制部，其係將藉由前述選擇部選擇的單位中所含的基板依序搬送至藉由前述選擇部選擇的處理室；及記憶部，其係記憶前述複數的處理室之中使用於基板的處理的處理室的順序，前述選擇部係根據被記憶於前述記憶部的處理室的順序來自我選擇依OR搬送用的系統處方所指定的處理室群之中最以前被施以處理的處理室，前述搬送控制部係依序搬送前述被選擇的單位中所含的基板至前述被選擇的處理室。
  2. 一種基板處理裝置，係具備：對基板實施預定的處理之複數的處理室，及搬送前述基板的搬送機構，及控制 前述複數的處理室及前述搬送機構的裝置控制器，其特徵為：前述裝置控制器與管理基板處理系統全體的電腦主機之間，及前述裝置控制器與管理伺服器之間係藉由顧客側LAN來分別連接，前述裝置控制器係具備：選擇部，其係不對前述電腦主機要求搬送單位的變更，選擇其次應搬送的處理室，且按照每批量要求的微細加工的程度，將搬送至同一處理室的基板的單位予以每批量自我選擇1批量單位或1基板單位的其中任一方；及搬送控制部，其係將藉由前述選擇部選擇的單位中所含的基板依序搬送至藉由前述選擇部選擇的處理室；及記憶部，其係按每個處理室記憶清洗各處理室為止在各處理室被處理的基板的總處理片數，前述選擇部係根據被記憶於前述記憶部的基板的總處理片數來自我選擇依OR搬送用的系統處方所指定的處理室群之中處理片數最少的處理室，前述搬送控制部係依序搬送前述被選擇的單位中所含的基板至前述被選擇的處理室。
  3. 一種基板處理裝置，係具備：對基板實施預定的處理之複數的處理室，及搬送前述基板的搬送機構，及控制前述複數的處理室及前述搬送機構的裝置控制器，其特徵為：前述裝置控制器與管理基板處理系統全體的電腦主機 之間，及前述裝置控制器與管理伺服器之間係藉由顧客側LAN來分別連接，前述裝置控制器係具備：選擇部，其係不對前述電腦主機要求搬送單位的變更，選擇其次應搬送的處理室，且按照每批量要求的微細加工的程度，將搬送至同一處理室的基板的單位予以每批量自我選擇1批量單位或1基板單位的其中任一方；及搬送控制部，其係將藉由前述選擇部選擇的單位中所含的基板依序搬送至藉由前述選擇部選擇的處理室；及記憶部，其係按每個處理室記憶至清洗各處理室為止在各處理室被處理的基板的總處理時間，前述選擇部係根據被記憶於前述記憶部的基板的總處理時間來自我選擇依OR搬送用的系統處方所指定的處理室群之中處理時間最短的處理室，前述搬送控制部係依序搬送前述被選擇的單位中所含的基板至前述被選擇的處理室。
  4. 如申請專利範圍第1~3項中任一項所記載之基板處理裝置，其中，前述搬送控制部係於藉由前述選擇部來選擇1批量單位時，將前述批量中所含的全部基板依序搬送至前述被選擇的處理室，藉由前述選擇部來選擇1基板單位時，將前述批量中所含的最初的基板搬送至依處方所指定的處理室群之中，最以前被施以處理的處理室，處理片數最少的處理室或處理時間最短的處理室的其中任一方選擇的處理室，至前述批量中所含的最後的基板為止重複 將前述批量中所含的其次的基板搬送至其次的處理室。
  5. 如申請專利範圍第1~3項中任一項所記載之基板處理裝置，其中，前述搬送控制部係藉由前述選擇部來選擇1批量單位時，在搬送製品用基板之前，將試用基板只搬送至前述被選擇的處理室。
  6. 如申請專利範圍第1~3項中任一項所記載之基板處理裝置，其中，前述搬送控制部係藉由前述選擇部來選擇1基板單位時，在搬送製品用基板之前，將試用基板只搬送至依處方所指定的處理室群的各處理室。
  7. 一種基板處理裝置的控制方法，係控制基板處理裝置的方法，該基板處理裝置係具備：對基板實施預定的處理之複數的處理室，及搬送前述基板的搬送機構，及控制前述複數的處理室及前述搬送機構的裝置控制器，其特徵為：前述裝置控制器與管理基板處理系統全體的電腦主機之間，及前述裝置控制器與管理伺服器之間係藉由顧客側LAN來分別連接，前述裝置控制器自我不對前述電腦主機要求搬送單位的變更，擇前述複數的處理室之中，根據被使用於基板的處理的處理室的順序，依OR搬送用的系統處方所指定的處理室群之中最以前被施以處理的處理室，且按照每批量要求的微細加工的程度，由1批量單位或1基板單位的其中任一方選擇搬送至同一處理室的基板的單位，依序使前述被選擇的單位中所含的基板搬送至前述被 選擇的處理室。
  8. 一種基板處理裝置的控制方法，係控制基板處理裝置的方法，該基板處理裝置係具備：對基板實施預定的處理之複數的處理室，及搬送前述基板的搬送機構，及控制前述複數的處理室及前述搬送機構的裝置控制器，其特徵為：前述裝置控制器與管理基板處理系統全體的電腦主機之間，及前述裝置控制器與管理伺服器之間係藉由顧客側LAN來分別連接，前述裝置控制器自我不對前述電腦主機要求搬送單位的變更，根據至清洗各處理室為止在各處理室被處理的基板的每個處理室的總處理片數，選擇依OR搬送用的系統處方所指定的處理室群之中處理片數最少的處理室，且按照每批量要求的微細加工的程度，由1批量單位或1基板單位的其中任一方來選擇搬送至同一處理室的基板的單位，依序使前述被選擇的單位中所含的基板搬送至前述被選擇的處理室。
  9. 一種基板處理裝置的控制方法，係控制基板處理裝置的方法，該基板處理裝置係具備：對基板實施預定的處理之複數的處理室，及搬送前述基板的搬送機構，及控制前述複數的處理室及前述搬送機構的裝置控制器，其特徵為：前述裝置控制器與管理基板處理系統全體的電腦主機 之間，及前述裝置控制器與管理伺服器之間係藉由顧客側LAN來分別連接，前述裝置控制器自我不對前述電腦主機要求搬送單位的變更，根據至清洗各處理室為止在各處理室被處理的基板的每個處理室的總處理時間，選擇依OR搬送用的系統處方所指定的處理室群之中處理時間最短的處理室，且按照每批量要求的微細加工的程度，由1批量單位或1基板單位的其中任一方來選擇搬送至同一處理室的基板的單位，依序使前述被選擇的單位中所含的基板搬送至前述被選擇的處理室。
TW096144988A 2006-11-28 2007-11-27 A substrate processing apparatus, and a substrate processing apparatus TWI496230B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006319832A JP2008135517A (ja) 2006-11-28 2006-11-28 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体

Publications (2)

Publication Number Publication Date
TW200841412A TW200841412A (en) 2008-10-16
TWI496230B true TWI496230B (zh) 2015-08-11

Family

ID=39487093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144988A TWI496230B (zh) 2006-11-28 2007-11-27 A substrate processing apparatus, and a substrate processing apparatus

Country Status (4)

Country Link
JP (1) JP2008135517A (zh)
KR (1) KR100980510B1 (zh)
CN (1) CN101192055B (zh)
TW (1) TWI496230B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232212B2 (en) * 2008-07-11 2012-07-31 Applied Materials, Inc. Within-sequence metrology based process tuning for adaptive self-aligned double patterning
JP5469015B2 (ja) * 2009-09-30 2014-04-09 東京エレクトロン株式会社 基板処理装置および基板搬送方法
JP5374462B2 (ja) * 2010-08-23 2013-12-25 東京エレクトロン株式会社 剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
US10541163B2 (en) 2014-01-20 2020-01-21 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing apparatus
JP6089082B1 (ja) 2015-09-29 2017-03-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
JP6600588B2 (ja) 2016-03-17 2019-10-30 東京エレクトロン株式会社 基板搬送機構の洗浄方法及び基板処理システム
JP6403722B2 (ja) * 2016-07-21 2018-10-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法、プログラム
JP6723110B2 (ja) * 2016-08-18 2020-07-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP6625098B2 (ja) 2017-07-20 2019-12-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理システム、半導体装置の製造方法およびプログラム
CN109950187B (zh) 2017-12-20 2024-04-12 株式会社国际电气 基板处理装置、半导体装置的制造方法以及记录介质
JP6704008B2 (ja) * 2018-03-26 2020-06-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法および記録媒体
JP7137976B2 (ja) * 2018-07-04 2022-09-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7174581B2 (ja) * 2018-09-20 2022-11-17 株式会社Ｓｃｒｅｅｎホールディングス レシピ表示装置、レシピ表示方法、およびレシピ表示プログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332405A (ja) * 2002-05-15 2003-11-21 Tokyo Electron Ltd 基板処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739858B2 (ja) * 1996-03-25 1998-04-15 日本電気株式会社 生産制御システム及びその装置
KR20000003307A (ko) * 1998-06-27 2000-01-15 윤종용 반도체 제조설비 관리시스템의 로트 플로우 제어방법
JP4524720B2 (ja) * 1999-12-28 2010-08-18 ルネサスエレクトロニクス株式会社 プロセス制御装置
JP2001257141A (ja) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp プロセス制御装置およびプロセス制御方法
JP2002237507A (ja) * 2000-12-08 2002-08-23 Tokyo Electron Ltd 処理システム及び処理システムの被処理体の搬送方法
JP4566574B2 (ja) * 2004-02-13 2010-10-20 大日本スクリーン製造株式会社 基板処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332405A (ja) * 2002-05-15 2003-11-21 Tokyo Electron Ltd 基板処理装置

Also Published As

Publication number Publication date
CN101192055B (zh) 2010-12-01
CN101192055A (zh) 2008-06-04
TW200841412A (en) 2008-10-16
JP2008135517A (ja) 2008-06-12
KR100980510B1 (ko) 2010-09-06
KR20080048410A (ko) 2008-06-02

Similar Documents

Publication Publication Date Title
TWI496230B (zh) A substrate processing apparatus, and a substrate processing apparatus
US7738987B2 (en) Device and method for controlling substrate processing apparatus
TWI489520B (zh) Control device and control method of substrate processing device
KR100826693B1 (ko) 기판 처리 장치의 제어 장치 및 기판 처리 장치의 제어방법
US20080112780A1 (en) Vacuum processing apparatus
JP5901978B2 (ja) 基板処理装置、基板処理装置制御プログラム、及び半導体装置の製造方法
US7854821B2 (en) Substrate processing apparatus
US20200216961A1 (en) Substrate processing apparatus, a non-transitory computer-readable recording medium
JP5571122B2 (ja) 基板処理装置および基板処理装置の制御方法
JP5242906B2 (ja) 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
TWI457975B (zh) A control device for a substrate processing device, and a control program for a substrate processing device
JP5128080B2 (ja) 基板処理装置の制御装置およびその制御方法
JP2011054679A (ja) 基板処理装置
KR102292904B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP7399012B2 (ja) 基板処理システム、基板処理方法、および制御装置
JP5972608B2 (ja) 基板処理装置、及び半導体装置の製造方法並びにプログラム
JP2011096719A (ja) 基板処理装置
US20110190924A1 (en) Control device for controlling substrate processing apparatus and method therefor
JP2012094599A (ja) 基板処理装置