CN100570866C - 接线板 - Google Patents

接线板 Download PDF

Info

Publication number
CN100570866C
CN100570866C CNB2006100515605A CN200610051560A CN100570866C CN 100570866 C CN100570866 C CN 100570866C CN B2006100515605 A CNB2006100515605 A CN B2006100515605A CN 200610051560 A CN200610051560 A CN 200610051560A CN 100570866 C CN100570866 C CN 100570866C
Authority
CN
China
Prior art keywords
circuit pattern
terminal block
combinational circuit
pattern
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100515605A
Other languages
English (en)
Other versions
CN1862795A (zh
Inventor
冈本健次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN1862795A publication Critical patent/CN1862795A/zh
Application granted granted Critical
Publication of CN100570866C publication Critical patent/CN100570866C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1344—Spraying small metal particles or droplets of molten metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的目的之一是提供一种具有优良散热性和低成本、并且可通过若干步骤制造出的接线板。在其中通过将金属箔粘贴到绝缘板上而形成电路图案的接线板中，通过由冷喷涂处理而在该电路图案的顶部进一步层积金属材料而增加厚度来形成组合电路图案。因此，即便是功率半导体安装在该组合电路图案上，同时厚度增加，但由其损耗所产生的热量可由该组合电路图案扩散，藉此可使得热阻抗减少，并且有可能构建一接线板，该接线板较之没有该组合电路图案的常规接线板，具有优良的散热性，并且热阻抗大幅减小。

Description

接线板
背景技术
发明领域
本发明涉及接线板，特别是能够应用到工业用电源装备的优良散热属性的接线板。
相关技术
在电源设备中使用的半导体模块可应用到广泛的范围中，从诸如家用空调或冰箱的家用装备，到诸如逆变器或伺服控制器的工业装备。具体地，具有优良散热属性的金属基底接线板或陶瓷接线板，例如用在结合功率半导体的IGBT模块(绝缘栅极双极型晶体管)中(由于它们产生大量的热量)。
图3是示出常规金属基体接线板的横截面构造的视图。
金属基底接线板具有包括基底金属101、在该基底金属顶部形成的绝缘层102、以及在该绝缘层102顶部形成的电路图案103的上层结构。对于基底金属101，使用诸如铝片或铜片的优良散热属性的金属。绝缘层102包括，例如包含有诸如SiO2、Al2O3或AlN的无机填料的环氧树脂。
对于电路图案103，通常使用铜箔，有时也使用铝箔。作为铜箔，通常使用厚度约为35μm到140μm的铜箔。用湿法腐蚀将该铜箔经处理以形成预定的电路图案。在电流容量很小，大约为10A并且几乎不产生热量的功率半导体的情形中，功率半导体可通过焊接直接安装在该电路图案103上。在大电流容量的功率半导体的情形中，为了通过将该电路图案103上的热量发散来减少热阻抗，铜箔的厚度增加到大约140μm。如果140μm不够，还可以使用更厚的铜箔，例如厚度为200μm或250μm厚度的铜箔。此外，如果电路图案103的厚度超过1mm，例如如果使用3到4mm的厚度，则展示出了热发散效应，从而使得功率半导体中产生热量在横向上发散，并且藉此极大地减少了热阻抗。
在金属基底接线板中所用的绝缘层102需要有优良的绝缘可靠性和散热属性。此外，绝缘层102需要有优良的应力减缓属性、抗湿性和耐热能力等；已知有适于这些方面的树脂组分(例如参见已公开日本专利申请号2002-12653、已公开日本专利申请号2002-76549或已公开日本专利申请号2002-114836)。在该方式下，通过将电路图案103和基底金属101接合，同时优良散热属性的绝缘层102介入其间，金属基底接线板用作为接线板，其上安装有产生大量热量的诸如功率半导体的元件。
但是，在包含有SiO2、Al2O3或AlN的无机填料的环氧树脂的情形中，在填料内容物上有限制，从而该材料的热传导系数通常为7到10W/m.K。因此在使用这些填料的功率半导体模块的电流容量上也有限制：当前它们仅可在50A量级的模块中使用。
相应的，在超过50A的较大容量的功率半导体模块的情形中，使用陶瓷接线板，它较之金属基底接线板，具有较高的绝缘层热传导率。
图4是示出常规陶瓷接线板的横截面结构的视图，(a)示出陶瓷接线板和(b)示出基底金属接合其上的陶瓷接线板。
通过将电路图案103粘到陶瓷绝缘板104的两侧上来构建陶瓷接线板。通过将原料粉末与黏合剂揉制一起以生产片状的绝缘板来制造出陶瓷绝缘板104，称为“印刷电路基板”。并将其在高温下烤制。在这之后，通过将电路图案103的铜箔或铝箔在高温下接合其上来制成接线板。此外，该陶瓷接线板通常通过焊接层105的方式被接合到由厚度约为2mm到3mm的铜片构成的基底金属101上。
例如，Al2O3、AlN或Si3N4用作为陶瓷绝缘板104的原料。该陶瓷绝缘板104的热传导率，在原料是Al2O3的情形下约为20W/m.K，在原料是AlN的情形下约为60到180W/m.K，在原料是Si3N4的情形下约为80W/m.K：即它的热传导率比无机填料掺入环氧树脂中的情形要高一到两个数量级。
但是，在金属基底接线板的情形中，热阻抗减少了，因此，如果使用厚铜箔，处理电路图案层的蚀刻处理所需的时间随着厚度按比例增加；藉此处理成本大幅增加，从而产生整体成本大幅增加的问题。此外，如果电路图案层的厚度达到3到4mm，使铜熔化需要很常一段时间，此外，不能高精度地实现电路图案层边缘的蚀刻，从而蚀刻处理本身不可行。
另外一个问题是，在陶瓷接线板的情形中，许多步骤是必需的，涉及到首先制造出陶瓷绝缘板，将其与电路图案接合，进行蚀刻处理，并通过焊接将以该方式制造出的陶瓷接线板与基底金属接合，从而价格增加，并且要实现价格降低很困难。此外，在陶瓷接线板的情形中，不可能将电路图案的铜箔做到很厚。虽然可粘贴厚铜箔或铜片以增加热量分散效应，但铜片必需在1000℃或更高的温度下与陶瓷绝缘片相接合，因此，如果两者的厚度不一致，由于在热膨胀系数上的差异，在冷却中就会由于双金属效应而出现扭曲。并且，如上所述，如果铜箔或铜片做得很厚，则蚀刻处理的成本大幅增加，因此，通常实际上使用具有厚度不超过0.6mm的电路图案的陶瓷接线板。
本发明的目的之一是提供一种可以若干步骤制造出的、低成本和优良热量发散性能的接线板。
发明内容
根据本发明，为了解决上述问题，一种接线板，其中通过将金属箔粘贴到绝缘片上、并将该金属箔处理而形成有电路图案的接线板的特征在于，在电路图案的顶部提供有组合(built-up)电路图案，通过由冷喷涂将金属材料层压在电路图案的顶部来增加厚度而形成该组合电路图案。
由于该接线板，在金属箔的电路图案的顶部上形成有更大厚度的组合金属图案。在该方式中，当功率半导体安装在该厚度组合电路图案上时，由其中损耗所产生的热量通过厚度组合图案发散，从而热阻抗可减小，就有可能构建具有极小热阻抗的优良散热性的接线板。
同时，根据本发明，包括组合电路图案的接线板是一种接合到金属片上的金属基底接线板，其中绝缘片由填充有无机填料的树脂所制成。
此外，根据本发明，包括组合电路图案的接线板是一种陶瓷接线板，其中绝缘片由陶瓷绝缘片制成，同时金属箔粘合在其两侧上，并且陶瓷绝缘层的原料是SiO2、Al2O3、AlN或Si3N4其中之一。
由于在根据本发明的接线板中，箔的电路图案可以形成为部分地较厚，当功率半导体安装在该厚度电路图案上时，由其损耗所产生的热量可通过厚度电路图案发散，从而热阻抗可减小，具备了优势：可轻易地且低成本地制造出优良散热性的、以及较之常规金属基底接线板或陶瓷接线板具有小得多的热阻抗的接线板。
附图说明
图1示出制造根据本发明的接线板的工艺，以及完整的功率半导体模块的状态，(a)示出金属基底接线板，(b)示出使用冷喷涂处理来形成组合电路图案的步骤，(c)示出其中形成有组合电路图案的状态，以及(d)示出功率半导体模块，其中功率半导体是安装在组合电路图案上；
图2是考虑到组合电路图案厚度的图表；
图3是示出常规金属基底接线衬底的横截面结构的视图；以及
图4是示出常规陶瓷接线板的横截面结构的视图，(a)示出陶瓷接线板并且(b)示出其中接合有基底金属的陶瓷接线板。
具体实施方式
下文将结合附图对本发明一实施例进行详细地描述，在附图中本发明应用为一示例，其中金属箔粘合在绝缘层上，并且通过处理该金属箔，金属基底印刷接线板形成有预定的电路图案。
图1示出制造根据本发明的接线板的工艺，以及完整的功率半导体模块的状态，(a)示出金属基底接线板，(b)示出使用冷喷涂处理来形成组合电路图案的步骤，(c)示出其中形成有组合电路图案的状态，以及(d)示出功率半导体模块，其中功率半导体是安装在组合电路图案上。
如图1(a)所示，金属基底接线板是三层结构，该结构是通过将包含有无机填料的绝缘层2设置在基底金属1上，并将电路图案3粘合其上而组成的。
作为电路图案3，通常使用铜箔。也可将铝箔代替铜箔来用作该电路图案3。粘合在绝缘层2上的铜箔通过湿法蚀刻被处理成预定的图案，以制成电路图案3。作为铜箔，通常可使用厚度为35μm到140μm的标准产品。同时，虽然电路图案3的图案厚度是由电路的电流容量所确定，但考虑到蚀刻处理的成本，铜箔的厚度是越薄越好。
如上述而形成的金属基底接线板是与常规的金属基底接线板相同的，但是，在根据本发明接线板的情形中，仅在预期散热性要提高的电路图案3的区域中，其厚度局部地增加了。具体地，如图1(b)所示，在对应于厚度要预期增加的区域的形状中形成有孔的掩模4被安置在电路图案3上，并且通过冷喷涂处理将金属粉末在常温下以超音速从上面喷涂其上，藉此在电路图案3上层积成一层金属粉末：在该方式中，形成了在图1(c)中所示的组合电路图案5。
将给出有关冷喷涂处理的描述。冷喷涂被认为是一类喷涂镀层技术：在低于喷涂镀层材料的熔点或软化温度的温度下将气体用作产生超音速的气流；通过将喷涂镀层材料的微粒注入到该气流中来使其加速，并通过用这些仍然处在固态的微粒冲击衬底来形成镀层。冷喷涂处理的特性特征是用作加热/加速喷涂镀层微粒的工作气体的温度要大大低于在例如常规等离子喷涂镀层方法、焰火喷涂镀层方法或高速焰火喷涂镀层方法的情形中的温度。对于等离子喷涂镀层等处理，2000到8000℃的高工作气体温度是必需的，但是，在冷喷涂的情形中，可使用大约600℃左右的常规温度的工作气体。虽然喷涂镀层材料微粒仍然在固态时以高速撞击衬底，同时无需高度加热，当达到临界速度时，由于冲击的能量，衬底会产生塑性形变，并产生喷涂镀敷材料微粒，从而形成镀层。结果，对比其它的喷涂镀层方法，由于热量所导致的喷涂镀层材料的氧化或热变性可以降到最小。
在冷喷涂设备中，来自诸如汽缸的高压气体被分流到粉末提供设备以及气体加热器。对于该高压气体，通过使组成主流的工作气体在提供给喷涂镀层枪(在此气体通过超音速喷嘴加速并喷涂)之前，流经由例如电炉直接或间接加热的线圈外形的气体管，从而气体的温度上升。
同时，一部分工作气体分流到粉末提供装置，在此它用作为载体气体，并且连同喷涂镀层粉末一同流入到喷涂镀层枪的后面。在某些情形中，无需执行加热工作气体，但是加热的优势在于，加热使得使用更高速的微粒速度成为可能，并且有助于微粒塑性形变的产生。空气、氦或氮可以用作该气体。
作为喷涂到电路图案3上的喷涂镀层材料，可使用微粒尺寸1到50μm的金属材料。作为该微粒材料，例如可使用铜、铝、铁、钛、钼或镍。对于接线板，通常使用铜或铝。通过使喷涂镀层材料以500到900m/s的速度经由相隔10到50mm距离的掩模4，而冲击在电路图案3上，来使其淀积：组合电路图案5藉此形成在电路图案3上，如图1(c)所示。为了达到组合电路图案5的必要厚度，要在一段预定的时间内执行用喷涂镀层材料冲击。设置组合电路图案5的厚度时考虑到了由功率半导体所产生的损耗。虽然这取决于所产生的损耗的量，但是有效的组合电路图案5的厚度大约为0.5到5mm。
通过如上所述的制造步骤来制造出三层结构的金属基底接线板(其中组合电路图案5与铜箔直接接合)。在这之后，功率半导体6安装在通过冷喷涂而淀积的电路图案5上。功率半导体6通常通过基于SnPb的焊料或基于SnAgCu的焊料而接合到组合电路图案5上。
最后，为了实现与外部电路连接，使用配线7对功率半导体6执行必要的接线，来制造出如图1(d)所示的功率半导体模块。在诸如功率半导体6的大电流容量半导体元件的情形中，铝线通常用作为配线7。
要注意，虽然通过冷喷涂而构成的组合电流图案5仅形成在电流图案3的一部分(在此安装了半导体6，对于它散热是必需的)中，但是在整个的电路图案3上可形成该组合电路图案5。
同时，无论使用了通过冷喷涂而淀积的铜材料或者其它材料，都可以获得材料本身所具备的热传导性。
此外，在该情形中，作为接线板的一实施例，描述了金属基底接线板的情形，但是，即使在如图4所示的陶瓷接线板的情形中，通过相同的制造方法，组合电路图案可形成在电路图案103的安装有功率半导体的一侧上。
其次，还描述了通过冷喷涂淀积在电路图案3上的组合电路图案5的厚度的最优化。
图2是考虑到组合电路图案厚度的图表。
从功率半导体6中产生的热流具有通常以45度倾斜角扩散并散开的属性。如果因此功率半导体6的芯片边缘到组合电路图案5的芯片边缘的距离a等于电路图案3和组合电路图案5的厚度总和b，则热扩散效率表现为最大，就有可能大幅减少热阻抗。藉此，考虑到功率半导体6的尺寸，在电路图案3和组合电路图案5的宽度上无需无用的增加，并且在组合电路图案5的厚度上无需无用的增加。
同时，由于上述的组合电路图案5的宽度和厚度的关系，从安装的功率半导体6的边缘到组合电路图案5的边缘的距离a，以及电路图案3和组合电路图案5的厚度总和b的最佳比率为1，只要该比率在0.8到1.2的范围内，就可获得基本上良好的热扩散效果。如果该比率小于0.8，在某些情形中，就不能实现足够的热扩散，并且如果该比率超过1.2，该效果已经饱和。
在上述的实施例中，对情形(其中本发明应用到通过将诸如铜的金属箔粘贴到绝缘层或陶瓷绝缘板上、并处理该金属箔而形成具有预定电路图案的印刷接线板)给出了详细的描述，但是本发明还可应用到引线框电路图案的厚度调节中。

Claims (7)

1.一种接线板，其中通过将金属箔粘贴到绝缘板上并处理所述金属箔来形成电路图案，其特征在于，
通过由冷喷涂处理来层积金属材料而形成的组合电路图案置于所述电路图案之上，
在通过所述冷喷涂法而层积的所述组合电路图案中，其从所安装半导体芯片的边缘部到图案边缘的距离与所述电路图案和所述组合电路图案的总厚度的比率在0.8到1.2的范围内。
2.如权利要求1所述的接线板，其特征在于，所述绝缘板是接合到金属板的、包括填充有无机填料的树脂的金属基底接线板。
3.如权利要求1所述的接线板，其特征在于，所述绝缘板是包括具有金属箔粘贴在其两侧上的陶瓷绝缘板的陶瓷接线板，并且所述陶瓷绝缘板的原料从Al2O3、AlN或Si3N4中选择一种。
4.如权利要求1所述的接线板，层积在所述电路图案之上的所述金属材料从铜、铝、铁、钛、钼、和镍中选择一种。
5.如权利要求1所述的接线板，其特征在于，通过所述冷喷涂处理而层积的所述组合电路图案至少形成在安装有产生热量半导体组件的图案上。
6.如权利要求1所述的接线板，其特征在于，通过所述冷喷涂处理而层积的所述组合电路图案和所述电路图案的厚度之和上等于从所安装半导体芯片的边缘到图案边缘的距离。
7.一种半导体设备，其中电路图案通过将金属箔粘贴到绝缘板上并处理所述金属箔形成，一半导体元件安装在所述电路图案上，其特征在于，
所述电路图案的至少一个安装有半导体元件的区域具有通过冷喷涂处理层积金属材料而构成的厚度，
在通过所述冷喷涂法而层积的组合电路图案中，其从所安装半导体芯片的边缘到图案边缘的距离与所述电路图案和所述组合电路图案的总厚度的比率在0.8到1.2的范围内。
CNB2006100515605A 2005-05-13 2006-02-28 接线板 Active CN100570866C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005140498 2005-05-13
JP2005140498A JP4595665B2 (ja) 2005-05-13 2005-05-13 配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN1862795A CN1862795A (zh) 2006-11-15
CN100570866C true CN100570866C (zh) 2009-12-16

Family

ID=37311270

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100515605A Active CN100570866C (zh) 2005-05-13 2006-02-28 接线板

Country Status (4)

Country Link
US (2) US7626124B2 (zh)
JP (1) JP4595665B2 (zh)
CN (1) CN100570866C (zh)
DE (1) DE102006019602B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106664801A (zh) * 2014-08-28 2017-05-10 大陆汽车有限公司 用于制造电路载体的方法和用于电子器件的电路载体

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662361B2 (ja) * 2006-01-23 2011-03-30 株式会社小糸製作所 光源モジュール
JP2008053548A (ja) * 2006-08-25 2008-03-06 Sharp Corp 回路基板および電気回路の検査方法
JP5150076B2 (ja) * 2006-09-15 2013-02-20 株式会社豊田自動織機 表面実装用電子部品の表面実装構造
US7957158B2 (en) * 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device
DE102006061435A1 (de) * 2006-12-23 2008-06-26 Leoni Ag Verfahren und Vorrichtung zum Aufspritzen insbesondere einer Leiterbahn, elektrisches Bauteil mit einer Leiterbahn sowie Dosiervorrichtung
KR100834515B1 (ko) * 2007-03-07 2008-06-02 삼성전기주식회사 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
JP4986657B2 (ja) * 2007-03-09 2012-07-25 パナソニック株式会社 ブラシレスモータ
WO2008149818A1 (ja) * 2007-05-30 2008-12-11 Kyocera Corporation 積層型放熱基体およびこれを用いた放熱ユニット並びに電子装置
DE102007050405B4 (de) * 2007-10-22 2010-09-09 Continental Automotive Gmbh Elektrische Leistungskomponente, insbesondere Leistungshalbleiter-Modul, mit einer Kühlvorrichtung und Verfahren zum flächigen und wärmeleitenden Anbinden einer Kühlvorrichtung an eine elektrische Leistungskomponente
US20090141456A1 (en) * 2007-11-30 2009-06-04 Itt Manufacturing Enterprises, Inc. Multilayer, thermally-stabilized substrate structures
JP5321942B2 (ja) * 2008-02-29 2013-10-23 新東工業株式会社 電子回路基板の製造方法およびその電子回路基板
KR101013078B1 (ko) * 2008-05-09 2011-02-08 (주)세렉트론 저온분사법을 이용한 전극의 제조방법 및 이에 의한 전극
DE102009033029A1 (de) * 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
JP5359644B2 (ja) * 2009-07-23 2013-12-04 三菱マテリアル株式会社 パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
EP2315242A1 (en) * 2009-10-23 2011-04-27 ABB Technology AG Circuit arrangement and manufacturing method thereof
JP5186528B2 (ja) * 2010-04-23 2013-04-17 日本発條株式会社 導電部材及びその製造方法
WO2011142013A1 (ja) 2010-05-12 2011-11-17 トヨタ自動車株式会社 半導体装置
CN102549738B (zh) 2010-05-18 2015-07-01 丰田自动车株式会社 半导体装置及其制造方法
WO2011145202A1 (ja) * 2010-05-21 2011-11-24 トヨタ自動車株式会社 半導体装置
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
US20120193126A1 (en) * 2011-01-31 2012-08-02 General Electric Company Method of forming sensors and circuits on components
JP2013012531A (ja) * 2011-06-28 2013-01-17 Kyocera Corp 電子部品搭載用部材および電子装置
US9335296B2 (en) 2012-10-10 2016-05-10 Westinghouse Electric Company Llc Systems and methods for steam generator tube analysis for detection of tube degradation
JP6125528B2 (ja) * 2012-11-06 2017-05-10 日本碍子株式会社 発光ダイオード用基板および発光ダイオード用基板の製造方法
WO2014073038A1 (ja) * 2012-11-06 2014-05-15 日本碍子株式会社 発光ダイオード用基板
DE102012224376A1 (de) * 2012-12-27 2014-07-03 Robert Bosch Gmbh Leiterbahnanordnung und Verfahren zu deren Herstellung
JP6037885B2 (ja) * 2013-02-19 2016-12-07 三菱重工業株式会社 成膜方法
US9147631B2 (en) 2013-04-17 2015-09-29 Infineon Technologies Austria Ag Semiconductor power device having a heat sink
KR20160108307A (ko) * 2014-01-10 2016-09-19 후루카와 덴키 고교 가부시키가이샤 전자회로장치
CN103841784A (zh) * 2014-03-18 2014-06-04 亚超特工业有限公司 电子装置的内部中框板的成型方法及其该内部中框板
CN104363697B (zh) * 2014-10-16 2017-12-29 金壬海 陶瓷填充介质铝衬底覆铜板及其制造方法
DE102015201927A1 (de) * 2015-02-04 2016-08-04 Siemens Aktiengesellschaft Verfahren zum Kaltgasspritzen mit Maske
JP6400501B2 (ja) * 2015-02-18 2018-10-03 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板の製造方法
JP6370257B2 (ja) * 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
KR102424402B1 (ko) 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP6454262B2 (ja) * 2015-12-24 2019-01-16 タツタ電線株式会社 半田接続構造、および成膜方法
DE102016001810A1 (de) * 2016-02-17 2017-08-17 Häusermann GmbH Verfahren zur Herstellung einer Leiterplatte mit verstärkter Kupferstruktur
US9532448B1 (en) * 2016-03-03 2016-12-27 Ford Global Technologies, Llc Power electronics modules
CN106158764A (zh) * 2016-08-30 2016-11-23 无锡新洁能股份有限公司 功率模块用底板及功率模块
WO2018135490A1 (ja) * 2017-01-17 2018-07-26 デンカ株式会社 セラミックス回路基板の製造方法
CN110476244B (zh) 2017-03-31 2023-11-03 罗姆股份有限公司 功率模块及其制造方法
JP7369508B2 (ja) * 2017-08-04 2023-10-26 デンカ株式会社 セラミックス回路基板
JP7299671B2 (ja) * 2017-08-04 2023-06-28 デンカ株式会社 セラミックス回路基板
WO2019036304A1 (en) * 2017-08-18 2019-02-21 Thin Film Electronics Asa SPRAY-COATED DETECTION LINES, SAFETY AND / OR IDENTIFICATION LABELS AND DEVICES COMPRISING THE SAME, AND METHODS OF MAKING
US11152318B2 (en) * 2017-11-22 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and manufacturing method of semiconductor device
US11935662B2 (en) 2019-07-02 2024-03-19 Westinghouse Electric Company Llc Elongate SiC fuel elements
WO2021055284A1 (en) 2019-09-19 2021-03-25 Westinghouse Electric Company Llc Apparatus for performing in-situ adhesion test of cold spray deposits and method of employing
DE102019215793A1 (de) * 2019-10-14 2021-04-15 Vitesco Technologies GmbH Verdrahtungssubstrat für ein Halbleiterbauteil und Verfahren zur Herstellung eines Verdrahtungssubstrats
DE102020202607A1 (de) * 2020-02-28 2021-09-02 Siemens Aktiengesellschaft Elektronikmodul, Verfahren zur Herstellung eines Elektronikmoduls und Industrieanlage
KR102707682B1 (ko) 2020-03-19 2024-09-19 삼성전자주식회사 반도체 모듈
DE102020109557B3 (de) * 2020-04-06 2021-07-29 Infineon Technologies Ag Verfahren zur herstellung eines halbleitergehäuses, halbleitergehäuse und eingebettetes pcb-modul
CN111867259A (zh) * 2020-07-30 2020-10-30 南京凯泰化学科技有限公司 一种陶瓷覆铜板的制备方法
DE112021000290T5 (de) * 2020-08-28 2022-11-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7567432B2 (ja) * 2020-12-15 2024-10-16 三菱マテリアル株式会社 絶縁回路基板、および、絶縁回路基板の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
US4811166A (en) * 1986-07-02 1989-03-07 Texas Instruments Incorporated Heat dissipating member for mounting a semiconductor device and electrical circuit unit incorporating the member
JPS6351690A (ja) 1986-08-20 1988-03-04 松下電工株式会社 セラミツク配線基板の製法
JPH0831546B2 (ja) 1987-07-22 1996-03-27 電気化学工業株式会社 ハイパワ−用回路基板及びその混成集積回路
US5348683A (en) * 1990-02-06 1994-09-20 Olin Corporation Chloric acid - alkali metal chlorate mixtures and chlorine dioxide generation
DE69233801D1 (de) * 1991-07-24 2011-02-17 Denki Kagaku Kogyo Kk Verfahren zur Herstellung eines Schaltungssubstrates mit einem montierten Halbleiterelement
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
US5393568A (en) * 1992-02-28 1995-02-28 Thomas J. Valente Metalized coating process
KR100223504B1 (ko) * 1992-08-28 1999-10-15 다카노 야스아키 혼성 집적 회로 장치
JPH0778901A (ja) 1993-06-18 1995-03-20 Sumitomo Electric Ind Ltd 半導体デバイス
JPH07122696A (ja) 1993-10-27 1995-05-12 Nippon Steel Corp 半導体装置
US6570099B1 (en) * 1999-11-09 2003-05-27 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and the method for manufacturing the same
DE19963264B4 (de) 1999-12-17 2007-05-31 Optotransmitter-Umweltschutz-Technologie E.V. Trägermaterial für elektronische Hochleistungs-Bauelemente in SMD-Bauform und ein damit hergestelltes elektronisches Hochleistungs-Bauelement
JP2002012653A (ja) 2000-07-03 2002-01-15 Denki Kagaku Kogyo Kk 硬化性樹脂組成物及びそれを用いた金属ベース回路基板
JP2002033558A (ja) * 2000-07-18 2002-01-31 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP4187062B2 (ja) 2000-08-24 2008-11-26 電気化学工業株式会社 金属ベース回路基板
JP4536240B2 (ja) 2000-10-10 2010-09-01 電気化学工業株式会社 硬化性樹脂組成物及びそれを用いた金属ベース回路基板
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2003229508A (ja) 2001-11-28 2003-08-15 Nitto Shinko Kk 高放熱性絶縁基板及びこれを用いたモジュール
US6808817B2 (en) * 2002-03-15 2004-10-26 Delphi Technologies, Inc. Kinetically sprayed aluminum metal matrix composites for thermal management
US6627814B1 (en) * 2002-03-22 2003-09-30 David H. Stark Hermetically sealed micro-device package with window
JP2003309292A (ja) * 2002-04-15 2003-10-31 Citizen Electronics Co Ltd 表面実装型発光ダイオードのメタルコア基板及びその製造方法
US7476422B2 (en) * 2002-05-23 2009-01-13 Delphi Technologies, Inc. Copper circuit formed by kinetic spray
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
JP4023397B2 (ja) 2003-04-15 2007-12-19 富士電機機器制御株式会社 半導体モジュールおよびその製造方法
DE10331208A1 (de) * 2003-07-10 2005-02-10 Newspray Gmbh Verfahren und Anordnung zur Isolierung eines Kühlkörpers
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
US7128948B2 (en) * 2003-10-20 2006-10-31 The Boeing Company Sprayed preforms for forming structural members
US20050147742A1 (en) * 2004-01-07 2005-07-07 Tokyo Electron Limited Processing chamber components, particularly chamber shields, and method of controlling temperature thereof
US20060093736A1 (en) * 2004-10-29 2006-05-04 Derek Raybould Aluminum articles with wear-resistant coatings and methods for applying the coatings onto the articles

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106664801A (zh) * 2014-08-28 2017-05-10 大陆汽车有限公司 用于制造电路载体的方法和用于电子器件的电路载体
CN106664801B (zh) * 2014-08-28 2019-08-16 大陆汽车有限公司 用于制造电路载体的方法和用于电子器件的电路载体

Also Published As

Publication number Publication date
DE102006019602B4 (de) 2021-01-28
CN1862795A (zh) 2006-11-15
US8336202B2 (en) 2012-12-25
JP2006319146A (ja) 2006-11-24
US20100041228A1 (en) 2010-02-18
DE102006019602A1 (de) 2006-11-23
US20060258055A1 (en) 2006-11-16
US7626124B2 (en) 2009-12-01
JP4595665B2 (ja) 2010-12-08

Similar Documents

Publication Publication Date Title
CN100570866C (zh) 接线板
CN1783473B (zh) 绝缘衬底和半导体器件
CN105518854B (zh) 电力变换装置
JP6024750B2 (ja) 半導体モジュール
JP4023397B2 (ja) 半導体モジュールおよびその製造方法
WO2011141979A1 (ja) マスキング治具、基板加熱装置、及び成膜方法
JP5971333B2 (ja) 電力変換器
JP2008124158A (ja) 絶縁基板およびその製造方法、ならびに半導体装置の製造方法
KR20110109931A (ko) 냉각 장치
JP2006278558A (ja) 絶縁伝熱構造体及びパワーモジュール用基板
KR20170048999A (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
WO2015019890A1 (ja) 放熱板、パワーモジュールおよび放熱板の製造方法
TW201324701A (zh) 接合體
JP2013168421A (ja) 配線基板および配線基板の製造方法
CN112602183A (zh) 用于制造导体电路的方法和电子模块
CN107924892A (zh) 电路载体、包括电路载体的功率电子安排
CN108673976A (zh) 一种基于超声波固相叠层的铜钼铜复合材料的制备方法
CN103871983A (zh) 功率器件的散热装置
JP2012138629A (ja) 絶縁基板および半導体装置
JP4492257B2 (ja) 半導体モジュールおよびその製造方法
US20100206536A1 (en) Method for producing a composite including at least one non-flat component
CN210607234U (zh) 集成芯片、智能功率模块及空调器
CN216391523U (zh) 散热基板
JP2010239164A (ja) 配線基板
CN113950187A (zh) 平面导热覆铜板及封装多块平面导热覆铜板的封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR HOLDINGS CO., LTD.

Effective date: 20100604

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: FUJI MOTOR SYSTEM CO., LTD.

Free format text: FORMER NAME: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KAWASAKI-KEN, JAPAN TO: TOKYO, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Fuji Electric Systems Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Fuji Electric Device Technology Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20100604

Address after: Tokyo, Japan

Patentee after: Fuji Electric Device Technology Co.,Ltd.

Address before: Kawasaki Japan

Patentee before: Fuji Electric Holdings Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD.

Effective date: 20110921

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110921

Address after: Kanagawa

Patentee after: FUJI ELECTRIC Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Fuji Electric Systems Co.,Ltd.