CN100552936C - 布线电路板和制造布线电路板并安装电子部件的方法 - Google Patents

布线电路板和制造布线电路板并安装电子部件的方法 Download PDF

Info

Publication number
CN100552936C
CN100552936C CNB2006101464776A CN200610146477A CN100552936C CN 100552936 C CN100552936 C CN 100552936C CN B2006101464776 A CNB2006101464776 A CN B2006101464776A CN 200610146477 A CN200610146477 A CN 200610146477A CN 100552936 C CN100552936 C CN 100552936C
Authority
CN
China
Prior art keywords
insulating barrier
conductive pattern
electronic unit
supporting layer
metal supporting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101464776A
Other languages
English (en)
Other versions
CN1967831A (zh
Inventor
中村圭
石坂整
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1967831A publication Critical patent/CN1967831A/zh
Application granted granted Critical
Publication of CN100552936C publication Critical patent/CN100552936C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明揭示一种布线电路板和制造布线电路板并安装电子部件的方法。为了提供能形成可靠性高的导体图案且高精度安装电子部件的布线电路板和制造该布线电路板并安装电子部件的方法，在入射角45度的镜面光泽度为150%～500%的金属支持层(2)上形成具有安装部(10)的绝缘层(3)，在该绝缘层(3)上形成导体图案(4)，并利用反射型光学传感器(24)检查导体图案(4)的形状是否良好。然后，蚀刻金属支持层(2)的与安装部(10)重叠的部分，并形成开口部(16)。使因蚀刻而露出的安装部(10)的绝缘层(3)的霾值为20%～50%，从而得到TAB用带状载板(1)。然后，利用反射型光学传感器(29)使电子部件(21)与安装部(10)对位，并且在安装部(10)安装电子部件(21)。

Description

布线电路板和制造布线电路板并安装电子部件的方法
技术领域
本发明涉及布线电路板和制造布线电路板并安装电子部件的方法，详细而言，本发明涉及用于TAB用带状载板等的布线电路板和制造该布线电路板并安装电子部件的方法。
背景技术
以往，通过在柔性膜片上形成铜箔组成的导体图案，制造安装电子部件的柔性布线电路板。
这种柔性布线电路做成板，利用基于CCD摄像机等的包含自动图像识别的光学传感器对电子部件和柔性布线电路板的安装部进行对位后，将电子部件安装到安装部。
该对位中，没有导体图案的部分需要探测光充分透射，所以需要柔性膜片充分透明。
因此，提出一种柔性印刷电路板用叠层板，其中在利用蚀刻铜箔以形成导体图案的方法(去除法)形成柔性布线电路板的情况下，由蚀刻去除铜箔后的柔性绝缘膜片的霾(haze)值为5％～50％(例如参考日本国特开2003-309336号公报)。
关于安装电子部件的TAB用带状载板，由于与上述相同的原因，也需要充分透明，所以提出一种霾值小于等于35％的TAB导线带由聚酯软片(例如参考日本国专利公开2000-299391号公报)。
再者，蚀刻掉铜箔的部分的绝缘层成为铜箔接合面的复制光栅，使光散射，结果安装IC时不能利用透射光定位。着眼于这点，提出一种对电解铜箔的绝缘层的接合面的表面粗糙度(Rz)为0.05微米～1.5微米而且入射角60度的镜面光泽度大于等于250％的COF用柔性印刷布线电路板(例如参考国际公开第2003/096776号文本)。
此外，关于TAB用带状载板，已知道用铜箔等金属支持层增强带状载板；通过在金属支持层上形成绝缘层，在该绝缘层上形成导体图案后，蚀刻掉金属支持层，并留下需要增强的部分，制造这种TAB用带状载板(例如参考日本国特开2000-340617号公报、图2)。
而且，所述TAB用带状载板的制造中，通常在去除金属支持层前，以光学方式检查导体图案形状是否良好。具体而言，例如，如图8所示，利用光学传感器对包含导体图案41的绝缘层32的表面照射探测光(用实线箭头号表示)，并探测导体图案41反射的探测光，从而判断该形状是否良好。
然而，随着近年来导体图案的细间距化，需要提高是否良好的判断精度。另一方面，上述检查中，导体图案间距越细，有一点来自金属支持层33的反射光(图8中用虚线表示)也往往会越导致检查的误判。谋求提高检查精度，则需要将金属支持层33的镜面光泽度设定得低，以防止这种误判。
另一方面，随着近年来电子部件的小型化，电子部件安装中要求精度高的对位。安装电子部件时，如上文所述，利用光学传感器对电子部件和布线电路板的安装部进行对位，因而需要绝缘层32充分透明，但金属支持层33的镜面光泽度过低时，难以确保蚀刻掉金属支持层33的部分的绝缘层32的透明性，结果产生电子部件与布线电路板的安装部的对位精度降低的弊病。
发明内容
本发明的目的在于提供一种能形成可靠性高的导体图案且高精度安装电子部件的布线电路板和制造该布线电路板并安装电子部件的方法。
本发明的布线电路板，具有入射角45度的镜面光泽度为150％～500％且形成开口部的金属支持层；形成在所述金属支持层上且从所述开口部露出的霾值为20％～50％的具有安装部的绝缘层；以及形成在所述绝缘体上的导体图案。
本发明的制造布线电路板并安装电子部件的方法，具有以下工序：准备入射角45度的镜面光泽度为150％～500％且形成开口部的金属支持层的工序；在所述金属支持层上形成具有安装部的绝缘层的工序；将光学传感器配置成在所述导体图案反射探测光，并且用所述光学传感器检查所述导体图案形状是否良好的工序；蚀刻所述金属支持层的与所述安装部重叠的部分，并形成开口部以便使因蚀刻而露出的所述安装部的所述绝缘层的霾值为20％～50％的工序；以及将光学传感器配置成在所述安装部的所述绝缘层透射探测光，并且用所述光学传感器使电子部件与所述安装部对位后，在所述安装部安装所述电子部件的工序。
本发明的布线电路板将金属支持层的入射角45度的镜面光泽度设定成小于等于500％，所以用光学传感器通过使导体图案反射探测光检查导体图案形状是否良好时，能在该金属支持层中使探测光扩散。因此，减少检查的误判，可谋求提高检查精度。结果，能提供形成可靠性高的导体图案的布线电路板。
本发明的布线电路板将金属支持层的入射角45度的镜面光泽度设定成150％～500％，所以能将从金属支持层的开口部露出的安装部的绝缘层的霾值设定在对透射探测光最佳的20％～50％的范围。因此，能使对电子部件定位用的探测光在安装部的绝缘层良好透射。结果，能高精度安装电子部件。
又，本发明的制造布线电路板并安装电子部件的方法将金属支持层的入射角45度的镜面光泽度设定成小于等于500％，所以用光学传感器通过使导体图案反射探测光检查导体图案形状是否良好的工序中，能在金属支持层中使光学传感器的探测光扩散。因此，减少检查的误判，可谋求提高检查精度。结果，能形成可靠性高的导体图案。
本发明的制造布线电路板并安装电子部件的方法将金属支持层的入射角45度的镜面光泽度设定成150％～500％，所以能将从金属支持层的开口部露出的安装部的绝缘层的霾值设定在对透射探测光最佳的20％～50％的范围。因此，在安装部安装电子部件的工序中，能使光学传感器的探测光在安装部的绝缘层良好透射。其结果，能高精度安装电子部件。
附图说明
图1是示出作为一本发明实施方式的布线电路板的TAB用带状载板的局部俯视图。
图2是图1所示TAB用带状载板的局部放大俯视图。
图3是图1所示TAB用带状载板的局部底面图。
图4是制造图1所示TAB用带状载板的用的一本发明制造布线电路板并安装电子部件方法实施方式的制造工序图的图2中的A-A’线截面，其中
(a)表示指标金属支持层的工序，
(b)表示在金属支持层上形成绝缘层的工序，
(c)表示在整个绝缘层表面形成种膜的工序，
(d)表示开穿进给孔的工序。
图5是后续于图4制造图1所示TAB用带状载板的用的一本发明制造布线电路板并安装电子部件方法实施方式的制造工序图的图2中的A-A’线截面，其中
(e)表示在种膜上形成抗镀层的工序，
(f)表示利用电解电镀在从抗镀层露出的种膜上形成导体图案的工序，
(g)表示去除抗蚀层的工序，
(h)表示去除从导体图案露出的种膜的工序，
(i)表示形成被覆层的工序，
(j)表示在金属支持层的与导体图案形成部对应的位置形成开口部的工序。
图6是说明图1所示的TAB用带状载板的制造中以光学方式检查导体图案形状是否良好的工序用的说明图。
图7是说明图1所示的TAB用带状载板上安装电子部件时的对位用的说明图。
图8是说明已有TAB用带状载板的制造中以光学方式检查导体图案形状是否良好的工序用的说明图。
具体实施方式
图1是示出作为一本发明实施方式的布线电路板的TAB用带状载板的局部俯视图，图2是图1所示TAB用带状载板的局部放大俯视图，图3是图1所示TAB用带状载板的局部底面图，图4和图5是制造图1所示TAB用带状载板的用的一本发明制造布线电路板并安装电子部件方法实施方式的制造工序图。
这种TAB用带状载板1例如图5(j)所示，具有纵向上连续延伸的带状金属支持层2、形成在该金属支持层2上的绝缘层3、以及形成在该绝缘层3上的导体图案4。
此外，如图1所示，此TAB用带状载板1在绝缘层3上金属支持层2的纵向(与TAB用带状载板1的纵向相同，下文有时简称为纵向)中相互离开规定间隔地设置多个导体图案形成部5。
如图2所示，各导体图案形成部5形成俯视实质上矩形，并且其中央部设置安装IC片等电子部件21(参考图7)用的俯视实质上矩形的安装部10。
各导体图案形成部5中，在安装部10的纵向两侧形成导体图案4。即，各导体图案4包含配置成相互离开规定间隔的多条布线6，各布线6合为一体地连续设置内导线7、外导线8和中继导线9。
将各内导线7设置成朝向安装部10内，沿纵向延伸，并相互离开规定间隔地排列在TAB用带状载板1的宽度方向。
将各内导线7的间距(即1条内导线7的宽度与2条内导线7间的宽度(间隔)合计的长度)IP设定成小于等于60微米，最好小于等于50微米，通常大于等于10微米。通过这样将各内导线7的间距IP设定成小于等于60微米，能实现高密度布线。
将各内导线7的宽度设定成5微米～50微米，最好设定成10微米～40微米，2条内导线7间的宽度(间隔)设定成5微米～50微米，最好设定成10微米～40微米。
将外导线8设置成在个导体图案形成部5的纵向两端部沿纵向延伸，并相互离开规定间隔地排列在宽度方向。
将各外导线8的间距(即1条外导线8的宽度与2条外导线8间的宽度(间隔)合计的长度)OP设定成相对于各内导线7的间距为100％～1000％。即，将各外导线8的间距设定成相对于内导线7的间距IP较宽或同宽。
将各中继导线9配置成汇接各内导线7和外导线8，使各内导线7与外导线8连续，并且从间距小的各内导线7方往间距大的各外导线8方，在纵向扩展成辐射状。
此外，配置各中继导线9的区域中，在液晶层3上设置抗焊层等被覆层11，覆盖各中继导线9。即，以在各图案形成部5中包围安装部10的方式将被覆层11设置成实质上矩形，使其覆盖全部中继导线9。
虽然图中未图示，但最好利用镍镀层或金镀层适当覆盖内导线7和外导线8。
如图3所示，这种TAB用带状载板1在金属支持层2形成与各导体图案形成部5的背面对应地露出安装部10的底面视矩形的开口部16。
这种TAB用带状载板1上还形成输送该TAB用带状载板1用的输送部12。如图1所示，在TAB用带状载板1的宽度方向两侧缘部沿纵向设置输送部12。为了输送此TAB用带状载板1，各输送部12上形成与输带齿轮咬合用的多个进给孔13。在TAB用带状载板1的纵向，每等间隔开穿各进给孔13，使其贯通TAB用带状载板1(贯通金属支持层2和绝缘层3)。将各进给孔13开穿成例如1.981毫米×1.981毫米，并将各进给孔13的间隔设定成例如4.75毫米。
接着，说明这种TAB用带状载板1的制造方法。
这种制造方法，首先如图4(a)所示，准备金属支持层2。其厚度例如为3微米～100微米，以5微米～30微米为佳，8微米～20微米更好。其宽度例如为100毫米～1000毫米，以150毫米～400毫米为佳。
准备的金属支持层2，其入射角45度的镜面光泽度为150％～500％，以150％～450％为佳，150％～250％更好。镜面光泽度小于150％时，后面将阐述，安装电子部件21时的对位困难。大于500％，则后面阐述的导体图案4的形状是否良好的检查中，容易误判。
可遵照JIS Z8741-1997“镜面光泽度测量方法”，按入射角45度参考镜面光泽度。可用通常的光泽度计测量这种镜面光泽度。
可例如在制造金属支持层2的轧制工序中通过调整轧辊的表面粗糙度，就金属支持层2的镜面光泽度调整到上述范围。对镜面光泽度高的金属支持层2，可利用药液等的粗糙面化处理调整到上述范围。
图4和图5中，示出一列的TAB用带状载板1，但通常在金属支持层2的宽度方向同时制作多列TAB用带状载板1后，逐列分割。
例如，用宽250毫米的不锈钢箔，同时制作4列宽48毫米的TAB用带状载板1，用宽300毫米的不锈钢箔，同时制作4列宽70毫米的TAB用带状载板1。
接着如图4(b)所示，在该金属支持层2上形成绝缘层3。作为形成绝缘层3的降雨量，可用例如聚酰亚胺树脂，丙稀树脂、聚醚腈树脂、聚醚砜树脂、二甲酯树脂、萘聚乙稀树脂、聚氯乙稀树脂等合成树脂，最好用聚酰亚胺树脂。
于是，在金属支持层2上形成绝缘层3时，例如将树脂溶液涂敷在金属支持层2上，并在干燥后加热使其硬化。可将上述树脂溶解在有机溶媒中，以调制树脂溶液。作为树脂溶液，可用例如聚酰亚胺的先驱物的聚酰胺酸树脂溶液等。树脂的涂敷可用刮刀片法、旋镀法等公知的涂敷方法。于是，利用适当加热使其干燥后，以200℃～600℃进行加热硬化，从而在金属支持层2上形成具有柔性的由树脂膜组成的液晶层3。
也可将预先形成膜片状的树脂膜以粘接剂为中介，粘贴在金属支持层2上，从而形成绝缘层3。
还可通过例如将感光性聚酰胺酸树脂等感光性树脂溶液涂敷在金属支持层2上，进行曝光和显像，把绝缘层3形成为规定的图案。
这样形成的绝缘层3的厚度为例如小于等于50微米，以小于等于30微米为佳，小于等于15微米更好，通常为大于等于3微米。
接着，用这种方法在该绝缘层3的表面将导体图案4形成为所述布线电路图案。
作为形成导体图案4的导体，可用例如铜、镍、金、焊锡或它们的合金等。最好用铜。导体图案的形成无专门限制，用例如去除法、添加法对公知的图案制作法在绝缘层3的表面形成导体图案4。根据以细间距形成导体图案4的观点，这些图案制作法中，最好使用添加法，如图4(c)～图5(h)所示。
即，添加法中，首先，如图4(c)所示，在绝缘层3的整个表面形成作为种膜14的导体薄膜。种膜14的形成可用真空蒸镀法，最好用溅射蒸镀法。成为种膜14的导体最好使用铬和铜等。具体而言，例如用溅射蒸镀法在绝缘层3的整个表面依次形成铬薄膜和铜薄膜。种膜14的形成中，设定成例如铬薄膜的厚度为100埃～600埃、铜薄膜的厚度为500埃～2000埃。
接着，这种方法如图4(d)所示，在TAB用带状载板1的宽度方向两侧缘部沿纵向，将所述多个进给孔13开穿成贯通金属支持层2、液晶层3和种膜14的厚度工序。进给孔13的开穿可用钻头穿孔、激光加工、冲孔加工、蚀刻等公知的加工方法。最好使用冲孔加工。
然后，这种方法如5(e)所示，在种膜14上以所述布线电路图案的翻转图案形成抗镀层15。用例如干膜抗蚀层等公知的方法将抗镀层15形成为规定的抗蚀图案。在金属支持层2的整个表面形成此抗镀层15。
接着，如图15(f)所示，利用电解电镀在从抗镀层15露出的种膜14上按所述布线电路图案形成导体图按4。电解电镀最好使用电解铜电镀。
然后，如图5(g)所示，利用化学蚀刻(湿蚀刻)等控制的蚀刻方法或剥离，去除抗镀层15后，如图5(h)所示，同样利用化学蚀刻(湿蚀刻)等公知的蚀刻方法，去除从导体图案4露出的种膜14。
由此，在绝缘层3上，将导体图案4如上文所述那样形成为合为一体地连续形成内导线7、外导线8和中继导线9的布线6的布线电路图案。导体图案4的厚度例如为3微米～50微米，以5微米～25微米为佳。
然后，这种方法在本阶段中，以光学方式检查导体图案4的形状是否良好。如图6所示，此检查在包含导体图案4的绝缘层3的上方，将具有发光部22和感光部23的反射型光学传感器24配置成对置，从发光部22朝包含导体图案4的绝缘层3照射探测光，并在感光部23探测导体图案4反射的光(探测光)，从而判断导体图案4的形状是否良好。
在这种检查中，由于将金属支持层2的入射角45度的镜面光泽度设定成小于等于500％，从发光部22照射的探测光穿透绝缘层3后，即使在金属支持层2反射，也能在金属支持层2使探测光扩散。因此，能减少误判，谋求提高检查精度。
接着，这种方法如图5(i)所示，将被覆层11形成覆盖铬布线6的中继导线9而且部位安装部10的矩形框状。利用使用感光抗蚀剂的公知方法形成被覆层11。
然后，虽然未图示，但利用镍镀层和金镀层覆盖各布线6的露出部分，即覆盖不但学7和外导线8。利用镀镍或镀金，分别形成镍镀层和金镀层。
于是，如图5(j)所示，在与金属支持层2的导体图案形成部5对应的位置形成开口部16，从而得到TAB用带状载板1。
为了金属支持层2上形成开口部16，利用湿蚀刻(化学蚀刻)将金属支持层2的与导体图案形成部5重叠的部分开口。进行蚀刻时，用抗蚀层覆盖开口部16以外的部分，并用二氯化铁溶液等公知的蚀刻液进行蚀刻后，去除抗蚀层。然后，在金属支持层2的宽度方向制作多列TAB用带状载板1的情况下，进行逐列分割。
此外，在金属支持层2的宽度方向同时制作多列TAB用带状载板1后进行逐列分割的情况下，与开口部16同时去除TAB用带状载板1之间的间隙部分。
这样得到的TAB带状载板1如上文所述，将金属支持层2的入射角45度的镜面光泽度设定成小于等于500％，所以能正确且可靠地判断案细间距形成的导体图案4的形状是否良好。因此，能得到形成可靠性高的导体图案4的TAB用带状载板1。
然后，对此TAB用带状载板1安装电子部件21。
如图7所示，TAB用带状载板1安装电子部件21时，分别在电子部件21和安装部10的绝缘层3的表面(形成导体图案的面)设置定位用的标记25和26，并且在绝缘层3的与开口部16对应的下方将具有发光部27和感光部28的反射型光学传感器29配置成对置，从发光部27朝各比较25和26照射探测光，在感光部28接收穿透安装部10的绝缘层后在各比较25和26反射的探测光，从而一面识别这些比较25和26，一面使它们相互对位。
可是，由于绝缘层3的背面在开口部16内复制图5(j)所示的形成开口部16的工序中去除的金属支持层2的形状，金属支持层2的入射角45度的镜面光泽度小于150％时，绝缘层3的开口部16内的霾值过大，从发光部27照射的探测光以及从标记25和26反射的探测光难以穿透绝缘层3，电子部件21的对位产生故障。
然而，本TAB带状载板1中，如上文所述，将金属支持层2的入射角45度的镜面光泽度设定成大于等于150％，所以防止因该金属支持层2开口而从开口部16露出的绝缘层3的霾值过大。因此，能使对电子部件21定位用的探测光在该绝缘层3良好地透射。结果，能高精度安装电子部件21。
根据这种观点，将开口部16内的绝缘层3的霾值设定为20％～50％，最好设定为20％～40％。霾值由下式(1)示出，可遵照JIS K7105 5.5并利用例如反射透射率计(村上彩色技术研究所制，HR-100型)测量霾值。
霾值(％)＝Td/Tt×100    (1)
Td：总光线透射率(％)
Tt：扩散透射率(％)
开口部16内的绝缘层3的霾值小于20％时，在绝缘层3的表面反射外部光，因而产生检查精度降低的弊病；大于50％时，绝缘层3的探测光透射欠佳。于是，将开口部16内的绝缘层3的霾值设定为20％～50％，则能使对电子部件21定位用的探测光在该绝缘层3良好地透射。其结果，能高精度安装电子部件21。
上述说明中，以TAB带状载板为例说明了本发明的布线电路板，但本发明的布线电路板不限于此，也能广泛用于其它布线电路板。
实施例
下面，举出实施例和比较例进一步具体说明本发明。
下面的实施例中，重复多次用宽250毫米的不锈钢箔同时制作4列宽48毫米的TAB用带状载板的操作。
实施例1
准备入射角45度的镜面光泽度200％的不锈钢箔(SUS304，厚20微米，宽250毫米)(参考图4(a))涂敷聚酰胺酸树脂溶液，干燥后加热使其硬化，形成厚25微米的聚酰亚胺树脂组成的绝缘层(参考图4(b))。接着，在绝缘膜的表面利用溅射蒸镀法依次形成厚300埃的各薄膜和厚2000埃的铜薄膜，从而形成种膜(参考图4(c))。
然后，利用冲孔加工开出进给孔，使其贯通金属支持层、绝缘层和种膜的厚度方向后(参考图4(d))，以规定的图案的方式将抗镀层形成在种膜的薄膜，同时也形成在金属支持层的整个薄膜(参考图5(e))。
接着，将其浸渍在电解硫酸铜溶液中，在从抗镀层露出的种膜上，以2.5安/平方分米进行电解铜电镀约20分钟，从而形成厚10微米的导体图案(参考图5(f))。
将该导体图案形成为相互离开规定间隔地配置且合为一体地连接形成内导线、外导线和中继导线的多条布线图案。而且，内导线的间距为30微米，外导线的间距为100微米。
接着，利用化学蚀刻去除抗镀层后(参考图5(g))，同样利用化学蚀刻去除从导体图案露出的种膜(参考图5(h))。
然后，用自动外观检查装置(反射型光学传感器)，利用光反射法检查基于导体图案形状的布线之间有没有短路，判断并挑选良品和劣质品。其后，利用电导通检查实施确认检查，确认自动外观检查装置无误判。
然后，以部位导体图案的方式形成感光抗焊层，使其覆盖各布线的中继导线后(参考图5(i))，通过对内导线和外导线进行镀镍和镀金，将其覆盖。
然后，利用抗蚀层覆盖金属支持层的导体图案形成不和与间隙形成部对应的位置以外的部分后，用二氯化铁溶液蚀刻金属支持层，从而形成开口部和TAB用带状载板之间的间隙部(参考图5(j))。由此，得到TAB用带状载板。得到的TAB用带状载板中，从开口部露出的绝缘层的霾值为40％。
接着，对得到的TAB用带状载板用IC安装机(内导线丝焊)一面以位置探测装置(光学传感器)利用光反射法进行定位，一面安装IC片。该安装中，能充分识别IC片和导体图案的标记，可在正确的位置安装IC片。
实施例2
除使用入射角45镀的镜面光泽度450％的不锈钢箔外，与实施例1相同，并得到TAB用带状载板。这种TAB用带状载板的导体图案形状的光反射法检查，根据其后的导通检查，被确认为无误判。
得到的TAB用带状载板中，从开口部露出的绝缘层的霾值为20％。
得到的TAB用带状载板，与实施例1相同地安装IC片时，能在正确的位置安装IC片。
比较例1
除使用入射角45镀的镜面光泽度800％的不锈钢箔外，与实施例1相同，并得到TAB用带状载板。在该TAB用带状载板的导体图案形状的光反射法检查时当作良品的TAB带状载板中，其后的导通检查确认混有形成短路的劣质品。
得到的TAB用带状载板中，从开口部露出的绝缘层的霾值为5％。
比较例2
除使用入射角45镀的镜面光泽度100％的不锈钢箔外，与实施例1相同，并得到TAB用带状载板。这种TAB用带状载板的导体图案形状的光反射法检查，根据其后的导通检查，被确认为无误判。
得到的TAB用带状载板中，从开口部露出的绝缘层的霾值为60％。
得到的TAB用带状载板，与实施例1相同地安装IC片时，用光反射法不能充分识别IC片和导体图案的标记，确认IC片安装中位置偏移。
上述说明以本发明范例的实施方式的方式提供，但该说明只不过是范例而言，并非限定性解释。后面阐述的权利要求书的范围包括有关技术领域的业务人员明白的本发明的变换例。

Claims (2)

1、一种布线电路板，其特征在于，具有
入射角45度的镜面光泽度为150％～500％且形成开口部的金属支持层；
形成在所述金属支持层上且从所述开口部露出的霾值为20％～50％的具有安装部的绝缘层；以及
形成在所述绝缘层上的导体图案。
2、一种制造布线电路板并安装电子部件的方法，其特征在于，具有以下工序：
准备入射角45度的镜面光泽度为150％～500％且形成开口部的金属支持层的工序；
在所述金属支持层上形成具有安装部的绝缘层的工序；
将光学传感器配置成在所述导体图案反射探测光，并且用所述光学传感器检查所述导体图案形状是否良好的工序；
蚀刻所述金属支持层的与所述安装部重叠的部分，并形成开口部以便使因蚀刻而露出的所述安装部的所述绝缘层的霾值为20％～50％的工序；以及
将光学传感器配置成在所述安装部的所述绝缘层透射探测光，并且用所述光学传感器使电子部件与所述安装部对位后，在所述安装部安装所述电子部件的工序。
CNB2006101464776A 2005-11-14 2006-11-13 布线电路板和制造布线电路板并安装电子部件的方法 Expired - Fee Related CN100552936C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005329010A JP2007134658A (ja) 2005-11-14 2005-11-14 配線回路基板および配線回路基板を製造し電子部品を実装する方法
JP2005329010 2005-11-14

Publications (2)

Publication Number Publication Date
CN1967831A CN1967831A (zh) 2007-05-23
CN100552936C true CN100552936C (zh) 2009-10-21

Family

ID=37745876

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101464776A Expired - Fee Related CN100552936C (zh) 2005-11-14 2006-11-13 布线电路板和制造布线电路板并安装电子部件的方法

Country Status (6)

Country Link
US (2) US7561434B2 (zh)
EP (1) EP1786247A3 (zh)
JP (1) JP2007134658A (zh)
KR (1) KR20070051723A (zh)
CN (1) CN100552936C (zh)
TW (1) TW200725769A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
JP5238274B2 (ja) * 2008-01-31 2013-07-17 日東電工株式会社 配線回路基板およびその製造方法
GB2458463B (en) * 2008-03-17 2013-02-20 Dek Int Gmbh Imaging system and method
KR20100006448A (ko) * 2008-07-09 2010-01-19 엘지전자 주식회사 이동식 저장 장치
US8376236B2 (en) * 2008-11-14 2013-02-19 Toppan Printing Co., Ltd. Contactless IC label
JP5334617B2 (ja) * 2009-02-17 2013-11-06 日東電工株式会社 配線回路基板の製造方法
JP5511597B2 (ja) * 2010-09-06 2014-06-04 日東電工株式会社 配線回路基板の製造方法
KR101148099B1 (ko) * 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
MX2013011182A (es) * 2011-04-07 2013-12-06 Nissan Motor Dispositivo de estratificacion de electrodo y metodo de estratificacion de electrodo.
TWI612691B (zh) * 2013-09-02 2018-01-21 Furukawa Electric Co Ltd 用於光半導體裝置之引線框架用之基體及其製造方法、用有此之用於光半導體裝置之引線框架及其製造方法、及光半導體裝置
JP5695253B1 (ja) * 2014-06-23 2015-04-01 株式会社Ｓｈカッパープロダクツ 銅張積層板および該銅張積層板を用いたフレキシブルプリント配線板
JP5732181B1 (ja) * 2015-02-05 2015-06-10 株式会社Ｓｈカッパープロダクツ 銅張積層板および該銅張積層板を用いたフレキシブルプリント配線板
JP7101512B2 (ja) * 2018-03-28 2022-07-15 Fdk株式会社 回路基板及びその製造方法
TWI692278B (zh) * 2019-11-01 2020-04-21 頎邦科技股份有限公司 軟性線路板
TWI717886B (zh) * 2019-11-01 2021-02-01 頎邦科技股份有限公司 軟性線路板
TWI744805B (zh) * 2020-02-24 2021-11-01 頎邦科技股份有限公司 電路板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806432A (en) * 1985-11-21 1989-02-21 Shin-Etsu Chemical Co., Ltd. Copper-foiled laminated sheet for flexible printed circuit board
JPH04291109A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 高さ計測装置
JPH0526821A (ja) * 1991-07-26 1993-02-02 Fujitsu Ltd 外観検査装置
US5249576A (en) * 1991-10-24 1993-10-05 Boc Health Care, Inc. Universal pulse oximeter probe
JPH05249047A (ja) * 1992-03-04 1993-09-28 Fujitsu Ltd パターン検査装置
JP2000332062A (ja) * 1999-05-18 2000-11-30 Shindo Denshi Kogyo Kk Ｔａｂ用薄膜テープキャリアの製造法
JP3555502B2 (ja) * 1999-05-27 2004-08-18 日立電線株式会社 Ｃｏｆ用ｔａｂテープキャリアの製造方法
JP2002299391A (ja) * 2001-04-03 2002-10-11 Teijin Ltd Ｔａｂリードテープ用ポリエステルフィルム
JP2003309336A (ja) * 2002-04-15 2003-10-31 Toray Ind Inc フレキシブルプリント基板用積層板およびフレキシブルプリント基板
JP4090467B2 (ja) * 2002-05-13 2008-05-28 三井金属鉱業株式会社 チップオンフィルム用フレキシブルプリント配線板
TWI298988B (en) * 2002-07-19 2008-07-11 Ube Industries Copper-clad laminate
JP2004098659A (ja) * 2002-07-19 2004-04-02 Ube Ind Ltd 銅張積層板及びその製造方法
JP3694286B2 (ja) * 2002-10-08 2005-09-14 日東電工株式会社 Ｔａｂ用テープキャリア
JP2005333028A (ja) * 2004-05-20 2005-12-02 Nitto Denko Corp 配線回路基板

Also Published As

Publication number Publication date
EP1786247A3 (en) 2008-11-19
TW200725769A (en) 2007-07-01
EP1786247A2 (en) 2007-05-16
US7561434B2 (en) 2009-07-14
JP2007134658A (ja) 2007-05-31
CN1967831A (zh) 2007-05-23
US20070108631A1 (en) 2007-05-17
KR20070051723A (ko) 2007-05-18
US20090242506A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
CN100552936C (zh) 布线电路板和制造布线电路板并安装电子部件的方法
KR20060048013A (ko) 배선 회로 기판
JP4640815B2 (ja) 配線回路基板集合体シートおよびその製造方法
US8477507B2 (en) Suspension board assembly sheet with circuits and method for manufacturing the same
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
JP2007287799A (ja) 配線回路基板集合体シート
KR20070026194A (ko) Ｔａｂ용 테이프 캐리어 및 그 제조 방법
CN101022699B (zh) 布线电路基板及其制造方法
CN1979673B (zh) 配线电路基板及其制造方法
CN109195313A (zh) 一种新型背钻测试孔制作方法
JPH05226833A (ja) 配線板の製造方法
CN101419264A (zh) 柔性印刷电路板的制造方法及其检查方法
US20020197457A1 (en) Impregnated printed circuit board, and manufacturing method therefor
KR20090071494A (ko) 프린트 배선 기판의 제조 방법
CN110049625A (zh) 一种具有镀金和化金工艺的pcb板制作方法
JP3716178B2 (ja) フレキシブルプリント配線板の製法
US20020038721A1 (en) Wiring circuit board having bumps and method of producing same
JPH01119088A (ja) 表面実装部品搭載用プリント配線板
JP3275784B2 (ja) Ｔａｂテープにブラインドビアホールを形成する方法、その方法によって形成されたｔａｂテープ、フィルム及びフレキシブル基板
CN202799391U (zh) 一种柔性线路板的半成品
TWI239800B (en) Manufacture method of flexible printed circuit board (PCB)
CN101237744A (zh) 软性电路板及其制造方法
US20020187334A1 (en) Two-metal tab tape, double-sided csp tape, bga tape and method for manufacturing the same
JP2014192259A (ja) 両面配線フレキシブル基板及びその検査方法
CN202738250U (zh) 一种柔性线路板的半成品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20111113