KR20070051723A - 배선 회로 기판 및 배선 회로 기판을 제조하여 전자 부품을실장하는 방법 - Google Patents

배선 회로 기판 및 배선 회로 기판을 제조하여 전자 부품을실장하는 방법 Download PDF

Info

Publication number
KR20070051723A
KR20070051723A KR1020060112094A KR20060112094A KR20070051723A KR 20070051723 A KR20070051723 A KR 20070051723A KR 1020060112094 A KR1020060112094 A KR 1020060112094A KR 20060112094 A KR20060112094 A KR 20060112094A KR 20070051723 A KR20070051723 A KR 20070051723A
Authority
KR
South Korea
Prior art keywords
insulating layer
conductor pattern
metal support
electronic component
circuit board
Prior art date
Application number
KR1020060112094A
Other languages
English (en)
Inventor
게이 나카무라
히토시 이시자카
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20070051723A publication Critical patent/KR20070051723A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

신뢰성이 높은 도체 패턴이 형성되고, 전자 부품을 높은 정밀도로 실장할 수 있는 배선 회로 기판 및 그 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법을 제공한다. 입사각 45°에서의 경면(鏡面) 광택도가 150∼500％인 금속 지지층(2) 위에, 실장부(10)를 갖는 절연층(3)을 형성하고, 그 절연층(3) 위에, 도체 패턴(4)을 형성하여, 도체 패턴(4)의 형상의 양부(良否)를 반사형 광학 센서(24)에 의해 검사한다. 그 후, 금속 지지층(2)에 있어서의 실장부(10)와 겹치는 부분을 에칭하여, 에칭에 의해 노출되는 실장부(10)의 절연층(3)의 헤이즈값이 20∼50％가 되도록, 개구부(16)를 형성하여, TAB용 테이프 캐리어(1)를 얻는다. 그 후, 반사형 광학 센서(29)에 의해, 전자 부품(21)과 실장부(10)의 위치를 맞추어, 실장부(10)에 전자 부품(21)을 실장한다.

Description

배선 회로 기판 및 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법{WIRED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING WIRED CIRCUIT BOARD AND MOUNTING ELECTRONIC COMPONENT THEREON}
도 1은 본 발명의 배선 회로 기판의 일실시예로서의 TAB용 테이프 캐리어를 나타내는 부분 평면도,
도 2는 도 1에 나타내는 TAB용 테이프 캐리어의 부분 확대 평면도,
도 3은 도 1에 나타내는 TAB용 테이프 캐리어의 부분 저면도,
도 4는 도 1에 나타내는 TAB용 테이프 캐리어를 제조하기 위한, 본 발명의 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법의 일실시예의 제조 공정도의, 도 2에 있어서의 A－A′선 단면도로서,
도 4(a)는 금속 지지층을 준비하는 공정,
도 4(b)는 금속 지지층 위에 절연층을 형성하는 공정,
도 4(c)는 절연층의 전면에 종막(種膜)을 형성하는 공정,
도 4(d)는 이송 구멍을 천공하는 공정,
도 5는 도 4에 계속하여, 도 1에 나타내는 TAB용 테이프 캐리어를 제조하기 위한, 본 발명의 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법의 일실시예의 제조 공정도의, 도 2에 있어서의 A－A′선 단면도로서,
도 5(e)는 종막 위에 도금 레지스트를 형성하는 공정,
도 5(f)는 도금 레지스트로부터 노출되는 종막에, 전해 도금에 의해, 도체 패턴을 형성하는 공정,
도 5(g)는 도금 레지스트를 제거하는 공정,
도 5(h)는 도체 패턴으로부터 노출되는 종막을 제거하는 공정,
도 5(i)는 피복층을 형성하는 공정,
도 5(j)는 금속 지지층에서의 도체 패턴 형성부에 대응하는 위치에 개구부를 형성하는 공정,
도 6은 도 1에 나타내는 TAB용 테이프 캐리어의 제조에 있어서, 도체 패턴의 형상의 양부를 광학적으로 검사하는 공정을 설명하기 위한 설명도,
도 7은 도 1에 나타내는 TAB용 테이프 캐리어에 전자 부품을 실장할 때의 위치 맞춤을 설명하기 위한 설명도,
도 8은 종래의 TAB용 테이프 캐리어의 제조에 있어서, 도체 패턴의 형상의 양부를 광학적으로 검사하는 공정을 설명하기 위한 설명도이다.
본 출원은 2005년 11월 14일에 출원된 일본 특허 출원 제2005－329010호의 우선권을 주장하는 것이며, 그 개시 내용은 그대로 본원에 포함되는 것으로 한다.
본 발명은 배선 회로 기판 및 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법, 상세하게는, TAB용 테이프 캐리어 등에 이용되는 배선 회로 기판 및 그 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법에 관한 것이다.
종래로부터, 전자 부품이 실장되는 플렉서블(flexible) 배선 회로 기판은 가요성 필름의 위에, 동박(銅箔)으로 이루어진 도체 패턴을 형성함으로써 제조되고 있다.
이러한 플렉서블 배선 회로 기판에서는, CCD 카메라 등에 의한 자동 화상 인식을 포함하는 광학 센서에 의해, 전자 부품과 플렉서블 배선 회로 기판의 실장부의 위치를 맞추어, 전자 부품을 실장부에 실장하도록 하고 있다.
이 위치 맞춤에 있어서, 도체 패턴이 없는 부분은 검지광이 충분히 투과해야하기 때문에, 가요성 필름은 충분히 투명해야 한다.
그 때문에, 동박을 에칭하여 도체 패턴을 형성하는 방법(subtractive method)에 의해 플렉서블 배선 회로 기판을 형성하는 경우에 있어서, 동박을 에칭에 의해 제거한 후의 가요성 절연 필름의 헤이즈값(담가(曇價))이 5∼50％인 플렉서블 프린트 기판용 적층판이 제안되어 있다(예컨대, 일본 공개 특허 공보 제2003－309336호 참조).
또한, 전자 부품이 실장되는 TAB 테이프 캐리어에 관해서도, 상기와 마찬가지의 이유에 의해, 충분히 투명해야 하기 때문에, 필름의 헤이즈값이 35％ 이하인 TAB 리드 테이프용 폴리에스테르 필름이 제안되어 있다(예컨대, 일본 공개 특허 공보 제2002－299391호 참조).
또한, 동박을 에칭 제거한 부분의 절연층이 동박의 접착면의 레플리카로 되어 광을 산란시켜버리고, 그 결과, IC 실장시에 투과 광에 의한 위치 결정을 할 수 없는 것에 착안하여, 전해 동박의 절연층에 대한 접착면의 표면 조도(粗度)(Rz)가 0.05∼1.5㎛이고, 또한 입사각 60°에서의 경면 광택도가 250 이상인 COF용 플렉서블 프린트 배선판이 제안되어 있다(예컨대, 국제 공개 특허 공보 제2003／096776호 팜플렛 참조).
또한, TAB용 테이프 캐리어에 관해서는, 테이프 캐리어를 동박 등의 금속 지지층으로 보강하는 것이 알려져 있고, 그와 같은 TAB용 테이프 캐리어는 금속 지지층 위에 절연층을 형성하고, 그 절연층 위에 도체 패턴을 형성한 후, 금속 지지층을, 보강이 필요한 부분을 남기고 에칭 제거함으로써 제조하고 있다(예컨대, 일본 공개 특허 공보 제2000－340617호, 도 2 참조).
그리고, 상기의 TAB용 테이프 캐리어의 제조에 있어서는, 통상, 금속 지지층을 제거하기 전에, 도체 패턴의 형상의 양부를 광학적으로 검사하도록 하고 있으며, 보다 구체적으로는, 예컨대, 도 8에 나타내는 바와 같이, 광학 센서에 의해, 도체 패턴(41)을 포함하는 절연층(32)의 표면에 검지광(실선 화살표로 나타냄)을 조사하여, 도체 패턴(41)에서 반사한 검지광을 검지함으로써, 그 형상의 양부를 판정하고 있다.
그런데, 최근의 도체 패턴의 미세 피치화에 따라, 양부 판정의 검사 정밀도 를 향상시켜야 한다. 한편, 상기한 검사에서는, 도체 패턴이 미세 피치로 되면 될수록, 금속 지지층(33)으로부터의 반사광(도 8에서, 쇄선 화살표로 나타냄)이 조금이라도 있으면, 검사의 오판을 초래하는 경우가 있고, 검사 정밀도의 향상을 도모하기 위해서는, 이러한 오판을 방지하고, 금속 지지층(33)의 경면 광택도는 낮게 설정할 필요가 있다.
한편, 최근의 전자 부품의 소형화에 따라, 전자 부품의 실장에 있어서는, 정밀도가 양호한 위치 맞춤이 요구되고 있다. 전자 부품을 실장할 때에는, 상기한 바와 같이, 광학 센서에 의해, 전자 부품과 배선 회로 기판의 실장부를 위치 맞춤하기 때문에, 절연층(32)은 충분히 투명해야 하지만, 금속 지지층(33)의 경면 광택도가 과도하게 낮으면, 금속 지지층(33)을 에칭 제거한 부분의 절연층(32)의 투명성을 확보하는 것이 곤란하게 되고, 그 결과, 전자 부품과 배선 회로 기판의 실장부의 위치 맞춤의 정밀도가 저하한다고 하는 문제가 발생한다.
본 발명의 목적은 신뢰성이 높은 도체 패턴이 형성되고, 전자 부품을 양호한 정밀도로 실장할 수 있는 배선 회로 기판 및 그 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법을 제공하는 것에 있다.
본 발명의 배선 회로 기판은 입사각 45°에서의 경면 광택도가 150∼500％이며, 개구부가 형성된 금속 지지층과, 상기 금속 지지층 위에 형성되고, 상기 개구부로부터 노출되는 헤이즈값이 20∼50％인 실장부를 갖는 절연층과, 상기 절연층 위에 형성된 도체 패턴을 구비하고 있는 것을 특징으로 한다.
또한, 본 발명의 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법은, 입사각 45°에서의 경면 광택도가 150∼500％인 금속 지지층을 준비하는 공정, 상기 금속 지지층 위에 실장부를 갖는 절연층을 형성하는 공정, 상기 절연층 위에 도체 패턴을 형성하는 공정, 상기 도체 패턴에서 검지광이 반사되도록 광학 센서를 배치하여, 상기 광학 센서에서, 상기 도체 패턴의 형상의 양부를 검사하는 공정, 상기 금속 지지층에서의 상기 실장부와 겹치는 부분을 에칭하여, 에칭에 의해 노출되는 상기 실장부의 상기 절연층의 헤이즈값이 20∼50％가 되도록, 개구부를 형성하는 공정, 상기 실장부의 상기 절연층에 검지광이 투과하도록 광학 센서를 배치하고, 상기 광학 센서에서 전자 부품과 상기 실장부를 위치 맞춤하여, 상기 실장부에 상기 전자 부품을 실장하는 공정을 구비하고 있는 것을 특징으로 한다.
본 발명의 배선 회로 기판에서는, 금속 지지층의 입사각 45°에서의 경면 광택도가 500％ 이하로 설정되어 있기 때문에, 도체 패턴의 형상의 양부를, 도체 패턴에서 검지광을 반사시킴으로써, 광학 센서에서 검사할 때에는, 그 금속 지지층에서 검지광을 확산시킬 수 있다. 그 때문에, 검사의 오판을 감소시켜, 검사 정밀도의 향상을 도모할 수 있다. 그 결과, 신뢰성이 높은 도체 패턴이 형성된 배선 회로 기판을 제공할 수 있다.
또한, 본 발명의 배선 회로 기판에서는, 금속 지지층의 입사각 45°에서의 경면 광택도가 150∼500％로 설정되어 있기 때문에, 금속 지지층의 개구부로부터 노출되는 실장부의 절연층의 헤이즈값을 검지광의 투과에 최적인 20∼50％의 범위 로 설정할 수 있다. 그 때문에, 전자 부품을 위치 결정하기 위한 검지광을, 실장부의 절연층에서, 양호하게 투과시킬 수 있다. 그 결과, 양호한 정밀도로 전자 부품을 실장할 수 있다.
또한, 본 발명의 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법에서는, 금속 지지층의 입사각 45°에서의 경면 광택도가 500％ 이하로 설정되어 있기 때문에, 광학 센서에 의해, 도체 패턴에서 검지광을 반사시킴으로써, 도체 패턴의 형상의 양부를 검사하는 공정에서는, 광학 센서의 검지광을 금속 지지층에서 확산시킬 수 있다. 그 때문에, 검사의 오판을 감소시켜, 검사 정밀도의 향상을 도모할 수 있다. 그 결과, 신뢰성이 높은 도체 패턴을 형성할 수 있다.
또한, 본 발명의 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법에서는, 금속 지지층의 입사각 45°에서의 경면 광택도가 150∼500％로 설정되어 있기 때문에, 금속 지지층의 개구부로부터 노출되는 실장부의 헤이즈값을 검지광의 투과에 최적인 20∼50％의 범위로 설정할 수 있다. 그 때문에, 실장부에 전자 부품을 실장하는 공정에서는, 광학 센서의 검지광을, 실장부의 절연층에서, 양호하게 투과시킬 수 있다. 그 결과, 양호한 정밀도로 전자 부품을 실장할 수 있다.
(바람직한 실시예의 설명)
도 1은 본 발명의 배선 회로 기판의 일실시예로서의 TAB용 테이프 캐리어를 나타내는 부분 평면도, 도 2는 도 1에 나타내는 TAB용 테이프 캐리어의 부분 확대 평면도, 도 3은 도 1에 나타내는 TAB용 테이프 캐리어의 부분 저면도, 도 4 및 도 5는 도 1에 나타내는 TAB용 테이프 캐리어를 제조하기 위한, 본 발명의 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법의 일실시예의 제조 공정도이다.
이 TAB용 테이프 캐리어(1)는, 예컨대, 도 5(j)에 나타내는 바와 같이, 길이 방향으로 연속하여 연장하는 테이프 형상의 금속 지지층(2)과, 그 금속 지지층(2) 위에 형성된 절연층(3)과, 그 절연층(3) 위에 형성된 도체 패턴(4)을 구비하고 있다.
또한, 이 TAB용 테이프 캐리어(1)에서는, 도 1에 나타내는 바와 같이, 절연층(3)에, 금속 지지층(2)의 길이 방향(TAB용 테이프 캐리어(1)의 길이 방향과 같음. 이하, 단지 길이 방향이라고도 함)에서 서로 소정 간격을 두고, 도체 패턴 형성부(5)가 복수로 마련되어 있다.
각 도체 패턴 형성부(5)는, 도 2에 나타내는 바와 같이, 평면에서 볼 때 대략 직사각형 형상을 이루고, 그 중앙부에는, IC 칩 등의 전자 부품(21)(도 7 참조)을 실장하기 위한 평면에서 보아 대략 직사각형 형상인 실장부(10)가 마련되어 있다.
도체 패턴(4)은, 각 도체 패턴 형성부(5)에서, 실장부(10)의 길이 방향 양쪽에 형성되어 있다. 즉, 이 도체 패턴(4)은 서로 소정 간격을 두고 배치된 복수의 배선(6)으로 이루어지고, 각 배선(6)은 내부 리드(7), 외부 리드(8) 및 중계 리드(9)를 연속하여 일체적으로 구비하고 있다.
각 내부 리드(7)는 실장부(10) 내에 대하여, 길이 방향을 따라 연장하고, 서로 소정 간격을 두어 TAB용 테이프 캐리어(1)의 폭 방향에서 병렬로 되도록 배치되 어 있다.
각 내부 리드(7)의 피치(즉, 하나의 내부 리드(7)의 폭과, 두 개의 내부 리드(7)간의 폭(간격)의 총 길이) IP가 통상, 60㎛ 이하, 바람직하게는 50㎛ 이하이고, 통상, 10㎛ 이상으로 설정되어 있다. 이와 같이, 각 내부 리드(7)의 피치 IP를 60㎛ 이하로 설정함으로써, 고밀도 배선을 실현할 수 있다.
또한, 각 내부 리드(7)의 폭은 5∼50㎛, 바람직하게는 10∼40㎛, 두 개의 내부 리드(7)간의 폭(간격)은 5∼50㎛, 바람직하게는 10∼40㎛로 설정되어 있다.
각 외부 리드(8)는 각 도체 패턴 형성부(5)에서의 길이 방향 양단부에서, 길이 방향을 따라 연장하고, 서로 소정 간격을 두고 폭 방향에서 병렬로 되도록 배치되어 있다.
각 외부 리드(8)의 피치(즉, 하나의 외부 리드(8)의 폭과, 두 개의 외부 리드(8)간의 폭(간격)의 총 길이) OP는 각 내부 리드(7)의 피치 IP에 대하여, 예컨대, 100∼1000％ 정도로 설정되어 있다. 즉, 각 외부 리드(8)의 피치 OP는 각 내부 리드(7)의 피치 IP에 대하여, 광폭으로 설정되어 있거나, 또는, 같은 폭으로 설정되어 있다.
각 중계 리드(9)는 각 내부 리드(7)와 각 외부 리드(8)가 연속하도록, 각 내부 리드(7)와 각 외부 리드(8)를 중계하고 있으며, 피치가 좁은 각 내부 리드(7) 쪽으로부터 피치가 넓은 각 외부 리드(8) 쪽을 향하여, 길이 방향에서, 방사상으로 넓어지도록 배치되어 있다.
또한, 각 중계 리드(9)가 배치되는 영역에는, 절연층(3) 위에, 각 중계 리 드(9)를 피복하도록, 솔더 레지스트 등의 피복층(11)이 마련되어 있다. 즉, 피복층(11)은 각 패턴 형성부(5)에서, 실장부(10)를 둘러싸도록 하여, 대략 직사각형 프레임 형상으로 형성되어 있고, 모든 중계 리드(9)를 피복하도록 마련되어 있다.
또, 내부 리드(7) 및 외부 리드(8)는 도시하지 않지만, 바람직하게는 니켈 도금층이나 금 도금층에 의해 적절히 피복되어 있다.
또한, 이 TAB용 테이프 캐리어(1)에는, 금속 지지층(2)에, 도 3에 나타내는 바와 같이, 각 도체 패턴 형성부(5)의 이면에 대응하여, 실장부(10)가 노출되는 저면에서 보아 직사각형 형상인 개구부(16)가 형성되어 있다.
또한, 이 TAB용 테이프 캐리어(1)에는, 이 TAB용 테이프 캐리어(1)를 반송하기 위한 반송부(12)가 형성되어 있다. 반송부(12)는 도 1에 나타내는 바와 같이, TAB용 테이프 캐리어(1)의 폭 방향 양쪽 가장자리에서, 길이 방향을 따라 마련되어 있다. 각 반송부(12)에는, 이 TAB용 테이프 캐리어(1)를 반송하기 위해, 스프로켓 등과 맞물리게 하기 위한 복수의 이송 구멍(13)이 각각 폭 방향에서 대향하도록 형성되어 있다. 각 이송 구멍(13)은 TAB용 테이프 캐리어(1)의 길이 방향에서, 등(等) 간격마다, TAB용 테이프 캐리어(1)를 관통하도록(금속 지지층(2) 및 절연층(3)을 관통함) 천공되어 있다. 또, 각 이송 구멍(13)은, 예컨대, 1.981×1.981㎜인 사각 구멍 형상으로 천공되고, 각 이송 구멍(13)의 간격은, 예컨대, 4.75㎜로 설정되어 있다.
다음, 이 TAB용 테이프 캐리어(1)의 제조 방법에 대하여 설명한다.
이 방법에서는, 우선, 도 4(a)에 나타내는 바와 같이, 금속 지지층(2)을 준 비한다. 금속 지지층(2)에는, 스테인리스박, 동박, 동합금박 등이 이용된다. 또한, 그 두께는 예컨대, 3∼100㎛, 바람직하게는 5∼30㎛, 더욱 바람직하게는 8∼20㎛이다. 또한, 그 폭은 예컨대, 100∼1000㎜, 바람직하게는 150∼400㎜이다.
또한, 금속 지지층(2)은 입사각 45°에서의 경면 광택도가 150∼500％, 바람직하게는 150∼450％, 더욱 바람직하게는 150∼250％인 것이 준비된다. 경면 광택도가 150％ 미만이면, 후술하는 바와 같이, 전자 부품(21)을 실장할 때의 위치 맞춤이 곤란해진다. 또한, 500％를 넘으면, 후술하는 도체 패턴(4)의 형상의 양부의 검사시에, 오판이 발생하기 쉬워진다.
경면 광택도는 JIS Z 8741－1997 「경면 광택도－측정 방법」에 준거하여, 입사각 45°에서 측정할 수 있다. 이러한 경면 광택도는 통상의 광택도계에 의해 측정할 수 있다.
또한, 금속 지지층(2)의 경면 광택도는, 예컨대, 금속 지지층(2) 제조시의 압연 공정에서, 압연롤 표면의 조도를 조정함으로써, 상기의 범위로 조정할 수 있다. 또한, 경면 광택도가 높은 금속 지지층(2)에 대해서는, 약액 등에 의한 조면화 처리에 의해, 상기의 범위로 조정할 수 있다.
또, 도 4 및 도 5에서는, 1열의 TAB용 테이프 캐리어(1)에 대하여 나타내고 있지만, 통상은 금속 지지층(2)의 폭 방향으로 복수 열의 TAB용 테이프 캐리어(1)를 동시에 제작한 후, 1열마다 슬릿한다.
예컨대, 폭 250㎜인 스테인리스박에서는 폭 48㎜인 TAB용 테이프 캐리어(1)를 4열, 폭300㎜인 스테인레스박에서는 폭 70㎜인 TAB용 테이프 캐리어(1)를 4열 동시에 제작한다.
이어서, 도 4(b)에 나타내는 바와 같이, 그 금속 지지층(2) 위에 절연층(3)을 형성한다. 절연층(3)을 형성하는 절연체로는, 예컨대, 폴리이미드 수지, 아크릴 수지, 폴리에테르니트릴 수지, 폴리에테르술폰 수지, 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지, 폴리염화비닐 수지 등의 합성 수지가 이용되고, 바람직하게는 폴리이미드 수지가 이용된다.
그리고, 금속 지지층(2) 위에 절연층(3)을 형성하기 위해서는, 예컨대, 수지 용액을 금속 지지층(2) 위에 도포하고, 건조 후에 가열 경화시킨다. 수지 용액은 상기한 수지를 유기 용매 등에 용해하여 조제할 수 있다. 수지 용액으로는, 예컨대, 폴리이미드의 전구체인 폴리아믹산 수지의 용액 등이 이용된다. 또한, 수지의 도포는 닥터블레이드법, 스핀코트법 등의 공지의 도포 방법이 이용된다. 그리고, 적절한 가열에 의해 건조시킨 후, 예컨대, 200∼600℃에서 가열 경화시킴으로써, 금속 지지층(2) 위에, 가요성을 갖는 수지 필름으로 이루어지는 절연층(3)을 형성한다.
또한, 절연층(3)은 미리 필름 형상으로 형성된 수지 필름을 접착제를 사이에 두고 금속 지지층(2)에 접착함으로써 형성할 수도 있다.
또한, 절연층(3)은, 예컨대, 감광성 폴리아믹산 수지 등의 감광성 수지의 용액을 금속 지지층(2) 위에 도포하고, 노광 및 현상함으로써, 소정의 패턴으로서 형성할 수도 있다.
이렇게 하여 형성된 절연층(3)의 두께는, 예컨대, 50㎛ 이하, 바람직하게는 30㎛ 이하, 더욱 바람직하게는 15㎛ 이하, 통상, 3㎛ 이상이다.
이어서, 이 방법에서는, 이 절연층(3)의 표면에 도체 패턴(7)을 상기한 배선 회로 패턴으로서 형성한다.
도체 패턴(4)을 형성하기 위한 도체로는, 예컨대, 구리, 니켈, 금, 땜납 또는 이들의 합금 등이 이용된다. 바람직하게는 구리가 이용된다. 또한, 도체 패턴(4)의 형성은, 특별히 제한되지 않고, 절연층(3)의 표면에 도체 패턴(4)을, 예컨대, 서브트랙티브법, 애디티브법(additive method) 등의 공지의 패터닝법에 의해 형성한다. 도체 패턴(4)을 미세 피치로 형성할 수 있는 관점에서, 이들 패터닝법 중에서는, 바람직하게는, 도 4(c)∼도 5(h)에 나타내는 바와 같이, 애디티브법이 이용된다.
즉, 애디티브법에서는, 우선, 도 4(c)에 나타내는 바와 같이, 절연층(3)의 전면에 종막(14)이 되는 도체의 박막을 형성한다. 종막(14)의 형성은 진공 증착법, 바람직하게는 스퍼터 증착법이 이용된다. 또한, 종막(14)으로 되는 도체는 바람직하게는 크롬이나 구리 등이 이용된다. 보다 구체적으로는, 예컨대, 절연층(3)의 전면에 크롬 박막과 구리 박막을 스퍼터 증착법에 의해, 순차적으로 형성한다. 또, 종막(14)의 형성에 있어서는, 예컨대, 크롬 박막의 두께가 100∼600Å, 동 박막의 두께가 500∼2000Å으로 되도록 설정한다.
이어서, 이 방법에서는, 도 4(d)에 나타내는 바와 같이, TAB용 테이프 캐리어(1)의 폭 방향 양쪽 가장자리에서, 길이 방향을 따라, 상기한 복수의 이송 구멍(13)을 금속 지지층(2), 절연층(3) 및 종막(14)의 두께 방향을 관통하도록 천공 한다. 이송 구멍(13)의 천공은, 예컨대, 드릴 천공, 레이저 가공, 펀칭 가공, 에칭 등의 공지의 가공 방법이 이용된다. 바람직하게는, 펀칭 가공이 이용된다.
그리고, 이 방법에서는, 도 5(e)에 나타내는 바와 같이, 종막(14) 위에, 상기한 배선 회로 패턴의 반전 패턴으로 도금 레지스트(15)를 형성한다. 도금 레지스트(15)는, 예컨대, 드라이 필름 레지스트 등을 이용하여 공지의 방법에 의해, 소정의 레지스트 패턴으로 형성한다. 또, 이 도금 레지스트(15)는 금속 지지층(2)의 전면에도 형성한다.
이어서, 도 5(f)에 나타내는 바와 같이, 도금 레지스트(15)로부터 노출되는 종막(14) 위에, 전해 도금에 의해, 도체 패턴(4)을 상기한 배선 회로 패턴으로 형성한다. 전해 도금은 바람직하게는 전해 구리 도금이 이용된다.
그리고, 도 5(g)에 나타내는 바와 같이, 도금 레지스트(15)를, 예컨대, 화학 에칭(습식 에칭) 등의 공지의 에칭법 또는 박리에 의해 제거한 후, 도 5(h)에 나타내는 바와 같이, 도체 패턴(4)으로부터 노출되는 종막(14)을 마찬가지로, 화학 에칭(습식 에칭) 등 공지의 에칭법에 의해 제거한다.
이것에 의해, 절연층(3) 위에, 도체 패턴(4)이, 상기한 바와 같이, 내부 리드(7), 외부 리드(8) 및 중계 리드(9)가 연속하여 일체적으로 형성되는 배선(6)의 배선 회로 패턴으로서 형성된다. 또, 도체 패턴(4)의 두께는, 예컨대, 3∼50㎛, 바람직하게는 5∼25㎛이다.
그리고, 이 방법에서는, 이 단계에서, 도체 패턴(4)의 형상의 양부를 광학적으로 검사한다. 이 검사는, 도 6에 나타내는 바와 같이, 도체 패턴(4)을 포함하는 절연층(3)의 위쪽에 발광부(22) 및 수광부(23)를 구비하는 반사형 광학 센서(24)를 대향 배치하여, 발광부(22)로부터 도체 패턴(4)을 포함하는 절연층(3)을 향해 검지광을 조사하고, 도체 패턴(4)에서 반사된 반사광(검지광)을 수광부(23)에서 검지함으로써, 도체 패턴(4)의 형상의 양부를 판정한다.
이 검사에서는, 발광부(22)로부터 조사된 검지광이 절연층(3)을 투과하여, 금속 지지층(2)에서 반사되더라도, 금속 지지층(2)의 입사각 45°에서의 경면 광택도가 500％ 이하로 설정되어 있기 때문에, 금속 지지층(2)에서, 검지광을 확산시킬 수 있다. 그 때문에, 검사의 오판을 감소시켜, 검사 정밀도의 향상을 도모할 수 있다.
이어서, 이 방법에서는, 도 5(i)에 나타내는 바와 같이, 피복층(11)을, 각 배선(6)의 중계 리드(9)가 피복되고, 또한, 실장부(10)를 둘러싸는 직사각형 프레임 상태로 형성한다. 피복층(11)은 감광성 솔더 레지스트 등을 이용하는 공지의 방법에 의해 형성된다.
그 후, 도시하지 않지만, 각 배선(6)에서의 노출 부분, 즉, 내부 리드(7) 및 외부 리드(8)를 니켈 도금층 및 금 도금층에 의해 피복한다. 니켈 도금층 및 금 도금층은, 예컨대, 니켈 도금 및 금 도금에 의해, 각각 형성된다.
그리고, 도 5(j)에 나타내는 바와 같이, 금속 지지층(2)에서의 도체 패턴 형성부(5)에 대응하는 위치에 개구부(16)를 형성함으로써, TAB용 테이프 캐리어(1)를 얻는다.
금속 지지층(2)에 개구부(16)를 형성하기 위해서는, 금속 지지층(2)에서의 도체 패턴 형성부(5)에 겹치는 부분을 습식 에칭(화학 에칭)에 의해 개구한다. 에칭하기 위해서는, 개구부(16) 이외를 에칭 레지스트에 의해 피복한 후, 염화 제 2 철 용액 등의 공지의 에칭액을 이용하여 에칭한 후, 에칭 레지스트를 제거한다. 그 후, 금속 지지층(2)의 폭 방향으로 복수 열의 TAB용 테이프 캐리어(1)를 제작하고 있는 경우는, 1열마다 슬릿을 형성한다.
또, 금속 지지층(2)의 폭 방향으로 복수 열의 TAB용 테이프 캐리어(1)를 동시에 제작한 후, 1열마다 슬릿을 형성하는 경우는, TAB용 테이프 캐리어(1)간의 슬릿부의 금속 지지층(2)은 개구부(16)와 동시에 제거한다.
이렇게 하여 얻어지는 TAB용 테이프 캐리어(1)에서는, 상기한 바와 같이, 금속 지지층(2)의 입사각 45°에서의 경면 광택도가 500％ 이하로 설정되어 있기 때문에, 미세 피치로 형성되는 도체 패턴(4)의 형상의 양부가 정확하고 또한 확실하게 판정된다. 그 때문에, 신뢰성이 높은 도체 패턴(4)이 형성된 TAB용 테이프 캐리어(1)를 얻을 수 있다.
그리고, 이 TAB용 테이프 캐리어(1)에는, 전자 부품(21)을 실장한다.
TAB용 테이프 캐리어(1)에 전자 부품(21)을 실장하기 위해서는, 도 7에 나타내는 바와 같이, 전자 부품(21)과, 실장부(10)의 절연층(3)의 표면(도체 패턴(4)이 형성되어 있는 면)에, 위치 결정을 위한 마크(25, 26)를 각각 마련하고, 절연층(3)에서의 개구부(16)에 대응하는 아래쪽에 발광부(27) 및 수광부(28)를 구비하는 반사형 광학 센서(29)를 대향 배치하고, 발광부(27)로부터 각 마크(25, 26)를 향해 검지광을 조사하고, 실장부(10)의 절연층(3)을 투과하여, 각 마크(25, 26)에서 반 사한 검지광을 수광부(28)에서 수광함으로써, 이들 마크(25, 26)를 인식하면서 서로 위치 맞춤한다.
그런데, 절연층(3)의 이면에는, 개구부(16) 내에서, 도 5(j)에 나타내는 개구부(16)를 형성하는 공정에서 제거된 금속 지지층(2)의 형상이 전사되기 때문에, 금속 지지층(2)의 입사각 45°에서의 경면 광택도가 150％ 미만이면, 절연층(3)의 개구부(16) 내의 헤이즈값이 과도하게 높아져, 발광부(27)로부터 조사되는 검지광 및 마크(25, 26)로부터 반사되는 검지광이 절연층(3)을 투과하기 어렵게 되어, 전자 부품(21)의 위치 맞춤에 지장이 발생한다.
그러나, 이 TAB용 테이프 캐리어(1)에서는, 상기한 바와 같이, 금속 지지층(2)의 입사각 45°에서의 경면 광택도가 150％ 이상으로 설정되어 있기 때문에, 이 금속 지지층(2)의 개구에 의해 개구부(16)로부터 노출되는 절연층(3)의 헤이즈값이 과도하게 높아지는 것이 방지되어 있다. 그 때문에, 전자 부품(21)을 위치 결정하기 위한 검지광을 이 절연층(3)에서 양호하게 투과시킬 수 있다. 그 결과, 양호한 정밀도로 전자 부품(21)을 실장할 수 있다.
또한, 이러한 관점에서, 개구부(16) 내의 절연층(3)의 헤이즈값은 20∼50％, 바람직하게는 20∼40％로 설정된다. 헤이즈값은 하기 수학식 1로써 표시되고, JIS K 7105 5.5에 준거하여, 예컨대, 반사·투과율계(무라카미 색채 기술 연구소제 : HR－100형)에 의해 측정할 수 있다.
헤이즈값(％)＝Td／Tt×100 … (1)
Td : 전 광선 투과율(％), Tt : 확산 투과율(％)
개구부(16) 내의 절연층(3)의 헤이즈값이 20％ 미만이면, 절연층(3)의 표면에서 외부광이 반사되기 때문에, 검사 정밀도가 저하한다고 하는 불량이 발생하고, 또한, 50％를 넘으면, 절연층(3)에서의 검지광의 투과가 불량해진다. 그리고, 개구부(16) 내의 절연층(3)의 헤이즈값을 20∼50％로 설정하면, 전자 부품(21)을 위치 결정하기 위한 검지광을, 이 절연층(3)에서, 양호하게 투과시킬 수 있다. 그 결과, 양호한 정밀도로 전자 부품(21)을 실장할 수 있다.
또, 상기한 설명에서는, 본 발명의 배선 회로 기판을, TAB용 테이프 캐리어를 예시하여 설명했지만, 본 발명의 배선 회로 기판은 이것에 한정되지 않고, 다른 배선 회로 기판에도 널리 적용할 수 있다.
(실시예)
이하, 실시예 및 비교예를 들어, 본 발명을 더 구체적으로 설명한다.
또, 이하의 실시예에서는, 폭 250㎜인 스테인리스박을 이용하여, 폭 48㎜인 TAB용 테이프 캐리어 4열을 동시에 제작하는 조작을 복수 회 반복했다.
(실시예 1)
입사각 45°에서의 경면 광택도 200％인 스테인리스박(SUS304, 두께 20㎛, 폭 250㎜)으로 이루어지는 금속 지지층을 준비하고(도 4(a) 참조), 폴리아믹산 수 지의 용액을 도포하고, 건조 후, 가열 경화시켜, 두께 25㎛인 폴리이미드 수지로 이루어지는 절연층을 형성했다(도 4(b) 참조). 이어서, 절연층의 표면에, 스퍼터 증착법에 의해, 두께 300Å인 크롬 박막 및 두께 2000Å인 구리 박막을 순차적으로 형성함으로써, 종막을 형성했다(도 4(c) 참조).
그 후, 이송 구멍을 금속 지지층, 절연층 및 종막의 두께 방향을 관통하도록, 펀칭 가공에 의해 천공한 후(도 4(d) 참조), 도금 레지스트를 종막의 표면에 소정의 패턴으로 형성하고, 또한 금속 지지층의 전면에 형성했다(도 5(e) 참조).
이어서, 이것을 전해 황산 구리 도금액 중에 침지하여, 도금 레지스트로부터 노출되는 종막 위에, 2.5A／dm2으로 약 20분간 전해 구리 도금함으로써, 두께 10㎛인 도체 패턴을 형성했다(도 5(f) 참조).
또, 이 도체 패턴은 서로 소정 간격을 두고 배치되고, 내부 리드, 외부 리드 및 중계 리드가 연속하여 일체적으로 형성되는 복수 배선의 패턴으로서 형성되었다. 또한, 내부 리드의 피치가 30㎛, 외부 리드의 피치가 100㎛였다.
이어서, 도금 레지스트를 화학 에칭에 의해 제거한 후(도 5(g) 참조), 도체 패턴으로부터 노출되는 종막을, 마찬가지로, 화학 에칭에 의해 제거했다.(도 5(h) 참조).
그 후, 자동 외관 검사 장치(반사형 광학 센서)를 이용하여, 광 반사법에 의해, 도체 패턴의 형상에 근거한, 배선간의 단락의 유무를 검사하고, 양품과 불량품을 판정하여 선별했다. 그 후, 전기적인 도통 검사에 의해 확인 검사를 실시하여, 자동 외관 검사 장치에 의한 오판이 없는 것을 확인했다.
그 후, 감광성 솔더 레지스트를, 각 배선의 중계 리드가 피복되도록, 도체 패턴 형성부를 둘러싸도록 하여 형성한 후(도 5(i) 참조), 내부 리드 및 외부 리드를 니켈 도금 및 금 도금함으로써 피복했다.
그리고, 금속 지지층에서의 도체 패턴 형성부 및 슬릿 형성부와 대응하는 위치 이외를 에칭 레지스트에 의해 피복한 후, 염화 제 2 철 용액을 이용하여, 금속 지지층을 에칭함으로써, 개구부 및 TAB용 테이프 캐리어간의 슬릿부를 형성했다(도 5(j) 참조). 이에 의해, TAB용 테이프 캐리어를 얻었다. 얻어진 TAB용 테이프 캐리어에 있어서, 개구부로부터 노출되는 절연층의 헤이즈값은 40％였다.
계속해서, 얻어진 TAB용 테이프 캐리어에, IC 실장기(내부 리드 본딩(inner lead bonding))를 이용하여, 위치 검지 장치(광학 센서)에서 광 반사법에 의해 위치 결정하면서, IC 칩을 실장했다. 이 실장에 있어서는, IC 칩 및 도체 패턴의 마크를 충분히 인식할 수 있고, 정확한 위치에 IC 칩을 실장할 수 있었다.
(실시예 2)
입사각 45°에서의 경면 광택도 450％인 스테인리스박을 이용한 이외는, 실시예 1과 마찬가지로 하여, TAB용 테이프 캐리어를 얻었다. 또, 이 TAB용 테이프 캐리어의, 도체 패턴 형상의 광 반사법에 의한 검사에서는, 그 후의 도통 검사에 의해, 오판이 없는 것이 확인되었다.
또한, 얻어진 TAB용 테이프 캐리어에 있어서, 개구부로부터 노출되는 절연층 의 헤이즈값은 20％였다.
얻어진 TAB용 테이프 캐리어에, 실시예 1과 마찬가지로 하여 IC 칩을 실장한 바, 정확한 위치에 IC 칩을 실장할 수 있었다.
(비교예 1)
입사각 45°에서의 경면 광택도 800％인 스테인리스박을 이용한 이외는, 실시예 1과 마찬가지로 하여 TAB용 테이프 캐리어를 얻었다. 또, 이 TAB용 테이프 캐리어의, 도체 패턴 형상의 광 반사법에 의한 검사에서, 양품이라고 검사된 것 중에, 그 후의 도통 검사에서, 단락되어 있는 불량품이 혼재되어 있는 것이 확인되었다.
또한, 얻어진 TAB용 테이프 캐리어에 있어서, 개구부로부터 노출되는 절연층의 헤이즈값은 5％였다.
(비교예 2)
입사각 45°에서의 경면 광택도 100％인 스테인리스박을 이용한 이외는, 실시예 1과 마찬가지로 하여 TAB용 테이프 캐리어를 얻었다. 또, 이 TAB용 테이프 캐리어의, 도체 패턴 형상의 광 반사법에 의한 검사에서는, 그 후의 도통 검사에 의해, 오판이 없는 것이 확인되었다.
또한, 얻어진 TAB용 테이프 캐리어에 있어서, 개구부로부터 노출되는 절연층의 헤이즈값은 60％였다.
얻어진 TAB용 테이프 캐리어에, 실시예 1과 마찬가지로 하여 IC 칩을 실장한 바, 광 반사법에서는, IC 칩 및 도체 패턴의 마크를 충분히 인식할 수 없고, IC 칩의 실장시에 위치 어긋남이 확인되었다.
또, 상기 설명은 본 발명의 예시의 실시예로서 제공되었지만, 이것은 단순한 예시에 지나지 않고, 한정적으로 해석하여서는 안된다. 당해 기술 분야의 당업자에게 명백한 본 발명의 변형예는 하기의 특허 청구의 범위에 포함되는 것이다.
본 발명에 의하면, 신뢰성이 높은 도체 패턴이 형성되고, 전자 부품을 양호한 정밀도로 실장할 수 있는 배선 회로 기판과, 그 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법을 제공할 수 있다.

Claims (2)

  1. 입사각 45°에서의 경면 광택도가 150∼500％이며, 개구부가 형성된 금속 지지층과,
    상기 금속 지지층 위에 형성되고, 상기 개구부로부터 노출되는 헤이즈값이 20∼50％인 실장부를 갖는 절연층과,
    상기 절연층 위에 형성된 도체 패턴
    을 구비하고 있는 것을 특징으로 하는 배선 회로 기판.
  2. 입사각 45°에서의 경면 광택도가 150∼500％인 금속 지지층을 준비하는 공정,
    상기 금속 지지층 위에, 실장부를 갖는 절연층을 형성하는 공정,
    상기 절연층 위에, 도체 패턴을 형성하는 공정,
    상기 도체 패턴에서 검지광이 반사되도록 광학 센서를 배치하고, 상기 광학센서에 의해, 상기 도체 패턴 형상의 양부를 검사하는 공정,
    상기 금속 지지층에서의 상기 실장부와 겹치는 부분을 에칭하여, 에칭에 의해 노출되는 상기 실장부의 상기 절연층의 헤이즈값이 20∼50％로 되도록, 개구부를 형성하는 공정,
    상기 실장부의 상기 절연층에 검지광이 투과하도록 광학 센서를 배치하고, 상기 광학 센서에 의해, 전자 부품과 상기 실장부를 위치 맞춤하여, 상기 실장부에 상기 전자 부품을 실장하는 공정
    을 구비하고 있는 것을 특징으로 하는 배선 회로 기판을 제조하여 전자 부품을 실장하는 방법.
KR1020060112094A 2005-11-14 2006-11-14 배선 회로 기판 및 배선 회로 기판을 제조하여 전자 부품을실장하는 방법 KR20070051723A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00329010 2005-11-14
JP2005329010A JP2007134658A (ja) 2005-11-14 2005-11-14 配線回路基板および配線回路基板を製造し電子部品を実装する方法

Publications (1)

Publication Number Publication Date
KR20070051723A true KR20070051723A (ko) 2007-05-18

Family

ID=37745876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112094A KR20070051723A (ko) 2005-11-14 2006-11-14 배선 회로 기판 및 배선 회로 기판을 제조하여 전자 부품을실장하는 방법

Country Status (6)

Country Link
US (2) US7561434B2 (ko)
EP (1) EP1786247A3 (ko)
JP (1) JP2007134658A (ko)
KR (1) KR20070051723A (ko)
CN (1) CN100552936C (ko)
TW (1) TW200725769A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
JP5238274B2 (ja) * 2008-01-31 2013-07-17 日東電工株式会社 配線回路基板およびその製造方法
GB2458463B (en) * 2008-03-17 2013-02-20 Dek Int Gmbh Imaging system and method
KR20100006448A (ko) * 2008-07-09 2010-01-19 엘지전자 주식회사 이동식 저장 장치
US8376236B2 (en) * 2008-11-14 2013-02-19 Toppan Printing Co., Ltd. Contactless IC label
JP5334617B2 (ja) * 2009-02-17 2013-11-06 日東電工株式会社 配線回路基板の製造方法
JP5511597B2 (ja) * 2010-09-06 2014-06-04 日東電工株式会社 配線回路基板の製造方法
KR101148099B1 (ko) * 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
MX2013011182A (es) * 2011-04-07 2013-12-06 Nissan Motor Dispositivo de estratificacion de electrodo y metodo de estratificacion de electrodo.
TWI612691B (zh) * 2013-09-02 2018-01-21 Furukawa Electric Co Ltd 用於光半導體裝置之引線框架用之基體及其製造方法、用有此之用於光半導體裝置之引線框架及其製造方法、及光半導體裝置
JP5695253B1 (ja) * 2014-06-23 2015-04-01 株式会社Ｓｈカッパープロダクツ 銅張積層板および該銅張積層板を用いたフレキシブルプリント配線板
JP5732181B1 (ja) * 2015-02-05 2015-06-10 株式会社Ｓｈカッパープロダクツ 銅張積層板および該銅張積層板を用いたフレキシブルプリント配線板
JP7101512B2 (ja) * 2018-03-28 2022-07-15 Fdk株式会社 回路基板及びその製造方法
TWI692278B (zh) * 2019-11-01 2020-04-21 頎邦科技股份有限公司 軟性線路板
TWI717886B (zh) * 2019-11-01 2021-02-01 頎邦科技股份有限公司 軟性線路板
TWI744805B (zh) * 2020-02-24 2021-11-01 頎邦科技股份有限公司 電路板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806432A (en) * 1985-11-21 1989-02-21 Shin-Etsu Chemical Co., Ltd. Copper-foiled laminated sheet for flexible printed circuit board
JPH04291109A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 高さ計測装置
JPH0526821A (ja) * 1991-07-26 1993-02-02 Fujitsu Ltd 外観検査装置
US5249576A (en) * 1991-10-24 1993-10-05 Boc Health Care, Inc. Universal pulse oximeter probe
JPH05249047A (ja) * 1992-03-04 1993-09-28 Fujitsu Ltd パターン検査装置
JP2000332062A (ja) * 1999-05-18 2000-11-30 Shindo Denshi Kogyo Kk Ｔａｂ用薄膜テープキャリアの製造法
JP3555502B2 (ja) * 1999-05-27 2004-08-18 日立電線株式会社 Ｃｏｆ用ｔａｂテープキャリアの製造方法
JP2002299391A (ja) * 2001-04-03 2002-10-11 Teijin Ltd Ｔａｂリードテープ用ポリエステルフィルム
JP2003309336A (ja) * 2002-04-15 2003-10-31 Toray Ind Inc フレキシブルプリント基板用積層板およびフレキシブルプリント基板
JP4090467B2 (ja) * 2002-05-13 2008-05-28 三井金属鉱業株式会社 チップオンフィルム用フレキシブルプリント配線板
TWI298988B (en) * 2002-07-19 2008-07-11 Ube Industries Copper-clad laminate
JP2004098659A (ja) * 2002-07-19 2004-04-02 Ube Ind Ltd 銅張積層板及びその製造方法
JP3694286B2 (ja) * 2002-10-08 2005-09-14 日東電工株式会社 Ｔａｂ用テープキャリア
JP2005333028A (ja) * 2004-05-20 2005-12-02 Nitto Denko Corp 配線回路基板

Also Published As

Publication number Publication date
EP1786247A3 (en) 2008-11-19
TW200725769A (en) 2007-07-01
EP1786247A2 (en) 2007-05-16
US7561434B2 (en) 2009-07-14
JP2007134658A (ja) 2007-05-31
CN100552936C (zh) 2009-10-21
CN1967831A (zh) 2007-05-23
US20070108631A1 (en) 2007-05-17
US20090242506A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR20070051723A (ko) 배선 회로 기판 및 배선 회로 기판을 제조하여 전자 부품을실장하는 방법
EP1599076A1 (en) Wired circuit board
US8477507B2 (en) Suspension board assembly sheet with circuits and method for manufacturing the same
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
US7358619B2 (en) Tape carrier for TAB
JP4386929B2 (ja) Ｔａｂ用テープキャリアの製造方法
US20090154790A1 (en) Wiring Pattern Inspection Method and Inspection Apparatus for Flexible Printed Wiring Board
US6953989B2 (en) Film carrier tape for mounting electronic devices thereon and final defect marking method using the same
US5284725A (en) Photo-mask for manufacture of two-layer tab
JPH0644669B2 (ja) 表面実装部品搭載用プリント配線板
JP5205220B2 (ja) 積層体における欠陥位置特定方法
JP4762800B2 (ja) 配線回路基板の製造方法
TWI239800B (en) Manufacture method of flexible printed circuit board (PCB)
JP2010192610A (ja) 多面付け現像パターン形成済プリント配線板用基材の製造方法および検査方法、多面付けプリント配線板の製造方法および検査方法、半導体装置の製造方法、ならびに露光マスク
JP4752788B2 (ja) 半導体装置用テープキャリアの製造方法
CN113811074A (zh) 印制电路板制作方法、金手指保护方法和保护结构
JP2004281827A (ja) 配線板の製造方法
JPH09116242A (ja) プリント配線板位置決めマーク
JP2006100525A (ja) 多層プリント配線板の製造方法
CN117677077A (zh) 线路板及其制作方法
CN115103522A (zh) 复合铜厚基板及基板的制作方法
JPH07321462A (ja) 多層プリント配線板のターゲットマーク形成方法
JP2005217241A (ja) 露光装置及びそれを用いた多層プリント配線板の製造方法
JP2007250695A (ja) 半導体装置用テープキャリアの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid