CH636216A5 - N-kanal-mos-speicher und verfahren zu dessen herstellung. - Google Patents
N-kanal-mos-speicher und verfahren zu dessen herstellung. Download PDFInfo
- Publication number
- CH636216A5 CH636216A5 CH1130478A CH1130478A CH636216A5 CH 636216 A5 CH636216 A5 CH 636216A5 CH 1130478 A CH1130478 A CH 1130478A CH 1130478 A CH1130478 A CH 1130478A CH 636216 A5 CH636216 A5 CH 636216A5
- Authority
- CH
- Switzerland
- Prior art keywords
- epitaxial layer
- layer
- silicon
- memory according
- zone
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Description
Die Erfindung betrifft einen N-Kanal-MOS-Speicher mit einer Vielzahl von MOS-Bauelementen, von denen jedes zumindest eine n-leitende Zone in einem p-leitenden Siliciumhalbleiter aufweist.
In der US-PS 4 012 757 ist ein MOS-Speicher mit wahlfreiem Zugriff (Random Access Memory, ein sog. MOS-RAM) offenbart. Der Schaltungsaufbau dieser Art Speicher ist dergestalt, dass die gespeicherten Ladungen über die Sperrströme ( = Leckstrom in Sperrichtung) abfliessen, also zerstört werden. Die Landungen stellen an kapazitiven Speicherstellen gespeicherte Daten dar. Infolgedessen werden zum längerfristigen Halten der gespeicherten Daten in den Speicherplätzen periodische Auslese- und Auffrischimpulse notwendig.
Periodischen Auslese- und Auffrischimpulsen ausgesetzte Speicher werden als dynamische RAMs bezeichnet. Weil der Aufbau des dynamischen RAMs einfacher als jener eines statischen RAMs und deshalb vorzuziehen ist, ist es beim Herstellen eines solchen dynamischen RAMs ebenfalls wünschenswert, das Zerstören der gespeicherten Ladung zu minimalisie-ren.
Eine längere Ladungshaltezeit ermöglicht eine Verkleinerung der Frequenz der Auffrischimpulse. Eine längere Ladungshaltezeit verkleinert auch die Möglichkeit, dass gespeicherte Daten während des Zeitintervalls zwischen zwei aufeinanderfolgenden Auffrischimpulsen verlorengehen. Da die Haltezeit der gespeicherten Daten von der Sperrstrom-grösse in dem Bauelement abhängt, ist es wünschenswert, diesen Sperrstrom zu verkleinern.
In der US-PS 3 997 368 ist eine Verkleinerung von p-n-Übergangssperrströmen durch Unterdrückung der Bildung von Kristalldefekten in der Nähe der p-n-Übergänge im halbleitenden Material mit Hilfe eines Getter-Verfahrens offenbart. Das Gettern umfasst das Einfügen elastischer Gitterdeformationen durch die Bildung einer unter mechanischer Spannung stehenden Schicht auf der rückwärtigen Oberfläche der Scheibe. Dann wird die Schicht für eine gewisse Zeit lang bei einer Temperatur so geglüht, dass Stapelfehler-Keimstellen in die Nähe zur hinteren Oberfläche der Scheibe diffundieren können. Die Diffusion der Keimstellen in Nähe der rückwärtigen Oberfläche unterdrückt die Bildung von Stapelfehlern in dem Bauelement.
Getter-Verfahren wie jene in der US-PS 3 997 368 beschriebene sind zur Herstellung dynamischer Speicher verwendet worden. Für solche Speicher sind Haltezeiten in der Grössen-ordnung von 6 bis 40 Millisekunden bei 85 °C Zonenübergangstemperatur typisch. Der Ausdruck «Haltezeit» bezeichnet das Zeitintervall, um welches die Auffrischimpulse auseinanderliegen können, ohne dass Informationen aus den Speicherzellen verlorengehen.
Für jede Anzahl getesteter Speicher ändern sich die Haltezeiten innerhalb eines Bereichs. Durch den Ausdruck «typisch» bezüglich der Werte der Haltezeiten ist beabsichtigt, Werte zu spezifizieren, die eine gegebene Anzahl von Bauelementen in zwei im wesentlichen gleiche Gruppen teilen, wobei die eine Gruppe längere, die andere kürzere Haltezeiten aufweist. Es erscheint deshalb wünschenswert, dynamische Speicher mit typischen Haltezeiten herzustellen, die weit über der Anforderung der Minimalhaltezeit liegen. Um eine annehmbare Ausbeute von hergestellten Speicherbauelementen zu erhalten, ist es wünschenswert, dass im wesentlichen alle solchen Bauelemente die Anforderungen der Minimalhaltezeit aufweisen.
Es ist beispielsweise festgestellt worden (US-PS 4 012 757), dass MOS-RAM-Speicher in einem halbleitenden Körper hergestellt werden können, der einen Substratteil mit einer epitaktischen Schicht aufweist, in welcher die aktiven Zellen des Speichers gebildet werden. Jedoch gibt es bisher keine solchen bekannten Speicher im Handel. Es wird angenommen, dass dies deshalb der Fall ist, weil bislang alle angenommenen Vorteile einer solchen Struktur die zusätzliche Komplexität des Verfahrens und den Aufwand durch die Hinzufügung einer epitaktischen Schicht auf den Siliciumhauptteil nicht überwiegen können.
Es ist gefunden worden, dass Sperrströme in Halbleiterschaltungen wie dynamische MOS-RAM-Speicher unterdrückt werden können, wenn bei normalen Betriebstemperaturen in der Schaltung der Ladungsträger-Diffusionsstrom vorherrschend wird.
Es ist Aufgabe der Erfindung einen Speicher der eingangs genannten Art zu schaffen, bei dem es möglich ist, die Verfügbarkeit von Minoritätsladungsträgern zu begrenzen, die durch das Matérial und über die Sperrichtung betriebene Übergänge ohne schädliche Einwirkungen auf die gewünschten Übergangseigenschaften diffundieren.
Der erfindungsgemässe Speicher ist durch die im kennzeichnenden Teil des Patentanspruches 1 angeführten Merkmale gekennzeichnet. Die epitaktische Schicht kann eine Dicke eines Bruchteils der Diffusionslänge der Minoritätsla5
10
15
20
25
30
35
40
45
50
55
60
65
3
636 216
dungsträger in der beschichteten Struktur aufweisen.
Die beschichtete Struktur kann derart ausgebildet sein,
dass ihre Minoritätsladungsträger eine mittlere Diffusionslänge von zumindest ungefähr 500 [im aufweisen, die einer effektiven Lebensdauer der Minoritätsladungsträger von ungefähr 500 |_ls entspricht. Des weiteren kann die Eigenschaft der epitaktischen Schicht bezüglich der Erzeugungszentren von Minoritätsladungsträgern dergestalt sein, dass die Anzahl solcher Zentren so gering ist, dass eine in der epitaktischen Schicht erzeugte Diode bei normalen Betriebstemperaturen des Schaltungsbauelementes im wesentlichen vom Ladungsträgerdiffusionsstrom beherrscht ist.
Es ist gefunden worden, dass ein vollständig in der epitaktischen Schicht gebildeter p-n-Übergang einen sehr geringen Sperrstrom aufweist. Demgemäss weist diese Ausführungsform des Speichers in der epitaktischen Schicht eine überraschend lange Haltezeit auf, was die gesonderten Bemühungen beim Herstellungsverfahren rechtfertigt. Wenn die p-n-Über-gänge solch einer Zelle auf einen oberfiächennahen Bereich der Schicht begrenzt und vollständig innerhalb der Schicht gelegen sind, bleiben des weiteren die Durchbrucheigenschaf-ten und Kapazitäten solcher Übergänge im wesentlichen jene, die der geringer dotierten Schicht entsprechen, und nehmen nicht jene Werte an, die mit den höheren Dotierungskonzentrationen im Substratteil des Körpers verbunden sind.
Nachstehend ist die Erfindung anhand einer in der Zeichnung dargestellten Ausführungsform beschrieben; es zeigen:
Fig. 1 einen Querschnitt durch eine Halbleiter-Scheibe mit einer Epitaxie-Schicht auf einem Substrat in zu dem Substrat proportionaler Dicke
Fig. 2 eine vergrösserte Ansicht des Epitaxie-Bereichs gemäss Fig. 1 mit verschiedenen dotierten Bereichen zur Bildung von p-n-Übergängen mit einem geringen Sperrstrom
Fig. 3 eine schematische Darstellung der elektrischen Funktion der Anordnung gemäss Fig. 2
Fig. 4 ein Diagramm von bevorzugten Bor-Konzentrationen im Halbleitermaterial der Scheibe gemäss Fig. 1 und Fig. 5 eine andere bevorzugte Struktur, auf welche die Erfindung anwendbar ist, um günstige Sperrstromcharakteristiken zu erhalten.
Vorliegende Erfindung kann insbesondere bei dynamischen MOS-RAMs verwendet werden. Bezüglich dieses Halbleitertyps wird die vorliegende Erfindung beschrieben, was jedoch nicht bedeutet, dass die Erfindung nicht ein breiteres Anwendungsgebiet besitzt. Allgemein bezieht sich die Erfindung auf zahlreiche Halbleiterelemente, die erfordern, dass der Sperrstrom durch einen in Sperrichtung betriebenen p-n-Übergangsbereich vergleichsweise niedrigt bleibt.
Bekannte dynamische N-Kanal-RAMs sind durch herkömmliche Herstellungstechniken auf einer Oberfläche eines p-leitenden dotierten Siliciumscheibchens hergestellt worden. Es ist beispielsweise bekannt, dass eine Korrelation zwischen der Lebensdauer von Minoritätsladungsträgern in dem halbleitenden Werkstoff und den höchsten Haltezeiten der Speicherzellen besteht, die auf der einen Oberfläche des Halbleiterscheibchens gebildet sind. Beispielsweise entspricht in einem Speicherschaltungsgebilde nach dem Stande der Technik die Lebensdauer von Minoritätsträgern in dem Volumen des Siliciumwerkstoffes von 10 bis 50 |_is ungefähr typischen Haltezeiten in den fertig gestellten Speichern von 2 bis 10 Millisekunden. Die Herstellungsschritte zum Erstellen eines solchen Speichers nach dem Stande der Technik umfassen Get-ter-Schritte ähnlich jenen, wie sie in der US-PS 3 997 368 offenbart sind.
Es wurde gefunden, dass eine Halbleiterstruktur möglich ist, die eine bestimmte bzw. deutliche, schrittartige Zunahme der Haltezeiten von Speicherzellen eines dynamischen RAMs zur Folge hat. Jedoch erscheint diese Zunahme nur erreichbar zu sein, wenn das Halbleitermaterial, in welchem die Speicherzellen angeordnet sind, so beschaffen ist, dass die Sperrströme aufwerte begrenzt werden, die als «Diffusionskomponente» der Ströme bekannt sind.
Die gewünschte «Eigenschaft» oder kristalline Struktur-Integrität ist eine solche mit dem geringsten Betrag an Verunreinigungen oder schädlichen Fremdstoffen, der mit heutigen Herstellungstechniken und Apparaturen erhalten werden kann. Diese schädlichen Fremdstoffe schliessen beispielsweise Elemente wie Eisen, Nickel, Kupfer, Calcium oder Gold ein. Die schädlichen Fremdstoffe im Sinne der vorliegenden Beschreibung sind jene, die ein Energieniveau aufweisen, das ungefähr halbwegs zwischen dem Valenz- und dem Leitungsband von Silicium liegt. Sie stellen deshalb durch ihre Gegenwart im Kristallgitter Bildungszentren für Minoritätsträger bereit. Von ihnen wird ebenfalls angenommen, dass sie die Ursache für die Bildung von Stapelfehlern oder anderen Kristallfehlern sind, die für die Zunahme von Sperrströmen bekannt sind, wenn sie in der Nähe von p-n-Übergängen entstehen.
Bei Abwesenheit solcher schädlicher Fremdstoffe dient offenbar die Diffusion von Minoritätsladungsträgern, beispielsweise Elektronen in p-leitendem Material, als Steuermechanismus für die auftretenden Sperrströme. Diese Umgebung, nämlich eine vorherrschend diffusionsstromkontrol-lierte Halbleiteranordnung innerhalb des Betriebstemperaturbereichs eines darin gebildeten Bauelementes ist ein bedeutsamer Gesichtspunkt dieser Erfindung.
Bei Diffusionsströmen von Minoritätsladungsträgern ist gefunden worden, dass sie stark temperaturabhängig sind. Ein scharfer Anstieg der Sperrströme an Diodenübergängen ist in der Vergangenheit als Hochtemperaturphänomen angesehen worden. Die Änderung in der Temperaturabhängigkeit von Sperrströmen erscheint der Übergang von einem ladungsträ-gererzeugungsstrom- zu einem diffusionsstromgesteuerten Sperrstrom zu sein, wenn die Temperatur des in Frage stehenden Bauelementes erhöht wird.
Wenn jedoch das Bauelement wie vorliegend ausgebildet wird, wird der Sperrstrom seiner p-n-Übergänge in wünschenswerter Weise die Temperaturabhängigkeit des Diffusionsstrommechanismus im Hochtemperaturteil des betrachteten Betriebstemperaturbereiches zeigen. Die Betriebstemperaturen können sich von normalen Raumtemperaturen bis zu mehr als 90 °C erstrecken. Wenn auf den höheren Teil des Temperaturbereiches bezug genommen wird, sind normalerweise mehr als 70 °C gemeint. Ein typischer Hochtemperaturbereich erstreckt sich von 70 °C bis 90 °C. Jedoch kann bereits bei Temperaturen über 40 °C der Sperrstrom in reinen kristallinen Strukturen durch Diffusionsströme gesteuert werden. Solche diffusionsstromgesteuerte Strukturen erfordern, dass die Störstellen im wesentlichen dort entfernt werden, wo das aktive Bauelement gebildet ist.
Eine bevorzugte Ausführungsform besteht in einem dynamischen n-Kanal-Speicher mit beliebigem Zugriff (RAM), der in einem p-leitenden epitaktischen Siliciumkörper eingebaut ist. Der Körper umfasst ein Substrat oder einen Hauptteil, der vorzugsweise mit Bor bis zu einer vergleichsweise hohen Konzentration, vorzugsweise 1019 Boratomen pro cm3 dotiert ist. (Bor ist ein p-Dotierstoff). Auf dem Siliciumhauptteil ist eine mit Bor dotierte epitaktische Siliciumschicht gebildet. In der bevorzugten Ausführungsform ist die epitaktische Schicht nur mit ungefähr 2 x 1015 Dotierstoffatomen pro cm3 dotiert. In dieser Epitaxie-Schicht werden die Speicherzellen gebildet.
Es ist gefunden worden, dass, wenn bei der beschriebenen Struktur des epitaktischen Bauelements der Diffusionsstrom vorherrschend ist, die Kennwerte des Zonenübergangs, wie Kapazität und die Schwellwert- und Durchschlagspannung der Speicherzellenelemente durch den Dotierungswert in der
5
10
15
20
25
30
35
40
45
50
55
60
65
636 216
4
epitaktischen Schicht bestimmt werden. Auf der anderen Seite teil ein erhöhtes Fremdstoffeinfangvermögen. Eine Erklärung sind die Sperrströme über die Übergänge in den Bauelementen für eine solche grössere Fähigkeit kann nicht gegeben werden,
durch die verringerte Verfügbarkeit der Minoritätsträger, bei- Es seien jedoch einige Theorien erörtert, die einen gewissen spielsweise Elektronen, innerhalb einer Diffusionslänge vom Einblick gestatten.
Zonenübergang im hochdotierten Substrat begrenzt. Ein Spei- 5 Ein erster Mechanismus für eine solche Barriere könnte eher in einer solchen Struktur weist infolgedessen optimale das Ergebnis möglicher Ionenbindungen zwischen den Fremd-Eigenschaften bezüglich der Kapazität, der Schwell- und Stoffen und anderen Atomen im dotierten, kristallinen Halb-Durchschlagspannung und zusätzlich niedere Sperrstromcha- leiter sein. Solche Bindungen erklären zumindest teilweise das rakteristiken auf, die sich vorteilhaft in langen Haltezeiten für Zurückhalten der Fremdstoffe innerhalb des Siliciumhaupt-jede der einzelnen Zellen in dem Speicher auswirken. 10 teils 12, wenn diese durch das Gebilde diffundieren. Jedoch Die vorteilhaften Ergebnisse der beschriebenen Struktur sind solche Ionenbindungen, durch welche die Fremdstoffe verschwinden jedoch, wenn der Wert an schädlichen Fremd- innerhalb der hochdotierten Struktur des Siliciumhauptteils Stoffen dergestalt ist, dass das Bauelement, beispielsweise der zurückgehalten werden, nur einer von verschiedenen Mecha-Speicher in der epitaktischen Schicht, bedeutsam in seinen nismen zum Gettern störender Fremdstoffe. Sperrstromeigenschaften durch von in der Nähe des Zonen- 15 Von einem anderen Mechanismus wird angenommen, dass Übergangs erzeugten Minoritätsladungsträgern gesteuert wird. er eine elastische Gitterdeformation betrifft, die, wie gefunden Es wird deshalb wichtig, den Speicher im Werkstoff so wurde, an der Grenzfläche zwischen dem SiHciumhauptteil 12 auszubilden, dass er die beschriebenen «Eigenschaften», d.h. und der epitaktischen Schicht 14 auftritt. Die elastische Gittereinen Wert an schädlichen Fremdstoffen aufweist, der so dehnung ist das Ergebnis der verschiedenen Dotierungswerte gering ist, dass der Fremdstoffwert selbst mit heutzutage ver- 20 in dem Siliciumhauptteil 12 und der epitaktischen Schicht 14. fügbaren Techniken schwierig zu messen ist. Es erscheint Die verschiedenen Dotierungswerte begründen Unterschiede jedoch, dass die Vorteile der Struktur auch dadurch entstehen, im Gitterabstand des Siliciumhauptteils 12 und der epitakti-dass die Struktur Eigenschaften aufweist, die die Fremdstoffe sehen Schicht 14, die gitterverformende Fehlanpassungs-im Siliciumkörper zu gettern suchen, so dass die epitaktische Versetzungen zur Folge haben. Von diesen Versetzungen wird Schicht dazu neigt, einen wünschenswert niedrigen Wert an 25 angenommen, dass sie zu einem Einfangen oder Gettern der solchen schädlichen Fremdstoffen aufzuweisen. störenden Fremdstoffe aus der epitaktischen Schicht 14 bei-
In Fig. 1 ist ein Teil einer Halbleiterscheibe dargestellt, die steuern.
allgemein mit dem Bezugszeichen 11 bezeichnet ist. Die Das Gettern als Ergebnis der in eine Oberfläche einer
Scheibe 11 ist im Querschnitt dargestellt, um die relative Dicke Scheibe eingebrachten Fehlanpassungs-Versetzungen ist .
zwischen dem Substrat oder dem Hauptteil 12 der Scheibe 11 30 bekannt. In der US-PS 3 997 368 ist eine solche Einrichtung und der epitaktischen Schicht 14 aufzuzeigen, die auf einer zum Gettern von Störstellen offenbart. Jedoch ist in der vorlie-
Fläche des Hauptteils angeordnet ist. Das Silicium des Haupt- genden Scheibenstruktur die Ebene der Fehlanpassungs-Ver-
teils 12 weist eine Dicke von ungefähr 500 |j.m auf. Setzungen an der Grenzfläche zwischen dem Siliciumhauptteil
Im Vergleich zu dem Siliciumhauptteil 12 beträgt die 12 und der epitaktischen Schicht 14 gelegen. Es wird ange-
Dicke der epitaktischen Schicht vorzugsweise nur 10 bis 15 35 nommen, dass die Nähe der Fehlanpassungs-Versetzungen zu
(im. Infolgedessen sind in Fig. 1 in stark vergrössertem Mass- den aktiven p-n-Übergängen in der epitaktischen Schicht 14
Stab die ungefähren Verhältnisse der Dicke des Siliciumhaupt- die Wirksamkeit im Gettern während aller Erhitzungsverfah-
teils zur Dicke der epitaktischen Schicht der Scheibe 11 darge- rensschritte erhöht. Diese Erhöhung gilt im Vergleich zu dem stellt. in der US-PS 3 997 368 offenbarten Verfahren zum Gettern auf
Das Ausgangsmaterial des Hauptteils 12 der Scheibe 11 ist 40 der rückwärtigen Oberfläche. Es sei jedoch verstanden, dass p + Silicium mit (100) Kristallorientierung. Die p-Dotierung ist die Erfindung nicht auf einen der erläuterten Mechanismen eine Bor-Dotierung mit zumindest 1018 Atomen pro cm3. Der beschränkt ist. Diese Theorien werden lediglich als mögliche
Dotierwert für das Ausgangsmaterial von zumindest 1018 Bor- Erklärung zu den Ergebnissen angeboten.
atomen pro cm3 ist als Schwellwertgrenze bezüglich des Dotie- Mit der auf diese Weise beobachteten erhöhten Fähigkeit,
rens der epitaktischen Schicht herausgefunden worden, damit 45 schädliche Fremdstoffe in dem Siliciumhauptteil zurück- und sich der gesamte Vorteil einstellt. Wenn der Siliciumhauptteil von der Epitaxieschicht fernzuhalten im Verein mit verschie-
12 mit zumindest einem solchen Wert dotiert wird, kann die denen Vorsichtsmassregeln zur Verhinderung, dass die Fremd-
epitaktische Schicht 14 mit nicht messbar geringen Konzentra- stoffe in die Scheibe 11 während des Herstellungsverfahrens tionen dieser schädlichen Fremdstoffe wie Eisen, Nickel, Kup- des Halbleiterbauelements eindiffundieren, wird die epitakti-
fer, Kalcium oder Gold gezüchtet werden. 50 sehe Schicht 14 relativ frei von solchen Fremdstoffen. Infolge-
Andererseits ist gefunden worden, dass die epitaktische dessen hat die beschichtete Struktur oder die Scheibe 11 verSchicht bei Bor-Dotierungswerten unterhalb von 1018 Atomen gleichsweise lange Minoritätsträger-Lebensdauereigenschafpro cm3 Anzeichen von zunehmend höheren Fremdstoffkon- ten.
zentrationen zeigt. Diese höheren Konzentrationen an Fremd- Die epitaktische Schicht wird mit einem Dotierungswert
Stoffen haben entsprechend kürzere wirksame Lebensdauer 55 von ungefähr 2 x 1015 Boratomen pro cm3 aufgewachsen. Der der Minoritätsträger zur Folge. Infolgedessen kann es in Dotierungswert bestimmt beispielsweise die Kapazität der einem sehr reinen Verfahren mit eigentlich keiner Einführung Zonenübergänge in dem Werkstoff.
störender Fremdstoffe in die Halbleiterstruktur möglich sein, An der Grenzfläche zwischen der epitaktischen Schicht dieselben hochwirksamen Lebensdauereigenschaften selbst und dem ursprünglichen Substrat gibt es in typischer Weise ei-
mit einem geringeren Dotierungwert als 1018 Atome pro cm3 60 nen Bereich mit einem Dotierstoffkonzentrationsgradienten,
im Substrat zu erhalten. der von einer Ausdiffusion des Bors aus dem Substrat in die
Bei einer bevorzugten Ausführungsform beträgt die Bor- epitaktische Schicht während des Wachsens der epitaktischen
Konzentration im Siliciumhauptteil 12 infolgedessen ungefähr Schicht herrührt. Jedoch ist dieser Effekt in einer epitakti-
1019 Atome pro cm3. Es wird angenommen, dass bei diesem sehen Schicht einer Dicke von ungefähr 10 bis 15 um, wie er
Dotierungswert in dem vorstehend beschriebenen Verfahren 65 für die bevorzugte Ausführungsform typisch ist, vernachlässig-
der Siliciumhauptteil als Barriere oder als Einfangstelle für bar.
durch die Scheibe 11 diffundierende störende Fremdstoffe Es ist gefunden worden, dass der so erzeugte Halbleiterwirkt. körper aus dem Siliciumhauptteil und der epitaktischen Wie gefunden wurde, hat der hochdotierte Siliciumhaupt- Schicht eine typische Elektronenlebensdauer von zumindest
5
636 216
500 (is aufweist. Ein solcher Wert entspricht einer Diffusionslänge für die Minoritätsladungsträger, nämlich der Elektronen, von ungefähr 500 |im. Die Dicke der epitaktischen Schicht beträgt infolgedessen nicht mehr als Via der Elektronen-Diffusionslänge. Es kann demgemäss davon ausgegangen werden, dass es sich bei dem Material innerhalb des Volumens, in welchem von freien Elektronen angenommen werden kann, dass sie über den gleichrichtenden Zonenübergang als effektiver Sperrstrom diffundieren, hauptsächlich um das stark dotierte Material des Substrats handelt. In diesem stark dotierten Siliciumhauptteil sind die freien Elektronen in Vergleich zu der leicht dotierten epitaktischen Schicht anzahlmäs-sig gering, wo die zu dem Dotierungswert umgekehrt proportionalen freien Elektronen zahlreicher sind. Auf diese Weise spiegeln in einer defektfreien epitaktischen Schicht die gemessenen Erzeugungslebensdauern die diffusionsstrombegrenzen-den Eigenschaften der Struktur wieder. Jedoch ist zu gleicher Zeit der Zonenübergang in eine endliche Dicke des leicht dotierten Materials eingebettet. Es ist das leicht dotierte Material, das die guten Durchschlagseigenschaften und die geringe Kapazität der MOS-Elemente in der Schicht bestimmt.
In Fig. 2 ist mit vergrössertem Massstab ein Teil der epitaktischen Schicht 14 mit einem Teil des benachbarten Siliciumhauptteils 12 dargestellt. In der epitaktischen Schicht 14 sind Zonen entgegengesetzter Leitfähigkeit mit n-Störstellen, wie Phosphor- oder Arsenatome, mit vergleichsweise geringer Tiefe (ungefähr 0,5 bis 2 (im) eingebettet.
Das selektive Überwiegen von n-Störstellen liefert n-leitende Zonen 22, 23, 24 auf der Oberfläche der epitaktischen Schicht 14 und hat jeweils p-n-Übergänge 25,26,27 zur Folge. Selektiv in Form eines Musters ausgebrachte Oxidschichten und zusätzliche, über dielektrische Oxidschichten angeordnete leitende Bereiche bilden aktive MOS-Bauelemente des dynamischen n-Kanal-RAMs, das hierin beschrieben ist. Im einzelnen sind Transistoren 28,29 dargestellt. Diese Bauelemente und ihre verbindenen Gebilde können in Übereinstimmung mit bekannten Verfahrensschritten gebildet werden. Es ist jedoch wichtig anzumerken, dass sich keiner der aktiven MOS-Strukturen mit den p-n-Übergängen über dicht an der oberen Oberfläche der epitaktischen Siliciumschicht gelegene Bereiche hinauserstreckt. Vielmehr ist die gesamte Bauelementstruktur jeder Speicherzelle in der Nähe der oberen Oberfläche der epitaktischen Schicht 14 ausgebildet.
Die optimale Dicke für die epitaktische Schicht 14 ist in der Tat eine solche, die in nur geringem Masse den Tiefenabstand der p-n-Übergänge von der oberen Oberfläche der Schicht, zuzüglich der zu erwartenden Tiefe der Verarmungszone am Zonenübergang übersteigt. Die Bestimmung der Tiefe der Verarmungszone ist bekannt. Sie hängt selbstverständlich von der Dotierung des Halbleitermaterials, beispielsweise jener der epitaktischen Schicht 14, und der maximalen, an den Zonenübergang angelegten Sperrspannung ab. Eine solche Dicke der Schicht 14 gestattet noch, dass der Zonenübergang die Eigenschaften der leicht dotierten Schicht 14 beibehält, während sie zugleich die Einwirkung des Siliciumhauptteils mit dessen stark verminderter Anzahl an freien Elektronen maximal vergrössert.
Die Transistoren 28,29 gehören zu zwei benachbarten Speicherzellen, die allgemein mit den Bezugszeichen 30, 31 in Fig. 3 bezeichnet sind. Ein anderes Element jeder dieser Zellen 30, 31 ist jeweils ein Kondensator 32,33.
Der eine Belag 34 des Kondensators 32 ist Bestandteil der epitaktischen Schicht 14. In gleicher Weise ist der eine Belag 35 des Kondensators 33 das zu der Zone 24 benachbarte epitaktische Silicium. Die Gegenbeläge 36,37 der jeweiligen Kondensatoren 32,33 sind auf Siliciumoxiddünnschichten 38, 39 im Abstand von der epitaktischen Schicht 14 angeordnet.
Die Beläge 36,37 sowie deren verbindende Zuleitungen 41,42 zu einer gemeinsamen Ebene konstanter Spannung sind vorzugsweise aus polykristallinem Silicium gebildet. Die Gates 43,44 der Tranistoren 26,27 sind ebenfalls aus polykristallinem Silicium gebildet. Die Gates 43,44 sind, wie die Beläge 36,37, vom epitaktischen Silicium durch Siliciumoxiddünnschichten 46,47 getrennt.
Die Dicke der Dünnschichten 38, 39,46,47 sind so gewählt, dass sie in einem Bereich von 20 bis 200 nm reichen. Typische Dicken von 90 nm sind derzeit bevorzugt. Die Dicke solcher Oxiddünnschichten beträgt deshalb nur etwa '/io der Dicke der dickeren Oxidschichten 48, die bevorzugt im Bereich von einem (im liegen. Die Tiefen der n-leitenden Diffusionszonen liegen im Vergleich ebenfalls in der Grössenord-nung von 0,9 (im unter der oberen Oberfläche der epitaktischen Schicht 14.
Die Gates 43, 44 bilden insgesamt Wortauswahlleitungen, die senkrecht zur Schnittebene der Fig. 2 sich erstrecken. Die Leitungen 41,42 führen von den Speicherzellen 30, 31 weg, die von der epitaktischen Schicht 14 durch die Feldoxidschichten 48 getrennt sind.
Eine zweite Ebene eines Metallisierungsmusters 49, vorzugsweise aus Aluminium, ist von den Gates und den Kondensatorbelägen durch eine dielektrische Zwischenschicht 50 getrennt. Selektive Öffnungen 51 in der Schicht 50 gestatten es, dass das Muster 49 die Zone 23 kontaktiert. Wie aus Fig. 2 ersichtlich, werden durch jede Öffnung zwei Speicherzellen (30 und 31) kontaktiert. Die Leiter der Schicht 49 bilden Bit-Abtastleitungen des Speichers. Die obere Oberfläche der Zellen 30,31 wird passiviert durch eine obere dielektrische Schicht 52.
Fig. 4 zeigt ein typisches Konzentrationsprofil der epitaktischen Schicht 14, des Siliciumhauptteiles 12 und des Grenzflächenbereichs zwischen diesem und der epitaktischen Schicht. Da die epitaktische Schicht 14 auf hochdotiertes Silicium aufgewachsen wird, findet eine Bor-Ausdiffusion aus dem Siliciumhauptteil statt. Das Bor diffundiert in die epitaktische Schicht, jedoch übersteigt die Wachstumsrate der epitakti-hauptteil. Deshalb stellt sich die Bor-Konzentration in der epitaktischen Schicht schnell auf den gewünschten Wert von etwa 2 x 1015 Boratomen pro cm3 ein. Aus einem Vergleich des Dotierungskonzentrationsprofils mit einem darüber liegenden Teil der Scheibe 11 einschliesslich der hochdotierten n-leitenden Bereiche als Bezug ist ersichtlich, dass die aktiven Zonen und die p-n-Übergänge vollständig in Silicium gebildet sind, das eine gleichmässige Dotierungskonzentration aufweist.
Fig. 5 bezieht sich auf einen alternativen Speicher in der vorliegenden Ausbildung. In dem genannten US-Patent 4 012 757 ist beispielsweise eine kombinierte bzw. verschmolzene Drain- und Kondensatorzone offenbart. Fig. 5 zeigt ebenfalls eine Ausführungsform mit verschmolzener Drain- und Kondensatorzone (34 und 35). Diese Ausführungsform hilft Raum im Grundriss der Speicherzellen (30 und 31) zu sparen. Es erscheint, dass grössere Speicher, beispielsweise 16384 bits, verglichen mit 4096 bits, besonders vorteilhaft durch die vorliegenden Lehren beeinflusst werden, wenn z.B. der geometrische Entwurf der Zellen mit verkleinerter Speicherkapazität verkleinerte Haltezeiten nach sich ziehen würde. Die Ausführungsform in Fig. 5 stellt einen solchen Speicher dar. Bezugszeichen für entsprechende funktionelle Elemente sind dieselben wie in Fig. 2 und 3.
Jedoch unterscheidet sich der Schnitt durch die beiden Speicherzellen 30,31 vom entsprechenden Abschnitt in Fig. 1 aufgrund einer versetzten Anordnung der benachbarten Zellen 30,-31. Ebenso erstreckt sich die Zone 23, ein Arsen-Implantat, rechtwinklig zu der Schnittebene und wirkt als Bit-Auswahllei-tung 49. Die-Gates 43, 44 sind durch polykristallines Silicium gebildet, jedoch ist ihre gemeinsame Zuleitung zur Wortauswahlleitung 55 nunmehr aus Aluminium gebildet. Der Kontakt der Wortauswahlleitung 55 zum Gate 44 ist nicht dargestellt, da er ausserhalb der Schnittebene angeordnet ist. Die
5
10
15
20
25
30
35
40
45
50
55
60
65
636 216
6
jeweiligen Kondensatorbeläge 36, 37 erstrecken sich rechtwinklig zur Schnittebene über die Leitungen 41,42 zur gemeinsamen Konstantspannungsquelle. Dielektrische Zwischenschichten 56,57 trennen die Kondensatorbeläge 36,37 jeweils von den benachbarten Gate-Leitern 43,44.
Die Betriebsweise von Speicherstrukturen wie die hier beschriebenen ist bekannt. Die Zunahme der Haltezeiten der Zellen ist aber eine markante Abweichung, wenn die Speicherstruktur in Form eines diffusionsstromgesteuerten Aufbaus betrieben werden kann. Bei dieser Betriebsweise wird der Sperrstrom umgekehrt proportional zur Dotierstoffkonzentration im Halbleitermaterial, in dem die interessierenden Zonenübergänge liegen.
Es ist gefunden worden, dass das Fremdstoffeinfangvermögen eines hochdotierten Siliciumhauptteils 12, obgleich gegenüber weniger hoch dotiertem Material verbessert, nichts destoweniger begrenzt ist.
Es ist deshalb wünschenswert, von Anfang an den Wert der schädlichen Fremdstoffe zu minimalisieren, die in die Sili-ciumscheibe 11 eintreten können. Während des Aufwachsens der epitaktischen Schicht 14 treten auch Fremdstoffe in das System über verunreinigte Gase ein. Jedoch ist der Anteil solcher Fremdstoffe gering, der aus den Behandlungsgasen in das Halbleitermaterial eindringt.
Diese Gase sind im allgemeinen genügend rein, so dass sie zumeist als wesentliche Quelle von Verunreinigungen ausser Betracht bleiben können.
Es ist jedoch eine bedeutsamere mögliche Quelle von Fremdstoffen entdeckt worden. Es wurde nämlich gefunden, dass, während die Scheiben 11 für das Anwachsen der epitaktischen Schicht 14 erhitzt werden, Fremdstoffe leicht von der Halterung 63 (Fig. 1) über die Grenzfläche 64 zwischen der Scheibe 11 und der Halterung 63 wandern. Es ist deshalb wünschenswert, das Eindiffundieren von Fremdstoffen aus der Halterung 63 zu beseitigen. Es ist beispielsweise gefunden worden, dass gewisse Halterungen mehr störende Verunreinigungen als andere enthalten.
Besonders vorteilhaft befundene Halterungen sind aus pyrolytischem Graphit hergestellt. Die Fremdstoffwerte in solchen Halterungen waren genügend niedrig, um ihre Verwendung zur Erzielung typischer Lebensdauern von mehr als 500 (is in der beschichteten Struktur zu gestatten.
Der Übergang schädlicher Fremdstoffe von der Halterung 63 zur Scheibe 11 wird insbesondere durch den direkten Kontakt zwischen den Scheiben 11 und der Halterung 62 während des Aufwachs ens der epitaktischen Schicht 14 auf jeder Scheibe 11 gefördert.
Vorteilhaft sollte vor dem Aufwachsen der epitaktischen Schicht 14 in der gewünschten Borkonzentration von 2 x 1015 Atomen pro cm3 die Selbstdotierung begrenzt werden. Das Selbstdotieren ist ein Phänomen, durch welches die epitaktische Schicht 14 Dotierstoffe von dem Siliciumhauptteil über die Gasumgebung der Scheiben 11 aufnimmt. Boratome diffundieren aus dem Siliciumhauptteil in die Reaktionsgasatmosphäre aus und schlagen sich in der Kristallstruktur der epitaktischen Schicht 14 erneut nieder.
Um die Bor-Ausdiffusion aus dem Siliciumhauptteil 12 zu steuern, wird vorzugsweise eine Schicht 66 aus hochreinem polykristallinem Silicium auf die Oberfläche der Halterung 63 mit einer Dicke von ungefähr 2 oder 3 |im aufgebracht. Die Scheiben 11 werden dann von der Oberfläche der beschichteten Halterung 63 getragen.
Dann werden die Scheiben 11 auf etwa 1100° C in Wasserstoffatmosphäre aufgeheizt. Bei dieser Temperatur neigt das Bor dazu, von der Scheibenoberfläche zu verdampfen; und dann wird 5 Minuten lang Chlorwasserstoffsäure in gasförmiger Form zugegeben, wodurch etwa 0,5 |im des Siliciums von der Oberfläche abgeätzt werden. Die Ätzung schreitet viel schneller als das Verdampfen der Boratome aus dem Silicium fort. Die Ätzung in situ wird zur weiteren Vervollkommnung durchgeführt; und es hat sich gezeigt, dass ohne das Ätzen eine Vielzahl von Defekten in der epitaktischen Schicht entstehen.
Während die Scheiben auf der Halterung im Reaktionsge-fäss verbleiben, wird die Temperatur auf ungefähr 1040 °C während etwa 2 oder 3 Minuten geringfügig abgesenkt. Danach wird ein Dichlorsilan-Verfahren zum Aufwachsen der epitaktischen Schicht 14 begonnen. Das Hauptträgergas ist Wasserstoff mit in sehr geringen Mengen eingeführten Dotierungsgasen. Es ist wünschenswert, die Mengen genau einzustellen, um genaue Dotierungswerte in den epitaktischen Schichten zu erhalten. Selbst unter idealen Bedingungen hat die Ausdiffusion aus dem hochdotierten Siliciumhauptteil 12 eine gewisse Wirkung auf den Dotierungswert der epitaktischen Schicht.
Weitere Verfahrensschritte gehören zu der Bildung der MOS-Speicherzellen 30,31 in der epitaktischen Schicht 14. In der epitaktischen Schicht 14 werden die Zonen 22,23, 24 des entgegengesetzten Leitungstyps entweder durch Diffusion oder durch Ionenimplantationstechniken gebildet. Die Massnahme, nur bestimmte Bereiche der epitaktischen Schicht 14 den Dotierungsstoffen des entgegengesetzten Leitungstyps auszusetzen, wird durch selektive Oxid-Maskierung nach bekannten Methoden erreicht.
Weitere Schritte umfassen die Bildung von Oxiddünnschichten sowie Aufbringen und Formgebung des polykristallinen Siliciums. Dielektrische Zwischenschichten werden gebildet, gefolgt durch Aufbringen von Aluminium für die Bit-Äbtastleitungen. Diese Verfahrensschritte können nach bekannten Methoden durchgeführt werden.
Während dieser Verfahrensschritte können störende Fremdstoffe in verschiedenen Konzentrationen sowohl über Spülwasser als auch über die sonstige Handhabung in die obere Oberfläche der Scheibe 11 eingeführt werden. Deshalb wird vor der Bildung der Metallisierungsmuster ein «open window»-Phosphor-Getterschritt ausgeführt. Es wird jedoch von der Getterung störender Fremdstoffe durch den stark dotierten Siliciumhauptteil 14 angenommen, dass diese während der einzelnen Herstellungsverfahrensschritte fortlaufend auftritt, um Kristalldefekte in den aktiven Bereichen der epitaktischen Schicht 14 zu minimalisieren, wenn die Bauelemente an deren Oberfläche gebildet werden.
Bei der Vervollständigung der MOS-Speicher ist der Ausschluss von Quellen störender Fremdstoffe während der verschiedenen Herstellungsschritte von fortlaufendem Interesse. Es sei jedoch bemerkt, dass in einer im wesentlichen reinen Umgebung der wirksame Ausschluss solcher Fremdstoffe von geringerer Wichtigkeit ist. Dies ist besonders mit Hinblick auf den vorhandenen Fremdstoffeinfangmechanismus zutreffend.
Zusammengefasst kann also gesagt werden, dass in einem dynamischen MOS-RAM die Sperrströme, die gespeicherte Ladungen abführen, durch eine Minimalisierung der Minori-tätsladungsträgererzeugungs-Stromkomponenten verkleinert werden. Indem diese Ströme minimalisiert werden, sind die Sperrströme nur noch durch die Minoritätsladungsträgerdiffu-sions-Stromkomponenten bestimmt. Der Speicher wird in idealer Weise in einer oberen Halbleiterschicht eines Schichtaufbaus gebildet. Die Halbleiterschicht wird epitaktisch mit relativ geringer Dotierungskonzentration auf einem Halbleitersubstrat desselben Leitungstyps aufwachsen gelassen, dessen Dotierungskonzentration ungefähr 3 Grössenordnungen (1000 x) grösser als in der epitaktischen Schicht ist. Die epitaktische Schicht ist mit Vorzug für Speicherschaltungen dadurch geeignet, dass sie mit sehr geringen Sperrströmen ausgebildet werden kann. Das Material bildet des weiteren durch seine beschichtete Struktur eine Basis zum Optimieren der dynamischen Speicherbauelementeigenschaften.
5
10
15
20
25
30
35
40
45
50
55
60
65
G
3 Blatt Zeichnungen
Claims (8)
1. N-Kanal-MOS-Speicher mit einer Vielzahl von MOS-Bauelementen, von denen jedes zumindest eine n-leitende Zone in einem p-leitenden Siliciumhalbleiter aufweist, dadurch gekennzeichnet, dass die n-leitenden Zonen (22, 23, 24) in einer auf einem p-leitenden Halbleiterkörper gebildeten p-leitenden epitaktischen Schicht enthalten sind und dass der Halbleiterkörper (12) eine bedeutsam höhere Dotierungskonzentration als die epitaktische Schicht (14) aufweist.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die Zonenübergänge der n-leitenden Zonen mit der p-leitenden epitaktischen Schicht so ausgelegt sind, dass sie unter Einwirkung einer Betriebsspannung eine Verarmungsschicht aufrechthalten und dass die epitaktische Schicht eine Dicke aufweist, die die Tiefe der Zonenübergänge und nicht wesentlich mehr als die Dicke der Verarmungszone in der Schicht einschliesst, wenn die Zonenübergänge voll in Sperrrichtung vorgespannt sind.
2
PATENTANSPRÜCHE
3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die epitaktische Schicht so ausgebildet ist, dass die Elektronen-Diffusionslänge in der Schicht zumindest 500 um beträgt.
4. Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Dicke der epitaktischen Schicht nicht mehr als ein Dreissigstel der Elektronen-Diffusionslänge in der Schicht beträgt.
5. Speicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Sperrstrom der Zonenübergänge bei Temperaturen über 50 °C durch Minoritätsladungsdiffusion beherrscht ist.
6. Speicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Dotierungskonzentration des Halbleiterkörpers zumindest einhundertmal grösser als jene der epitaktischen Schicht ist.
7. Speicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Halbleiterkörper eine Dotierungskonzentration von zumindest 1018 p-Dotierungsatomen pro cm3 und die epitaktische Schicht eine Dotierungskonzentration von 1014 bis 1016 p-Dotierungsatomen pro cm3 aufweist.
8. Verfahren zum Herstellen des Speichers nach Patentanspruch 1, dadurch gekennzeichnet, dass man die epitaktische Schicht durch Erhitzen des Halbleiters in einer mit Silicium beschichteten Graphithalterung (63) in einer Gasatmosphäre aufwachsen lässt.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84800077A | 1977-11-03 | 1977-11-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH636216A5 true CH636216A5 (de) | 1983-05-13 |
Family
ID=25302070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH1130478A CH636216A5 (de) | 1977-11-03 | 1978-11-02 | N-kanal-mos-speicher und verfahren zu dessen herstellung. |
Country Status (17)
| Country | Link |
|---|---|
| JP (2) | JPS5474684A (de) |
| BE (1) | BE871678A (de) |
| CA (1) | CA1129550A (de) |
| CH (1) | CH636216A5 (de) |
| DE (1) | DE2846872B2 (de) |
| FR (1) | FR2408191A1 (de) |
| GB (1) | GB2007430B (de) |
| HK (1) | HK25484A (de) |
| IL (1) | IL55812A (de) |
| IN (1) | IN151278B (de) |
| IT (1) | IT1100012B (de) |
| MY (1) | MY8400042A (de) |
| NL (1) | NL191768C (de) |
| PL (1) | PL115612B1 (de) |
| SE (1) | SE438217B (de) |
| SG (1) | SG56282G (de) |
| TR (1) | TR20234A (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4216489A (en) * | 1979-01-22 | 1980-08-05 | Bell Telephone Laboratories, Incorporated | MOS Dynamic memory in a diffusion current limited semiconductor structure |
| DE3069973D1 (en) * | 1979-08-25 | 1985-02-28 | Zaidan Hojin Handotai Kenkyu | Insulated-gate field-effect transistor |
| JPS5694732A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Semiconductor substrate |
| DE3177173D1 (de) * | 1980-01-25 | 1990-05-23 | Toshiba Kawasaki Kk | Halbleiterspeichervorrichtung. |
| JPH0782753B2 (ja) * | 1984-08-31 | 1995-09-06 | 三菱電機株式会社 | ダイナミックメモリ装置 |
| USD845135S1 (en) | 2017-02-24 | 2019-04-09 | S. C. Johnson & Son, Inc. | Bottle neck with cap |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1544327A1 (de) * | 1951-01-28 | 1970-02-26 | Telefunken Patent | Verfahren zum Herstellen einer dotierten Zone in einem begrenzten Bereich eines Halbleiterkoerpers |
| US3918081A (en) * | 1968-04-23 | 1975-11-04 | Philips Corp | Integrated semiconductor device employing charge storage and charge transport for memory or delay line |
| US3852800A (en) * | 1971-08-02 | 1974-12-03 | Texas Instruments Inc | One transistor dynamic memory cell |
| JPS5123432B2 (de) * | 1971-08-26 | 1976-07-16 | ||
| JPS4931509U (de) * | 1972-06-17 | 1974-03-19 | ||
| US3961355A (en) * | 1972-06-30 | 1976-06-01 | International Business Machines Corporation | Semiconductor device having electrically insulating barriers for surface leakage sensitive devices and method of forming |
| US4012757A (en) * | 1975-05-05 | 1977-03-15 | Intel Corporation | Contactless random-access memory cell and cell pair |
| US3997368A (en) * | 1975-06-24 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Elimination of stacking faults in silicon devices: a gettering process |
| US4003036A (en) * | 1975-10-23 | 1977-01-11 | American Micro-Systems, Inc. | Single IGFET memory cell with buried storage element |
| JPS5279786A (en) * | 1975-12-26 | 1977-07-05 | Fujitsu Ltd | Semiconductor memory device |
| JPS5290279A (en) * | 1976-01-23 | 1977-07-29 | Nippon Telegr & Teleph Corp <Ntt> | Mos memory device |
| DE2603746A1 (de) * | 1976-01-31 | 1977-08-04 | Licentia Gmbh | Integrierte schaltungsanordnung |
| DE2619713C2 (de) * | 1976-05-04 | 1984-12-20 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterspeicher |
-
1978
- 1978-10-11 GB GB7840104A patent/GB2007430B/en not_active Expired
- 1978-10-25 SE SE7811094A patent/SE438217B/sv not_active IP Right Cessation
- 1978-10-26 TR TR20234A patent/TR20234A/xx unknown
- 1978-10-27 IL IL55812A patent/IL55812A/xx unknown
- 1978-10-27 DE DE2846872A patent/DE2846872B2/de active Granted
- 1978-10-30 CA CA314,979A patent/CA1129550A/en not_active Expired
- 1978-10-31 BE BE191457A patent/BE871678A/xx not_active IP Right Cessation
- 1978-11-02 NL NL7810929A patent/NL191768C/xx not_active IP Right Cessation
- 1978-11-02 JP JP13466978A patent/JPS5474684A/ja active Pending
- 1978-11-02 IT IT29360/78A patent/IT1100012B/it active
- 1978-11-02 FR FR7831052A patent/FR2408191A1/fr active Granted
- 1978-11-02 CH CH1130478A patent/CH636216A5/de not_active IP Right Cessation
- 1978-11-03 PL PL1978210682A patent/PL115612B1/pl not_active IP Right Cessation
-
1979
- 1979-03-19 IN IN268/CAL/79A patent/IN151278B/en unknown
-
1982
- 1982-11-04 SG SG562/82A patent/SG56282G/en unknown
-
1983
- 1983-12-15 JP JP1983192222U patent/JPS59115667U/ja active Granted
-
1984
- 1984-03-22 HK HK254/84A patent/HK25484A/xx not_active IP Right Cessation
- 1984-12-30 MY MY42/84A patent/MY8400042A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| NL7810929A (nl) | 1979-05-07 |
| SG56282G (en) | 1983-09-02 |
| DE2846872C3 (de) | 1989-06-08 |
| IT1100012B (it) | 1985-09-28 |
| FR2408191B1 (de) | 1982-11-19 |
| BE871678A (fr) | 1979-02-15 |
| IL55812A0 (en) | 1978-12-17 |
| PL210682A1 (pl) | 1979-07-16 |
| SE438217B (sv) | 1985-04-01 |
| FR2408191A1 (fr) | 1979-06-01 |
| IT7829360A0 (it) | 1978-11-02 |
| HK25484A (en) | 1984-03-30 |
| GB2007430A (en) | 1979-05-16 |
| NL191768B (nl) | 1996-03-01 |
| DE2846872B2 (de) | 1981-04-30 |
| CA1129550A (en) | 1982-08-10 |
| MY8400042A (en) | 1984-12-31 |
| JPH019174Y2 (de) | 1989-03-13 |
| JPS59115667U (ja) | 1984-08-04 |
| PL115612B1 (en) | 1981-04-30 |
| GB2007430B (en) | 1982-03-03 |
| JPS5474684A (en) | 1979-06-14 |
| IL55812A (en) | 1981-10-30 |
| DE2846872A1 (de) | 1979-05-10 |
| TR20234A (tr) | 1980-11-01 |
| NL191768C (nl) | 1996-07-02 |
| SE7811094L (sv) | 1979-05-04 |
| IN151278B (de) | 1983-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4213244C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
| DE3033333C2 (de) | ||
| DE3427977C2 (de) | ||
| EP0939430A2 (de) | Herstellverfahren für eine polykristalline Siliziumstruktur | |
| DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
| DE4223272C2 (de) | Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung | |
| DE112014001050B4 (de) | Transistor mit isoliertem gate und temperaturkompensation | |
| DE2429705C3 (de) | Schottky-Diode und Verfahren zu ihrer Herstellung | |
| DE2823967C2 (de) | ||
| DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
| DE2160427C3 (de) | ||
| DE19605633A1 (de) | Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2749607A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
| EP0810673B1 (de) | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren | |
| DE112019001741T5 (de) | Halbleitervorrichtung und herstellungsverfahren | |
| DE3038571A1 (de) | Zenerdiode | |
| DE2448478A1 (de) | Verfahren zum herstellen von pn-halbleiteruebergaengen | |
| DE1539090B1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2748222A1 (de) | Kondensatorspeicheranordnung | |
| DE19818518A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| CH636216A5 (de) | N-kanal-mos-speicher und verfahren zu dessen herstellung. | |
| CH665308A5 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
| DE3915594A1 (de) | Halbleitervorrichtung | |
| DE102006053438A1 (de) | Halbleiterstruktur, Halbleiterspeichereinrichtung und Verfahren zur Herstellung derselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased |