DE2603746A1 - Integrierte schaltungsanordnung - Google Patents

Integrierte schaltungsanordnung

Info

Publication number
DE2603746A1
DE2603746A1 DE19762603746 DE2603746A DE2603746A1 DE 2603746 A1 DE2603746 A1 DE 2603746A1 DE 19762603746 DE19762603746 DE 19762603746 DE 2603746 A DE2603746 A DE 2603746A DE 2603746 A1 DE2603746 A1 DE 2603746A1
Authority
DE
Germany
Prior art keywords
zone
integrated circuit
circuit arrangement
arrangement according
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762603746
Other languages
English (en)
Inventor
Reinhold Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19762603746 priority Critical patent/DE2603746A1/de
Publication of DE2603746A1 publication Critical patent/DE2603746A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Description

  • Integrierte Schaltungsanordnung
  • Bei integrierten Schaltungsanordnungen kommt es bekanntlich darauf an, daß die einzelnen Bauelemente voneinander gut isoliert sind und daß möglichst keine unerwünschten parasitären Effekte auftreten. Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltungsanordnung anzugeben, bei der die Separation der Bauelemente verbessert ist und bei der auch die Gefahr des Auftretens von unerwünschten parasitären Effekten herabgesetzt ist. Zur Lösung dieser Aufgabe wird bei einer integrierten Schaltungsanordnung nach der Erfindung vorgeschlagen, daß der Halbleiterkörper eine erste Zone vom bestimmten Leitungstyp aufweist, an die eine zweite Zone vom gleichen Leitungstyp grenzt, deren Leitfähigkeit geringer ist als die der ersten Zone, daß an die zweite Zone eine dritte Zone vom entgegengesetzten Leitungstyp grenzt und daß die Halbleiterzonen für die Bauelemente in die dritte Zone vom entgegengesetzten Leitungstyp eingebracht sind.
  • Sind bei einer integrierten Schaltungsanordnung nach der Erfindung vergrabene Schichten (buried layer) vorgesehen, so werden diese Schichten vom entgegengesetzten Leitungstyp in die zweite Zone eingebracht. Dies geschieht beispielsweise durch Diffusion oder durch Ionenimplantation.
  • Separationszonen zur elektrischen Isolierung der Bauelemente der integrierten Schaltungsanordnung werden in die dritte Zone eingebracht.
  • Der spezifische Widerstand der ersten Zone soll möglichst klein sein und vorzugsweise unter 1 Ohmcm liegen. Er beträgt beispielsweise 10 1 bis 10 3 Ohmcm. Die zweite Zone hat beispielsweise einen spezifischen Widerstand von 1 bis 10 Ohmcm und die dritte Zone einen spezifischen Widerstand von 0,1 bis 10 Ohmcm. Die erste und die zweite Zone weisen vorzugsweise den p-Leitungstyp auf. Die zweite Zone wird vorzugsweise dünner als 25#u gemacht.
  • Es empfiehlt sich, die zweite und die dritte Zone durch Epitaxie herzustellen. Sind bei der integrierten Schaltungsan ordnung vergrabene Schichten vorgesehen, so werden die vergrabenen Schichten nach dem epitaktischen Abscheiden der zweiten Zone auf der ersten Zone in die zweite Zone eingebracht. Nach dem Einbringen der vergrabenen Schichten in die zweite Zone wird die dritte Zone auf die zweite Zone epitaktisch aufgebracht.
  • Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.
  • Bei der Herstellung einer integrierten Schaltungsanordnung nach der Erfindung geht man gemäß der Figur 1 beispielsweise von einer Halbleiterscheibe 1 vom bestimmten Leitungstyp aus, die die erste Halbleiterzone darstellt.
  • Diese Halbleiterscheibe ist beispielsweise 400 /u dick und wird nach der Fertigstellung der Schaltkreise beispielsweise auf 200 u abgetragen. Die Halbleiterscheibe 1 wird nur der besseren Handhabung wegen zunächst dicker gemacht. Die Halbleiterscheibe 1 weist eine möglichst hohe Leitfähigkeit auf. So ist der spezifische Widerstand der Halbleiterscheibe 1 vorzugsweise kleiner als 1 Ohmcm und liegt beispielsweise zwischen 10 1 und 10 3Ohmcm.
  • Auf die Halbleiterscheibe 1 wird gemäß der Figur 1 eine zweite Halbleiterzone 2 aufgebracht, die den gleichen Leitungstyp wie die erste Halbleiterzone 1 hat. Die Leitfähigkeit der zweiten Halbleiterzone 2 vom zweiten Leitungstyp der ersten Halbleiterzone 1 ist kleiner als die Leitfähigkeit der ersten Halbleiterzone.
  • Die Leitfähigkeit und die Dicke der zweiten Halbleiterzone 2 werden so bemessen, daß die Isolationsspannung eine ausreichende Größe hat und damit groß genug ist. Unter Isolationsspannung ist die Sperrspannung derjenigen pn-Übergänge zu verstehen, die die Boxen begrenzen und gegenseitig isolieren, in denen die einzelnen Bauelemente untergebracht sind. Der spezifische Widerstand der zweiten Halbleiterzone 2 liegt beispielsweise zwischen 1 und 10 Ohmcm. Die Halbleiterzone 2 wird vorzugsweise epitaktisch aufgebracht.
  • Sind bei der integrierten Schaltungsanordnung nach der Erfindung, wie im allgemeinen üblich, vergrabene Schichten vorgesehen, so werden diese vergrabenen Schichten (3) nach dem Aufbringen der zweiten Halbleiterzone 2 in die Halbleiterzone 2 eingebracht. Das Einbringen der vergrabenen Schichten 3 erfolgt beispielsweise durch Diffusion oder durch Ionenimplantation.
  • Die vergrabenen Schichten 3 haben den entgegengesetzten Leitungstyp wie die erste Halbleiterzone 1 und die zweite Halbleiterzone 2.
  • Nach der Herstellung der vergrabenen Schichten 3 wird gemäß der Figur 3 auf die zweite Halbleiterzone 2 eine dritte Halbleiterzone 4 aufgebracht. Die dritte Halbleiterzone 4 hat den entgegengesetzten Leitungstyp wie die erste Halbleiterzone 1 und die zweite Haibleiterzone 2. Der spezifische Widerstand der dritten Halbleiterzone 4 beträgt beispielsweise 0,1 bis 10 Ohmcm. Die dritte Halbleiterzone 4 wird vorzugsweise durch Epitaxie hergestellt.
  • Im Ausführungsbeispiel haben die erste Halbleiterzone 1 und die zweite Halbleiterzone 2 den p-Leitungstyp; die vergrabenen Schichten 3 und die dritte Halbleiterzone 4 haben dann den n-Leitungstyp. Die Leitungstypverhältnisse können natürlich auch umgekehrt sein. Nach der Herstellung der dritten Halbleiterzone 4 werden gemäß der Figur 4 in die dritte Halbleiterzone 4 Separationszonen 5 eingebracht, die zur Separation der einzelnen Bauelemente dienen. Diese Separationszonen 4, die denselben Leitungstyp wie die erste Halbleiterzone 1 und die zweite.
  • Halbleiterzone 2 haben, werden beispielsweise durch Diffusion oder durch Ionenimplantation hergestellt.
  • Nach der Herstellung der Separationszonen 5 werden in der dritten Halbleiterzone / die Bauelemente hergestellt. In der Figur 5 sieht man als Ausschnitt einer integrierten Schaltung, die in Wirklichkeit natürlich wesentlich mehr Bauelemente enthält, links einen vertikalen npn-Transistor mit der Emitterzone 6 und der Basis zone 7 und rechts einen pnp-Lateraltransistor mit der Emitterzone 6 und der Kollektorzone 8. Die Kollektorzone des vertikalen Transistors und-die Basiszone des Lateraltransistors werden durch die dritte Halbleiterzone 4 gebildet.
  • Leerseite

Claims (12)

  1. PATEN£TANSPRÜCHE 1) Integrierte Schaltungsanordnung, dadurch gekennzeichnet, daß der Halbleiterkörper eine erste Zone vom bestimmten Leitungstyp aufweist, an die eine zweite Zone vom gleichen Leitungstyp grenzt, deren Leitfähigkeit geringer ist als die der ersten Zone, daß an die zweite Zone eine dritte Zone vom entgegengesetzten Leitungstyp grenzt und daß die Halbleiterzonen für die Bauelemente in die dritte Zone vom entgegengesetzten Leitungstyp eingebracht sind.
  2. 2) Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß vergrabene Schichten vor entgegengesetzten Leitungstyp in die zweite Zone eingebracht sind.
  3. 3) Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Leitfähigkeit und die Dicke der zweiten Halbleiterzone derart gewählt sind, daß die Isolationsspannung der die Boxen für die Bauelemente begrenzenden pn-übergänge ausreichend groß ist.
  4. 4) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in die dritte Zone Separationszonen eingebracht sind.
  5. 5) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der spezifische Widerstand der ersten Zone kleiner als 1 Ohmcm ist.
  6. 6) Integrierte Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der spezifische Widerstand der ersten Zone 10 1 bis 10 Ohmcm beträgt.
  7. 7) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die zweite Zone einen spezifischen Widerstand von 1 bis 10 Ohmcm aufweist.
  8. 8) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die dritte Zone einen spezifischen Widerstand von 0,1 bis 10 Ohmcm hat.
  9. 9) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die erste und zweite Zone den p-Leitungstyp aufweisen.
  10. 10) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die zweite Zone dünner als 25 /u ist.
  11. 11) Verfahren zum Herstellen einer integrierten Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die zweite und dritte Zone durch Epitaxie aufgebracht werden.
  12. 12) Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß nach dem epitaktischen Abscheiden der zweiten Zone auf der ersten Zone vergrabene Schichten in die zweite Zone eindiffundiert werden und daß dann die dritte Zone auf die zweite Zone epitaktisch aufgebracht wird.
DE19762603746 1976-01-31 1976-01-31 Integrierte schaltungsanordnung Pending DE2603746A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762603746 DE2603746A1 (de) 1976-01-31 1976-01-31 Integrierte schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762603746 DE2603746A1 (de) 1976-01-31 1976-01-31 Integrierte schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE2603746A1 true DE2603746A1 (de) 1977-08-04

Family

ID=5968759

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762603746 Pending DE2603746A1 (de) 1976-01-31 1976-01-31 Integrierte schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE2603746A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2408191A1 (fr) * 1977-11-03 1979-06-01 Western Electric Co Dispositif de memoire metal-oxyde-semi-conducteur a n canaux
EP0009442A1 (de) * 1978-09-15 1980-04-02 Thomson-Csf Bipolare Hochspannungstransistoren, integrierte Schaltungen mit solchen Transistoren und Verfahren zur Herstellung solcher Schaltungen
US4216489A (en) * 1979-01-22 1980-08-05 Bell Telephone Laboratories, Incorporated MOS Dynamic memory in a diffusion current limited semiconductor structure
US4994887A (en) * 1987-11-13 1991-02-19 Texas Instruments Incorporated High voltage merged bipolar/CMOS technology

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2408191A1 (fr) * 1977-11-03 1979-06-01 Western Electric Co Dispositif de memoire metal-oxyde-semi-conducteur a n canaux
EP0009442A1 (de) * 1978-09-15 1980-04-02 Thomson-Csf Bipolare Hochspannungstransistoren, integrierte Schaltungen mit solchen Transistoren und Verfahren zur Herstellung solcher Schaltungen
FR2436501A1 (fr) * 1978-09-15 1980-04-11 Thomson Csf Transistors bipolaires a tension elevee, circuits integres comportant de tels transistors, et procede de fabrication de tels circuits
US4216489A (en) * 1979-01-22 1980-08-05 Bell Telephone Laboratories, Incorporated MOS Dynamic memory in a diffusion current limited semiconductor structure
US4994887A (en) * 1987-11-13 1991-02-19 Texas Instruments Incorporated High voltage merged bipolar/CMOS technology

Similar Documents

Publication Publication Date Title
DE2032315C3 (de) Halbleiteranordnung mit emittergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2351761A1 (de) Monolithisch integrierte, in chips aufgeteilte halbleiterschaltungsanordnung
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2347745A1 (de) Integrierter halbleiterkreis und verfahren zu dessen herstellung
DE2235185A1 (de) Monolithische integrierte schaltung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1924712A1 (de) Duennschicht-Kondensator fuer monolithische Schaltungen
DE2649935A1 (de) Referenzdiode
DE1764578A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE2603746A1 (de) Integrierte schaltungsanordnung
DE1901807C3 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE2657822C2 (de)
DE3141001C2 (de) Verfahren zur Herstellung einer einen Feldeffekt-Transistor und einen Speicherkondensator enthaltenden Halbleiter-Speichervorrichtung
DE4443933A1 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE2822911C2 (de) Halbleiteranordnung mit mindestens einem pn-Übergang und Verfahren zu ihrer Herstellung
DE1589690C3 (de) Verfahren zum Herstellen eines monolithischen Festkörperschaltkreises
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2951821A1 (de) Verbessertes verfahren zur herstellung von integrierten halbleitervorrichtungen und damit hergestelltes erzeugnis
DE2105178A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764571C3 (de) Monolithisch integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee