CH636216A5 - N-CHANNEL MOS STORAGE AND METHOD FOR THE PRODUCTION THEREOF. - Google Patents
N-CHANNEL MOS STORAGE AND METHOD FOR THE PRODUCTION THEREOF. Download PDFInfo
- Publication number
- CH636216A5 CH636216A5 CH1130478A CH1130478A CH636216A5 CH 636216 A5 CH636216 A5 CH 636216A5 CH 1130478 A CH1130478 A CH 1130478A CH 1130478 A CH1130478 A CH 1130478A CH 636216 A5 CH636216 A5 CH 636216A5
- Authority
- CH
- Switzerland
- Prior art keywords
- epitaxial layer
- layer
- silicon
- memory according
- zone
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
Die Erfindung betrifft einen N-Kanal-MOS-Speicher mit einer Vielzahl von MOS-Bauelementen, von denen jedes zumindest eine n-leitende Zone in einem p-leitenden Siliciumhalbleiter aufweist. The invention relates to an N-channel MOS memory with a multiplicity of MOS components, each of which has at least one n-type zone in a p-type silicon semiconductor.
In der US-PS 4 012 757 ist ein MOS-Speicher mit wahlfreiem Zugriff (Random Access Memory, ein sog. MOS-RAM) offenbart. Der Schaltungsaufbau dieser Art Speicher ist dergestalt, dass die gespeicherten Ladungen über die Sperrströme ( = Leckstrom in Sperrichtung) abfliessen, also zerstört werden. Die Landungen stellen an kapazitiven Speicherstellen gespeicherte Daten dar. Infolgedessen werden zum längerfristigen Halten der gespeicherten Daten in den Speicherplätzen periodische Auslese- und Auffrischimpulse notwendig. US Pat. No. 4,012,757 discloses a random access memory (so-called MOS RAM). The circuit structure of this type of memory is such that the stored charges flow through the reverse currents (= leakage current in the reverse direction), ie are destroyed. The landings represent data stored in capacitive storage locations. As a result, periodic readout and refresh pulses are necessary for long-term retention of the stored data in the storage locations.
Periodischen Auslese- und Auffrischimpulsen ausgesetzte Speicher werden als dynamische RAMs bezeichnet. Weil der Aufbau des dynamischen RAMs einfacher als jener eines statischen RAMs und deshalb vorzuziehen ist, ist es beim Herstellen eines solchen dynamischen RAMs ebenfalls wünschenswert, das Zerstören der gespeicherten Ladung zu minimalisie-ren. Periodic readout and refresh pulses are called dynamic RAMs. Because the structure of the dynamic RAM is simpler than that of a static RAM and therefore preferable, it is also desirable in the manufacture of such a dynamic RAM to minimize the destruction of the stored charge.
Eine längere Ladungshaltezeit ermöglicht eine Verkleinerung der Frequenz der Auffrischimpulse. Eine längere Ladungshaltezeit verkleinert auch die Möglichkeit, dass gespeicherte Daten während des Zeitintervalls zwischen zwei aufeinanderfolgenden Auffrischimpulsen verlorengehen. Da die Haltezeit der gespeicherten Daten von der Sperrstrom-grösse in dem Bauelement abhängt, ist es wünschenswert, diesen Sperrstrom zu verkleinern. A longer charge holding time enables the frequency of the refresh pulses to be reduced. A longer charge hold time also reduces the possibility that stored data will be lost during the time interval between two successive refresh pulses. Since the holding time of the stored data depends on the size of the reverse current in the component, it is desirable to reduce this reverse current.
In der US-PS 3 997 368 ist eine Verkleinerung von p-n-Übergangssperrströmen durch Unterdrückung der Bildung von Kristalldefekten in der Nähe der p-n-Übergänge im halbleitenden Material mit Hilfe eines Getter-Verfahrens offenbart. Das Gettern umfasst das Einfügen elastischer Gitterdeformationen durch die Bildung einer unter mechanischer Spannung stehenden Schicht auf der rückwärtigen Oberfläche der Scheibe. Dann wird die Schicht für eine gewisse Zeit lang bei einer Temperatur so geglüht, dass Stapelfehler-Keimstellen in die Nähe zur hinteren Oberfläche der Scheibe diffundieren können. Die Diffusion der Keimstellen in Nähe der rückwärtigen Oberfläche unterdrückt die Bildung von Stapelfehlern in dem Bauelement. US Pat. No. 3,997,368 discloses reducing p-n junction reverse currents by suppressing the formation of crystal defects in the vicinity of the p-n junctions in the semiconducting material by means of a getter method. Gettering involves inserting elastic lattice deformations by forming a layer under mechanical stress on the rear surface of the disk. The layer is then annealed at a temperature for a period of time such that stacking fault germ sites can diffuse close to the rear surface of the disk. The diffusion of the germ sites in the vicinity of the rear surface suppresses the formation of stacking errors in the component.
Getter-Verfahren wie jene in der US-PS 3 997 368 beschriebene sind zur Herstellung dynamischer Speicher verwendet worden. Für solche Speicher sind Haltezeiten in der Grössen-ordnung von 6 bis 40 Millisekunden bei 85 °C Zonenübergangstemperatur typisch. Der Ausdruck «Haltezeit» bezeichnet das Zeitintervall, um welches die Auffrischimpulse auseinanderliegen können, ohne dass Informationen aus den Speicherzellen verlorengehen. Gettering methods such as those described in U.S. Patent 3,997,368 have been used to manufacture dynamic memories. Holding times in the order of 6 to 40 milliseconds at 85 ° C. zone transition temperature are typical for such storage devices. The term “hold time” denotes the time interval by which the refresh pulses can be separated without information from the memory cells being lost.
Für jede Anzahl getesteter Speicher ändern sich die Haltezeiten innerhalb eines Bereichs. Durch den Ausdruck «typisch» bezüglich der Werte der Haltezeiten ist beabsichtigt, Werte zu spezifizieren, die eine gegebene Anzahl von Bauelementen in zwei im wesentlichen gleiche Gruppen teilen, wobei die eine Gruppe längere, die andere kürzere Haltezeiten aufweist. Es erscheint deshalb wünschenswert, dynamische Speicher mit typischen Haltezeiten herzustellen, die weit über der Anforderung der Minimalhaltezeit liegen. Um eine annehmbare Ausbeute von hergestellten Speicherbauelementen zu erhalten, ist es wünschenswert, dass im wesentlichen alle solchen Bauelemente die Anforderungen der Minimalhaltezeit aufweisen. The hold times within a range change for each number of memories tested. The term "typical" with respect to the values of the hold times is intended to specify values which divide a given number of components into two essentially identical groups, one group having longer hold times and the other having shorter hold times. It therefore appears desirable to produce dynamic memories with typical hold times that are far above the minimum hold time requirement. In order to obtain an acceptable yield of manufactured memory devices, it is desirable that essentially all such devices have the minimum hold time requirements.
Es ist beispielsweise festgestellt worden (US-PS 4 012 757), dass MOS-RAM-Speicher in einem halbleitenden Körper hergestellt werden können, der einen Substratteil mit einer epitaktischen Schicht aufweist, in welcher die aktiven Zellen des Speichers gebildet werden. Jedoch gibt es bisher keine solchen bekannten Speicher im Handel. Es wird angenommen, dass dies deshalb der Fall ist, weil bislang alle angenommenen Vorteile einer solchen Struktur die zusätzliche Komplexität des Verfahrens und den Aufwand durch die Hinzufügung einer epitaktischen Schicht auf den Siliciumhauptteil nicht überwiegen können. For example, it has been found (US Pat. No. 4,012,757) that MOS RAM memories can be produced in a semiconducting body which has a substrate part with an epitaxial layer in which the active cells of the memory are formed. However, there are no such known stores on the market to date. It is believed that this is the case because, to date, all of the assumed advantages of such a structure cannot outweigh the additional complexity of the process and the effort involved in adding an epitaxial layer to the silicon main part.
Es ist gefunden worden, dass Sperrströme in Halbleiterschaltungen wie dynamische MOS-RAM-Speicher unterdrückt werden können, wenn bei normalen Betriebstemperaturen in der Schaltung der Ladungsträger-Diffusionsstrom vorherrschend wird. It has been found that reverse currents in semiconductor circuits such as dynamic MOS RAM memories can be suppressed if the charge carrier diffusion current becomes predominant in the circuit at normal operating temperatures.
Es ist Aufgabe der Erfindung einen Speicher der eingangs genannten Art zu schaffen, bei dem es möglich ist, die Verfügbarkeit von Minoritätsladungsträgern zu begrenzen, die durch das Matérial und über die Sperrichtung betriebene Übergänge ohne schädliche Einwirkungen auf die gewünschten Übergangseigenschaften diffundieren. It is an object of the invention to provide a memory of the type mentioned at the beginning, in which it is possible to limit the availability of minority charge carriers which diffuse through the material and through the blocking direction transitions without damaging effects on the desired transition properties.
Der erfindungsgemässe Speicher ist durch die im kennzeichnenden Teil des Patentanspruches 1 angeführten Merkmale gekennzeichnet. Die epitaktische Schicht kann eine Dicke eines Bruchteils der Diffusionslänge der Minoritätsla5 The memory according to the invention is characterized by the features stated in the characterizing part of patent claim 1. The epitaxial layer can have a thickness of a fraction of the diffusion length of the minority layer
10 10th
15 15
20 20th
25 25th
30 30th
35 35
40 40
45 45
50 50
55 55
60 60
65 65
3 3rd
636 216 636 216
dungsträger in der beschichteten Struktur aufweisen. Manure carrier in the coated structure.
Die beschichtete Struktur kann derart ausgebildet sein, The coated structure can be designed in such a way
dass ihre Minoritätsladungsträger eine mittlere Diffusionslänge von zumindest ungefähr 500 [im aufweisen, die einer effektiven Lebensdauer der Minoritätsladungsträger von ungefähr 500 |_ls entspricht. Des weiteren kann die Eigenschaft der epitaktischen Schicht bezüglich der Erzeugungszentren von Minoritätsladungsträgern dergestalt sein, dass die Anzahl solcher Zentren so gering ist, dass eine in der epitaktischen Schicht erzeugte Diode bei normalen Betriebstemperaturen des Schaltungsbauelementes im wesentlichen vom Ladungsträgerdiffusionsstrom beherrscht ist. that their minority carriers have an average diffusion length of at least about 500 µm, which corresponds to an effective lifetime of the minority carriers of about 500 | _ls. Furthermore, the property of the epitaxial layer with respect to the generation centers of minority charge carriers can be such that the number of such centers is so small that a diode produced in the epitaxial layer is essentially dominated by the charge carrier diffusion current at normal operating temperatures of the circuit component.
Es ist gefunden worden, dass ein vollständig in der epitaktischen Schicht gebildeter p-n-Übergang einen sehr geringen Sperrstrom aufweist. Demgemäss weist diese Ausführungsform des Speichers in der epitaktischen Schicht eine überraschend lange Haltezeit auf, was die gesonderten Bemühungen beim Herstellungsverfahren rechtfertigt. Wenn die p-n-Über-gänge solch einer Zelle auf einen oberfiächennahen Bereich der Schicht begrenzt und vollständig innerhalb der Schicht gelegen sind, bleiben des weiteren die Durchbrucheigenschaf-ten und Kapazitäten solcher Übergänge im wesentlichen jene, die der geringer dotierten Schicht entsprechen, und nehmen nicht jene Werte an, die mit den höheren Dotierungskonzentrationen im Substratteil des Körpers verbunden sind. It has been found that a p-n junction completely formed in the epitaxial layer has a very low reverse current. Accordingly, this embodiment of the memory in the epitaxial layer has a surprisingly long holding time, which justifies the separate efforts in the production process. Furthermore, if the pn junctions of such a cell are limited to a region of the layer close to the surface and are located entirely within the layer, the breakdown properties and capacities of such junctions essentially remain those which correspond to the less doped layer and do not take those values which are associated with the higher doping concentrations in the substrate part of the body.
Nachstehend ist die Erfindung anhand einer in der Zeichnung dargestellten Ausführungsform beschrieben; es zeigen: The invention is described below with reference to an embodiment shown in the drawing; show it:
Fig. 1 einen Querschnitt durch eine Halbleiter-Scheibe mit einer Epitaxie-Schicht auf einem Substrat in zu dem Substrat proportionaler Dicke Fig. 1 shows a cross section through a semiconductor wafer with an epitaxial layer on a substrate in a thickness proportional to the substrate
Fig. 2 eine vergrösserte Ansicht des Epitaxie-Bereichs gemäss Fig. 1 mit verschiedenen dotierten Bereichen zur Bildung von p-n-Übergängen mit einem geringen Sperrstrom FIG. 2 shows an enlarged view of the epitaxial region according to FIG. 1 with different doped regions for the formation of p-n junctions with a low reverse current
Fig. 3 eine schematische Darstellung der elektrischen Funktion der Anordnung gemäss Fig. 2 3 shows a schematic representation of the electrical function of the arrangement according to FIG. 2
Fig. 4 ein Diagramm von bevorzugten Bor-Konzentrationen im Halbleitermaterial der Scheibe gemäss Fig. 1 und Fig. 5 eine andere bevorzugte Struktur, auf welche die Erfindung anwendbar ist, um günstige Sperrstromcharakteristiken zu erhalten. 4 shows a diagram of preferred boron concentrations in the semiconductor material of the wafer according to FIG. 1 and FIG. 5 shows another preferred structure to which the invention can be applied in order to obtain favorable reverse current characteristics.
Vorliegende Erfindung kann insbesondere bei dynamischen MOS-RAMs verwendet werden. Bezüglich dieses Halbleitertyps wird die vorliegende Erfindung beschrieben, was jedoch nicht bedeutet, dass die Erfindung nicht ein breiteres Anwendungsgebiet besitzt. Allgemein bezieht sich die Erfindung auf zahlreiche Halbleiterelemente, die erfordern, dass der Sperrstrom durch einen in Sperrichtung betriebenen p-n-Übergangsbereich vergleichsweise niedrigt bleibt. The present invention can be used particularly in dynamic MOS RAMs. The present invention is described with respect to this type of semiconductor, but this does not mean that the invention does not have a broader field of application. In general, the invention relates to numerous semiconductor elements that require that the reverse current remain comparatively low through a reverse p-n junction.
Bekannte dynamische N-Kanal-RAMs sind durch herkömmliche Herstellungstechniken auf einer Oberfläche eines p-leitenden dotierten Siliciumscheibchens hergestellt worden. Es ist beispielsweise bekannt, dass eine Korrelation zwischen der Lebensdauer von Minoritätsladungsträgern in dem halbleitenden Werkstoff und den höchsten Haltezeiten der Speicherzellen besteht, die auf der einen Oberfläche des Halbleiterscheibchens gebildet sind. Beispielsweise entspricht in einem Speicherschaltungsgebilde nach dem Stande der Technik die Lebensdauer von Minoritätsträgern in dem Volumen des Siliciumwerkstoffes von 10 bis 50 |_is ungefähr typischen Haltezeiten in den fertig gestellten Speichern von 2 bis 10 Millisekunden. Die Herstellungsschritte zum Erstellen eines solchen Speichers nach dem Stande der Technik umfassen Get-ter-Schritte ähnlich jenen, wie sie in der US-PS 3 997 368 offenbart sind. Known dynamic N-channel RAMs have been fabricated by conventional fabrication techniques on a surface of a p-type doped silicon wafer. For example, it is known that there is a correlation between the service life of minority charge carriers in the semiconducting material and the longest holding times of the memory cells which are formed on one surface of the semiconductor wafer. For example, in a memory circuit structure according to the prior art, the lifespan of minority carriers in the volume of the silicon material corresponds to approximately 10 to 50 times the typical holding times in the finished memories of 2 to 10 milliseconds. The fabrication steps for creating such a prior art memory include gettering steps similar to those disclosed in U.S. Patent 3,997,368.
Es wurde gefunden, dass eine Halbleiterstruktur möglich ist, die eine bestimmte bzw. deutliche, schrittartige Zunahme der Haltezeiten von Speicherzellen eines dynamischen RAMs zur Folge hat. Jedoch erscheint diese Zunahme nur erreichbar zu sein, wenn das Halbleitermaterial, in welchem die Speicherzellen angeordnet sind, so beschaffen ist, dass die Sperrströme aufwerte begrenzt werden, die als «Diffusionskomponente» der Ströme bekannt sind. It has been found that a semiconductor structure is possible which results in a specific or significant, step-by-step increase in the hold times of memory cells of a dynamic RAM. However, this increase appears to be achievable only if the semiconductor material in which the memory cells are arranged is such that the blocking currents are limited to values known as the “diffusion component” of the currents.
Die gewünschte «Eigenschaft» oder kristalline Struktur-Integrität ist eine solche mit dem geringsten Betrag an Verunreinigungen oder schädlichen Fremdstoffen, der mit heutigen Herstellungstechniken und Apparaturen erhalten werden kann. Diese schädlichen Fremdstoffe schliessen beispielsweise Elemente wie Eisen, Nickel, Kupfer, Calcium oder Gold ein. Die schädlichen Fremdstoffe im Sinne der vorliegenden Beschreibung sind jene, die ein Energieniveau aufweisen, das ungefähr halbwegs zwischen dem Valenz- und dem Leitungsband von Silicium liegt. Sie stellen deshalb durch ihre Gegenwart im Kristallgitter Bildungszentren für Minoritätsträger bereit. Von ihnen wird ebenfalls angenommen, dass sie die Ursache für die Bildung von Stapelfehlern oder anderen Kristallfehlern sind, die für die Zunahme von Sperrströmen bekannt sind, wenn sie in der Nähe von p-n-Übergängen entstehen. The desired "property" or crystalline structural integrity is one with the least amount of impurities or harmful foreign substances that can be obtained with today's manufacturing techniques and equipment. These harmful foreign substances include, for example, elements such as iron, nickel, copper, calcium or gold. The harmful foreign substances in the sense of the present description are those which have an energy level which is approximately halfway between the valence and the conduction band of silicon. Because of their presence in the crystal lattice, they therefore provide educational centers for minority carriers. They are also believed to be the cause of the formation of stacking or other crystal defects known to increase reverse currents when they occur near p-n junctions.
Bei Abwesenheit solcher schädlicher Fremdstoffe dient offenbar die Diffusion von Minoritätsladungsträgern, beispielsweise Elektronen in p-leitendem Material, als Steuermechanismus für die auftretenden Sperrströme. Diese Umgebung, nämlich eine vorherrschend diffusionsstromkontrol-lierte Halbleiteranordnung innerhalb des Betriebstemperaturbereichs eines darin gebildeten Bauelementes ist ein bedeutsamer Gesichtspunkt dieser Erfindung. In the absence of such harmful foreign substances, the diffusion of minority charge carriers, for example electrons in p-conducting material, apparently serves as a control mechanism for the reverse currents that occur. This environment, namely a predominantly diffusion current controlled semiconductor device within the operating temperature range of a component formed therein, is an important aspect of this invention.
Bei Diffusionsströmen von Minoritätsladungsträgern ist gefunden worden, dass sie stark temperaturabhängig sind. Ein scharfer Anstieg der Sperrströme an Diodenübergängen ist in der Vergangenheit als Hochtemperaturphänomen angesehen worden. Die Änderung in der Temperaturabhängigkeit von Sperrströmen erscheint der Übergang von einem ladungsträ-gererzeugungsstrom- zu einem diffusionsstromgesteuerten Sperrstrom zu sein, wenn die Temperatur des in Frage stehenden Bauelementes erhöht wird. Diffusion currents from minority charge carriers have been found to be highly temperature-dependent. A sharp rise in reverse currents at diode junctions has been viewed as a high temperature phenomenon in the past. The change in the temperature dependency of reverse currents appears to be the transition from a charge carrier generation current to a diffusion current-controlled reverse current when the temperature of the component in question is increased.
Wenn jedoch das Bauelement wie vorliegend ausgebildet wird, wird der Sperrstrom seiner p-n-Übergänge in wünschenswerter Weise die Temperaturabhängigkeit des Diffusionsstrommechanismus im Hochtemperaturteil des betrachteten Betriebstemperaturbereiches zeigen. Die Betriebstemperaturen können sich von normalen Raumtemperaturen bis zu mehr als 90 °C erstrecken. Wenn auf den höheren Teil des Temperaturbereiches bezug genommen wird, sind normalerweise mehr als 70 °C gemeint. Ein typischer Hochtemperaturbereich erstreckt sich von 70 °C bis 90 °C. Jedoch kann bereits bei Temperaturen über 40 °C der Sperrstrom in reinen kristallinen Strukturen durch Diffusionsströme gesteuert werden. Solche diffusionsstromgesteuerte Strukturen erfordern, dass die Störstellen im wesentlichen dort entfernt werden, wo das aktive Bauelement gebildet ist. However, if the device is formed as is, the reverse current of its p-n junctions will desirably show the temperature dependence of the diffusion flow mechanism in the high temperature portion of the operating temperature range under consideration. Operating temperatures can range from normal room temperatures to more than 90 ° C. When referring to the higher part of the temperature range, it is normally meant more than 70 ° C. A typical high temperature range extends from 70 ° C to 90 ° C. However, the reverse current in pure crystalline structures can be controlled by diffusion currents even at temperatures above 40 ° C. Such diffusion current-controlled structures require that the impurities are essentially removed where the active component is formed.
Eine bevorzugte Ausführungsform besteht in einem dynamischen n-Kanal-Speicher mit beliebigem Zugriff (RAM), der in einem p-leitenden epitaktischen Siliciumkörper eingebaut ist. Der Körper umfasst ein Substrat oder einen Hauptteil, der vorzugsweise mit Bor bis zu einer vergleichsweise hohen Konzentration, vorzugsweise 1019 Boratomen pro cm3 dotiert ist. (Bor ist ein p-Dotierstoff). Auf dem Siliciumhauptteil ist eine mit Bor dotierte epitaktische Siliciumschicht gebildet. In der bevorzugten Ausführungsform ist die epitaktische Schicht nur mit ungefähr 2 x 1015 Dotierstoffatomen pro cm3 dotiert. In dieser Epitaxie-Schicht werden die Speicherzellen gebildet. A preferred embodiment consists of a dynamic n-channel random access memory (RAM) which is built into a p-type epitaxial silicon body. The body comprises a substrate or a main part, which is preferably doped with boron up to a comparatively high concentration, preferably 1019 boron atoms per cm 3. (Boron is a p-type dopant). An epitaxial silicon layer doped with boron is formed on the main silicon part. In the preferred embodiment, the epitaxial layer is only doped with approximately 2 x 1015 dopant atoms per cm3. The memory cells are formed in this epitaxial layer.
Es ist gefunden worden, dass, wenn bei der beschriebenen Struktur des epitaktischen Bauelements der Diffusionsstrom vorherrschend ist, die Kennwerte des Zonenübergangs, wie Kapazität und die Schwellwert- und Durchschlagspannung der Speicherzellenelemente durch den Dotierungswert in der It has been found that if the diffusion current is predominant in the described structure of the epitaxial component, the characteristics of the zone transition, such as capacitance and the threshold and breakdown voltage of the memory cell elements, are determined by the doping value in the
5 5
10 10th
15 15
20 20th
25 25th
30 30th
35 35
40 40
45 45
50 50
55 55
60 60
65 65
636 216 636 216
4 4th
epitaktischen Schicht bestimmt werden. Auf der anderen Seite teil ein erhöhtes Fremdstoffeinfangvermögen. Eine Erklärung sind die Sperrströme über die Übergänge in den Bauelementen für eine solche grössere Fähigkeit kann nicht gegeben werden, epitaxial layer can be determined. On the other hand, an increased foreign matter trapping capacity. One explanation is the blocking currents over the transitions in the components for such a greater ability cannot be given
durch die verringerte Verfügbarkeit der Minoritätsträger, bei- Es seien jedoch einige Theorien erörtert, die einen gewissen spielsweise Elektronen, innerhalb einer Diffusionslänge vom Einblick gestatten. due to the reduced availability of the minority carriers. However, some theories are to be discussed that allow a certain amount of electrons, for example, within a diffusion length of insight.
Zonenübergang im hochdotierten Substrat begrenzt. Ein Spei- 5 Ein erster Mechanismus für eine solche Barriere könnte eher in einer solchen Struktur weist infolgedessen optimale das Ergebnis möglicher Ionenbindungen zwischen den Fremd-Eigenschaften bezüglich der Kapazität, der Schwell- und Stoffen und anderen Atomen im dotierten, kristallinen Halb-Durchschlagspannung und zusätzlich niedere Sperrstromcha- leiter sein. Solche Bindungen erklären zumindest teilweise das rakteristiken auf, die sich vorteilhaft in langen Haltezeiten für Zurückhalten der Fremdstoffe innerhalb des Siliciumhaupt-jede der einzelnen Zellen in dem Speicher auswirken. 10 teils 12, wenn diese durch das Gebilde diffundieren. Jedoch Die vorteilhaften Ergebnisse der beschriebenen Struktur sind solche Ionenbindungen, durch welche die Fremdstoffe verschwinden jedoch, wenn der Wert an schädlichen Fremd- innerhalb der hochdotierten Struktur des Siliciumhauptteils Stoffen dergestalt ist, dass das Bauelement, beispielsweise der zurückgehalten werden, nur einer von verschiedenen Mecha-Speicher in der epitaktischen Schicht, bedeutsam in seinen nismen zum Gettern störender Fremdstoffe. Sperrstromeigenschaften durch von in der Nähe des Zonen- 15 Von einem anderen Mechanismus wird angenommen, dass Übergangs erzeugten Minoritätsladungsträgern gesteuert wird. er eine elastische Gitterdeformation betrifft, die, wie gefunden Es wird deshalb wichtig, den Speicher im Werkstoff so wurde, an der Grenzfläche zwischen dem SiHciumhauptteil 12 auszubilden, dass er die beschriebenen «Eigenschaften», d.h. und der epitaktischen Schicht 14 auftritt. Die elastische Gittereinen Wert an schädlichen Fremdstoffen aufweist, der so dehnung ist das Ergebnis der verschiedenen Dotierungswerte gering ist, dass der Fremdstoffwert selbst mit heutzutage ver- 20 in dem Siliciumhauptteil 12 und der epitaktischen Schicht 14. fügbaren Techniken schwierig zu messen ist. Es erscheint Die verschiedenen Dotierungswerte begründen Unterschiede jedoch, dass die Vorteile der Struktur auch dadurch entstehen, im Gitterabstand des Siliciumhauptteils 12 und der epitakti-dass die Struktur Eigenschaften aufweist, die die Fremdstoffe sehen Schicht 14, die gitterverformende Fehlanpassungs-im Siliciumkörper zu gettern suchen, so dass die epitaktische Versetzungen zur Folge haben. Von diesen Versetzungen wird Schicht dazu neigt, einen wünschenswert niedrigen Wert an 25 angenommen, dass sie zu einem Einfangen oder Gettern der solchen schädlichen Fremdstoffen aufzuweisen. störenden Fremdstoffe aus der epitaktischen Schicht 14 bei- Zone transition limited in the highly doped substrate. A first mechanism for such a barrier could rather in such a structure consequently optimally show the result of possible ion bonds between the foreign properties with regard to the capacitance, the swelling and substances and other atoms in the doped, crystalline semi-breakdown voltage and additionally low reverse current conductors. Such bonds explain, at least in part, the characteristics which are advantageous in long holding times for the retention of the foreign substances within the silicon head - each of the individual cells in the memory. 10 partly 12 if they diffuse through the structure. However, the advantageous results of the structure described are those ion bonds through which the foreign substances disappear, however, if the value of harmful foreign substances within the highly doped structure of the silicon main part is such that the component, for example that which is retained, is only one of different mechanisms. Storage in the epitaxial layer, significant in its nisms for gettering interfering foreign substances. Reverse Current Characteristics By Near Zone 15 Another mechanism is believed to control minority carriers generated in transition. it relates to an elastic lattice deformation, which, as found, it is therefore important to make the storage in the material so that at the interface between the main silicon 12 that it has the described «properties», i.e. and epitaxial layer 14 occurs. The elastic lattice has a value of harmful foreign substances which is so low that the result of the different doping values is low, so that the foreign substance value is difficult to measure even with techniques that are nowadays available in the main silicon part 12 and the epitaxial layer 14. The different doping values justify differences, however, that the advantages of the structure also result from the lattice spacing of the main silicon part 12 and the epitaxial structure, which has properties that the foreign substances see. Layer 14, which try to getter the lattice-deforming mismatch in the silicon body. so the epitaxial dislocations result. These dislocations are thought to have a desirably low value of 25 that they have to trap or getter such harmful contaminants. disturbing foreign substances from the epitaxial layer 14
In Fig. 1 ist ein Teil einer Halbleiterscheibe dargestellt, die steuern. 1 shows a part of a semiconductor wafer which controls.
allgemein mit dem Bezugszeichen 11 bezeichnet ist. Die Das Gettern als Ergebnis der in eine Oberfläche einer is generally designated by reference numeral 11. The gettering as a result of getting into a surface
Scheibe 11 ist im Querschnitt dargestellt, um die relative Dicke Scheibe eingebrachten Fehlanpassungs-Versetzungen ist . Disc 11 is shown in cross-section to be the relative thickness disc introduced misalignment misalignments.
zwischen dem Substrat oder dem Hauptteil 12 der Scheibe 11 30 bekannt. In der US-PS 3 997 368 ist eine solche Einrichtung und der epitaktischen Schicht 14 aufzuzeigen, die auf einer zum Gettern von Störstellen offenbart. Jedoch ist in der vorlie- between the substrate or the main part 12 of the disc 11 30 known. Such a device and the epitaxial layer 14 is disclosed in US Pat. No. 3,997,368, which discloses one for gettering impurities. However, in the present
Fläche des Hauptteils angeordnet ist. Das Silicium des Haupt- genden Scheibenstruktur die Ebene der Fehlanpassungs-Ver- Surface of the main part is arranged. The silicon of the main disc structure the level of mismatch adjustment
teils 12 weist eine Dicke von ungefähr 500 |j.m auf. Setzungen an der Grenzfläche zwischen dem Siliciumhauptteil part 12 has a thickness of approximately 500 μm. Settlements at the interface between the silicon bulk
Im Vergleich zu dem Siliciumhauptteil 12 beträgt die 12 und der epitaktischen Schicht 14 gelegen. Es wird ange- Compared to the silicon main part 12, the 12 and the epitaxial layer 14 are located. It will be
Dicke der epitaktischen Schicht vorzugsweise nur 10 bis 15 35 nommen, dass die Nähe der Fehlanpassungs-Versetzungen zu Thickness of the epitaxial layer preferably increases only 10 to 15 35 that the proximity of the mismatch dislocations increases
(im. Infolgedessen sind in Fig. 1 in stark vergrössertem Mass- den aktiven p-n-Übergängen in der epitaktischen Schicht 14 (As a result, the active p-n junctions in the epitaxial layer 14 are to a greatly enlarged extent in FIG. 1
Stab die ungefähren Verhältnisse der Dicke des Siliciumhaupt- die Wirksamkeit im Gettern während aller Erhitzungsverfah- The approximate ratios of the thickness of the silicon head - the effectiveness in gettering during all heating processes -
teils zur Dicke der epitaktischen Schicht der Scheibe 11 darge- rensschritte erhöht. Diese Erhöhung gilt im Vergleich zu dem stellt. in der US-PS 3 997 368 offenbarten Verfahren zum Gettern auf increases in part to the thickness of the epitaxial layer of the pane 11. This increase is compared to the poses. methods of gettering disclosed in U.S. Patent 3,997,368
Das Ausgangsmaterial des Hauptteils 12 der Scheibe 11 ist 40 der rückwärtigen Oberfläche. Es sei jedoch verstanden, dass p + Silicium mit (100) Kristallorientierung. Die p-Dotierung ist die Erfindung nicht auf einen der erläuterten Mechanismen eine Bor-Dotierung mit zumindest 1018 Atomen pro cm3. Der beschränkt ist. Diese Theorien werden lediglich als mögliche The starting material of the main part 12 of the disk 11 is 40 of the rear surface. However, it should be understood that p + silicon with (100) crystal orientation. The p-doping is not the invention on one of the mechanisms explained a boron doping with at least 1018 atoms per cm3. Which is limited. These theories are only as possible
Dotierwert für das Ausgangsmaterial von zumindest 1018 Bor- Erklärung zu den Ergebnissen angeboten. Doping value for the starting material offered by at least 1018 boron explanation of the results.
atomen pro cm3 ist als Schwellwertgrenze bezüglich des Dotie- Mit der auf diese Weise beobachteten erhöhten Fähigkeit, atoms per cm3 is the threshold value with respect to the doping. With the increased ability observed in this way,
rens der epitaktischen Schicht herausgefunden worden, damit 45 schädliche Fremdstoffe in dem Siliciumhauptteil zurück- und sich der gesamte Vorteil einstellt. Wenn der Siliciumhauptteil von der Epitaxieschicht fernzuhalten im Verein mit verschie- The epitaxial layer has been found so that 45 harmful foreign substances are returned to the silicon main part and the entire advantage arises. If the silicon main part to keep away from the epitaxial layer in association with various
12 mit zumindest einem solchen Wert dotiert wird, kann die denen Vorsichtsmassregeln zur Verhinderung, dass die Fremd- 12 is endowed with at least one such value, the precautionary measures to prevent the foreign
epitaktische Schicht 14 mit nicht messbar geringen Konzentra- stoffe in die Scheibe 11 während des Herstellungsverfahrens tionen dieser schädlichen Fremdstoffe wie Eisen, Nickel, Kup- des Halbleiterbauelements eindiffundieren, wird die epitakti- If epitaxial layer 14 with non-measurably low concentration substances diffuses into the pane 11 during the production process of these harmful foreign substances such as iron, nickel, copper and the semiconductor component, the epitaxial layer
fer, Kalcium oder Gold gezüchtet werden. 50 sehe Schicht 14 relativ frei von solchen Fremdstoffen. Infolge- fer, calcium or gold can be grown. 50 see layer 14 relatively free of such foreign substances. As a result-
Andererseits ist gefunden worden, dass die epitaktische dessen hat die beschichtete Struktur oder die Scheibe 11 verSchicht bei Bor-Dotierungswerten unterhalb von 1018 Atomen gleichsweise lange Minoritätsträger-Lebensdauereigenschafpro cm3 Anzeichen von zunehmend höheren Fremdstoffkon- ten. On the other hand, it has been found that the epitaxial coating of the coated structure or the disk 11 has equally long minority carrier lifetime properties per cm 3 with boron doping values below 1018 atoms, indicating increasingly higher foreign substance accounts.
zentrationen zeigt. Diese höheren Konzentrationen an Fremd- Die epitaktische Schicht wird mit einem Dotierungswert shows centers. These higher concentrations of foreign The epitaxial layer comes with a doping value
Stoffen haben entsprechend kürzere wirksame Lebensdauer 55 von ungefähr 2 x 1015 Boratomen pro cm3 aufgewachsen. Der der Minoritätsträger zur Folge. Infolgedessen kann es in Dotierungswert bestimmt beispielsweise die Kapazität der einem sehr reinen Verfahren mit eigentlich keiner Einführung Zonenübergänge in dem Werkstoff. Fabrics have grown correspondingly shorter effective lifetimes 55 of approximately 2 x 1015 boron atoms per cm3. The result of the minority carrier. As a result, it can determine in doping value, for example, the capacity of a very pure process with actually no introduction of zone transitions in the material.
störender Fremdstoffe in die Halbleiterstruktur möglich sein, An der Grenzfläche zwischen der epitaktischen Schicht dieselben hochwirksamen Lebensdauereigenschaften selbst und dem ursprünglichen Substrat gibt es in typischer Weise ei- interfering foreign substances in the semiconductor structure may be possible. At the interface between the epitaxial layer, the same highly effective lifetime properties themselves and the original substrate typically exist.
mit einem geringeren Dotierungwert als 1018 Atome pro cm3 60 nen Bereich mit einem Dotierstoffkonzentrationsgradienten, with a doping value lower than 1018 atoms per cm3 60 nene region with a dopant concentration gradient,
im Substrat zu erhalten. der von einer Ausdiffusion des Bors aus dem Substrat in die to get in the substrate. that of a diffusion of the boron from the substrate into the
Bei einer bevorzugten Ausführungsform beträgt die Bor- epitaktische Schicht während des Wachsens der epitaktischen In a preferred embodiment, the boron epitaxial layer is during the growth of the epitaxial
Konzentration im Siliciumhauptteil 12 infolgedessen ungefähr Schicht herrührt. Jedoch ist dieser Effekt in einer epitakti- Concentration in the main silicon part 12 consequently results in approximately layer. However, this effect is in an epitaxial
1019 Atome pro cm3. Es wird angenommen, dass bei diesem sehen Schicht einer Dicke von ungefähr 10 bis 15 um, wie er 1019 atoms per cm3. It is believed that in this see layer about 10 to 15 µm thick as he
Dotierungswert in dem vorstehend beschriebenen Verfahren 65 für die bevorzugte Ausführungsform typisch ist, vernachlässig- Doping value in method 65 described above is typical of the preferred embodiment, negligible-
der Siliciumhauptteil als Barriere oder als Einfangstelle für bar. the main silicon part as a barrier or as a capture point for bar.
durch die Scheibe 11 diffundierende störende Fremdstoffe Es ist gefunden worden, dass der so erzeugte Halbleiterwirkt. körper aus dem Siliciumhauptteil und der epitaktischen Wie gefunden wurde, hat der hochdotierte Siliciumhaupt- Schicht eine typische Elektronenlebensdauer von zumindest interfering foreign substances diffusing through the pane 11. It has been found that the semiconductor produced in this way works. body of the silicon main part and the epitaxial As was found, the highly doped silicon main layer has a typical electron life of at least
5 5
636 216 636 216
500 (is aufweist. Ein solcher Wert entspricht einer Diffusionslänge für die Minoritätsladungsträger, nämlich der Elektronen, von ungefähr 500 |im. Die Dicke der epitaktischen Schicht beträgt infolgedessen nicht mehr als Via der Elektronen-Diffusionslänge. Es kann demgemäss davon ausgegangen werden, dass es sich bei dem Material innerhalb des Volumens, in welchem von freien Elektronen angenommen werden kann, dass sie über den gleichrichtenden Zonenübergang als effektiver Sperrstrom diffundieren, hauptsächlich um das stark dotierte Material des Substrats handelt. In diesem stark dotierten Siliciumhauptteil sind die freien Elektronen in Vergleich zu der leicht dotierten epitaktischen Schicht anzahlmäs-sig gering, wo die zu dem Dotierungswert umgekehrt proportionalen freien Elektronen zahlreicher sind. Auf diese Weise spiegeln in einer defektfreien epitaktischen Schicht die gemessenen Erzeugungslebensdauern die diffusionsstrombegrenzen-den Eigenschaften der Struktur wieder. Jedoch ist zu gleicher Zeit der Zonenübergang in eine endliche Dicke des leicht dotierten Materials eingebettet. Es ist das leicht dotierte Material, das die guten Durchschlagseigenschaften und die geringe Kapazität der MOS-Elemente in der Schicht bestimmt. 500 (is. Such a value corresponds to a diffusion length for the minority charge carriers, namely the electrons, of approximately 500 μm. The thickness of the epitaxial layer is consequently no more than Via of the electron diffusion length. It can accordingly be assumed that it The material within the volume in which free electrons can be assumed to diffuse through the rectifying zone transition as an effective reverse current is mainly the heavily doped material of the substrate. In this heavily doped silicon main part, the free electrons are compared to the lightly doped epitaxial layer is small in number, where the free electrons, which are inversely proportional to the doping value, are more numerous easier time the zone transition is embedded in a finite thickness of the lightly doped material. It is the lightly doped material that determines the good breakdown properties and the low capacitance of the MOS elements in the layer.
In Fig. 2 ist mit vergrössertem Massstab ein Teil der epitaktischen Schicht 14 mit einem Teil des benachbarten Siliciumhauptteils 12 dargestellt. In der epitaktischen Schicht 14 sind Zonen entgegengesetzter Leitfähigkeit mit n-Störstellen, wie Phosphor- oder Arsenatome, mit vergleichsweise geringer Tiefe (ungefähr 0,5 bis 2 (im) eingebettet. FIG. 2 shows part of the epitaxial layer 14 with part of the adjacent main silicon part 12 on an enlarged scale. Zones of opposite conductivity with n-impurities, such as phosphorus or arsenic atoms, are embedded in the epitaxial layer 14 with a comparatively shallow depth (approximately 0.5 to 2 (im)).
Das selektive Überwiegen von n-Störstellen liefert n-leitende Zonen 22, 23, 24 auf der Oberfläche der epitaktischen Schicht 14 und hat jeweils p-n-Übergänge 25,26,27 zur Folge. Selektiv in Form eines Musters ausgebrachte Oxidschichten und zusätzliche, über dielektrische Oxidschichten angeordnete leitende Bereiche bilden aktive MOS-Bauelemente des dynamischen n-Kanal-RAMs, das hierin beschrieben ist. Im einzelnen sind Transistoren 28,29 dargestellt. Diese Bauelemente und ihre verbindenen Gebilde können in Übereinstimmung mit bekannten Verfahrensschritten gebildet werden. Es ist jedoch wichtig anzumerken, dass sich keiner der aktiven MOS-Strukturen mit den p-n-Übergängen über dicht an der oberen Oberfläche der epitaktischen Siliciumschicht gelegene Bereiche hinauserstreckt. Vielmehr ist die gesamte Bauelementstruktur jeder Speicherzelle in der Nähe der oberen Oberfläche der epitaktischen Schicht 14 ausgebildet. The selective predominance of n-impurities provides n-type zones 22, 23, 24 on the surface of the epitaxial layer 14 and results in p-n junctions 25, 26, 27 in each case. Oxide layers selectively applied in the form of a pattern and additional conductive regions arranged over dielectric oxide layers form active MOS components of the dynamic n-channel RAM which is described herein. Transistors 28, 29 are shown in detail. These components and their connecting structures can be formed in accordance with known method steps. However, it is important to note that none of the active MOS structures with the p-n junctions extend beyond areas close to the top surface of the epitaxial silicon layer. Rather, the entire device structure of each memory cell is formed in the vicinity of the upper surface of the epitaxial layer 14.
Die optimale Dicke für die epitaktische Schicht 14 ist in der Tat eine solche, die in nur geringem Masse den Tiefenabstand der p-n-Übergänge von der oberen Oberfläche der Schicht, zuzüglich der zu erwartenden Tiefe der Verarmungszone am Zonenübergang übersteigt. Die Bestimmung der Tiefe der Verarmungszone ist bekannt. Sie hängt selbstverständlich von der Dotierung des Halbleitermaterials, beispielsweise jener der epitaktischen Schicht 14, und der maximalen, an den Zonenübergang angelegten Sperrspannung ab. Eine solche Dicke der Schicht 14 gestattet noch, dass der Zonenübergang die Eigenschaften der leicht dotierten Schicht 14 beibehält, während sie zugleich die Einwirkung des Siliciumhauptteils mit dessen stark verminderter Anzahl an freien Elektronen maximal vergrössert. The optimal thickness for epitaxial layer 14 is in fact one that only slightly exceeds the depth distance of the p-n junctions from the top surface of the layer, plus the expected depth of the depletion zone at the zone junction. The determination of the depth of the depletion zone is known. It of course depends on the doping of the semiconductor material, for example that of the epitaxial layer 14, and the maximum reverse voltage applied to the zone transition. Such a thickness of the layer 14 still allows the zone transition to retain the properties of the lightly doped layer 14, while at the same time maximally increasing the action of the main silicon part with its greatly reduced number of free electrons.
Die Transistoren 28,29 gehören zu zwei benachbarten Speicherzellen, die allgemein mit den Bezugszeichen 30, 31 in Fig. 3 bezeichnet sind. Ein anderes Element jeder dieser Zellen 30, 31 ist jeweils ein Kondensator 32,33. The transistors 28, 29 belong to two adjacent memory cells, which are generally designated by the reference numerals 30, 31 in FIG. 3. Another element of each of these cells 30, 31 is a capacitor 32, 33.
Der eine Belag 34 des Kondensators 32 ist Bestandteil der epitaktischen Schicht 14. In gleicher Weise ist der eine Belag 35 des Kondensators 33 das zu der Zone 24 benachbarte epitaktische Silicium. Die Gegenbeläge 36,37 der jeweiligen Kondensatoren 32,33 sind auf Siliciumoxiddünnschichten 38, 39 im Abstand von der epitaktischen Schicht 14 angeordnet. The one coating 34 of the capacitor 32 is part of the epitaxial layer 14. In the same way, the one coating 35 of the capacitor 33 is the epitaxial silicon adjacent to the zone 24. The counter-coatings 36, 37 of the respective capacitors 32, 33 are arranged on thin silicon oxide layers 38, 39 at a distance from the epitaxial layer 14.
Die Beläge 36,37 sowie deren verbindende Zuleitungen 41,42 zu einer gemeinsamen Ebene konstanter Spannung sind vorzugsweise aus polykristallinem Silicium gebildet. Die Gates 43,44 der Tranistoren 26,27 sind ebenfalls aus polykristallinem Silicium gebildet. Die Gates 43,44 sind, wie die Beläge 36,37, vom epitaktischen Silicium durch Siliciumoxiddünnschichten 46,47 getrennt. The layers 36, 37 and their connecting leads 41, 42 to a common plane of constant voltage are preferably formed from polycrystalline silicon. The gates 43, 44 of the transistors 26, 27 are also formed from polycrystalline silicon. The gates 43, 44, like the pads 36, 37, are separated from the epitaxial silicon by silicon oxide thin layers 46, 47.
Die Dicke der Dünnschichten 38, 39,46,47 sind so gewählt, dass sie in einem Bereich von 20 bis 200 nm reichen. Typische Dicken von 90 nm sind derzeit bevorzugt. Die Dicke solcher Oxiddünnschichten beträgt deshalb nur etwa '/io der Dicke der dickeren Oxidschichten 48, die bevorzugt im Bereich von einem (im liegen. Die Tiefen der n-leitenden Diffusionszonen liegen im Vergleich ebenfalls in der Grössenord-nung von 0,9 (im unter der oberen Oberfläche der epitaktischen Schicht 14. The thickness of the thin layers 38, 39, 46, 47 are selected so that they range from 20 to 200 nm. Typical thicknesses of 90 nm are currently preferred. The thickness of such oxide thin layers is therefore only about 10/10 of the thickness of the thicker oxide layers 48, which are preferably in the range of one (in. The depths of the n-conducting diffusion zones are also in the order of magnitude of 0.9 (in under the top surface of the epitaxial layer 14.
Die Gates 43, 44 bilden insgesamt Wortauswahlleitungen, die senkrecht zur Schnittebene der Fig. 2 sich erstrecken. Die Leitungen 41,42 führen von den Speicherzellen 30, 31 weg, die von der epitaktischen Schicht 14 durch die Feldoxidschichten 48 getrennt sind. The gates 43, 44 form a total of word selection lines which extend perpendicular to the sectional plane of FIG. 2. The lines 41, 42 lead away from the memory cells 30, 31, which are separated from the epitaxial layer 14 by the field oxide layers 48.
Eine zweite Ebene eines Metallisierungsmusters 49, vorzugsweise aus Aluminium, ist von den Gates und den Kondensatorbelägen durch eine dielektrische Zwischenschicht 50 getrennt. Selektive Öffnungen 51 in der Schicht 50 gestatten es, dass das Muster 49 die Zone 23 kontaktiert. Wie aus Fig. 2 ersichtlich, werden durch jede Öffnung zwei Speicherzellen (30 und 31) kontaktiert. Die Leiter der Schicht 49 bilden Bit-Abtastleitungen des Speichers. Die obere Oberfläche der Zellen 30,31 wird passiviert durch eine obere dielektrische Schicht 52. A second level of a metallization pattern 49, preferably made of aluminum, is separated from the gates and the capacitor coatings by a dielectric intermediate layer 50. Selective openings 51 in layer 50 allow pattern 49 to contact zone 23. As can be seen from FIG. 2, two memory cells (30 and 31) are contacted through each opening. The layer 49 conductors form bit scan lines of memory. The upper surface of the cells 30, 31 is passivated by an upper dielectric layer 52.
Fig. 4 zeigt ein typisches Konzentrationsprofil der epitaktischen Schicht 14, des Siliciumhauptteiles 12 und des Grenzflächenbereichs zwischen diesem und der epitaktischen Schicht. Da die epitaktische Schicht 14 auf hochdotiertes Silicium aufgewachsen wird, findet eine Bor-Ausdiffusion aus dem Siliciumhauptteil statt. Das Bor diffundiert in die epitaktische Schicht, jedoch übersteigt die Wachstumsrate der epitakti-hauptteil. Deshalb stellt sich die Bor-Konzentration in der epitaktischen Schicht schnell auf den gewünschten Wert von etwa 2 x 1015 Boratomen pro cm3 ein. Aus einem Vergleich des Dotierungskonzentrationsprofils mit einem darüber liegenden Teil der Scheibe 11 einschliesslich der hochdotierten n-leitenden Bereiche als Bezug ist ersichtlich, dass die aktiven Zonen und die p-n-Übergänge vollständig in Silicium gebildet sind, das eine gleichmässige Dotierungskonzentration aufweist. FIG. 4 shows a typical concentration profile of the epitaxial layer 14, the silicon main part 12 and the interface area between the latter and the epitaxial layer. Since the epitaxial layer 14 is grown on highly doped silicon, boron is diffused out of the main silicon part. The boron diffuses into the epitaxial layer, but the growth rate exceeds the main epitaxial portion. Therefore, the boron concentration in the epitaxial layer quickly adjusts to the desired value of approximately 2 x 1015 boron atoms per cm3. A comparison of the doping concentration profile with an overlying part of the wafer 11, including the highly doped n-type regions as a reference, shows that the active zones and the p-n junctions are formed entirely in silicon, which has a uniform doping concentration.
Fig. 5 bezieht sich auf einen alternativen Speicher in der vorliegenden Ausbildung. In dem genannten US-Patent 4 012 757 ist beispielsweise eine kombinierte bzw. verschmolzene Drain- und Kondensatorzone offenbart. Fig. 5 zeigt ebenfalls eine Ausführungsform mit verschmolzener Drain- und Kondensatorzone (34 und 35). Diese Ausführungsform hilft Raum im Grundriss der Speicherzellen (30 und 31) zu sparen. Es erscheint, dass grössere Speicher, beispielsweise 16384 bits, verglichen mit 4096 bits, besonders vorteilhaft durch die vorliegenden Lehren beeinflusst werden, wenn z.B. der geometrische Entwurf der Zellen mit verkleinerter Speicherkapazität verkleinerte Haltezeiten nach sich ziehen würde. Die Ausführungsform in Fig. 5 stellt einen solchen Speicher dar. Bezugszeichen für entsprechende funktionelle Elemente sind dieselben wie in Fig. 2 und 3. 5 relates to an alternative memory in the present embodiment. For example, a combined or fused drain and capacitor zone is disclosed in said U.S. Patent 4,012,757. Fig. 5 also shows an embodiment with a fused drain and capacitor zone (34 and 35). This embodiment helps to save space in the layout of the memory cells (30 and 31). It appears that larger memories, e.g. 16384 bits compared to 4096 bits, are particularly advantageously influenced by the present teachings, e.g. the geometrical design of the cells with reduced storage capacity would result in shorter holding times. The embodiment in FIG. 5 represents such a memory. Reference symbols for corresponding functional elements are the same as in FIGS. 2 and 3.
Jedoch unterscheidet sich der Schnitt durch die beiden Speicherzellen 30,31 vom entsprechenden Abschnitt in Fig. 1 aufgrund einer versetzten Anordnung der benachbarten Zellen 30,-31. Ebenso erstreckt sich die Zone 23, ein Arsen-Implantat, rechtwinklig zu der Schnittebene und wirkt als Bit-Auswahllei-tung 49. Die-Gates 43, 44 sind durch polykristallines Silicium gebildet, jedoch ist ihre gemeinsame Zuleitung zur Wortauswahlleitung 55 nunmehr aus Aluminium gebildet. Der Kontakt der Wortauswahlleitung 55 zum Gate 44 ist nicht dargestellt, da er ausserhalb der Schnittebene angeordnet ist. Die However, the section through the two memory cells 30, 31 differs from the corresponding section in FIG. 1 due to an offset arrangement of the adjacent cells 30, -31. Zone 23, an arsenic implant, likewise extends at right angles to the cutting plane and acts as a bit selection line 49. The gates 43, 44 are formed by polycrystalline silicon, but their common lead to the word selection line 55 is now made from aluminum . The contact of the word selection line 55 to the gate 44 is not shown since it is arranged outside the cutting plane. The
5 5
10 10th
15 15
20 20th
25 25th
30 30th
35 35
40 40
45 45
50 50
55 55
60 60
65 65
636 216 636 216
6 6
jeweiligen Kondensatorbeläge 36, 37 erstrecken sich rechtwinklig zur Schnittebene über die Leitungen 41,42 zur gemeinsamen Konstantspannungsquelle. Dielektrische Zwischenschichten 56,57 trennen die Kondensatorbeläge 36,37 jeweils von den benachbarten Gate-Leitern 43,44. respective capacitor coverings 36, 37 extend at right angles to the sectional plane via lines 41, 42 to the common constant voltage source. Dielectric intermediate layers 56, 57 each separate the capacitor coatings 36, 37 from the adjacent gate conductors 43, 44.
Die Betriebsweise von Speicherstrukturen wie die hier beschriebenen ist bekannt. Die Zunahme der Haltezeiten der Zellen ist aber eine markante Abweichung, wenn die Speicherstruktur in Form eines diffusionsstromgesteuerten Aufbaus betrieben werden kann. Bei dieser Betriebsweise wird der Sperrstrom umgekehrt proportional zur Dotierstoffkonzentration im Halbleitermaterial, in dem die interessierenden Zonenübergänge liegen. The operation of memory structures such as that described here is known. The increase in the holding times of the cells is, however, a marked deviation if the storage structure can be operated in the form of a diffusion current-controlled structure. In this mode of operation, the reverse current becomes inversely proportional to the dopant concentration in the semiconductor material in which the zone transitions of interest lie.
Es ist gefunden worden, dass das Fremdstoffeinfangvermögen eines hochdotierten Siliciumhauptteils 12, obgleich gegenüber weniger hoch dotiertem Material verbessert, nichts destoweniger begrenzt ist. It has been found that the foreign matter trapping ability of a heavily doped silicon body 12, although improved over less heavily doped material, is nonetheless limited.
Es ist deshalb wünschenswert, von Anfang an den Wert der schädlichen Fremdstoffe zu minimalisieren, die in die Sili-ciumscheibe 11 eintreten können. Während des Aufwachsens der epitaktischen Schicht 14 treten auch Fremdstoffe in das System über verunreinigte Gase ein. Jedoch ist der Anteil solcher Fremdstoffe gering, der aus den Behandlungsgasen in das Halbleitermaterial eindringt. It is therefore desirable to minimize from the beginning the value of the harmful foreign substances that can enter the silicon wafer 11. During the growth of the epitaxial layer 14, foreign substances also enter the system via contaminated gases. However, the proportion of such foreign substances that penetrates from the treatment gases into the semiconductor material is small.
Diese Gase sind im allgemeinen genügend rein, so dass sie zumeist als wesentliche Quelle von Verunreinigungen ausser Betracht bleiben können. These gases are generally sufficiently pure that they can mostly be disregarded as an essential source of contaminants.
Es ist jedoch eine bedeutsamere mögliche Quelle von Fremdstoffen entdeckt worden. Es wurde nämlich gefunden, dass, während die Scheiben 11 für das Anwachsen der epitaktischen Schicht 14 erhitzt werden, Fremdstoffe leicht von der Halterung 63 (Fig. 1) über die Grenzfläche 64 zwischen der Scheibe 11 und der Halterung 63 wandern. Es ist deshalb wünschenswert, das Eindiffundieren von Fremdstoffen aus der Halterung 63 zu beseitigen. Es ist beispielsweise gefunden worden, dass gewisse Halterungen mehr störende Verunreinigungen als andere enthalten. However, a more significant potential source of foreign matter has been discovered. Namely, it has been found that while the disks 11 are heated for the growth of the epitaxial layer 14, foreign matter easily migrates from the holder 63 (FIG. 1) over the interface 64 between the disk 11 and the holder 63. It is therefore desirable to remove the diffusion of foreign matter from the holder 63. For example, it has been found that certain mounts contain more disruptive contaminants than others.
Besonders vorteilhaft befundene Halterungen sind aus pyrolytischem Graphit hergestellt. Die Fremdstoffwerte in solchen Halterungen waren genügend niedrig, um ihre Verwendung zur Erzielung typischer Lebensdauern von mehr als 500 (is in der beschichteten Struktur zu gestatten. Brackets found to be particularly advantageous are made from pyrolytic graphite. The levels of contaminants in such mounts were sufficiently low to permit their use to achieve typical lifetimes of more than 500 (is in the coated structure.
Der Übergang schädlicher Fremdstoffe von der Halterung 63 zur Scheibe 11 wird insbesondere durch den direkten Kontakt zwischen den Scheiben 11 und der Halterung 62 während des Aufwachs ens der epitaktischen Schicht 14 auf jeder Scheibe 11 gefördert. The transition of harmful foreign substances from the holder 63 to the plate 11 is promoted in particular by the direct contact between the plates 11 and the holder 62 during the growth of the epitaxial layer 14 on each plate 11.
Vorteilhaft sollte vor dem Aufwachsen der epitaktischen Schicht 14 in der gewünschten Borkonzentration von 2 x 1015 Atomen pro cm3 die Selbstdotierung begrenzt werden. Das Selbstdotieren ist ein Phänomen, durch welches die epitaktische Schicht 14 Dotierstoffe von dem Siliciumhauptteil über die Gasumgebung der Scheiben 11 aufnimmt. Boratome diffundieren aus dem Siliciumhauptteil in die Reaktionsgasatmosphäre aus und schlagen sich in der Kristallstruktur der epitaktischen Schicht 14 erneut nieder. Before the epitaxial layer 14 is grown in the desired boron concentration of 2 × 1015 atoms per cm 3, the self-doping should advantageously be limited. Self-doping is a phenomenon by which the epitaxial layer 14 absorbs dopants from the silicon body via the gas environment of the wafers 11. Boron atoms diffuse out of the silicon main part into the reaction gas atmosphere and are reflected again in the crystal structure of the epitaxial layer 14.
Um die Bor-Ausdiffusion aus dem Siliciumhauptteil 12 zu steuern, wird vorzugsweise eine Schicht 66 aus hochreinem polykristallinem Silicium auf die Oberfläche der Halterung 63 mit einer Dicke von ungefähr 2 oder 3 |im aufgebracht. Die Scheiben 11 werden dann von der Oberfläche der beschichteten Halterung 63 getragen. In order to control the boron out-diffusion from the main silicon part 12, a layer 66 of high-purity polycrystalline silicon is preferably applied to the surface of the holder 63 with a thickness of approximately 2 or 3 μm. The disks 11 are then carried by the surface of the coated bracket 63.
Dann werden die Scheiben 11 auf etwa 1100° C in Wasserstoffatmosphäre aufgeheizt. Bei dieser Temperatur neigt das Bor dazu, von der Scheibenoberfläche zu verdampfen; und dann wird 5 Minuten lang Chlorwasserstoffsäure in gasförmiger Form zugegeben, wodurch etwa 0,5 |im des Siliciums von der Oberfläche abgeätzt werden. Die Ätzung schreitet viel schneller als das Verdampfen der Boratome aus dem Silicium fort. Die Ätzung in situ wird zur weiteren Vervollkommnung durchgeführt; und es hat sich gezeigt, dass ohne das Ätzen eine Vielzahl von Defekten in der epitaktischen Schicht entstehen. Then the disks 11 are heated to about 1100 ° C. in a hydrogen atmosphere. At this temperature, the boron tends to evaporate from the wafer surface; and then gaseous hydrochloric acid is added for 5 minutes, etching away about 0.5 µm of the silicon from the surface. The etching proceeds much faster than the evaporation of the boron atoms from the silicon. The in-situ etching is carried out for further improvement; and it has been shown that without the etching, a large number of defects arise in the epitaxial layer.
Während die Scheiben auf der Halterung im Reaktionsge-fäss verbleiben, wird die Temperatur auf ungefähr 1040 °C während etwa 2 oder 3 Minuten geringfügig abgesenkt. Danach wird ein Dichlorsilan-Verfahren zum Aufwachsen der epitaktischen Schicht 14 begonnen. Das Hauptträgergas ist Wasserstoff mit in sehr geringen Mengen eingeführten Dotierungsgasen. Es ist wünschenswert, die Mengen genau einzustellen, um genaue Dotierungswerte in den epitaktischen Schichten zu erhalten. Selbst unter idealen Bedingungen hat die Ausdiffusion aus dem hochdotierten Siliciumhauptteil 12 eine gewisse Wirkung auf den Dotierungswert der epitaktischen Schicht. While the disks remain on the holder in the reaction vessel, the temperature is slightly lowered to about 1040 ° C over about 2 or 3 minutes. A dichlorosilane process for growing the epitaxial layer 14 is then started. The main carrier gas is hydrogen with doping gases introduced in very small quantities. It is desirable to adjust the amounts accurately to obtain accurate doping levels in the epitaxial layers. Even under ideal conditions, the diffusion out of the highly doped silicon main part 12 has a certain effect on the doping value of the epitaxial layer.
Weitere Verfahrensschritte gehören zu der Bildung der MOS-Speicherzellen 30,31 in der epitaktischen Schicht 14. In der epitaktischen Schicht 14 werden die Zonen 22,23, 24 des entgegengesetzten Leitungstyps entweder durch Diffusion oder durch Ionenimplantationstechniken gebildet. Die Massnahme, nur bestimmte Bereiche der epitaktischen Schicht 14 den Dotierungsstoffen des entgegengesetzten Leitungstyps auszusetzen, wird durch selektive Oxid-Maskierung nach bekannten Methoden erreicht. Further process steps include the formation of the MOS memory cells 30, 31 in the epitaxial layer 14. In the epitaxial layer 14, the zones 22, 23, 24 of the opposite conductivity type are formed either by diffusion or by ion implantation techniques. The measure of exposing only certain regions of the epitaxial layer 14 to the dopants of the opposite conductivity type is achieved by selective oxide masking according to known methods.
Weitere Schritte umfassen die Bildung von Oxiddünnschichten sowie Aufbringen und Formgebung des polykristallinen Siliciums. Dielektrische Zwischenschichten werden gebildet, gefolgt durch Aufbringen von Aluminium für die Bit-Äbtastleitungen. Diese Verfahrensschritte können nach bekannten Methoden durchgeführt werden. Further steps include the formation of oxide thin films and the application and shaping of the polycrystalline silicon. Dielectric interlayers are formed, followed by depositing aluminum for the bit scan lines. These process steps can be carried out according to known methods.
Während dieser Verfahrensschritte können störende Fremdstoffe in verschiedenen Konzentrationen sowohl über Spülwasser als auch über die sonstige Handhabung in die obere Oberfläche der Scheibe 11 eingeführt werden. Deshalb wird vor der Bildung der Metallisierungsmuster ein «open window»-Phosphor-Getterschritt ausgeführt. Es wird jedoch von der Getterung störender Fremdstoffe durch den stark dotierten Siliciumhauptteil 14 angenommen, dass diese während der einzelnen Herstellungsverfahrensschritte fortlaufend auftritt, um Kristalldefekte in den aktiven Bereichen der epitaktischen Schicht 14 zu minimalisieren, wenn die Bauelemente an deren Oberfläche gebildet werden. During these process steps, interfering foreign substances in various concentrations can be introduced into the upper surface of the disk 11 both via rinsing water and via other handling. Therefore, an “open window” phosphor getter step is carried out before the formation of the metallization pattern. However, gettering of interfering foreign substances by the heavily doped silicon main part 14 is assumed to occur continuously during the individual manufacturing process steps in order to minimize crystal defects in the active regions of the epitaxial layer 14 when the components are formed on the surface thereof.
Bei der Vervollständigung der MOS-Speicher ist der Ausschluss von Quellen störender Fremdstoffe während der verschiedenen Herstellungsschritte von fortlaufendem Interesse. Es sei jedoch bemerkt, dass in einer im wesentlichen reinen Umgebung der wirksame Ausschluss solcher Fremdstoffe von geringerer Wichtigkeit ist. Dies ist besonders mit Hinblick auf den vorhandenen Fremdstoffeinfangmechanismus zutreffend. In the completion of the MOS memory, the exclusion of sources of interfering foreign substances during the various manufacturing steps is of constant interest. However, it should be noted that in an essentially clean environment, the effective exclusion of such foreign substances is of less importance. This is particularly true with regard to the existing foreign matter trapping mechanism.
Zusammengefasst kann also gesagt werden, dass in einem dynamischen MOS-RAM die Sperrströme, die gespeicherte Ladungen abführen, durch eine Minimalisierung der Minori-tätsladungsträgererzeugungs-Stromkomponenten verkleinert werden. Indem diese Ströme minimalisiert werden, sind die Sperrströme nur noch durch die Minoritätsladungsträgerdiffu-sions-Stromkomponenten bestimmt. Der Speicher wird in idealer Weise in einer oberen Halbleiterschicht eines Schichtaufbaus gebildet. Die Halbleiterschicht wird epitaktisch mit relativ geringer Dotierungskonzentration auf einem Halbleitersubstrat desselben Leitungstyps aufwachsen gelassen, dessen Dotierungskonzentration ungefähr 3 Grössenordnungen (1000 x) grösser als in der epitaktischen Schicht ist. Die epitaktische Schicht ist mit Vorzug für Speicherschaltungen dadurch geeignet, dass sie mit sehr geringen Sperrströmen ausgebildet werden kann. Das Material bildet des weiteren durch seine beschichtete Struktur eine Basis zum Optimieren der dynamischen Speicherbauelementeigenschaften. In summary, it can be said that in a dynamic MOS RAM, the reverse currents that dissipate stored charges are reduced by minimizing the minor charge carrier generation current components. By minimizing these currents, the reverse currents are only determined by the minority carrier diffusion current components. The memory is ideally formed in an upper semiconductor layer of a layer structure. The semiconductor layer is grown epitaxially with a relatively low doping concentration on a semiconductor substrate of the same conductivity type, the doping concentration of which is approximately 3 orders of magnitude (1000 ×) greater than in the epitaxial layer. The epitaxial layer is preferably suitable for memory circuits in that it can be formed with very low reverse currents. Thanks to its coated structure, the material also forms a basis for optimizing the dynamic memory component properties.
5 5
10 10th
15 15
20 20th
25 25th
30 30th
35 35
40 40
45 45
50 50
55 55
60 60
65 65
G G
3 Blatt Zeichnungen 3 sheets of drawings
Claims (8)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84800077A | 1977-11-03 | 1977-11-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH636216A5 true CH636216A5 (en) | 1983-05-13 |
Family
ID=25302070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH1130478A CH636216A5 (en) | 1977-11-03 | 1978-11-02 | N-CHANNEL MOS STORAGE AND METHOD FOR THE PRODUCTION THEREOF. |
Country Status (17)
| Country | Link |
|---|---|
| JP (2) | JPS5474684A (en) |
| BE (1) | BE871678A (en) |
| CA (1) | CA1129550A (en) |
| CH (1) | CH636216A5 (en) |
| DE (1) | DE2846872B2 (en) |
| FR (1) | FR2408191A1 (en) |
| GB (1) | GB2007430B (en) |
| HK (1) | HK25484A (en) |
| IL (1) | IL55812A (en) |
| IN (1) | IN151278B (en) |
| IT (1) | IT1100012B (en) |
| MY (1) | MY8400042A (en) |
| NL (1) | NL191768C (en) |
| PL (1) | PL115612B1 (en) |
| SE (1) | SE438217B (en) |
| SG (1) | SG56282G (en) |
| TR (1) | TR20234A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4216489A (en) * | 1979-01-22 | 1980-08-05 | Bell Telephone Laboratories, Incorporated | MOS Dynamic memory in a diffusion current limited semiconductor structure |
| EP0024905B1 (en) * | 1979-08-25 | 1985-01-16 | Zaidan Hojin Handotai Kenkyu Shinkokai | Insulated-gate field-effect transistor |
| JPS5694732A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Semiconductor substrate |
| EP0033130B1 (en) * | 1980-01-25 | 1986-01-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JPH0782753B2 (en) * | 1984-08-31 | 1995-09-06 | 三菱電機株式会社 | Dynamic memory device |
| USD845135S1 (en) | 2017-02-24 | 2019-04-09 | S. C. Johnson & Son, Inc. | Bottle neck with cap |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1544327A1 (en) * | 1951-01-28 | 1970-02-26 | Telefunken Patent | Method for producing a doped zone in a limited area of a semiconductor body |
| US3918081A (en) * | 1968-04-23 | 1975-11-04 | Philips Corp | Integrated semiconductor device employing charge storage and charge transport for memory or delay line |
| US3852800A (en) * | 1971-08-02 | 1974-12-03 | Texas Instruments Inc | One transistor dynamic memory cell |
| JPS5123432B2 (en) * | 1971-08-26 | 1976-07-16 | ||
| JPS4931509U (en) * | 1972-06-17 | 1974-03-19 | ||
| US3961355A (en) * | 1972-06-30 | 1976-06-01 | International Business Machines Corporation | Semiconductor device having electrically insulating barriers for surface leakage sensitive devices and method of forming |
| US4012757A (en) * | 1975-05-05 | 1977-03-15 | Intel Corporation | Contactless random-access memory cell and cell pair |
| US3997368A (en) * | 1975-06-24 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Elimination of stacking faults in silicon devices: a gettering process |
| US4003036A (en) * | 1975-10-23 | 1977-01-11 | American Micro-Systems, Inc. | Single IGFET memory cell with buried storage element |
| JPS5279786A (en) * | 1975-12-26 | 1977-07-05 | Fujitsu Ltd | Semiconductor memory device |
| JPS5290279A (en) * | 1976-01-23 | 1977-07-29 | Nippon Telegr & Teleph Corp <Ntt> | Mos memory device |
| DE2603746A1 (en) * | 1976-01-31 | 1977-08-04 | Licentia Gmbh | Integrated circuit with three zones of opposite conductivity - has circuit components deposited in third zone |
| DE2619713C2 (en) * | 1976-05-04 | 1984-12-20 | Siemens AG, 1000 Berlin und 8000 München | Semiconductor memory |
-
1978
- 1978-10-11 GB GB7840104A patent/GB2007430B/en not_active Expired
- 1978-10-25 SE SE7811094A patent/SE438217B/en not_active IP Right Cessation
- 1978-10-26 TR TR20234A patent/TR20234A/en unknown
- 1978-10-27 DE DE2846872A patent/DE2846872B2/en active Granted
- 1978-10-27 IL IL55812A patent/IL55812A/en unknown
- 1978-10-30 CA CA314,979A patent/CA1129550A/en not_active Expired
- 1978-10-31 BE BE191457A patent/BE871678A/en not_active IP Right Cessation
- 1978-11-02 FR FR7831052A patent/FR2408191A1/en active Granted
- 1978-11-02 JP JP13466978A patent/JPS5474684A/en active Pending
- 1978-11-02 NL NL7810929A patent/NL191768C/en not_active IP Right Cessation
- 1978-11-02 CH CH1130478A patent/CH636216A5/en not_active IP Right Cessation
- 1978-11-02 IT IT29360/78A patent/IT1100012B/en active
- 1978-11-03 PL PL1978210682A patent/PL115612B1/en not_active IP Right Cessation
-
1979
- 1979-03-19 IN IN268/CAL/79A patent/IN151278B/en unknown
-
1982
- 1982-11-04 SG SG562/82A patent/SG56282G/en unknown
-
1983
- 1983-12-15 JP JP1983192222U patent/JPS59115667U/en active Granted
-
1984
- 1984-03-22 HK HK254/84A patent/HK25484A/en not_active IP Right Cessation
- 1984-12-30 MY MY42/84A patent/MY8400042A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| NL7810929A (en) | 1979-05-07 |
| SG56282G (en) | 1983-09-02 |
| BE871678A (en) | 1979-02-15 |
| GB2007430A (en) | 1979-05-16 |
| PL210682A1 (en) | 1979-07-16 |
| IL55812A (en) | 1981-10-30 |
| DE2846872A1 (en) | 1979-05-10 |
| TR20234A (en) | 1980-11-01 |
| IT7829360A0 (en) | 1978-11-02 |
| CA1129550A (en) | 1982-08-10 |
| NL191768B (en) | 1996-03-01 |
| SE438217B (en) | 1985-04-01 |
| JPH019174Y2 (en) | 1989-03-13 |
| JPS59115667U (en) | 1984-08-04 |
| MY8400042A (en) | 1984-12-31 |
| NL191768C (en) | 1996-07-02 |
| JPS5474684A (en) | 1979-06-14 |
| DE2846872C3 (en) | 1989-06-08 |
| DE2846872B2 (en) | 1981-04-30 |
| IL55812A0 (en) | 1978-12-17 |
| PL115612B1 (en) | 1981-04-30 |
| HK25484A (en) | 1984-03-30 |
| FR2408191A1 (en) | 1979-06-01 |
| GB2007430B (en) | 1982-03-03 |
| SE7811094L (en) | 1979-05-04 |
| FR2408191B1 (en) | 1982-11-19 |
| IT1100012B (en) | 1985-09-28 |
| IN151278B (en) | 1983-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4213244C2 (en) | Semiconductor device and method for its production | |
| DE3033333C2 (en) | ||
| DE3427977C2 (en) | ||
| EP0939430A2 (en) | Method of manufacturing a polycristalline silicon structure | |
| DE2756855A1 (en) | PROCESS FOR PRODUCING A MATRIX FROM MEMORY CELLS WITH HIGH CAPACITY | |
| DE4223272C2 (en) | Semiconductor device with a well structure and method for its production | |
| DE2429705C3 (en) | Schottky diode and process for its manufacture | |
| DE2823967C2 (en) | ||
| DE2512373A1 (en) | BARRIER LAYER SURFACE FIELD EFFECT TRANSISTOR | |
| DE2160427C3 (en) | ||
| DE19605633A1 (en) | Diode mfr. by inclined etching and double diffusion | |
| DE3116268C2 (en) | Method for manufacturing a semiconductor device | |
| DE2749607A1 (en) | CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING IT | |
| EP0810673B1 (en) | Semiconductor device with compensation implantation and method of manufacture | |
| DE112019001741T5 (en) | SEMI-CONDUCTOR DEVICE AND MANUFACTURING METHOD | |
| DE3038571A1 (en) | ZENER DIODE | |
| DE2448478A1 (en) | PROCESS FOR MANUFACTURING PN SEMICONDUCTOR TRANSITIONS | |
| DE1539090B1 (en) | Integrated semiconductor device and method of making it | |
| DE2748222A1 (en) | CONDENSER TANK ARRANGEMENT | |
| DE19818518A1 (en) | Semiconductor device with a p-n junction | |
| CH636216A5 (en) | N-CHANNEL MOS STORAGE AND METHOD FOR THE PRODUCTION THEREOF. | |
| CH665308A5 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT. | |
| DE3915594A1 (en) | SEMICONDUCTOR DEVICE | |
| DE102006053438A1 (en) | Semiconductor structure, semiconductor memory device and method of making the same | |
| DE4110331C2 (en) | Semiconductor device and method for its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased |