JPH0855938A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0855938A JPH0855938A JP6211711A JP21171194A JPH0855938A JP H0855938 A JPH0855938 A JP H0855938A JP 6211711 A JP6211711 A JP 6211711A JP 21171194 A JP21171194 A JP 21171194A JP H0855938 A JPH0855938 A JP H0855938A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- circuit board
- semiconductor device
- young
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229920005989 resin Polymers 0.000 claims abstract description 161
- 239000011347 resin Substances 0.000 claims abstract description 161
- 229910000679 solder Inorganic materials 0.000 claims abstract description 84
- 239000000945 filler Substances 0.000 claims abstract description 34
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 230000007774 longterm Effects 0.000 abstract description 12
- 238000006073 displacement reaction Methods 0.000 abstract description 11
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 16
- 239000003822 epoxy resin Substances 0.000 description 11
- 229920000647 polyepoxide Polymers 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000002844 melting Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- 229910020220 Pb—Sn Inorganic materials 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000000704 physical effect Effects 0.000 description 6
- 239000011295 pitch Substances 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 229910052745 lead Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
- H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
ップチップ接続した長期信頼性の高い半導体装置及び接
続作業性の良いその製造方法を提供する。 【構成】 半導体素子(チップ)1は半田バンプ3によ
り回路基板2に取付けられ、回路基板の配線層8に接続
され、半導体素子1と回路基板2との間にはヤング率の
異なる第1の樹脂41と第2の樹脂42とが充填されて
いる。チップ1と回路基板2の間隙のチップ中央部分に
充填されている第1樹脂41はチップ周辺部に充填され
た第2の樹脂42よりヤング率が高く堅いので、チップ
を十分固定できる。さらに第1樹脂はフィラーを含有し
第2樹脂を含有していないので、第2樹脂は容易に狭い
チップ1と回路基板2との間隙に入込むことができる。
また半導体装置をくり返し使用後でも、チップ中心を固
定する第1樹脂が存在するので、半田バンプの上面と下
面の変位差が小さくバンプの長期信頼性は低下しない。
Description
がそのはんだバンプなどの突起電極を介して接続された
構造の半導体装置に関するものである。
には、半導体素子(以下、チップという)から導出した
複数のリード先端を回路基板上の配線パターンに電気的
に接続するか、あるいは、半導体素子を直接回路基板に
搭載し、ワイヤボンディング、TAB(Tape Automated
Bonding)により電気的に接続するなどの方法がある。し
かし、チップからリードを突出させて回路基板に取付け
ることは、半導体装置の高密度実装化に対する大きな障
害になっている。特に近年、半導体装置の用途は多様化
し、さらに高密度実装化が進んでおり、例えば、メモリ
カードのような薄い回路基板を用い、しかもメモリ素子
の実装数も増加する傾向にある中で、リードを用いてチ
ップを実装することには限界がある。そこで、チップに
形成した複数の接続電極を直接回路基板の配線パターン
に接続するフリップチップ法が注目されている。
基板にフリップチップ接続した従来の半導体装置を示し
ている。図9のチップ1は、その表面に内部の集積回路
に電気的に接続された接続電極として用いられるAlな
どのパッド電極7と、このパッド電極7の上に接続さ
れ、Pb、Snなどを主成分とする低融点金属のはんだ
バンプから構成された高さ約100μmの突起電極3を
備えている。この回路基板2には複数のチップ1が実装
されている。チップ上の複数の突起電極3は、回路基板
2の表面に形成された配線層8の配線パターンに電気的
に接続されることによって回路基板2に搭載される。突
起電極3は、低融点金属以外にも金を使用することもあ
るし、絶縁性の球状体の表面に導電層を形成した電極を
用いることもある。低融点金属としては、Pb−Sn、
In−Snはんだなどが知られている。回路基板2に
は、ガラス基材にエポキシ樹脂を含浸させて積層してな
るプリント基板、セラミック基板、シリコン半導体基板
等が用いられている。
じなので、回路基板2には配線層8の配線パターンが形
成されている。チップ1は、接続電極として用いられる
Alなどのパッド電極7と、このパッド電極7の上に接
続され、高さ約100μ程度のはんだバンプなどの突起
電極3を備えている。この様に回路基板2には複数のチ
ップ1が実装されている。チップ上の複数の突起電極3
は、回路基板2の表面に形成された配線層8の配線パタ
ーンに電気的に接続されることによって回路基板2に搭
載される。一般に、半導体装置はその使用に際してチッ
プから発生する熱によって温度上昇する。チップから発
生した熱は、前記突起電極を通して回路基板に伝わり、
回路基板をも高温にする。この時チップと回路基板が熱
膨張する。図9及び図10に示すようなフリップチップ
接続では、チップ1と回路基板2の熱膨張係数に違いが
あると、それにより発生する熱応力は突起電極3に集中
する。図10では、このような応力を緩和するために、
チップ1と回路基板2との間に樹脂4を充填してこの間
を樹脂封止している。
止するまでの図10に示す半導体装置の従来方法を図1
1及び図12を参照して説明する。チップ1のパッド電
極7に接続されたはんだバンプの突起電極3は、回路基
板2の配線層8の配線パターン上に載置されて仮止めさ
れる。次に突起電極3(以下、はんだバンプという)を
リフローすることによって、これを配線パターンに接続
する(図11)。次にチップ1と回路基板2との間にエ
ポキシ樹脂やポリイミドなどの樹脂4を流し込む(図1
2)。なお、従来から半導体装置の樹脂封止体材料の1
つとして知られているシリコーン樹脂はヤング率が小さ
すぎてこの樹脂封止材料には用いられていなかった。次
いで、流し込まれた樹脂を硬化させてチップ1を回路基
板2に実装する(図10参照)。
止を用いないフリップチップ接続では、半導体装置の長
期信頼性の確保が難しい。とくに、高密度化し、チップ
サイズが大きくなる現状では、チップと回路基板の熱膨
張係数の違いによって突起電極に熱応力が集中するの
で、この長期信頼性を確保するのは難しくなっている。
樹脂封止したフリップチップ接続では、はんだバンプに
集中する応力を緩和するために樹脂の物性値を最適に選
定する必要がある。樹脂封止体の材料は、一般にはんだ
の熱膨張係数に近い樹脂が良いとされている。ところ
で、樹脂の物性値は、樹脂中に含まれるフィラーの量に
依存している。フィラーのサイズは、数μm〜数10μ
mであり、通常は10〜20μm程度である。しかし、
フリップチップ接続の接続ピッチが小さくなる場合、は
んだバンプ間のスペースやチップと回路基板間のスペー
スも同様に小さくなる。その時ヤング率などの物性値を
最適にした樹脂を選定しても、樹脂中のフィラーのサイ
ズが大きいために回路基板とチップとの隙間に樹脂が入
らないという問題が発生する。これは、とくに100μ
mピッチ以下のような微細な接続ピッチのときに問題と
なっている。また、フィラーを含有しない樹脂を用いた
ときは最適な物性値を持つ樹脂を選定できないために半
導体装置の長期信頼性を低下させている。
プを回路基板に仮付けしてからリフローにより接続する
までの間、チップと回路基板は主としてフラックスの粘
着力で保持される。この時フラックスの物性として粘着
力が必要となるが、粘着力の大きいフラックスは、これ
を塗布した時の広がり性が悪く作業性が良くない。ま
た、微細な接続ピッチの時に確実に全電極が薄くフラッ
クスを塗布するのが難しい。さらに近年注目されている
フラックスレス接続ではチップと回路基板の保持力は、
はんだバンプを押し付けたときのはんだの粘着力のみと
なり信頼性に欠ける傾向にある。フリップチップ接続と
しては、はんだバンプのリフロー接続ではなくAu−A
uの加圧による接続では、チップと回路基板の位置合わ
せ前に接着剤を塗布し仮付けする工程を含んでいるが、
はんだバンプを用いたフリップチップ接続では、はんだ
バンプをリフローしたときのセルフアライメント効果を
期待しているために、リフロー前に接着剤で固めてしま
うのは都合が悪い。本発明は、このような事情によりな
されたものであり、チップをはんだバンプを介して回路
基板にフリップチップ接続した長期信頼性の高い半導体
装置を提供し、また、接続作業性の良い半導体装置の製
造方法を提供することを目的にしている。
だバンプなどの突起電極を回路基板に直接接続するフリ
ップチップ接続を用いた半導体装置において、チップと
回路基板との間に物性値の異なる第1の樹脂及び第2の
樹脂を充填したことに特徴がある。即ち、本発明の半導
体装置は、回路基板と、はんだバンプからなる突起電極
によって前記回路基板に取り付けられ、この回路基板の
配線層に電気的に接続された少なくとも1つの半導体素
子と、前記半導体素子と前記回路基板との間に充填され
たヤング率の異なる第1の樹脂と第2の樹脂とを備え、
前記第1の樹脂は、前記半導体素子の中央部に充填さ
れ、前記第2の樹脂は、前記半導体素子の周辺部に充填
され、かつ前記第1の樹脂は、前記第2の樹脂よりヤン
グ率が大きいことを特徴としている。前記第1の樹脂に
はフィラーを含有するようにし、前記第2の樹脂にはフ
ィラーが実質的に含有されていないようにしても良い。
前記回路基板には窪みが形成されており、前記半導体素
子の中央部分に充填されている前記第1の樹脂の一部が
この窪みの中に固定されているようにしても良い。
回路基板に半導体素子を所定のヤング率を有する第1の
樹脂によって仮付けする工程と、前記半導体素子の前記
突起電極をはんだリフローにより前記回路基板に接続す
る工程と、前記第1の樹脂よりヤング率の小さい第2の
樹脂を前記半導体素子と回路基板との間に流し込み、そ
の後この第1の樹脂と第2の樹脂を硬化する工程とを備
えていることを特徴とする。
に充填されている第1の樹脂はチップ周辺部に形成され
る第2の樹脂よりヤング率が大きく堅いので、チップを
十分固定することができる。また、第1の樹脂にフィラ
ーが充填されており、第2の樹脂にはフィラーが充填さ
れていないので、第2の樹脂は容易に狭いチップと回路
基板との間隙に入り込むことができる。また、半導体装
置を繰り返し使用した後でも、チップ中心を固定する第
1の樹脂が存在するので、はんだバンプの上面と下面と
の変位差が小さく、したがってはんだバンプの長期信頼
性の低下は発生しない。
する。まず、図1及び図2を参照して第1の実施例を説
明する。図1は、半導体装置の平面図、図2は、そのA
−A′線に沿う部分の断面図である。チップ(半導体素
子)1は、その表面に内部に形成されたメモリや論理回
路などの集積回路と電気的に接続され、接続電極として
用いられるAlなどのパッド電極7と、このパッド電極
7の上に接続され、Pb、Snなどを主成分とする低融
点金属のはんだバンプから構成された高さ100μm程
度の突起電極3を備えている。図1ではパッド電極及び
回路基板上の配線層の表示は省略している。図1に示す
ように、はんだバンプ3は、チップ1の周辺部に整列さ
れている。また、回路基板2には複数のチップ1が実装
されている。チップ1上の複数のはんだバンプ3は、回
路基板2の表面に形成された配線層8の配線パターンに
電気的に接続されることによって回路基板2に搭載され
る。図1では回路基板上の配線層の表示は省略してい
る。低融点金属としては、Pb−Sn、In−Sn半田
などが知られている。回路基板2には、ガラス基材にエ
ポキシ樹脂を含浸させて積層してなるプリント基板、セ
ラミック基板、シリコン半導体基板等が用いられてい
る。
ップから発生する熱によって温度上昇する。チップから
発生した熱は、はんだバンプなどの突起電極を通して回
路基板に伝わり、回路基板をも高温にする。この時チッ
プと回路基板が熱膨張する。本発明のようなフリップチ
ップ接続では、チップ1と回路基板2の熱膨張係数に違
いがあると、それにより発生する熱応力は突起電極3に
集中する。本発明ではこのような応力を緩和するため
に、チップ1と回路基板2との間に樹脂を充填してこの
間を樹脂封止している。そして、チップ1と回路基板2
との間に充填されている樹脂は、チップ1の中央部分に
配置されているエポキシ樹脂などの第1の樹脂41と、
チップ1の周辺部分に配置され、やはりエポキシ樹脂な
どからなる第2の樹脂42から構成されている。第1の
樹脂41にはシリカなどのフィラー5が添加されていて
そのヤング率が大きく、第2の樹脂42には実質的にフ
ィラーは含有されていないか、含有されていても非常に
その量は少ないのでヤング率が小さい。
に実装されており、はんだバンプ3によってフリップチ
ップ接続されている。ここで、はんだバンプ(突起電
極)の半導体装置における信頼性について説明する。図
13は、回路基板2にフリップチップ接続により搭載し
たチップ1を使用したときに発生する熱に基因する回路
基板等の伸びを示している。チップと回路基板との間に
樹脂が充填されていない場合もしくはヤング率があまり
大きくない樹脂が一様に充填されている場合において、
チップ1と回路基板2とは熱膨張係数に差があるので、
半導体装置の使用時にははんだバンプ3のチップ1及び
回路基板2上の相対位置が異なり変位の差(ΔL)が生
じる。したがって、半導体装置を使用していないときの
はんだバンプのチップ側(図の上側)と回路基板側(図
の下側)の位置の変位の差を0とすると、半導体装置を
使用する前の低温時のチップ1の中心(A点)から所定
のはんだバンプ3までの距離をLとし、半導体装置の使
用時の温度上昇によってA点からはんだバンプ3までの
距離がチップ1はΔL1まで伸び、回路基板2は、ΔL
2まで伸びるので、使用時の前記変位の差ΔLは、(Δ
L2+L)−(ΔL1+L)=ΔL2−ΔL1で表され
る。
装置を繰り返し使用したときのはんだバンプの上面と下
面の変位の差の逆数に関係する。つまり前記変位の差Δ
Lが大きいほど応力がはんだバンプに集中して半導体装
置の長期信頼性は低下する。一方、このような説明によ
れば従来の半導体装置(図9参照)では、図14に示す
変位の差ΔLは、チップの中心からはんだバンプまでの
距離に比例するのでチップサイズが大きくなれば信頼性
もそれにしたがって低下する。これに反し、本発明の、
たとえば図2に示す半導体装置では、チップ1の中央部
分にヤング率の大きな第1の樹脂41が充填されてお
り、この第1の樹脂41がこの部分(距離L1)のチッ
プ1を回路基板2に強固に固定している。そのためこの
部分では、チップ1と回路基板2との変位の差が発生し
ない。つまり、この部分でははんだバンプ3の長期信頼
性に関係しない。この信頼性は、チップ1の周辺に充填
された第1の樹脂41の端からはんだバンプ3までのヤ
ング率の小さい第2の樹脂42の部分(距離L2)で決
まり、信頼性に関係する部分が従来のチップ1中心から
はんだバンプ3までの距離Lより小さくなる(L>L
2)ので、本発明では、信頼性の低下が減少する。
はんだバンプ3までの距離L2を100〜500μmの
範囲内に固定することにより、チップサイズが大きくな
っても、チップ3の中心から第1の樹脂41の端までの
距離L1を大きくすれば、はんだバンプ3の信頼性低下
は起こらない。第1の樹脂41は、チップ1を固定する
ために存在し、第2の樹脂42は、はんだバンプの保護
に用いられる。第1の樹脂のヤング率は、400kg/
mm2 以上、好ましくは、400〜1000kg/mm
2 にすることが望ましい。第2の樹脂のヤング率は、第
1の樹脂のヤング率より小さくし、又、400kg/m
m2 以下、好ましくは、100kg/mm2 以下にする
のが望ましい。第2の樹脂の熱膨張係数は、はんだバン
プの熱膨張係数と同じか、それに近いものを選び、材料
の選択によってはんだバンプにかかる応力を少なくす
る。はんだバンプの材料は、例えば、Pb−Sn、In
−Snなどを主成分とし、その熱膨張係数は20〜40
×10-6/℃であるのが適当である。
フィラー5が添加されていてそのヤング率が大きく、一
方、第2の樹脂42には実質的にフィラーは添加されて
おらず、したがってヤング率が小さいことにある。第2
の樹脂にはフィラーが実質的に含有されていないので、
半導体装置の微細化が進んで、チップと回路基板との間
隙が著しく小さくなっても、第2の樹脂は、フィラー粒
子が障害にならずに流暢に前記間隙に流れ込むことがで
きる。また、フィラー5の添加量を変化させることによ
ってそのヤング率を適宜変えることができる。従来のフ
リップチップ接続に用いる樹脂に混入されるフィラーや
本発明の第2の樹脂に混入されるフィラーには、はんだ
バンプがショートするのを防ぐために導電性フィラーを
用いることができないが、本発明の第1の樹脂では、こ
の樹脂がバンプ接続部回りには充填されないので、Ag
などの金属フィラーを用いることができる。この場合樹
脂の熱伝導率が良くなるので、シリコンチップで発生す
る熱を効率よく回路基板に逃がすことが可能になるとい
うメリットがある。いづれにしてもこの発明に用いられ
るフィラーサイズは、数〜数10μm、好ましくは、1
0〜20μmが適当である。
する。図は、半導体装置の断面図である。チップ1は、
その表面に内部に形成されたメモリや論理回路などの集
積回路と電気的に接続され、接続電極として用いられる
Alなどのパッド電極7と、このパッド電極7の上に接
続され、Pb、Snなどを主成分とする低融点金属のは
んだバンプから構成された高さ100μm程度の突起電
極3を備えている。はんだバンプ3は、チップ1の周辺
部に整列されている。また、回路基板2には複数のチッ
プ1が実装されている。チップ1上の複数のはんだバン
プ3は、回路基板2の表面に形成された配線層8の配線
パターンに電気的に接続されることによって回路基板2
に実装される。ここで用いる低融点金属としては、Pb
−Sn、In−Sn半田などがある。回路基板2には、
ガラス基材にエポキシ樹脂を含浸させて積層してなるプ
リント基板、セラミック基板を用い、あるいはMCMと
して知られるシリコン半導体基板を回路基板とするもの
等も用いられる。
を緩和するために、チップ1と回路基板2との間に樹脂
を充填してこの間を樹脂封止している。そして、チップ
1と回路基板2との間に充填されている樹脂は、チップ
1の中央部分に配置されているエポキシ樹脂などのヤン
グ率の大きい第1の樹脂41と、チップ1の周辺部分に
配置され、シリコーン樹脂などのヤング率の小さい第2
の樹脂42から構成されている。この実施例の特徴は、
所定の大きさのヤング率を備えた第1の樹脂と第2の樹
脂とを選択するにあたって、互いにヤング率の異なる異
種の樹脂材料を用いることにある。第1の樹脂にヤング
率の大きいエポキシ樹脂を用い、第2の樹脂にヤング率
の小さいシリコーン樹脂を用いることによって第1の実
施例と同様に第1及び第2の樹脂に所定の大きさのヤン
グ率を得ることができる。従来ヤング率が小さすぎて図
12に示す半導体装置の樹脂には不向きであまり用いら
れていなかったシリコーン樹脂もこの実施例では、チッ
プの周辺部に施される第2の樹脂に適しているので、最
適な材料として利用し得る。
中央部分にヤング率の大きな第1の樹脂41が充填され
ており、この第1の樹脂41がこの部分のチップ1を回
路基板2に強固に固定している。そのためこの部分で
は、チップ1と回路基板2との変位の差が発生しない。
つまり、この部分ははんだバンプ3の長期信頼性に関係
しない。第1の樹脂41の端からはんだバンプ3までの
距離L2を100〜500μmの範囲内に固定すること
により、チップサイズが大きくなっても、チップ3の中
心から第1の樹脂41の端までの距離L1を大きくすれ
ば、はんだバンプ3の信頼性低下は起こらない。第1の
樹脂41は、チップ1を固定するために存在し、第2の
樹脂42は、はんだバンプの保護に用いられる。第1の
樹脂のヤング率は、400kg/mm2 以上、好ましく
は400〜1000kg/mm2 にすることが望まし
い。第2の樹脂のヤング率は、第1の樹脂のヤング率よ
り小さくし、又、400kg/mm2 以下、好ましく
は、100kg/mm2 以下にするのが望ましい。第2
の樹脂の熱膨張係数は、はんだバンプの熱膨張係数と同
じか、それに近いものを選び、材料の選択によってはん
だバンプにかかる応力を少なくする。はんだバンプの材
料は、例えば、Pb−Sn、In−Snなどを主成分と
し、その熱膨張係数は20〜40×10-6/℃であるの
が適当である。
する。図は、半導体装置の断面図である。チップ1は、
その表面に内部に形成されたメモリや論理回路などの集
積回路と電気的に接続され、接続電極として用いられる
Alなどのパッド電極7と、このパッド電極7の上に接
続され、Pb、Snなどを主成分とする低融点金属のは
んだバンプから構成された高さ100μm程度の突起電
極3を備えている。はんだバンプ3は、チップ1の周辺
部に整列されている。また、回路基板2には複数のチッ
プ1が実装されている。チップ1上の複数のはんだバン
プ3は、回路基板2の表面に形成された配線層8の配線
パターンに電気的に接続されることによって回路基板2
に搭載される。低融点金属としては、Pb−Sn、In
−Sn半田などが知られている。回路基板2には、ガラ
ス基材にエポキシ樹脂を含浸させて積層してなるプリン
ト基板、セラミック基板、あるいはMCMとして知られ
るシリコン半導体基板がある。
を緩和するために、チップ1と回路基板2との間に樹脂
を充填してこの間を樹脂封止している。そして、チップ
1と回路基板2との間に充填されている樹脂は、チップ
1の中央部分に配置されているエポキシ樹脂などの第1
の樹脂41と、チップ1の周辺部分に配置され、やはり
エポキシ樹脂などからなる第2の樹脂42から構成され
ている。第1の樹脂41にはフィラーが添加されていて
そのヤング率が大きく、第2の樹脂42には実質的にフ
ィラーは含有されていないか、含有されていても非常に
少ないのでヤング率が小さい。この実施例の特徴は、回
路基板2の第1の樹脂41が配置される回路基板2の表
面に窪み6が形成させることに特徴がある。この窪み6
に第1の樹脂41を充填させることによって回路基板2
にこれを固着することができる。
中央部分にヤング率の大きな第1の樹脂41が充填され
ており、この第1の樹脂41がこの部分のチップ1を回
路基板2に強固に固定している。そのためこの部分で
は、チップ1と回路基板2との変位の差が発生しない。
つまり、この部分でははんだバンプ3の長期信頼性に関
係しない。第1の樹脂41の端からはんだバンプ3まで
の距離L2を100〜500μmの範囲内に固定するこ
とにより、チップサイズが大きくなっても、チップ3の
中心から第1の樹脂41の端までの距離L1を大きくす
れば、はんだバンプ3の信頼性低下は起こらない。第1
の樹脂41は、チップ1を固定するために存在し、第2
の樹脂42は、はんだバンプの保護に用いられる。第1
の樹脂のヤング率は、400kg/mm2 以上、好まし
くは、400〜1000kg/mm2 にすることが望ま
しい。第2の樹脂のヤング率は、第1の樹脂のヤング率
より小さくし、また400kg/mm2 以下、好ましく
は、100kg/mm2 にするのが望ましい。第2の樹
脂の熱膨張係数は、はんだバンプの熱膨張係数と同じか
それに近いものを選び、材料の選択によってはんだバン
プにかかる応力を少なくする。はんだバンプの材料は、
例えば、Pb−Sn、In−Snなどを主成分とし、そ
の熱膨張係数は20〜40×10-6/℃であるのが適当
である。
例を説明する。この実施例は、図1及び図2に示す半導
体装置の製造工程を説明するものであり、図はいづれも
その半導体装置の製造工程断面図である。回路基板2に
は所定の配線パターンを備えた配線層8が形成されてい
る。この回路基板2の配線層8が形成されている主面に
フィラーが含有されたヤング率の大きい第1の樹脂41
を塗布する(図5)。次に、シリコンチップ1を回路基
板2の上に塗布した第1の樹脂41に載せてチップ1を
回路基板2に仮止めする。この時第1の樹脂41は、チ
ップ1の中心に配置されるように仮止めされる。チップ
1の表面の4辺には複数個のパッド電極7が整列されて
おり、各パッド電極7の上にははんだバンプ3が接続さ
れている。チップ1を第1の樹脂41に仮止めしたとき
にはんだバンプ3は、配線層8の所定の位置に載せられ
ている(図6)。次に回路基板2を加熱処理し、はんだ
バンプ3をリフローしてこれをフリップチップ接続する
(図7)。次に、ヤング率が第1の樹脂より小さい第2
の樹脂42をチップ1と回路基板2との間隙に流し込む
(図8)。第2の樹脂42をこの間隙に流し込んでから
加熱して硬化すると、図2に示す半導体装置が形成され
る。
に充填される樹脂の内、第1の樹脂はチップの仮止めに
用いられる。したがって、この第1の樹脂は、チップが
回路基板に固定される前に回路基板に塗布されるのであ
って、従来のように前記間隙に流し込まれるものではな
い。そのために第1の樹脂にはどの様なフィラーがどの
程度添加されても自由であり、必要に応じてヤング率を
適宜大きくすることができる。また逆に第2の樹脂には
フィラーを入れなくても、またほとんど入れなくても良
いので、フリップチップ接続の接続ピッチが小さくな
り、はんだバンプ間のスペースやチップと回路基板間の
スペースも同様に小さくなった場合でも、樹脂中に含ま
れるフィラーサイズが大きいためにチップ/回路基板間
に樹脂が入らないという問題が発生しない。そのため、
第1の樹脂にしても、第2の樹脂にしても必要とする最
適な特性の樹脂を選択することができ、半導体装置の信
頼性が向上する。また、ヤング率が小さいために樹脂封
止体に不適だったシリコーン樹脂などの樹脂も第2の樹
脂に用いて最適になるなど材料の選択の幅も広がる。ま
た、チップを回路基板に仮付けしてからリフローにより
接続するまでの間は、第1の樹脂の粘着力でチップと回
路基板が保持されるために、フリップチップ接続作業の
信頼性が向上する。リフローにおけるはんだのセルフア
ライメント効果を妨げないために、第1の樹脂は、はん
だリフロー工程では硬化しないものを用いる。フィラー
にはシリカのほかにタルクなども使用し得る。
プを介して回路基板にフリップチップ接続した半導体装
置において、従来より熱応力をはんだバンプに与えない
ので、長期信頼性が向上する。また、第2の樹脂に添加
されるフィラーを無くすか極く少なくすることができる
ので、樹脂のチップ/回路基板間への流し込みが容易に
なり、接続作業の信頼性が向上する。さらにチップサイ
ズが大きくなっても、接続ピッチが微細化してもその製
造は容易になる。
図。
Claims (5)
- 【請求項1】 回路基板と、 はんだバンプからなる突起電極によって前記配線基板に
取り付けられ、この回路基板の配線層に電気的に接続さ
れた少なくとも1つの半導体素子と、 前記半導体素子と前記配線基板との間に充填されたヤン
グ率の異なる第1の樹脂と第2の樹脂とを備え、 前記第1の樹脂は前記半導体素子の中央部に充填され、
前記第2の樹脂は前記半導体素子の周辺部に充填されて
おり、かつ前記第1の樹脂は前記第2の樹脂よりヤング
率が大きいことを特徴とする半導体装置。 - 【請求項2】 前記第1の樹脂にはフィラーが含有され
ており、前記第2の樹脂にはフィラーが実質的に含有さ
れていないことを特徴とする請求項1に記載の半導体装
置。 - 【請求項3】 前記回路基板には窪みが形成されてお
り、前記半導体素子の中央部分に充填されている前記第
1の樹脂の一部がこの窪みの中に固定されていることを
特徴とする請求項1又は請求項2に記載の半導体装置。 - 【請求項4】 前記第2の樹脂の熱膨張係数は、前記突
起電極の熱膨張係数とほぼ等しいことを特徴とする請求
項1乃至請求項3のいづれかに記載の半導体装置。 - 【請求項5】 回路基板に半導体素子を所定のヤング率
を有する第1の樹脂によって仮付けする工程と、 前記半導体素子の前記突起電極をはんだリフローにより
前記回路基板に接続する工程と、 前記第1の樹脂よりヤング率の小さい第2の樹脂を前記
半導体素子と回路基板との間に流し込み、その後この第
1の樹脂と第2の樹脂とを硬化させる工程とを備えてい
ることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21171194A JP3233535B2 (ja) | 1994-08-15 | 1994-08-15 | 半導体装置及びその製造方法 |
US08/512,165 US5629566A (en) | 1994-08-15 | 1995-08-07 | Flip-chip semiconductor devices having two encapsulants |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21171194A JP3233535B2 (ja) | 1994-08-15 | 1994-08-15 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0855938A true JPH0855938A (ja) | 1996-02-27 |
JP3233535B2 JP3233535B2 (ja) | 2001-11-26 |
Family
ID=16610339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21171194A Expired - Lifetime JP3233535B2 (ja) | 1994-08-15 | 1994-08-15 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5629566A (ja) |
JP (1) | JP3233535B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251343A (ja) * | 1998-02-27 | 1999-09-17 | Nec Corp | 素子の樹脂封止構造、及び封止方法 |
KR20010054743A (ko) * | 1999-12-08 | 2001-07-02 | 윤종용 | 이중 언더필 영역을 포함하는 반도체 패키지 |
JP2007227828A (ja) * | 2006-02-27 | 2007-09-06 | Epson Imaging Devices Corp | 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器 |
US8110933B2 (en) | 2006-12-26 | 2012-02-07 | Panasonic Corporation | Semiconductor device mounted structure and semiconductor device mounted method |
JPWO2012049825A1 (ja) * | 2010-10-15 | 2014-02-24 | 日立オートモティブシステムズ株式会社 | 物理量検出装置 |
JP2015070187A (ja) * | 2013-09-30 | 2015-04-13 | 凸版印刷株式会社 | 半導体装置及び半導体装置の製造方法 |
CN107636812A (zh) * | 2015-06-17 | 2018-01-26 | 英特尔公司 | 双材料高k热密封剂系统 |
Families Citing this family (101)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5834339A (en) * | 1996-03-07 | 1998-11-10 | Tessera, Inc. | Methods for providing void-free layers for semiconductor assemblies |
US5864178A (en) * | 1995-01-12 | 1999-01-26 | Kabushiki Kaisha Toshiba | Semiconductor device with improved encapsulating resin |
EP0827632B1 (en) * | 1995-05-22 | 2002-01-09 | Hitachi Chemical Co., Ltd. | Semiconductor device having a semiconductor chip electrically connected to a wiring substrate |
JP3263288B2 (ja) * | 1995-09-13 | 2002-03-04 | 株式会社東芝 | 半導体装置 |
JP3311215B2 (ja) * | 1995-09-28 | 2002-08-05 | 株式会社東芝 | 半導体装置 |
US6376921B1 (en) | 1995-11-08 | 2002-04-23 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
US5804881A (en) * | 1995-11-27 | 1998-09-08 | Motorola, Inc. | Method and assembly for providing improved underchip encapsulation |
JP2828021B2 (ja) * | 1996-04-22 | 1998-11-25 | 日本電気株式会社 | ベアチップ実装構造及び製造方法 |
JP2891184B2 (ja) * | 1996-06-13 | 1999-05-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH1064956A (ja) * | 1996-08-20 | 1998-03-06 | Fujitsu Ltd | フェースダウンボンディング半導体装置 |
JP3685585B2 (ja) * | 1996-08-20 | 2005-08-17 | 三星電子株式会社 | 半導体のパッケージ構造 |
JP2904141B2 (ja) * | 1996-08-20 | 1999-06-14 | 日本電気株式会社 | 半導体装置 |
US6121689A (en) * | 1997-07-21 | 2000-09-19 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
US6635514B1 (en) * | 1996-12-12 | 2003-10-21 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
US6407461B1 (en) * | 1997-06-27 | 2002-06-18 | International Business Machines Corporation | Injection molded integrated circuit chip assembly |
US6335571B1 (en) | 1997-07-21 | 2002-01-01 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
US6096576A (en) | 1997-09-02 | 2000-08-01 | Silicon Light Machines | Method of producing an electrical interface to an integrated circuit device having high density I/O count |
US6075710A (en) * | 1998-02-11 | 2000-06-13 | Express Packaging Systems, Inc. | Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips |
US6011301A (en) | 1998-06-09 | 2000-01-04 | Stmicroelectronics, Inc. | Stress reduction for flip chip package |
JP3451987B2 (ja) * | 1998-07-01 | 2003-09-29 | 日本電気株式会社 | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 |
US6399426B1 (en) | 1998-07-21 | 2002-06-04 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
US6621173B1 (en) * | 1998-07-23 | 2003-09-16 | Dow Corning Toray Silicone Co., Ltd. | Semiconductor device having an adhesive and a sealant |
US6303986B1 (en) | 1998-07-29 | 2001-10-16 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
JP2000228467A (ja) * | 1998-12-02 | 2000-08-15 | Toshiba Corp | 半導体封止用樹脂組成物及び半導体装置とその製造方法 |
EP1156520A4 (en) * | 1999-01-29 | 2004-08-25 | Matsushita Electric Ind Co Ltd | METHOD AND DEVICE FOR MOUNTING ELECTRONIC PARTS |
US20020014688A1 (en) * | 1999-03-03 | 2002-02-07 | Suresh Ramalingam | Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials |
US6528345B1 (en) | 1999-03-03 | 2003-03-04 | Intel Corporation | Process line for underfilling a controlled collapse |
US6331446B1 (en) | 1999-03-03 | 2001-12-18 | Intel Corporation | Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state |
JP3726998B2 (ja) * | 1999-04-01 | 2005-12-14 | 株式会社村田製作所 | 表面波装置 |
US6424541B1 (en) * | 1999-04-21 | 2002-07-23 | Conexant Systems, Inc | Electronic device attachment methods and apparatus for forming an assembly |
KR20010009350A (ko) * | 1999-07-09 | 2001-02-05 | 윤종용 | 기판이 없는 칩 스케일 패키지 및 그 제조방법 |
US6473311B1 (en) * | 2000-06-02 | 2002-10-29 | Micro Technology, Inc. | Gate area relief strip for a molded I/C package |
JP2002289768A (ja) * | 2000-07-17 | 2002-10-04 | Rohm Co Ltd | 半導体装置およびその製法 |
US6900549B2 (en) * | 2001-01-17 | 2005-05-31 | Micron Technology, Inc. | Semiconductor assembly without adhesive fillets |
US6707591B2 (en) | 2001-04-10 | 2004-03-16 | Silicon Light Machines | Angled illumination for a single order light modulator based projection system |
US6782205B2 (en) | 2001-06-25 | 2004-08-24 | Silicon Light Machines | Method and apparatus for dynamic equalization in wavelength division multiplexing |
US6747781B2 (en) | 2001-06-25 | 2004-06-08 | Silicon Light Machines, Inc. | Method, apparatus, and diffuser for reducing laser speckle |
JP2003051568A (ja) * | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
US6829092B2 (en) | 2001-08-15 | 2004-12-07 | Silicon Light Machines, Inc. | Blazed grating light valve |
US6519844B1 (en) * | 2001-08-27 | 2003-02-18 | Lsi Logic Corporation | Overmold integrated circuit package |
JP4417596B2 (ja) * | 2001-09-19 | 2010-02-17 | 富士通株式会社 | 電子部品の実装方法 |
EP1451869B1 (en) * | 2001-11-23 | 2012-07-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of enveloping an integrated circuit |
US6800238B1 (en) | 2002-01-15 | 2004-10-05 | Silicon Light Machines, Inc. | Method for domain patterning in low coercive field ferroelectrics |
TW588532B (en) * | 2002-03-29 | 2004-05-21 | Realtek Semiconductor Corp | Management device and method of NAT/NAPT session |
JP2003303927A (ja) * | 2002-04-09 | 2003-10-24 | Mitsubishi Electric Corp | 半導体モジュール |
US6767751B2 (en) | 2002-05-28 | 2004-07-27 | Silicon Light Machines, Inc. | Integrated driver process flow |
US6728023B1 (en) | 2002-05-28 | 2004-04-27 | Silicon Light Machines | Optical device arrays with optimized image resolution |
US6822797B1 (en) | 2002-05-31 | 2004-11-23 | Silicon Light Machines, Inc. | Light modulator structure for producing high-contrast operation using zero-order light |
US6829258B1 (en) | 2002-06-26 | 2004-12-07 | Silicon Light Machines, Inc. | Rapidly tunable external cavity laser |
US6813059B2 (en) | 2002-06-28 | 2004-11-02 | Silicon Light Machines, Inc. | Reduced formation of asperities in contact micro-structures |
US6714337B1 (en) | 2002-06-28 | 2004-03-30 | Silicon Light Machines | Method and device for modulating a light beam and having an improved gamma response |
US6801354B1 (en) | 2002-08-20 | 2004-10-05 | Silicon Light Machines, Inc. | 2-D diffraction grating for substantially eliminating polarization dependent losses |
US20040041254A1 (en) * | 2002-09-04 | 2004-03-04 | Lewis Long | Packaged microchip |
US6712480B1 (en) | 2002-09-27 | 2004-03-30 | Silicon Light Machines | Controlled curvature of stressed micro-structures |
US6906598B2 (en) | 2002-12-31 | 2005-06-14 | Mcnc | Three dimensional multimode and optical coupling devices |
US6806997B1 (en) | 2003-02-28 | 2004-10-19 | Silicon Light Machines, Inc. | Patterned diffractive light modulator ribbon for PDL reduction |
US6829077B1 (en) | 2003-02-28 | 2004-12-07 | Silicon Light Machines, Inc. | Diffractive light modulator with dynamically rotatable diffraction plane |
JP3981089B2 (ja) | 2004-02-18 | 2007-09-26 | 株式会社東芝 | 半導体装置とその製造方法 |
JP4274013B2 (ja) * | 2004-03-18 | 2009-06-03 | セイコーエプソン株式会社 | 基板接合体の製造方法、基板接合体 |
US7179683B2 (en) * | 2004-08-25 | 2007-02-20 | Intel Corporation | Substrate grooves to reduce underfill fillet bridging |
US7218007B2 (en) * | 2004-09-28 | 2007-05-15 | Intel Corporation | Underfill material to reduce ball limiting metallurgy delamination and cracking potential in semiconductor devices |
DE112005002762T5 (de) * | 2004-11-12 | 2007-08-30 | Analog Devices Inc., Norwood | Beabstandete, mit Kontakthöckern versehene Komponenten-Struktur |
US8344487B2 (en) * | 2006-06-29 | 2013-01-01 | Analog Devices, Inc. | Stress mitigation in packaged microchips |
TWI300614B (en) * | 2006-07-20 | 2008-09-01 | Siliconware Precision Industries Co Ltd | Flip-chip semiconductor package and chip carrier thereof |
US8723332B2 (en) | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
US7694610B2 (en) * | 2007-06-27 | 2010-04-13 | Siemens Medical Solutions Usa, Inc. | Photo-multiplier tube removal tool |
WO2009035849A2 (en) | 2007-09-10 | 2009-03-19 | Vertical Circuits, Inc. | Semiconductor die mount by conformal die coating |
TWI515863B (zh) | 2008-03-12 | 2016-01-01 | 英維瑟斯公司 | 載體安裝式電氣互連晶粒組成件 |
JP5388673B2 (ja) * | 2008-05-07 | 2014-01-15 | パナソニック株式会社 | 電子部品 |
US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
US7863159B2 (en) * | 2008-06-19 | 2011-01-04 | Vertical Circuits, Inc. | Semiconductor die separation method |
JP5115524B2 (ja) * | 2009-07-08 | 2013-01-09 | パナソニック株式会社 | 電子部品ユニット及び補強用接着剤 |
TWI520213B (zh) * | 2009-10-27 | 2016-02-01 | 英維瑟斯公司 | 加成法製程之選擇性晶粒電絕緣 |
TWI544604B (zh) | 2009-11-04 | 2016-08-01 | 英維瑟斯公司 | 具有降低應力電互連的堆疊晶粒總成 |
JP5532419B2 (ja) * | 2010-06-17 | 2014-06-25 | 富士電機株式会社 | 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法 |
US20120168956A1 (en) * | 2011-01-04 | 2012-07-05 | International Business Machines Corporation | Controlling density of particles within underfill surrounding solder bump contacts |
US9508904B2 (en) * | 2011-01-31 | 2016-11-29 | Cree, Inc. | Structures and substrates for mounting optical elements and methods and devices for providing the same background |
KR101906408B1 (ko) * | 2011-10-04 | 2018-10-11 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
US9676614B2 (en) | 2013-02-01 | 2017-06-13 | Analog Devices, Inc. | MEMS device with stress relief structures |
DE102014211545A1 (de) * | 2014-06-17 | 2015-12-17 | Continental Automotive Gmbh | Verfahren zur Montage eines ungehäusten Halbleiterchips auf einem Substrat |
US10167189B2 (en) | 2014-09-30 | 2019-01-01 | Analog Devices, Inc. | Stress isolation platform for MEMS devices |
DE102014119396A1 (de) * | 2014-12-22 | 2016-06-23 | Endress + Hauser Gmbh + Co. Kg | Druckmesseinrichtung |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US10131538B2 (en) | 2015-09-14 | 2018-11-20 | Analog Devices, Inc. | Mechanically isolated MEMS device |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
TWI696300B (zh) | 2016-03-15 | 2020-06-11 | 晶元光電股份有限公司 | 半導體裝置及其製造方法 |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
WO2018125209A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Improving mechanical and thermal reliability in varying form factors |
US10083896B1 (en) | 2017-03-27 | 2018-09-25 | Texas Instruments Incorporated | Methods and apparatus for a semiconductor device having bi-material die attach layer |
JP7091696B2 (ja) * | 2018-02-20 | 2022-06-28 | 株式会社デンソー | 物理量センサおよび半導体装置 |
US11417611B2 (en) | 2020-02-25 | 2022-08-16 | Analog Devices International Unlimited Company | Devices and methods for reducing stress on circuit components |
US11981560B2 (en) | 2020-06-09 | 2024-05-14 | Analog Devices, Inc. | Stress-isolated MEMS device comprising substrate having cavity and method of manufacture |
US11424191B2 (en) * | 2020-06-30 | 2022-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices and methods of manufacture |
CN112786555A (zh) * | 2021-01-12 | 2021-05-11 | 杰群电子科技(东莞)有限公司 | 一种功率模块封装结构及功率模块制造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3401126A (en) * | 1965-06-18 | 1968-09-10 | Ibm | Method of rendering noble metal conductive composition non-wettable by solder |
US3429040A (en) * | 1965-06-18 | 1969-02-25 | Ibm | Method of joining a component to a substrate |
JPS6094744A (ja) * | 1983-10-27 | 1985-05-27 | Nippon Denso Co Ltd | 混成集積回路装置 |
ATE186795T1 (de) * | 1990-07-21 | 1999-12-15 | Mitsui Chemicals Inc | Halbleiteranordnung mit einer packung |
US5315155A (en) * | 1992-07-13 | 1994-05-24 | Olin Corporation | Electronic package with stress relief channel |
-
1994
- 1994-08-15 JP JP21171194A patent/JP3233535B2/ja not_active Expired - Lifetime
-
1995
- 1995-08-07 US US08/512,165 patent/US5629566A/en not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251343A (ja) * | 1998-02-27 | 1999-09-17 | Nec Corp | 素子の樹脂封止構造、及び封止方法 |
KR20010054743A (ko) * | 1999-12-08 | 2001-07-02 | 윤종용 | 이중 언더필 영역을 포함하는 반도체 패키지 |
JP2007227828A (ja) * | 2006-02-27 | 2007-09-06 | Epson Imaging Devices Corp | 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器 |
US8110933B2 (en) | 2006-12-26 | 2012-02-07 | Panasonic Corporation | Semiconductor device mounted structure and semiconductor device mounted method |
JPWO2012049825A1 (ja) * | 2010-10-15 | 2014-02-24 | 日立オートモティブシステムズ株式会社 | 物理量検出装置 |
JP5643327B2 (ja) * | 2010-10-15 | 2014-12-17 | 日立オートモティブシステムズ株式会社 | 物理量検出装置 |
JP2015070187A (ja) * | 2013-09-30 | 2015-04-13 | 凸版印刷株式会社 | 半導体装置及び半導体装置の製造方法 |
CN107636812A (zh) * | 2015-06-17 | 2018-01-26 | 英特尔公司 | 双材料高k热密封剂系统 |
KR20180016989A (ko) * | 2015-06-17 | 2018-02-20 | 인텔 코포레이션 | 2 재료 하이 k 열 봉지재 시스템 |
JP2018518824A (ja) * | 2015-06-17 | 2018-07-12 | インテル・コーポレーション | 2つの材料の高k熱封入剤システム |
US10475715B2 (en) | 2015-06-17 | 2019-11-12 | Intel Corporation | Two material high K thermal encapsulant system |
CN107636812B (zh) * | 2015-06-17 | 2021-07-27 | 英特尔公司 | 双材料高k热密封剂系统 |
Also Published As
Publication number | Publication date |
---|---|
US5629566A (en) | 1997-05-13 |
JP3233535B2 (ja) | 2001-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
JP5095074B2 (ja) | パッケージ積層構造 | |
JP3813797B2 (ja) | 半導体装置の製造方法 | |
TWI272705B (en) | Heat spreader and package structure utilizing the same | |
JP3622435B2 (ja) | 半導体装置とその製造方法 | |
US6396155B1 (en) | Semiconductor device and method of producing the same | |
US6013944A (en) | Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board | |
JP2701589B2 (ja) | 半導体装置及びその製造方法 | |
US20070166882A1 (en) | Methods for fabricating chip-scale packages having carrier bonds | |
US6689679B2 (en) | Semiconductor device having bumps | |
JP3367826B2 (ja) | 半導体メモリ装置及びその製造方法 | |
JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
JP3919353B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
JPH11260850A (ja) | 半導体装置およびその製造方法 | |
JP2002261192A (ja) | ウエハレベルcsp | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JPH10335386A (ja) | 半導体実装方法 | |
JP2841825B2 (ja) | 混成集積回路 | |
JP2000299399A (ja) | 半導体装置 | |
KR20000050695A (ko) | 반도체 패키지 제조방법 | |
JP2008103395A (ja) | 半導体モジュール及びその製造方法 | |
JP2003037222A (ja) | 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070921 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |