JP3263288B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3263288B2
JP3263288B2 JP23542295A JP23542295A JP3263288B2 JP 3263288 B2 JP3263288 B2 JP 3263288B2 JP 23542295 A JP23542295 A JP 23542295A JP 23542295 A JP23542295 A JP 23542295A JP 3263288 B2 JP3263288 B2 JP 3263288B2
Authority
JP
Japan
Prior art keywords
wiring
wiring board
semiconductor chip
sealing resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23542295A
Other languages
English (en)
Other versions
JPH0982754A (ja
Inventor
裕二 井関
康 志津木
邦夫 吉原
浩 山田
隆 栂嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23542295A priority Critical patent/JP3263288B2/ja
Priority to US08/713,846 priority patent/US5818113A/en
Publication of JPH0982754A publication Critical patent/JPH0982754A/ja
Application granted granted Critical
Publication of JP3263288B2 publication Critical patent/JP3263288B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップがフリッ
プチップ実装された半導体装置に関する。
【０００２】
【従来の技術】近年、電子機器の小形化・高性能化が進
み、半導体チップの実装にもフリップチップ接続が用い
られている。半導体チップのフリップチップ接続では、
その接続信頼性を向上させるために、例えば柿本らによ
る、電子情報通信学会１９９５年総合大会講演論文集Ｃ
−４４８「フリップチップ方式によるパワーアンプＭＭ
ＩＣ実装技術」に記載されているように、一般に、半導
体チップ及び基板間に樹脂を封入する方法がとられてい
る。
【０００３】図９に、従来の半導体チップの実装構造の
一例を示す概略断面図を示す。図９に示すように、配線
１や素子２が形成された半導体チップ３は、配線基板６
にフリップチップ実装される。電気的な接続はバンプ７
でとっている。半導体チップ３と基板６で作られる空隙
間には、封止樹脂４が注入されて、封止が行なわれる。
封止樹脂には、通常エポキシ系のものが多く使用されて
おり、代表的な物性値は、比誘電率が４．０、誘電正接
が０．０２程度である。
【０００４】しかしながら、以上に述べたような構成で
は、半導体チップと基板間に封入された樹脂が、半導体
チップ上に形成された配線や素子の特性に悪影響を与え
る。例えば、半導体チップ実装の前後で、配線の特性イ
ンピーダンスや損失にはほとんど変化が無いが、半導体
チップと基板間に樹脂を封入した後は、特性インピーダ
ンスが変化し、損失も増大する。
【０００５】
【発明が解決しようとする課題】このように、従来の封
止樹脂を用いた半導体チップの実装構造では、その封止
樹脂の影響により、配線や素子の特性インピーダンスが
変化し、損失が増大するという問題があった。
【０００６】本発明は、上記事情に対処してなされたも
ので、半導体チップの信頼性を確保しつつ、半導体チッ
プ上の配線・素子特性を損なうことのない半導体装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、第１に、配線
基板と、該配線基板上にフリップチップ実装され、その
配線基板側表面に配線及び素子が形成された半導体チッ
プと、該配線基板と半導体チップ間に注入して形成され
た封止樹脂とを具備する半導体装置において、少なくと
も前記配線及び前記素子と対向する前記配線基板表面領
域にスルーホール、凹部、あるいは凸部を有し、前記配
線及び前記素子上に前記封止樹脂が注入、形成されない
空隙が設けられることを特徴とする半導体装置を提供す
る。
【０００８】本発明は、第２に、配線基板と、該配線基
板上にフリップチップ実装され、その配線基板側表面に
配線及び素子が形成された半導体チップと、該配線基板
と半導体チップ間に注入して形成された封止樹脂とを具
備する半導体装置において、パターニングされた絶縁膜
により前記配線及び前記素子上に凹部、あるいは凸部が
形成され、前記配線及び前記素子上に前記封止樹脂が注
入、形成されない空隙が設けられることを特徴とする半
導体装置を提供する。
【０００９】本発明は、第３に、配線基板と、該配線基
板上にフリップチップ実装され、その配線基板側表面に
配線及び素子が形成された半導体チップと、該配線基板
と半導体チップ間に注入して形成された封止樹脂とを具
備する半導体装置において、少なくとも前記配線及び前
記素子と対向する前記配線基板の表面領域が、前記配線
基板の他の表面領域よりも封止樹脂との濡れ性が悪い表
面特性を有し、前記配線及び前記素子上に前記封止樹脂
が注入形成されない空隙が設けられることを特徴とする
半導体装置を提供する。
【００１０】本発明は、第４に、配線基板と、該配線基
板上にフリップチップ実装され、その配線基板側表面に
配線及び素子が形成された半導体チップと、該配線基板
と半導体チップ間に注入して形成された封止樹脂とを具
備する半導体装置において、少なくとも前記配線及び前
記素子が形成された前記半導体チップの表面領域が、前
記配線基板の他の表面領域よりも封止樹脂との濡れ性が
悪い表面特性を有し、前記配線及び前記素子上に前記封
止樹脂が注入形成されない空隙が設けられることを特徴
とする半導体装置を提供する。
【００１１】第１の発明によれば、半導体チップの配線
及び素子と対向する配線基板上の領域に、スルーホー
ル、凹部、あるいは凸部が設けられる。また、第２の発
明によれば、半導体チップの配線及び素子上に絶縁膜に
より凹部、あるいは凸部が設けられる。
【００１２】これらのスルーホール、凹部、あるいは凸
部により、半導体チップと配線基板の間隔を変えること
ができる。封止樹脂は、毛細管現象を利用して注入され
るため、封止樹脂の粘度や、半導体チップと配線基板間
隔の大小により注入速度が変わる。注入する封止樹脂の
粘度が高い場合には、間隔の狭い部分の注入速度が大き
いため、スルーホールや凹部が存在しない領域に樹脂が
最初にまわりこみ、スルーホールや凹部の存在する領域
上に封止樹脂が注入、形成されない空隙ができる。一
方、封止樹脂の粘度が低い場合は、間隔の広い部分の注
入速度が大きいため、凸部の存在する領域上に、封止樹
脂が注入、形成されない空隙ができる。
【００１３】第３の発明によれば、半導体チップの配線
及び素子と対向する配線基板上の領域は、それ以外の表
面領域と異なる表面特性を有し、封止樹脂との濡れ性が
悪い。
【００１４】また、第４の発明によれば、半導体チップ
表面の配線及び素子が形成された領域は、それ以外の表
面領域と異なる表面特性を有し、封止樹脂との濡れ性が
悪い。
【００１５】封止樹脂は、封止樹脂との濡れ性が良い表
面特性を有する領域の方に注入されやすい。そのため、
樹脂を注入すると、濡れ性が悪い表面特性を有する領域
上に、封止樹脂が注入、形成されない空隙ができる。
【００１６】以上のように、本発明の半導体装置によれ
ば、半導体チップに形成された素子や配線上に、封止樹
脂の存在しない空隙が設けられているため、封止樹脂に
よる素子特性、配線特性の悪影響を回避でき、また封止
樹脂の使用量を減らすことができる。
【００１７】
【発明の実施の形態】以下、図面を参照し、本発明の好
ましい実施形態を説明する。図１は、第１の発明の一実
施形態にかかる半導体装置の断面図を示す。この半導体
装置は、図１に示すように、配線５が形成された配線基
板６上に、配線１及び素子２を有する半導体チップ３
が、配線１及び素子２を下にして配置され、バンプ７に
より、所定の間隔をおいて接続されており、配線基板６
と半導体チップ７との間隙に封止樹脂４が注入、形成さ
れている。配線基板６の、半導体チップ７の配線１と対
向する領域及び素子２と対向する領域に、各々凹部１０
及びスルーホール１１が設けられ、配線１とスルーホー
ル１１、及び素子２と凹部１０との間は、各々樹脂が存
在しない空隙８及び９となっている。図１に示す半導体
装置では、この凹部１０は、配線基板上に、例えば凹部
の部分を除去するようにパターニングされたドライフィ
ルムからなる絶縁膜１００を形成することにより設ける
ことができる。凹部１０では、半導体チップとの間隔が
他の部分よりも大きい。これにより、樹脂４を封入する
際、凹部１０では、樹脂が入り込む速度が他の部分より
も遅くなる。その結果、空隙８，９ができる。
【００１８】なお、ここでは、凹部１０及びスルーホー
ル１１を利用して空隙を設けたが、凹部１０だけを利用
しても、スルーホール１１だけを利用してもよい。ま
た、凹部は、ドライフィルムを用いて形成したが、半田
レジスト及びポリイミド等の樹脂フィルム等を用いて形
成することもできる。
【００１９】従来の半導体装置及び本発明にかかる半導
体装置について、次の３つの場合、即ち、Ａ）半導体チ
ップ実装前、Ｂ）半導体チップ実装後（樹脂封止前）、
及びＣ）樹脂封止後の場合における、半導体チップ上に
形成された配線の特性インピーダンスと損失とを測定し
た。その測定結果を、各々図２及び図３に示す。測定さ
れた半導体装置では、半導体チップはＧａＡｓ製、配線
基板はＦＲ−４製の樹脂基板を用いた。
【００２０】図２及び図３から明らかなように、従来の
構造では、樹脂を封入することにより、特性インピーダ
ンスの変動、損失の増加が見られるが、本発明の構造で
は、どちらの値も、Ａ，Ｂ，Ｃの場合で、ほとんど変化
していない。
【００２１】図４は、第１の発明の他の実施形態に係る
半導体装置の断面図を示す。この半導体装置では、図４
に示すように、配線基板６の、半導体チップ７の配線１
と対向する領域及び素子２と対向する領域に、各々凸部
１２及び凸部１３が設けられ、配線１と凸部１２、及び
素子２と凸部１３との間は、各々樹脂が存在しない空隙
８及び９となっている。図４に示す半導体装置では、こ
の凸部１２及び１３は、配線基板上に、例えば凸部の部
分にパターニングされたドライフィルムからなる絶縁膜
を形成することにより設けることができる。凸部１２及
び１３では、半導体チップとの間隔が他の部分よりも小
さい。これにより、例えば樹脂４として粘度が比較的高
い封止樹脂を使用した場合、凸部１２及び１３では、樹
脂が入り込みにくくなり、空隙８，９ができる。
【００２２】図５は、第２の発明の一実施形態にかかる
半導体装置の断面図を示す。図５に示す様に、この半導
体装置では、半導体チップ３上に形成された配線１を含
む領域及び素子２を含む領域上に、各々凸部５２及び凸
部５３が設けられ、配線１及び凸部５２と、それらに対
向する配線基板上の領域との間、及び素子２及び凸部５
３と、それらに対向する配線基板上の領域との間は、各
々樹脂が存在しない空隙８及び９となっている。図５に
示す半導体装置では、この凸部５２及び５３は、配線基
板６上に、例えば凸部の部分にパターニングされたドラ
イフィルムからなる絶縁膜を形成することにより、設け
ることができる。凸部５２及び５３では、半導体チップ
との間隔が他の部分よりも小さい。これにより、例えば
樹脂４として粘度が比較的高い封止樹脂を使用した場
合、凸部５２及び５３では、樹脂が入り込みにくくな
り、空隙８，９ができる。
【００２３】図６は、第３の発明の一実施形態を表す半
導体装置の断面図である。この半導体装置では、図６に
示すように、配線基板６の、半導体チップ７の配線１と
対向する領域及び素子２と対向する領域に、各々、封止
樹脂と濡れ性が悪い表面特性を有する例えばテフロン樹
脂膜などのパターン１６及び１７が設けられ、配線１と
パターン１６、及び素子２とパターン１７との間は、各
々樹脂が存在しない空隙８及び９となっている。図６に
示す半導体装置では、封止樹脂と濡れ性が悪い表面特性
を有する領域には樹脂が入り込みにくくなり、空隙８，
９ができる。
【００２４】図７は、第４の発明の一実施形態にかかる
半導体装置の断面図を示す。この半導体装置では、図７
に示すように、半導体チップ３の配線１を含む領域及び
素子２を含む領域に、各々、封止樹脂と濡れ性が悪い表
面特性を有する例えばテフロン樹脂膜などのパターン１
４及び１５が設けられ、配線１及びパターン１４と、そ
れらに対向する配線基板上の領域との間、及び素子２及
びパターン１５と、それらに対向する配線基板上の領域
との間は、各々樹脂が存在しない空隙８及び９となって
いる。図７に示す半導体装置では、封止樹脂と濡れ性が
悪い表面特性を有する領域には樹脂が入り込みにくくな
り、空隙８，９ができる。
【００２５】また、半導体チップ上に封止樹脂と濡れ性
が悪い表面特性を有する領域、凹部、あるいは凸部を形
成し、かつ配線基板上に、封止樹脂と濡れ性が悪い表面
特性を有する領域、スルーホール、凹部、あるいは凸部
を形成することができる。
【００２６】以上の実施形態では、半導体チップに形成
された素子・配線の上部に各々封止樹脂のない空隙を設
けたが、図８に示すように、半導体チップ３の配線１及
び素子２に対向する配線基板の表面領域に、封止樹脂と
濡れ性が悪い表面特性を有する例えばテフロン樹脂膜な
どのパターン８０９を設け、配線１及び素子２を含む広
い領域８０８を空隙とすることも容易に可能である。
【００２７】また、上述の実施形態では、封止樹脂と濡
れ性が悪い表面特性を有する領域を、テフロン樹脂膜に
より形成したが、その他炭化水素系ワックス、脂肪酸系
ワックス、脂肪酸アミド系ワックス及びエステル系ワッ
クス等を用いてこのような領域を形成することができ
る。
【００２８】
【発明の効果】以上述べたように、本発明によれば、封
止樹脂による、配線や素子の特性インピーダンスの変
化、及び損失の増大等の悪影響を回避し、半導体チップ
上の配線・素子特性を損なうことのない信頼性の高い半
導体装置が得られる。
【図面の簡単な説明】
【図１】 第１の発明の一実施形態にかかる半導体装置
の断面図
【図２】 半導体チップ上に形成された配線の特性イン
ピーダンスを示すグラフ図
【図３】 半導体チップ上に形成された配線の損失を示
すグラフ図
【図４】 第１の発明の他の実施形態に係る半導体装置
の断面図
【図５】 第２の発明の一実施形態にかかる半導体装置
の断面図
【図６】 第３の発明の一実施形態を表す半導体装置の
断面図
【図７】 第４の発明の一実施形態にかかる半導体装置
の断面図
【図８】 配線及び素子を含む広い領域に空隙が設けら
れた半導体装置の断面図
【図９】 従来の半導体チップの実装構造の一例を示す
概略断面図
【符号の説明】
１…配線 ２…素子 ３…半導体チップ ４…封止樹脂 ５…配線 ６…配線基板 ７…バンプ ８，９，８０８…空隙 １０…パターン １１…スルーホール １２，１３，５２，５３…ドライフィルムのパターン １４，１５，１６，１７，８０９…テフロン樹脂のパタ
ーン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 浩 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (72)発明者 栂嵜 隆 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (56)参考文献 特開 平４−217335（ＪＰ，Ａ) 特開 平６−204292（ＪＰ，Ａ) 特開 平６−244248（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 H01L 21/60

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線基板と、該配線基板上にフリップチ
    ップ実装され、その配線基板側表面に配線及び素子のう
    ち少なくとも１つが形成された半導体チップと、該配線
    基板と半導体チップ間に注入して形成された封止樹脂と
    を具備する半導体装置において、 前記配線及び前記素子のうち少なくとも１つと対向する
    前記配線基板表面領域に、スルーホール、凹部、及び凸
    部のうち少なくとも１つを有し、これに対向する前記半
    導体チップ上の領域との間に前記封止樹脂が形成されな
    い空隙が設けられることを特徴とする半導体装置。
  2. 【請求項２】 配線基板と、該配線基板上にフリップチ
    ップ実装され、その配線基板側表面に配線及び素子のう
    ち少なくとも１つが形成された半導体チップと、該配線
    基板と半導体チップ間に注入して形成された封止樹脂と
    を具備する半導体装置において、 パターニングされた絶縁膜により、前記配線及び前記素
    子のうち少なくとも１つの上に、凹部及び凸部のうち少
    なくとも１つが形成され、これに対向する前記配線基板
    上の領域との間に、前記封止樹脂が形成されない空隙が
    設けられることを特徴とする半導体装置。
  3. 【請求項３】 配線基板と、該配線基板上にフリップチ
    ップ実装され、その配線基板側表面に配線及び素子のう
    ち少なくとも１つが形成された半導体チップと、該配線
    基板と半導体チップ間に注入して形成された封止樹脂と
    を具備する半導体装置において、 前記配線及び前記素子のうち少なくとも１つと対向する
    前記配線基板の表面領域は、前記封止樹脂との濡れ性が
    悪い表面特性を有し、前記濡れ性が悪い表面特性を有す
    る表面領域と半導体チップとの間に、前記封止樹脂が形
    成されない空隙が設けられることを特徴とする半導体装
    置。
  4. 【請求項４】 配線基板と、該配線基板上にフリップチ
    ップ実装され、その配線基板側表面に配線及び素子のう
    ち少なくとも１つが形成された半導体チップと、該配線
    基板と半導体チップ間に注入して形成された封止樹脂と
    を具備する半導体装置において、 前記配線及び前記素子のうち少なくとも１つを含む半導
    体チップの表面領域は、前記封止樹脂との濡れ性が悪い
    表面特性を有し、前記濡れ性が悪い表面特性を有する表
    面領域と前記配線基板との間に、前記封止樹脂が形成さ
    れない空隙が設けられることを特徴とする半導体装置。
JP23542295A 1995-09-13 1995-09-13 半導体装置 Expired - Fee Related JP3263288B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23542295A JP3263288B2 (ja) 1995-09-13 1995-09-13 半導体装置
US08/713,846 US5818113A (en) 1995-09-13 1996-09-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23542295A JP3263288B2 (ja) 1995-09-13 1995-09-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH0982754A JPH0982754A (ja) 1997-03-28
JP3263288B2 true JP3263288B2 (ja) 2002-03-04

Family

ID=16985877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23542295A Expired - Fee Related JP3263288B2 (ja) 1995-09-13 1995-09-13 半導体装置

Country Status (2)

Country Link
US (1) US5818113A (ja)
JP (1) JP3263288B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748156B1 (fr) * 1996-04-26 1998-08-07 Suisse Electronique Microtech Dispositif comprenant deux substrats destines a former un microsysteme ou une partie d'un microsysteme et procede d'assemblage de deux substrats micro-usines
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JP3565724B2 (ja) * 1998-10-06 2004-09-15 沖電気工業株式会社 フリップチップ型半導体パッケージ及びその装置における樹脂注入方法
DE19854733A1 (de) 1998-11-27 2000-05-31 Heidenhain Gmbh Dr Johannes Abtasteinheit einer Positionsmeßeinrichtung
WO2001029895A1 (en) * 1999-10-19 2001-04-26 Motorola Inc. Method of forming a microelectronic assembly
JP3423912B2 (ja) * 2000-02-10 2003-07-07 Ｔｏｗａ株式会社 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US6519844B1 (en) * 2001-08-27 2003-02-18 Lsi Logic Corporation Overmold integrated circuit package
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
TW555152U (en) * 2002-12-13 2003-09-21 Advanced Semiconductor Eng Structure of flip chip package with area bump
US7042103B2 (en) * 2002-12-30 2006-05-09 Motorola, Inc. Low stress semiconductor die attach
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP4494745B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4494746B2 (ja) 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4351012B2 (ja) * 2003-09-25 2009-10-28 浜松ホトニクス株式会社 半導体装置
JP2007508563A (ja) 2003-10-15 2007-04-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 装置、システム及び電気素子
JP2013000359A (ja) * 2011-06-16 2013-01-07 Toshiba Corp 内視鏡装置および電子機器
KR20210143494A (ko) 2020-05-20 2021-11-29 삼성전자주식회사 반도체 패키지
KR20220151307A (ko) 2021-05-06 2022-11-15 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3577285A (en) * 1968-03-28 1971-05-04 Ibm Method for epitaxially growing silicon carbide onto a crystalline substrate
JPS557022B1 (ja) * 1968-05-10 1980-02-21
US4323914A (en) * 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
JPS58134449A (ja) * 1982-02-04 1983-08-10 Sharp Corp Ｌｓｉパツケ−ジ
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US5319237A (en) * 1990-03-09 1994-06-07 Thomson Composants Microondes Power semiconductor component
US5538754A (en) * 1991-03-26 1996-07-23 Shipley Company Inc. Process for applying fluid on discrete substrates
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH0982754A (ja) 1997-03-28
US5818113A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
JP3263288B2 (ja) 半導体装置
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
US7687896B2 (en) Semiconductor device having a stacked chip structure
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US6064576A (en) Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
KR100223727B1 (ko) 반도체 장치
US6462399B1 (en) Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
US5642261A (en) Ball-grid-array integrated circuit package with solder-connected thermal conductor
EP0782765B1 (de) Polymer stud grid array package
US7378731B2 (en) Heat spreader and package structure utilizing the same
US6130478A (en) Polymer stud grid array for microwave circuit arrangements
US6061248A (en) Semiconductor chip-mounting board providing a high bonding strength with a semiconductor chip mounted thereon
KR930002810B1 (ko) 반도체장치
US5849609A (en) Semiconductor package and a method of manufacturing thereof
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JP2002176069A (ja) 電気的接続端子の構造とその製造方法
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
JPH0410635A (ja) フリップチップ実装方法
JP3337820B2 (ja) 半導体素子パッケージ
JP2739366B2 (ja) 電子部品搭載用基板
JP2000223618A (ja) 半導体装置
KR100369501B1 (ko) 반도체패키지
JPH04263447A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees