JPH1064956A - フェースダウンボンディング半導体装置 - Google Patents
フェースダウンボンディング半導体装置Info
- Publication number
- JPH1064956A JPH1064956A JP21892996A JP21892996A JPH1064956A JP H1064956 A JPH1064956 A JP H1064956A JP 21892996 A JP21892996 A JP 21892996A JP 21892996 A JP21892996 A JP 21892996A JP H1064956 A JPH1064956 A JP H1064956A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pillar
- wiring
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 239000012779 reinforcing material Substances 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 238000007747 plating Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 14
- 238000005275 alloying Methods 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 claims description 2
- 230000005855 radiation Effects 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 abstract description 13
- 239000011521 glass Substances 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000035515 penetration Effects 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01043—Technetium [Tc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
にフェースダウンボンディングして形成する高周波半導
体装置に関し、フェースダウンボンディングでき、十分
な支持力を与え、かつ特性の低下を防止することのでき
るフェースダウンボンディング半導体装置を提供する。 【解決手段】 表面に接続端子を有する半導体電気回路
を形成した半導体基板と、前記半導体基板表面の接続端
子上に配置され、導電体で形成された配線用ピラーと、
前記半導体基板表面の接続端子以外の位置に配置され、
前記配線用ピラーとほぼ等しい高さを有する支持用ピラ
ーとを有するフェースダウンボンディング半導体装置が
提供される。
Description
に関し、特に高周波半導体ICチップを誘電体回路基上
にフェースダウンボンディングして形成する高周波半導
体装置に関する。
いられる半導体集積回路装置としてモノリシックマイク
ロ波集積回路(MMIC)が知られている。送信、受信
等においては、高い周波数を用いることが望まれるが、
信号処理等においては、さほど高い周波数で作動しなく
てもよい場合も多い。そこで、特に高い周波数で動作す
る回路単位をそれぞれICチップ化し、回路基板上にボ
ンディングする方法が採用される。MMICは、多くは
このようなICチップとして作成される。
料によって制限される。半導体装置として最もよく用い
られるSi中のキャリア移動度は、一般にGaAs、I
nP等の化合物半導体中のキャリア移動度より低い。し
たがって、高周波用ICを作成する材料としては、Si
より化合物半導体が適している。化合物半導体は半絶縁
性領域を形成できる点でも高周波回路に適している。化
合物半導体の基板を用いると接合容量の極めて低い半導
体装置を作成できる。そこで多くのMMICは非常に高
価である化合物半導体チップ中に形成される。
zのレーダ装置がある。全回路を化合物半導体基板上に
形成すると、送受信アンテナの占有面積が大きく、非常
に高価な装置になってしまう。安価でかつ高性能のレー
ダ装置を実現するためには、安価な材料の基板上にアン
テナを形成し、この基板上に化合物半導体で作製したM
MICを接続することが望ましい。
MICを接続するにも問題がある。最も簡単な方法は、
誘電体基板上にMMICの基板裏面を接着し、MMIC
上の接続端子と誘電体基板上の線路とを何らかの接続手
段で接続することであろう。しかし、この接続手段がイ
ンダクタンスを持つと高周波電流は流れにくくなる。し
たがって細長い接続手段を用いるのは好ましくない。
し、回路面を下にして誘電体基板にフェースダウンボン
ディングすることである。接続手段を短くすることがで
き、インダクタンスを小さくすることができる。回路の
電気的接続は、MMICと誘電体基板上の線路との間に
バンプ、ピラー、金属板等を配置して実現することがで
きる。
随する浮遊容量も大きな問題となる。線路が周辺の導体
との間にキャパシタンスを形成すると、リーク電流が流
れてしまう。したがって、分離領域はなるべく誘電率の
低い媒体で形成することが好ましい。最も誘電率の低い
媒体は空気等のガスないし真空である。MMICのフェ
ースダウンボンディングは、この点でも高性能を実現で
きる可能性が高い。
は金属板のみで支持すると、十分高い支持力を与えるこ
とが困難である。振動や軽い衝撃によってMMICが誘
電体基板から剥離してしまう。
ンディングしたMMICと誘電体基板との間に補強用の
樹脂を充填する方法が提案されている。たとえば、光硬
化型樹脂を充填し、誘電体基板を透過する光を用いて光
硬化型樹脂を硬化させる。このような構成によれば、M
MICを十分な支持力で保持することができる。
ィングしたMMICと、MMICを支持する誘電体基板
との間に補強用樹脂を充填すると、支持力は確実なもの
となるが、MMICの特性が低下してしまう。
ングでき、十分な支持力を与え、かつ特性の低下を防止
することのできるフェースダウンボンディング半導体装
置を提供することである。
ディングでき、十分な支持力を与え、かつ特性の低下を
防止することのできるフェースダウンボンディング半導
体装置の製造方法を提供することである。
ば、表面に接続端子を有する半導体電気・電子回路を形
成した半導体基板と、前記半導体基板表面の接続端子上
に配置され、導電体で形成された配線用ピラーと、前記
半導体基板表面の接続端子以外の位置に配置され、前記
配線用ピラーとほぼ等しい高さを有する支持用ピラーと
を有するフェースダウンボンディング半導体装置が提供
される。
ことにより、フェースダウンボンディングされる半導体
装置の支持力を強化することができる。かつ、ピラーの
配置により、ピラーの位置で補強用材料をせき止めるこ
とができる。
配線の形成された第1の基板と、前記配線と対向する面
に接続端子を有する半導体電気・電子回路が形成され
た、半導体表面を有する第2の基板と、前記第1と第2
の基板間に空間を画定するピラーであって、前記配線と
前記接続端子を接続する配線用ピラーと、前記第1およ
び第2の基板を接続する支持用ピラーとを含む複数のピ
ラーと、前記第2の基板の半導体表面と逆側の面を覆
い、前記空間を封止して前記第1の基板に達する補強材
料体とを有するフェースダウンボンディング半導体装置
が提供される。
面上に配線の形成された第1の基板と、接続端子を有す
る半導体電気・電子回路を表面上に形成した、半導体表
面を有する第2の基板とを準備する工程と、前記第1の
基板の絶縁表面と前記第2の基板の半導体表面とが対向
するように配置し、前記配線と前記接続端子とを配線用
ピラーで接続し、前記絶縁表面と前記半導体表面とを支
持用ピラーで接続するフェースダウンボンディング工程
と、前記半導体電気・電子回路上に空間を残し、前記第
1の基板と前記第2の基板とが対向する空間周辺の開口
部を補強材料で封止する封止工程とを有するフェースダ
ウンボンデング半導体装置の製造方法が提供される。
施例を説明する。
ースダウンボンディング半導体装置を示す。セラミック
ス、ガラスまたは半導体で形成された誘電体基板2の表
面には、化合物半導体基板に形成されたMMIC1がピ
ラー3を介してフェースダウンボンディングされてい
る。なお、誘電体基板2が半導体で形成される場合は、
その表面に絶縁層12を形成しておくことが好ましい。
表面には信号配線6、電源配線7等が形成され、これら
の配線に配線用ピラー3が接続されている。同時に、M
MIC1の接続端子ではない位置に複数の支持用ピラー
4が配置され、これらの支持用ピラー4もMMIC1と
誘電体基板2とを接続する。
裏面)を覆って補強材料8が塗布されている。補強材料
8は、MMIC1と誘電体基板2とが対向する空間10
を取り囲み、誘電体基板2表面に達し、空間10を封止
している。
ー4は、図1(B)に示すように、MMICの中央部を
取り囲むように、所定ピッチで配置されており、補強材
料8の樹脂が中に流れ込もうとした時にこの樹脂をせき
止める役割を果たす。
ラー3、4との間に一定の接触角を形成し、ピラー3、
4から内部に膨れ上がるような形でせき止められる。ピ
ラー3、4の間隔と、補強材料8の粘度は、補強材料8
がピラー3、4の間を流れず、ピラーによってせき止め
られるように選択する。なお、ピラー3、4の表面を処
理することにより、ピラー3、4と補強材料8との接触
角を調整することも有効である。
り、どのようなせき止め効果が得られるかを予め調べて
おくことが好ましい。図7(A)、(B)、(C)は、
テストエレメントによる補強材料の侵入長の特性測定を
示す。
を示す。誘電体基板100の上に、信号配線102が横
方向に延在する。信号配線102の上下には、幅の広い
接地導体101a、101bが配置されている。接地導
体101a、101bの外側領域には、2列の支持用ピ
ラー4が配置されている。なお、接地導体101a、1
01bの上にも配線用ピラー3が複数個配置されてい
る。図1(C)に示すようなテスト用誘電体基板100
の上に、他の誘電体基板を配置し、誘電体基板100の
周囲からポリイミド等の補強材料を塗布する。
の辺から侵入する補強材料が支持用ピラー4によってど
のようにせき止められるかを測定する。
配置し、補強材料を塗布して補強材料が支持用ピラー4
からどのくらい内部に侵入するかを測定する。ここで、
支持用ピラー4の間隔をDとし、補強材料の侵入長をt
とする。また、補強材料の粘度をCpとする。
よって得られる特性を概略的に示すグラフである。図7
(A)において、横軸は支持用ピラー4の間隔Dであ
り、縦軸は侵入長tである。図7(B)においては、横
軸が補強材料の粘度Cpであり、縦軸が侵入長tであ
る。侵入長tは、
(a1・h)−1〕・〔exp(a2・D)−1〕 で近似できる。ここで、hはピラーの高さであり、a
1、a2、a3、Aは定数である。また、Cp、H、D
は、それぞれ正の数である。ピラーの間隔Dや補強材料
の粘度Cpを変化させて複数の測定を行なうことによ
り、図7(A)、(B)に示すような特性を得る。この
特性を、上述の式に当てはめ、定数a1、a2、a3、
Aを得る。式の定数を得た後は、所望のピラー間隔Dま
たは補強材料の粘度Cpが判れば、侵入長tを式から計
算することができる。たとえば、 A=2.16×10-6、 a1=106 、 a2=6.15×104 、 a3=1.0 である。このような特性の場合、ピラー高さh=20μ
m、ピラー径φ=40μm、ピラー間隔D=150μm
とすれば、用いる補強材料の粘度Cpは27程度でよい
ことが判る。
ラー高さとしては5μm以上を用いることが好ましい。
ピラーの材料は、たとえばAuとSnの合金等である。
に接続されるピラー3は、補強材料8に接している。し
かしながら、電源配線には高周波成分が流れないため、
ピラー3が誘電率の高い補強材料8に接することによる
悪影響は少ない。信号をやり取りするピラー3は、MM
IC1内部に配置され、補強材料8と接しないようにさ
れている。
気・電子回路11は、補強材料8で封止された空間10
に対向し、補強材料8とは接しない。
と共に支持用ピラー4を用いることにより、ピラーによ
るMMICの支持力を強めることができ、かつMMIC
の周囲を樹脂等の補強材料8で封止した場合に、補強材
料8がMMIC1下部の封止空間10内に入り込むこと
を防止することができる。補強材料8は、ピラー3、4
と共に、MMIC1を誘電体基板2に頑強に固定する。
したがって、MMIC1は振動や衝撃に対しても誘電体
基板2から脱離することが防止される。また、MMIC
1の電気・電子回路面を封止空間10に露出させること
により、MMIC1の特性の低下を防止することができ
る。
MMICのフェースダウンボンディングの例を示す。M
MIC51は、ピラー53を介し、誘電体基板52にフ
ェースダウンボンディングされている。誘電体基板52
の表面には、絶縁層62が形成され、その表面に配線5
6が形成されている。
は補強材料58によって充填されている。補強材料58
は、MMIC51下部の空間を充填すると共に、MMI
C51の側面も覆い、MMIC51を誘電体基板52に
頑強に固定する。
料58がMMIC51の電気・電子回路61表面に接し
ていると、補強材料58からMMIC51にストレスが
印加され、回路特性が低下してしまう。また、空気もし
くは真空と比べ、補強材料58の誘電率は高い。したが
って、この誘電率上昇によっても回路特性を低下する可
能性が高い。
IC1の電気・電子回路11に応力が印加されることを
防止することができ、かつ電気・電子回路11下面を空
気または真空の媒体によって分離することができる。
ルチチップモジュールの構成例を示す。このマルチチッ
プモジュールは、ミリ波帯レーダ装置を構成する。
に、化合物半導体基板上に形成されたMMICである高
周波増幅器21、ダウンコンバータ22および局部発振
器23がフェースダウンボンディングされている。これ
らのMMICは、エポキシ樹脂等の補強材料28によっ
て封止されている。なお、各MMIC下部には、補強材
料28で封止された空間が残る。
は、シリコンプロセスによって形成された電源回路24
および信号処理回路25が配置されている。電源回路2
4、信号処理回路25は、誘電体基板20表面上に形成
された配線によって高周波増幅器21、ダウンコンバー
タ22、局部発振器23に接続されている。
ク等で形成し、その上にSiチップに形成した電源回路
24、信号処理ユニット25を取り付けてもよい。シリ
コンプロセスで形成したICチップは、フェースダウン
ボンディングしてもよいが、回路面を上にして誘電体基
板20上に接着してもよい。
周波動作する回路は高周波増幅器21、ダウンコンバー
タ22、局部発振器23であり、電源回路24、信号処
理ユニット25の動作周波数はMMICの動作周波数と
比べると格段に低い。このため、電源回路24、信号処
理ユニット25についての高周波対策はあまり必要では
ない。
を例にとって説明したが、フェースダウンボンディング
する半導体装置は化合物半導体のMMICに限らない。
たとえば、高周波動作するSiのICチップを用いるこ
ともできる。Siの場合、半絶縁性基板を得ることは困
難である。Si回路を回路単位毎に切断し、小単位とす
ることにより、基板を電気的に分離することが可能とな
る。このようなSiチップをフェースダウンボンディン
グすることにより、たとえば基板に流れる基板電流を低
減することが可能となる。
の例を示す。基板30は、MMIC用の基板であって
も、誘電体基板の基板であってもよい。ガラス、セラミ
ック、半導体等で形成された基板30の絶縁表面上に
は、ピラーの土台となる金属パッド31が蒸着、スパッ
タリング等によって形成されている。基板30の表面
に、ホトレジスト層32を塗布し、露光現像することに
よってピラー形成用の開口Hを作成する。
スク32を形成した基板30をメッキ液33に浸漬し、
電解メッキまたは無電解メッキを行う。ホトレジストマ
スク32の開口に露出された金属パターン上に主メッキ
層34が成長する。
後、図3(C)に示すように、合金化等に適したパッド
層35を形成する。パッド層35は、連続したメッキで
行っても、スパッタリング等の他の方法で形成してもよ
い。その後、ホトレジストマスク32は除去する。
体の場合、パッド層31、35としてGeを用いること
ができる。電気的良導電体であることが好ましい主メッ
キ層34は、たとえばAuで形成する。
状を制御する作成例を示す。図3(D)に示すように、
パッド31の形成された基板30上に3層のホトレジス
ト層32a、32b、32cを塗布する。ここで、たと
えば中間のホトレジスト層32bが両側のホトレジスト
層32a、32cよりも高い感光度を示すように選択す
る。マスクMを介してパッド31上に開口を形成するよ
うに露光、現像を行う。
スト層32bは両側のホトレジスト層32a、32cよ
りも高い感光性を有しているため、形成される開口Hは
中間のホトレジスト層32bの位置でより大きな径を有
する。このようなレジストマスクを用い、メッキ工程を
行えば、高さ方向の中間部分が膨らんだピラーを作成す
ることができる。なお、複数のレジスト層を用い、それ
らの性質を調整することにより、他の形態の断面を有す
るピラーを作成することもできる。
置の例を示す。図4(A)において、基板30の外周部
に二重のループL1、L2を画定し、このループに沿っ
てピラー3、4を配置する。外側のループL1上には、
支持用ピラー4を一定間隔で配置する。ピラー4の間隔
は、固定用の補強材料がピラー列4を通過して内部に入
り込まないように選択することが好ましい。
のポリイミドを用いる場合、ピラーの間隔を300μm
にする。このような補強材料の粘度とピラー間隔では、
補強材料はピラーによって安全にせき止められる。な
お、粘度とピラーとの間隔はこの例に限らない。
cpを選択することができる。ピラーの間隔は、補強材
料の粘度に合わせて調整することが好ましい。内側のル
ープL2上には、信号配線や電源配線と接続するピラー
3を配置する。ピラー3が補強材料と接触しないように
するためには、外側のループL1上に配置されるピラー
4の間隔Dと、内側のピラー3と外側のピラー4との間
隔dを適当に選択することが好ましい。
用ピラーと補強材料との接触をより確実に防止するため
には、三重のループL1、L2、L3上にピラーを配置
してもよい。外側の2つのループL1、L2には、支持
用ピラーを配置し、最も内側のループL3上に信号配線
用ピラーおよび電源配線用ピラーを配置する。電源配線
用ピラーは外側ループに配置してもよい。
料を接触させ、信号配線のインピーダンスを調整するこ
ともできる。
ープに配置されたピラー3に信号配線6が接続されてい
る。この場合、ピラー3の外側側面には補強材料が接触
し、その誘電率によってピラー3のインピーダンスを制
御する。
説明したが、ピラーの配置はこれらの例に限らない。
す。基板30上に、全面を覆うようにピラー36が配置
されている。ピラー36は、好ましくは千鳥格子状に配
置される。このように多数のピラーを形成する場合、そ
のうちの任意のものを信号配線や電源配線用のピラーと
して利用することができる。
て作成することもできるが、他の方法で構成してもよ
い。たとえば、予め作成したピラーを基板上に立てても
よい。このような場合、ピラーの材料も金属に限らず、
半導体、誘電体等で構成することもできる。
の補強材料阻止能力はその接触角にも依存する。
側面にSiN等の誘電体膜37を形成した構成を示す。
誘電体膜は、金属と比べ、たとえばポリイミド、エポキ
シ等の補強材料に対し濡れ性が低く、より高い阻止能を
発揮する。金属性ピラーまたは誘電体膜を表面に形成し
たピラーの表面を、SF6 プラズマ等で処理し、表面を
フッ素化することもできる。フッ素化された表面は、さ
らにポリイミド等の補強材料に濡れにくくなる。
ることが好ましい。基板とピラーとの結合を強める手段
として、合金化を用いることができる。
層を形成する方法を示す。図5(A)に示すように、半
絶縁性GaAsで形成された基板1の表面に、Ge層3
8を介してAuピラー39を形成する。Ge層38は、
たとえばスパッタリング等によって形成でき、Auピラ
ー39はたとえばメッキによって形成することができる
る。
ると、GaAsとGeとが合金化され、合金化層38a
が形成される。このような合金化層は、GaAsの基板
1と強固に結合する。
は、配線層の下にGe層38を直接GaAs表面に接す
るように形成してもよい。GaAsとして半絶縁性基板
を用いれば、配線層の下に直接基板と接触する合金層が
形成されてもその影響による電気的特性の劣化はほとん
ど無視できる。支持用ピラーの場合には、基板と結合す
る合金層の形成による悪影響はほとんどない。
成したGaAs基板1を誘電体基板2の表面にフェース
ダウンボンディングする。なお、誘電体基板2の表面に
は、配線層40が形成されている。配線層40の表面
に、ピラー39と合金化しやすい金属層41を形成して
おくこともできる。このような構成とすれば、フェース
ダウンボンディング後金属層41とピラー39を合金化
し、ピラー39と誘電体基板2との結合力を強めること
もできる。
石英、ガラス等の透明材料で形成し、その上に配線層4
0を形成した場合、レーザ照射による合金化を行うこと
もできる。配線層40は、ピラー39の材料と合金化で
きる材料を選択する。ピラー39を配線層40に一旦接
合した後、誘電体基板2の表面を使用するレーザ光に対
して減衰率の大きなまたは高屈折率の誘電体膜42で覆
う。たとえば、レジスト膜やSiN膜を用いることがで
きる。
る波長のレーザ光43を照射する。レーザ光43は、誘
電体膜42および配線層40で吸収され、配線層40を
加熱する。このため、配線層40とピラー39とが合金
化される。
強める他の構成例を示す。誘電体基板2の表面に配線層
40が形成され、その表面にメッシュ状の金属パターン
44を形成する。このメッシュ状金属層44の表面上に
ピラー39を押し当て、さらに圧力を印加することによ
り、メッシュ状金属パターン44はピラー39にめり込
んで固定される。なお、配線層40の上に形成する選択
的パターンの形状はメッシュに限らない。
成するMMICの構成例を示す。図8(A)は半導体基
板の概略平面図であり、図8(B)はその等価回路であ
る。
端子Tiが配置され、上辺の中央部に出力端子Toが配
置されている。また、右下のコーナにはドレイン電圧供
給端子Tdが配置され、左上のコーナにはゲート電圧供
給端子Tgが配置されている。ドレイン電圧、ゲート電
圧はDC電圧である。
上には、DC成分カット用キャパシタC1、トランジス
タQ1、DC成分カット用キャパシタC2、トランジス
タQ2、DC成分カット用キャパシタC3が直列に接続
されている。キャパシタC1とトランジスタQ1を結ぶ
線路上には、図8(B)で示すように、2つのインピー
ダンス素子から構成される整合回路Mが形成されてい
る。また、トランジスタQ1のゲート端子には、ゲート
電圧供給端子Tgからゲート電圧を供給するための配線
が形成されている。この配線上には、キャパシタC1
1、C13、C14が配置されている。トランジスタQ
1のゲートからキャパシタC11までの線路の長さは、
カットしたい周波数の波長の1/4に選択されている。
同様、キャパシタC13、C14までの線路の長さもそ
れぞれカットしたい周波数の波長の1/4、3/4、5
/4、…の長さに設定されている。
ゲート電圧供給端子Tgからの電圧を供給する線路が形
成されている。トランジスタQ2からλ/4の距離にキ
ャパシタC12が配置され、C12はキャパシタC13
に線路によって接続されている。
2の間にも整合回路Mが形成され、トランジスタQ2と
キャパシタC3の間にも整合回路Mが形成されている。
これらの整合回路により、入力端子Tiから出力端子T
oに至る線路はインピーダンス整合されている。
タQ1、Q2にも、ゲート電圧供給端子からゲート電圧
を供給する構成と同様の構成の配線構造が形成されてい
る。すなわち、トランジスタQ1、Q2からの線路は、
キャパシタC22、C21に接続され、所定周波数成分
をカットした後、さらにキャパシタC23、C24を介
してドレイン電圧供給端子Tdに接続されている。
上には、広い接地導体G1〜G6が形成されている。こ
れらの接地導体は、互いに複数のエアーブリッジによっ
て電気的に接続されることが好ましい。接地導体G1〜
G6の表面には、そのほぼ全面にピラーが形成される。
また、入力端子Ti、出力端子To、ゲート電圧供給端
子Tg、ドレイン電圧供給端子Tdの上にも、それぞれ
複数個のピラーが形成されている。
供給すると共に、接地導体上の多数個のピラーにより、
接地導体G1〜G6をその上に配置する誘電体基板上の
低抵抗接地導体に低抵抗で接続する。この観点からは、
各線路の周囲になるべく多数個のピラーを配置すること
が好ましい。このような構成により、たとえば図2に示
すレーザ装置の高周波増幅器44を構成することができ
る。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
高周波動作半導体ICチップを、支持基板上に強固にフ
ェースダウンボンディングすることができる。
半導体装置の特性の劣化を防止することができる。
ング半導体装置を従来技術と比較して示す縦断面図、平
面図、概略横断面図である。
の概略平面図である。
ある。
処理を説明するための概略断面図である。
行う工程を示す断面図である。
測定するための実験を説明する図である。
等価回路図である。
Claims (23)
- 【請求項1】 表面に接続端子を有する半導体電気・電
子回路を形成した半導体基板と、 前記半導体基板表面の接続端子上に配置され、導電体で
形成された配線用ピラーと、 前記半導体基板表面の接続端子以外の位置に配置され、
前記配線用ピラーとほぼ等しい高さを有する支持用ピラ
ーとを有するフェースダウンボンディング半導体装置。 - 【請求項2】 さらに、前記配線用ピラーまたは支持用
ピラーの少なくとも1つが前記半導体基板と接触する部
分に、前記半導体基板と合金化された金属層を有する請
求項1記載の半導体装置。 - 【請求項3】 前記配線用ピラーと前記支持用ピラーと
が前記半導体基板の中央部を取り囲む複数のループに沿
って配列されている請求項1または2記載の半導体装
置。 - 【請求項4】 前記配線用ピラーが前記複数のループの
うちの内側のループに沿って配置されている請求項3記
載の半導体装置。 - 【請求項5】 前記配線用ピラーまたは支持用ピラーの
少なくとも一部が中ぶくれの縦断面形状を有する請求項
1記載の半導体装置。 - 【請求項6】 絶縁表面上に配線の形成された第1の基
板と、 前記配線と対向する面に接続端子を有する半導体電気・
電子回路が形成された、半導体表面を有する第2の基板
と、 前記第1と第2の基板間に空間を画定するピラーであっ
て、前記配線と前記接続端子を接続する配線用ピラー
と、前記第1および第2の基板を接続する支持用ピラー
とを含む複数のピラーと、 前記第2の基板の半導体表面と逆側の面を覆い、前記空
間を封止して前記第1の基板に達する補強材料体とを有
するフェースダウンボンディング半導体装置。 - 【請求項7】 前記複数のピラーの少なくとも1つと前
記第1および第2の基板の一方との接続する部分に合金
化された金属層を有する請求項6記載のフェースダウン
ボンディング半導体装置。 - 【請求項8】 前記複数のピラーの少なくとも1つと前
記第1および第2の基板の一方との接続する部分に、前
記第1および第2の基板の一方と合金化された金属層を
有する請求項7記載の半導体装置。 - 【請求項9】 前記複数のピラーの配置、および前記複
数のピラーと前記補強材料の特性が、前記補強材料が前
記複数のピラーでせき止められるように選択されている
請求項6〜8のいずれかに記載の半導体装置。 - 【請求項10】 前記空間は、前記第1および第2の基
板および前記補強材料体により外気から気密封止されて
いる請求項6〜9のいずれかに記載の半導体装置。 - 【請求項11】 前記半導体電気・電子回路は、前記補
強材料体に接触しない請求項6〜10のいずれかに記載
の半導体装置。 - 【請求項12】 前記複数のピラーは、前記半導体電気
・電子回路を取り囲む複数のループに沿って配列されて
いる請求項11記載の半導体装置。 - 【請求項13】 前記配線用ピラーが前記複数のループ
のうちの内側のループに沿って配置されている請求項1
2記載の半導体装置。 - 【請求項14】 前記配線用ピラーまたは支持用ピラー
の少なくとも一部が中ぶくれの縦断面形状を有する請求
項12記載の半導体装置。 - 【請求項15】 絶縁表面上に配線の形成された第1の
基板と、接続端子を有する半導体電気・電子回路を表面
上に形成した、半導体表面を有する第2の基板とを準備
する工程と、 前記第1の基板の絶縁表面と前記第2の基板の半導体表
面とが対向するように配置し、前記配線と前記接続端子
とを配線用ピラーで接続し、前記絶縁表面と前記半導体
表面とを支持用ピラーで接続するフェースダウンボンデ
ィング工程と、 前記半導体電気・電子回路上に空間を残し、前記第1の
基板と前記第2の基板とが対向する空間周辺の開口部を
補強材料で封止する封止工程とを有するフェースダウン
ボンデング半導体装置の製造方法。 - 【請求項16】 前記フェースダウンボンディング工程
が、前記第1または第2の基板上にピラーをメッキで形
成するメッキ工程を含む請求項15記載の半導体装置の
製造方法。 - 【請求項17】 前記メッキ工程が電解メッキ工程であ
る請求項16記載の半導体装置の製造方法。 - 【請求項18】 前記メッキ工程が無電解メッキ工程で
ある請求項16記載の半導体装置の製造方法。 - 【請求項19】 前記メッキ工程がレジストパターンを
マスクとして用いる請求項16記載の半導体装置の製造
方法。 - 【請求項20】 前記レジストパターンが中ぶくれの縦
断面形状の開口を有する請求項19記載の半導体装置の
製造方法。 - 【請求項21】 前記フェースダウンボンディング工程
が前記第1または第2の基板と金属層との合金化工程を
含む請求項15記載の半導体装置の製造方法。 - 【請求項22】 前記フェースダウンボンディング工程
が前記ピラーと前記第1または第2の基板上の金属層と
の合金化工程を含む請求項15記載の半導体装置の製造
方法。 - 【請求項23】 前記合金化工程が、熱、放射線、レー
ザ光、圧力の少なくとも1つを印加することを含む請求
項21または22記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21892996A JPH1064956A (ja) | 1996-08-20 | 1996-08-20 | フェースダウンボンディング半導体装置 |
US08/914,769 US6097097A (en) | 1996-08-20 | 1997-08-20 | Semiconductor device face-down bonded with pillars |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21892996A JPH1064956A (ja) | 1996-08-20 | 1996-08-20 | フェースダウンボンディング半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1064956A true JPH1064956A (ja) | 1998-03-06 |
Family
ID=16727540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21892996A Pending JPH1064956A (ja) | 1996-08-20 | 1996-08-20 | フェースダウンボンディング半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6097097A (ja) |
JP (1) | JPH1064956A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134553A (ja) * | 2000-10-30 | 2002-05-10 | Nec Corp | 半導体装置の接続構造 |
US6624521B2 (en) * | 2001-07-20 | 2003-09-23 | Georgia Tech Research Corp. | Flip chip design on a coplanar waveguide with a pseudo-coaxial ground bump configuration |
JP4547655B2 (ja) * | 2001-02-16 | 2010-09-22 | 日本電気株式会社 | 半導体装置 |
JP2013207147A (ja) * | 2012-03-29 | 2013-10-07 | Olympus Corp | 基板および半導体装置 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6317333B1 (en) * | 1997-08-28 | 2001-11-13 | Mitsubishi Denki Kabushiki Kaisha | Package construction of semiconductor device |
US6667502B1 (en) * | 1999-08-31 | 2003-12-23 | Micron Technology, Inc. | Structurally-stabilized capacitors and method of making of same |
EP2202001A3 (en) * | 2000-02-23 | 2011-05-18 | Zyomyx, Inc. | Microfluidic devices and methods |
JP3859424B2 (ja) * | 2000-05-02 | 2006-12-20 | 富士通株式会社 | 集積回路パッケージ |
US6716077B1 (en) * | 2000-05-17 | 2004-04-06 | Micron Technology, Inc. | Method of forming flow-fill structures |
JP3615126B2 (ja) * | 2000-07-11 | 2005-01-26 | 寛治 大塚 | 半導体回路装置 |
US6333562B1 (en) * | 2000-07-13 | 2001-12-25 | Advanced Semiconductor Engineering, Inc. | Multichip module having stacked chip arrangement |
TW459363B (en) * | 2000-11-22 | 2001-10-11 | Kingpak Tech Inc | Integrated circuit stacking structure and the manufacturing method thereof |
US6515235B2 (en) * | 2001-05-30 | 2003-02-04 | Ericsson, Inc. | Liquid dielectric tuning of an integrated circuit |
US7518223B2 (en) * | 2001-08-24 | 2009-04-14 | Micron Technology, Inc. | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer |
US6495926B1 (en) * | 2001-11-29 | 2002-12-17 | Sun Microsystems, Inc. | 60 degree bump placement layout for an integrated circuit power grid |
CN100364088C (zh) * | 2002-01-31 | 2008-01-23 | 迈克纳斯公司 | 可编程电子处理器件的装置 |
WO2003079439A2 (en) * | 2002-03-19 | 2003-09-25 | Koninklijke Philips Electronics N.V. | Chip stack with intermediate cavity |
US7128843B2 (en) * | 2003-04-04 | 2006-10-31 | Hrl Laboratories, Llc | Process for fabricating monolithic membrane substrate structures with well-controlled air gaps |
JP3693056B2 (ja) * | 2003-04-21 | 2005-09-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 |
US6959134B2 (en) * | 2003-06-30 | 2005-10-25 | Intel Corporation | Measuring the position of passively aligned optical components |
US7012017B2 (en) * | 2004-01-29 | 2006-03-14 | 3M Innovative Properties Company | Partially etched dielectric film with conductive features |
US20050224967A1 (en) * | 2004-04-01 | 2005-10-13 | Brandenburg Scott D | Microelectronic assembly with underchip optical window, and method for forming same |
DE102004037826B4 (de) * | 2004-08-04 | 2006-06-14 | Infineon Technologies Ag | Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen |
JP4478049B2 (ja) * | 2005-03-15 | 2010-06-09 | 三菱電機株式会社 | 半導体装置 |
KR100644131B1 (ko) * | 2005-11-08 | 2006-11-10 | 재단법인서울대학교산학협력재단 | 암 진단 및 치료 장치 |
DE102005055487B3 (de) * | 2005-11-18 | 2007-05-16 | Infineon Technologies Ag | Elektronische Struktur mit über lötbare Verbindungselemente verbundenen Komponenten sowie Verfahren zu seiner Herstellung |
KR20070103901A (ko) * | 2006-04-20 | 2007-10-25 | 삼성에스디아이 주식회사 | 진공 용기 및 이를 이용한 전자 방출 표시 디바이스 |
JP2008210983A (ja) * | 2007-02-26 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 信頼性設計支援方法 |
JP4522435B2 (ja) * | 2007-06-05 | 2010-08-11 | 富士通テン株式会社 | 高周波回路装置、及びレーダ装置 |
SG152101A1 (en) | 2007-11-06 | 2009-05-29 | Agency Science Tech & Res | An interconnect structure and a method of fabricating the same |
JP5185019B2 (ja) * | 2008-08-25 | 2013-04-17 | パナソニック株式会社 | 半導体装置及びそれを用いた電子機器 |
JP5445001B2 (ja) * | 2009-09-29 | 2014-03-19 | 沖電気工業株式会社 | 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法 |
US20110169158A1 (en) * | 2010-01-14 | 2011-07-14 | Qualcomm Incorporated | Solder Pillars in Flip Chip Assembly |
US8916969B2 (en) * | 2011-07-29 | 2014-12-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, packaging methods and structures |
FR3030112B1 (fr) * | 2014-12-12 | 2018-02-02 | Stmicroelectronics (Crolles 2) Sas | Assemblage d'une puce de circuits integres et d'une plaque |
TWI681524B (zh) * | 2017-01-27 | 2020-01-01 | 日商村田製作所股份有限公司 | 半導體晶片 |
CN109729639B (zh) * | 2018-12-24 | 2020-11-20 | 奥特斯科技(重庆)有限公司 | 在无芯基板上包括柱体的部件承载件 |
CN113973431B (zh) * | 2020-07-23 | 2023-08-18 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
CN216385225U (zh) * | 2020-12-16 | 2022-04-26 | 安徽维鸿电子科技有限公司 | 回路热管 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5562776A (en) * | 1978-11-01 | 1980-05-12 | Mitsubishi Electric Corp | Shutter controller for camera |
JPS5650546A (en) * | 1979-09-29 | 1981-05-07 | Sharp Corp | Semiconductor device |
JPS58134449A (ja) * | 1982-02-04 | 1983-08-10 | Sharp Corp | Lsiパツケ−ジ |
JPH01152750A (ja) * | 1987-12-10 | 1989-06-15 | Nec Corp | 半導体装置 |
JPH01209750A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 半導体装置 |
JPH01238148A (ja) * | 1988-03-18 | 1989-09-22 | Fuji Electric Co Ltd | 半導体装置 |
US5194934A (en) * | 1988-07-27 | 1993-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Mounting structure for a semiconductor chip having a buffer layer |
JPH02101753A (ja) * | 1988-10-11 | 1990-04-13 | Hitachi Chem Co Ltd | 半導体チップの取付構造 |
JPH04369233A (ja) * | 1991-06-17 | 1992-12-22 | Sharp Corp | 半導体装置 |
JPH0637143A (ja) * | 1992-07-15 | 1994-02-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2913077B2 (ja) * | 1992-09-18 | 1999-06-28 | シャープ株式会社 | 半導体装置 |
JPH06204293A (ja) * | 1992-12-28 | 1994-07-22 | Rohm Co Ltd | 半導体装置 |
US5371404A (en) * | 1993-02-04 | 1994-12-06 | Motorola, Inc. | Thermally conductive integrated circuit package with radio frequency shielding |
JP3152834B2 (ja) * | 1993-06-24 | 2001-04-03 | 株式会社東芝 | 電子回路装置 |
JP3233535B2 (ja) * | 1994-08-15 | 2001-11-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR0181615B1 (ko) * | 1995-01-30 | 1999-04-15 | 모리시다 요이치 | 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재 |
JPH08293524A (ja) * | 1995-04-21 | 1996-11-05 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH08298269A (ja) * | 1995-04-25 | 1996-11-12 | Toshiba Microelectron Corp | 半導体装置及びその製造方法 |
JP3263288B2 (ja) * | 1995-09-13 | 2002-03-04 | 株式会社東芝 | 半導体装置 |
KR100443484B1 (ko) * | 1996-02-19 | 2004-09-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
US5682066A (en) * | 1996-08-12 | 1997-10-28 | Motorola, Inc. | Microelectronic assembly including a transparent encapsulant |
-
1996
- 1996-08-20 JP JP21892996A patent/JPH1064956A/ja active Pending
-
1997
- 1997-08-20 US US08/914,769 patent/US6097097A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134553A (ja) * | 2000-10-30 | 2002-05-10 | Nec Corp | 半導体装置の接続構造 |
JP2011135112A (ja) * | 2000-10-30 | 2011-07-07 | Nec Corp | 半導体装置の接続構造 |
JP4547655B2 (ja) * | 2001-02-16 | 2010-09-22 | 日本電気株式会社 | 半導体装置 |
US6624521B2 (en) * | 2001-07-20 | 2003-09-23 | Georgia Tech Research Corp. | Flip chip design on a coplanar waveguide with a pseudo-coaxial ground bump configuration |
JP2013207147A (ja) * | 2012-03-29 | 2013-10-07 | Olympus Corp | 基板および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US6097097A (en) | 2000-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1064956A (ja) | フェースダウンボンディング半導体装置 | |
US20230130259A1 (en) | Radio frequency device packages | |
US7268426B2 (en) | High-frequency chip packages | |
US7755182B2 (en) | Hybrid integrated circuit device, and method for fabricating the same, and electronic device | |
US6191494B1 (en) | Semiconductor device and method of producing the same | |
US6417026B2 (en) | Acoustic wave device face-down mounted on a substrate | |
US6492194B1 (en) | Method for the packaging of electronic components | |
US5397917A (en) | Semiconductor package capable of spreading heat | |
KR20180023828A (ko) | 내장형 rf 필터 패키지 구조 및 그 제조 방법 | |
US20080315396A1 (en) | Mold compound circuit structure for enhanced electrical and thermal performance | |
JP2009500820A (ja) | アセンブリを製造する方法及びアセンブリ | |
EP0782766A2 (en) | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same | |
KR100838352B1 (ko) | 전자 부품 수용 구조물 | |
JP4603527B2 (ja) | カプセルを有するモジュール構造の部品 | |
EP0393584A2 (en) | High frequency semiconductor device | |
US5200642A (en) | Internal capacitor arrangement for semiconductor device assembly | |
JP3313045B2 (ja) | 半導体装置 | |
US11615997B2 (en) | Electronic package structure and fabrication method thereof | |
JP3987659B2 (ja) | 高周波半導体装置 | |
CN112366141A (zh) | 一种5g通信组件及其制造方法 | |
JP3267881B2 (ja) | 回路基板及び半導体装置 | |
CN114785313A (zh) | 包含弹性波装置的模块 | |
GB2300068A (en) | Semiconductor device | |
JP2000150721A (ja) | 集積回路装置及びその製造方法 | |
JPH02288252A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050829 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051004 |