JP3726998B2 - 表面波装置 - Google Patents
表面波装置 Download PDFInfo
- Publication number
- JP3726998B2 JP3726998B2 JP09500099A JP9500099A JP3726998B2 JP 3726998 B2 JP3726998 B2 JP 3726998B2 JP 09500099 A JP09500099 A JP 09500099A JP 9500099 A JP9500099 A JP 9500099A JP 3726998 B2 JP3726998 B2 JP 3726998B2
- Authority
- JP
- Japan
- Prior art keywords
- surface wave
- base member
- bump
- height
- wave element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/058—Holders; Supports for surface acoustic wave devices
- H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表面波素子をベース部材にバンプ接合により電気的・機械的に接続した表面波装置に関する。
【０００２】
【従来の技術】
従来より、表面波素子をバンプ接合してベース部材上に載置した表面波装置として、例えば、図８に示すような構造の表面波装置が知られている。この表面波装置は、表面波素子２０の表面波伝播面をベース部材１０に対向させて、表面波素子２０の入出力用の電極パッド２５ａ，２５ｂ、アース用の電極パッド２５ｃとこれらに対応するベース部材１０の入出力用の電極ランド１２ａ，１２ｂ、アース用の電極ランド１２ｃとをＡｕ等のバンプ５１ａ〜５１ｃで接合して表面波素子２０がベース部材１０に電気的・機械的に接続されている。各バンプ５１ａ〜５１ｃは同一の高さとなるように構成されている。そして、表面波素子２０を覆うようにキャップ部材３０をベース部材１０に接合して、表面波素子がベース部材１０とキャップ部材３０とで形成されるパッケージ内に気密封止されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の表面波装置においては、表面波装置に落下衝撃等の機械的なストレスまたは周囲温度の変化等の熱的なストレスが加わった場合、ベース部材１０及び表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂやバンプ接合した電極パッド２５ａ，２５ｂに破損や剥がれ等の機械的な損傷が生じて、バンプ接合部での接続不具合が発生し、特性不良になるという問題あった。これは、周辺部に位置するバンプは中央部に位置するバンプに比べ、機械的なストレスや熱的なストレスによる応力が集中しやすいためである。
そこで、本発明の目的は、ベース部材及び表面波素子の周辺部に位置するバンプに加わる応力を緩和して、バンプ接合部での接続不具合が生じがたい、信頼性に優れた表面波装置を提供することにある。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、表面波素子をベース部材に対向させて、表面波素子の複数の電極パッドとこれに対応するベース部材の電極ランドとをそれぞれバンプで接合して、表面波素子をベース部材に電気的・機械的に接続してなる表面波装置において、表面波素子の周辺部に位置するバンプの高さが中央部に位置するバンプの高さよりも高くなるように構成し、具体的には、バンプの材料がＡｕまたはＡｕを主成分とする金属であり、バンプの高さの差が１μｍ〜１０μｍとし、ベース部材の中央部に位置する電極ランドの膜厚を周辺部に位置する電極ランドの膜厚よりも厚く形成したこと、中央部に位置する電極ランド形成部分が電子部品素子側に突出するようにベース部材を形成したこと、または中央部に位置する電極ランド形成部分が電子部品素子側に近接するようにベース部材を湾曲させて形成したことを特徴とする。
【０００５】
【発明の実施の形態】
以下、本発明に係る表面波装置を説明する。本発明の第１実施形態に係る表面波装置の構成を図１及び図２に示す。図１は表面波装置の断面図、図２は表面波素子の平面図である。
本実施形態の表面波装置は、表面波素子２０の複数の電極パッド２５ａ〜２５ｃとベース部材１０の凹部内上面の複数の電極ランド１２ａ〜１２ｃとがバンプ５１ａ〜５１ｃでバンプ接合され、表面波素子２０を覆うようにキャップ部材３０がベース部材１０に接合されて、表面波素子２０がベース部材１０とキャップ部材３０とで形成されたパッケージ内（空間内）に気密封止されている。
ベース部材１０は複数のセラミックを積層することにより凹部形状に形成され、表面波素子の搭載面となる凹部内上面に入出力用の電極ランド１２ａ，１２ｂ及びアース用の電極ランド１２ｃを含む電極パターンが形成され、ベース部材１０の下面には入出力用の端子電極１４ａ，１４ｂ及びアース用の端子電極１４ｃが形成されている。電極ランド１２ａ〜１２ｃはＷまたはＭｏ等の厚膜電極上にＮｉメッキまたはＡｕメッキを施して形成されている。電極ランド１２ａ，１２ｂ，１２ｃと端子電極１４ａ，１４ｂ，１４ｃはスルーホール電極または端面電極（図示省略）を介してそれぞれ接続されている。この表面波装置は、ベース部材１０の下面を実装面として、実装基板（回路基板）に実装されて用いられる。
表面波素子２０は、例えば図２に示すように圧電基板２１を備え、圧電基板２１の上面にはＩＤＴ電極２２、反射器電極２３、各ＩＤＴ電極２２に接続された電極パッド２５ａ〜２５ｃ等からなる電極パターンが形成されている。電極パターンはＡｌまたはＡｌを含む合金からなり周知の薄膜形成法により形成される。なお、図２において、破線で示す○印の部分はバンプの接合部である。圧電基板２１としては、タンタル酸リチウム、ニオブ酸リチウム、水晶等の圧電性の材料が用いられる。
表面波素子２０は、フェイスダウン方式、すなわちＩＤＴ電極２２等が形成された表面波伝播面をベース部材１０の素子搭載面に対向させて、各電極パッド２５ａ，２５ｂ，２５ｃとこれに対応するベース部材１０の各電極ランド１２とをバンプ５１ａ，５１ｂ，５１ｃで接合して、ベース部材１０に電気的・機械的に接続されている。この接合は、熱、または超音波と熱を同時に印加し、バンプ５１ａ〜５１ｃを溶融することにより行われている。また、バンプ５１ａ〜５１ｃとしてはＡｕまたはＡｕを主成分とした金属が用いられ、表面波素子２０の電極パッド２５ａ〜２５ｃ上にボールボンディング法により予め形成される。
キャップ部材３０はＦｅ−Ｎｉを含む合金等の適宜の金属材料が用いられ、必要に応じてメッキ処理が施される。キャップ部材３０は、表面波素子２０を覆うようにベース部材１０に高融点はんだ、Ａｕ−Ｓｎ合金または低融点ガラス等のロウ材で接合されている。
そして、本実施形態の表面波装置では、ベース部材１０の中央部に位置するアース用の電極ランド１２ｃの膜厚は周辺部に位置する入出力用の電極ランド１２ａ，１２ｂの膜厚よりも厚く形成されている。すなわち、アース用の電極ランド１２ｃの上面が入出力用の電極ランド１２ａ，１２ｂの上面よりも高い位置となるように構成している。これにより、表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂの高さｈ１は表面波素子２０の中央部に位置するバンプ５１ｃの高さｈ２よりも高くなるように構成されている。アース用の電極ランド１２ｃの膜厚を厚くする方法としては、ＷあるいはＭｏの電極膜厚、またはＮｉメッキあるいはＡｕメッキの膜厚を入出力用の電極ランド１２ａ，１２ｂよりも厚く形成することにより行われる。
この構成により、機械的または熱的なストレスが加わった場合に、応力が集中しやすい周辺部に位置するバンプ５１ａ，５１ｂに加わる応力が緩和され、バンプやバンプ接合した電極パッドに破損や剥がれ等の機械的な損傷が生じにくくなる。したがって、本実施形態の構成によれば、バンプやバンプ接合部での断線等の接続不具合が防止され、表面波装置の信頼性を向上することができる。
次に、第２実施形態に係る表面波装置の構成を図３を参照して説明する。本実施形態では、素子搭載面の中央部にあたるアース用の電極ランド１２ｃ形成部分が表面波素子２０側に突出するようにベース部材１０に凸部１６が設けてられている。各電極ランド１２ａ〜１２ｃは同一膜厚で形成されている。その他の構成は第１実施形態の場合と同様である。すなわち、本実施形態ではベース部材１０の一部の厚みを厚くして、アース用の電極ランド１２ｃの上面が入出力用の電極ランド１２ａ，１２ｂの上面よりも高い位置となるように構成している。これにより、表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂの高さは表面波素子２０の中央部に位置するバンプ５１ｃの高さよりも高くなるように構成されている。この構成により、第１実施形態と同様の効果を奏することができる。
次に、第３実施形態に係る表面波装置の構成を図４を参照して説明する。本実施形態では、素子搭載面の中央部にあたるアース用の電極ランド１２ｃ形成部分が表面波素子２０側に近接するようにベース部材１０を湾曲させて形成している。各電極ランド１２ａ〜１２ｃは同一膜厚で形成されている。その他の構成は第１実施形態の場合と同様である。すなわち、本実施形態ではベース部材１０を素子搭載面の中央部が盛り上がるようにその断面が略円弧状となる曲面で形成して、アース用の電極ランド１２ｃの上面が入出力用の電極ランド１２ａ，１２ｂの上面よりも高い位置となるように構成している。これにより、表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂの高さは表面波素子２０の中央部に位置するバンプ５１ｃの高さよりも高くなるように構成されている。
この構成により、第１実施形態と同様の効果を奏することができる。また、この実施形態の構造は、第１及び第２実施形態の構造に比べ単純な構造であり、製造が容易となる。
次に、第４実施形態に係る表面波装置の構成を図５を参照して説明する。本実施形態では、表面波素子の中央部に位置するアース用の電極パッド２５ｃの膜厚は周辺部に位置する入出力用の電極パッド２５ａ，２５ｂの膜厚よりも厚く形成されている。ベース部材１０の電極ランド１２ａ〜１２ｃは同一膜厚で形成されている。その他の構成は第１実施形態の場合と同様である。すなわち、本実施形態ではアース用の電極パッド２５ｃの下面が入出力用の電極ランド２５ａ，２５ｂの下面よりも低い位置となるように構成している。これにより、表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂの高さは表面波素子２０の中央部に位置するバンプ５１ｃの高さよりも高くなるように構成されている。この構成により、第１実施形態と同様の効果を奏することができる。
なお、上記各実施形態で説明した構成を組み合わせて、周辺部に位置するバンプの高さを中央部に位置するバンプの高さよりも高くなるようにしてもよい。
次に、本発明の作用について説明する。図６は、バンプの高さと熱ストレスによる応力の関係を示す図である。ベース部材をアルミナとし、バンプの径を１２０μｍとし、表面波素子の中心とバンプ間の距離を３００μｍと６００μｍの２種類でバンプの高さを変化させた場合のバンプに加わる応力を相対的に示したものである。なお、熱ストレスによる応力としては、例えば、バンプ接合時やベース部材とキャップ部材の接合時の接合温度から常温に戻った場合に生じる応力がある。
図６にしめすように、バンプに加わる応力はバンプの高さが高くなるほどその値は小さくなり、表面波素子の中心とバンプ間の距離が大きくなるほど、つまりバンプの形成位置が表面波素子の中心から離れるにつれて大きくなる。したがって、バンプの高さがすべて同一の場合、相対的に表面波素子の周辺部に配置されたバンプには表面波素子の中心部に配置されたバンプに比べ、加わる応力が大きくなる。
このため、本発明では、周辺部に配置されたバンプの高さをこれよりも中心部寄りに配置されたバンプの高さよりも相対的に高くすることにより、表面波素子の周辺部に配置されたバンプに加わる応力を低減している。このことは、バンプの高さが高くなるにつれてバンプ自身に応力が吸収されやすくなるためと考えられる。
すなわち、上記各実施形態において、ベース部材の電極ランドの膜厚、凸部の厚み、湾曲の度合いまたは表面波素子の電極パッドの膜厚は、各バンプの高さが表面波素子の中心からの距離に応じてより高くなるように設定される。
次に、各バンプの高さの差について考察する。図７は、周辺部に配置されたバンプの高さと中央部に配置されたバンプの高さの差と機械的・熱的ストレスによる故障率の関係を示す図である。より詳しくは、図７において、実線は実施形態の各図における入出力用の電極パッド２５ａ，２５ｂの機械的・熱的ストレスによる剥離の故障であり、破線は入出力用の電極ランド１２ａ，１２ｂとバンプ５１ａ，５１ｂとの接合不足に起因する故障である。
図７に示すように、周辺部に配置されたバンプの高さと中央部に配置されたバンプの高さの差が１μｍ以上では機械的・熱的ストレスによる故障の発生が防止されている。しかしながら、バンプの高さの差が１０μｍ以上になると、表面波装置の組立時にバンプと電極ランド間の接合性が悪くなり、電極ランドとバンプの接合部で接合不足等の接合不具合に起因する故障が発生する。このため、周辺部に位置するバンプの高さを中央部に位置するバンプの高さよりも高く形成するとともに、その高さの差を１μｍ〜１０μｍの範囲となるようにすることが望ましい。
なお、表面波素子の電極パターンは図２に示すもの限定されるものではなく、１つあるいは３つ以上のＩＤＴで構成された電極パターンを有する構成の表面波素子であってもよい。すなわち、表面波素子の各電極パッドの数や形成位置、ベース部材の電極ランドの数や形成位置は上記実施形態例に限定されるものではなく、また入出力用の電極パッドや電極ランドを中央部寄りに、アース用の電極パッドや電極ランドを周辺部に配置したものであってもよい。
また、ベース部材及びキャップ部材の形状は上記実施形態に限るものではなく、例えば平板状のベース部材と凹部状のキャップ部材とでパッケージを構成した構造のものでもよい。
また、上記実施形態では表面波装置を例にとって説明したが、半導体素子をベース部材にバンプ接合した半導体装置にも本発明を適用することができる。
【０００６】
【発明の効果】
以上説明したように、本発明の表面波装置によれば、応力が集中しやすい周辺部に位置するバンプの高さを中央部に位置するバンプの高さよりも高く形成して、周辺部に位置するバンプに加わる応力を緩和しているので、機械的・熱的ストレスに起因して生じるバンプやバンプ接合部の電極の破損、はがれ等の接続不具合を防止することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る表面波装置の断面図である。
【図２】第１実施形態に係る表面波素子の平面図である。
【図３】第２実施形態に係る表面波装置の断面図である。
【図４】第３実施形態に係る表面波装置の断面図である。
【図５】第４実施形態に係る表面波装置の断面図である。
【図６】バンプの高さと熱ストレスによる応力の関係を示す図である。
【図７】バンプの高さの差とストレスによる故障率の関係を示す図である。
【図８】従来の表面波装置の断面図である。
【符号の説明】
１０ ベース部材
１２ａ〜１２ｃ 電極ランド
１６ 凸部
２０ 表面波素子
２５ａ〜２５ｃ 電極パッド
３０ キャップ部材
５１ バンプ
【発明の属する技術分野】
本発明は、表面波素子をベース部材にバンプ接合により電気的・機械的に接続した表面波装置に関する。
【０００２】
【従来の技術】
従来より、表面波素子をバンプ接合してベース部材上に載置した表面波装置として、例えば、図８に示すような構造の表面波装置が知られている。この表面波装置は、表面波素子２０の表面波伝播面をベース部材１０に対向させて、表面波素子２０の入出力用の電極パッド２５ａ，２５ｂ、アース用の電極パッド２５ｃとこれらに対応するベース部材１０の入出力用の電極ランド１２ａ，１２ｂ、アース用の電極ランド１２ｃとをＡｕ等のバンプ５１ａ〜５１ｃで接合して表面波素子２０がベース部材１０に電気的・機械的に接続されている。各バンプ５１ａ〜５１ｃは同一の高さとなるように構成されている。そして、表面波素子２０を覆うようにキャップ部材３０をベース部材１０に接合して、表面波素子がベース部材１０とキャップ部材３０とで形成されるパッケージ内に気密封止されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の表面波装置においては、表面波装置に落下衝撃等の機械的なストレスまたは周囲温度の変化等の熱的なストレスが加わった場合、ベース部材１０及び表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂやバンプ接合した電極パッド２５ａ，２５ｂに破損や剥がれ等の機械的な損傷が生じて、バンプ接合部での接続不具合が発生し、特性不良になるという問題あった。これは、周辺部に位置するバンプは中央部に位置するバンプに比べ、機械的なストレスや熱的なストレスによる応力が集中しやすいためである。
そこで、本発明の目的は、ベース部材及び表面波素子の周辺部に位置するバンプに加わる応力を緩和して、バンプ接合部での接続不具合が生じがたい、信頼性に優れた表面波装置を提供することにある。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、表面波素子をベース部材に対向させて、表面波素子の複数の電極パッドとこれに対応するベース部材の電極ランドとをそれぞれバンプで接合して、表面波素子をベース部材に電気的・機械的に接続してなる表面波装置において、表面波素子の周辺部に位置するバンプの高さが中央部に位置するバンプの高さよりも高くなるように構成し、具体的には、バンプの材料がＡｕまたはＡｕを主成分とする金属であり、バンプの高さの差が１μｍ〜１０μｍとし、ベース部材の中央部に位置する電極ランドの膜厚を周辺部に位置する電極ランドの膜厚よりも厚く形成したこと、中央部に位置する電極ランド形成部分が電子部品素子側に突出するようにベース部材を形成したこと、または中央部に位置する電極ランド形成部分が電子部品素子側に近接するようにベース部材を湾曲させて形成したことを特徴とする。
【０００５】
【発明の実施の形態】
以下、本発明に係る表面波装置を説明する。本発明の第１実施形態に係る表面波装置の構成を図１及び図２に示す。図１は表面波装置の断面図、図２は表面波素子の平面図である。
本実施形態の表面波装置は、表面波素子２０の複数の電極パッド２５ａ〜２５ｃとベース部材１０の凹部内上面の複数の電極ランド１２ａ〜１２ｃとがバンプ５１ａ〜５１ｃでバンプ接合され、表面波素子２０を覆うようにキャップ部材３０がベース部材１０に接合されて、表面波素子２０がベース部材１０とキャップ部材３０とで形成されたパッケージ内（空間内）に気密封止されている。
ベース部材１０は複数のセラミックを積層することにより凹部形状に形成され、表面波素子の搭載面となる凹部内上面に入出力用の電極ランド１２ａ，１２ｂ及びアース用の電極ランド１２ｃを含む電極パターンが形成され、ベース部材１０の下面には入出力用の端子電極１４ａ，１４ｂ及びアース用の端子電極１４ｃが形成されている。電極ランド１２ａ〜１２ｃはＷまたはＭｏ等の厚膜電極上にＮｉメッキまたはＡｕメッキを施して形成されている。電極ランド１２ａ，１２ｂ，１２ｃと端子電極１４ａ，１４ｂ，１４ｃはスルーホール電極または端面電極（図示省略）を介してそれぞれ接続されている。この表面波装置は、ベース部材１０の下面を実装面として、実装基板（回路基板）に実装されて用いられる。
表面波素子２０は、例えば図２に示すように圧電基板２１を備え、圧電基板２１の上面にはＩＤＴ電極２２、反射器電極２３、各ＩＤＴ電極２２に接続された電極パッド２５ａ〜２５ｃ等からなる電極パターンが形成されている。電極パターンはＡｌまたはＡｌを含む合金からなり周知の薄膜形成法により形成される。なお、図２において、破線で示す○印の部分はバンプの接合部である。圧電基板２１としては、タンタル酸リチウム、ニオブ酸リチウム、水晶等の圧電性の材料が用いられる。
表面波素子２０は、フェイスダウン方式、すなわちＩＤＴ電極２２等が形成された表面波伝播面をベース部材１０の素子搭載面に対向させて、各電極パッド２５ａ，２５ｂ，２５ｃとこれに対応するベース部材１０の各電極ランド１２とをバンプ５１ａ，５１ｂ，５１ｃで接合して、ベース部材１０に電気的・機械的に接続されている。この接合は、熱、または超音波と熱を同時に印加し、バンプ５１ａ〜５１ｃを溶融することにより行われている。また、バンプ５１ａ〜５１ｃとしてはＡｕまたはＡｕを主成分とした金属が用いられ、表面波素子２０の電極パッド２５ａ〜２５ｃ上にボールボンディング法により予め形成される。
キャップ部材３０はＦｅ−Ｎｉを含む合金等の適宜の金属材料が用いられ、必要に応じてメッキ処理が施される。キャップ部材３０は、表面波素子２０を覆うようにベース部材１０に高融点はんだ、Ａｕ−Ｓｎ合金または低融点ガラス等のロウ材で接合されている。
そして、本実施形態の表面波装置では、ベース部材１０の中央部に位置するアース用の電極ランド１２ｃの膜厚は周辺部に位置する入出力用の電極ランド１２ａ，１２ｂの膜厚よりも厚く形成されている。すなわち、アース用の電極ランド１２ｃの上面が入出力用の電極ランド１２ａ，１２ｂの上面よりも高い位置となるように構成している。これにより、表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂの高さｈ１は表面波素子２０の中央部に位置するバンプ５１ｃの高さｈ２よりも高くなるように構成されている。アース用の電極ランド１２ｃの膜厚を厚くする方法としては、ＷあるいはＭｏの電極膜厚、またはＮｉメッキあるいはＡｕメッキの膜厚を入出力用の電極ランド１２ａ，１２ｂよりも厚く形成することにより行われる。
この構成により、機械的または熱的なストレスが加わった場合に、応力が集中しやすい周辺部に位置するバンプ５１ａ，５１ｂに加わる応力が緩和され、バンプやバンプ接合した電極パッドに破損や剥がれ等の機械的な損傷が生じにくくなる。したがって、本実施形態の構成によれば、バンプやバンプ接合部での断線等の接続不具合が防止され、表面波装置の信頼性を向上することができる。
次に、第２実施形態に係る表面波装置の構成を図３を参照して説明する。本実施形態では、素子搭載面の中央部にあたるアース用の電極ランド１２ｃ形成部分が表面波素子２０側に突出するようにベース部材１０に凸部１６が設けてられている。各電極ランド１２ａ〜１２ｃは同一膜厚で形成されている。その他の構成は第１実施形態の場合と同様である。すなわち、本実施形態ではベース部材１０の一部の厚みを厚くして、アース用の電極ランド１２ｃの上面が入出力用の電極ランド１２ａ，１２ｂの上面よりも高い位置となるように構成している。これにより、表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂの高さは表面波素子２０の中央部に位置するバンプ５１ｃの高さよりも高くなるように構成されている。この構成により、第１実施形態と同様の効果を奏することができる。
次に、第３実施形態に係る表面波装置の構成を図４を参照して説明する。本実施形態では、素子搭載面の中央部にあたるアース用の電極ランド１２ｃ形成部分が表面波素子２０側に近接するようにベース部材１０を湾曲させて形成している。各電極ランド１２ａ〜１２ｃは同一膜厚で形成されている。その他の構成は第１実施形態の場合と同様である。すなわち、本実施形態ではベース部材１０を素子搭載面の中央部が盛り上がるようにその断面が略円弧状となる曲面で形成して、アース用の電極ランド１２ｃの上面が入出力用の電極ランド１２ａ，１２ｂの上面よりも高い位置となるように構成している。これにより、表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂの高さは表面波素子２０の中央部に位置するバンプ５１ｃの高さよりも高くなるように構成されている。
この構成により、第１実施形態と同様の効果を奏することができる。また、この実施形態の構造は、第１及び第２実施形態の構造に比べ単純な構造であり、製造が容易となる。
次に、第４実施形態に係る表面波装置の構成を図５を参照して説明する。本実施形態では、表面波素子の中央部に位置するアース用の電極パッド２５ｃの膜厚は周辺部に位置する入出力用の電極パッド２５ａ，２５ｂの膜厚よりも厚く形成されている。ベース部材１０の電極ランド１２ａ〜１２ｃは同一膜厚で形成されている。その他の構成は第１実施形態の場合と同様である。すなわち、本実施形態ではアース用の電極パッド２５ｃの下面が入出力用の電極ランド２５ａ，２５ｂの下面よりも低い位置となるように構成している。これにより、表面波素子２０の周辺部に位置するバンプ５１ａ，５１ｂの高さは表面波素子２０の中央部に位置するバンプ５１ｃの高さよりも高くなるように構成されている。この構成により、第１実施形態と同様の効果を奏することができる。
なお、上記各実施形態で説明した構成を組み合わせて、周辺部に位置するバンプの高さを中央部に位置するバンプの高さよりも高くなるようにしてもよい。
次に、本発明の作用について説明する。図６は、バンプの高さと熱ストレスによる応力の関係を示す図である。ベース部材をアルミナとし、バンプの径を１２０μｍとし、表面波素子の中心とバンプ間の距離を３００μｍと６００μｍの２種類でバンプの高さを変化させた場合のバンプに加わる応力を相対的に示したものである。なお、熱ストレスによる応力としては、例えば、バンプ接合時やベース部材とキャップ部材の接合時の接合温度から常温に戻った場合に生じる応力がある。
図６にしめすように、バンプに加わる応力はバンプの高さが高くなるほどその値は小さくなり、表面波素子の中心とバンプ間の距離が大きくなるほど、つまりバンプの形成位置が表面波素子の中心から離れるにつれて大きくなる。したがって、バンプの高さがすべて同一の場合、相対的に表面波素子の周辺部に配置されたバンプには表面波素子の中心部に配置されたバンプに比べ、加わる応力が大きくなる。
このため、本発明では、周辺部に配置されたバンプの高さをこれよりも中心部寄りに配置されたバンプの高さよりも相対的に高くすることにより、表面波素子の周辺部に配置されたバンプに加わる応力を低減している。このことは、バンプの高さが高くなるにつれてバンプ自身に応力が吸収されやすくなるためと考えられる。
すなわち、上記各実施形態において、ベース部材の電極ランドの膜厚、凸部の厚み、湾曲の度合いまたは表面波素子の電極パッドの膜厚は、各バンプの高さが表面波素子の中心からの距離に応じてより高くなるように設定される。
次に、各バンプの高さの差について考察する。図７は、周辺部に配置されたバンプの高さと中央部に配置されたバンプの高さの差と機械的・熱的ストレスによる故障率の関係を示す図である。より詳しくは、図７において、実線は実施形態の各図における入出力用の電極パッド２５ａ，２５ｂの機械的・熱的ストレスによる剥離の故障であり、破線は入出力用の電極ランド１２ａ，１２ｂとバンプ５１ａ，５１ｂとの接合不足に起因する故障である。
図７に示すように、周辺部に配置されたバンプの高さと中央部に配置されたバンプの高さの差が１μｍ以上では機械的・熱的ストレスによる故障の発生が防止されている。しかしながら、バンプの高さの差が１０μｍ以上になると、表面波装置の組立時にバンプと電極ランド間の接合性が悪くなり、電極ランドとバンプの接合部で接合不足等の接合不具合に起因する故障が発生する。このため、周辺部に位置するバンプの高さを中央部に位置するバンプの高さよりも高く形成するとともに、その高さの差を１μｍ〜１０μｍの範囲となるようにすることが望ましい。
なお、表面波素子の電極パターンは図２に示すもの限定されるものではなく、１つあるいは３つ以上のＩＤＴで構成された電極パターンを有する構成の表面波素子であってもよい。すなわち、表面波素子の各電極パッドの数や形成位置、ベース部材の電極ランドの数や形成位置は上記実施形態例に限定されるものではなく、また入出力用の電極パッドや電極ランドを中央部寄りに、アース用の電極パッドや電極ランドを周辺部に配置したものであってもよい。
また、ベース部材及びキャップ部材の形状は上記実施形態に限るものではなく、例えば平板状のベース部材と凹部状のキャップ部材とでパッケージを構成した構造のものでもよい。
また、上記実施形態では表面波装置を例にとって説明したが、半導体素子をベース部材にバンプ接合した半導体装置にも本発明を適用することができる。
【０００６】
【発明の効果】
以上説明したように、本発明の表面波装置によれば、応力が集中しやすい周辺部に位置するバンプの高さを中央部に位置するバンプの高さよりも高く形成して、周辺部に位置するバンプに加わる応力を緩和しているので、機械的・熱的ストレスに起因して生じるバンプやバンプ接合部の電極の破損、はがれ等の接続不具合を防止することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る表面波装置の断面図である。
【図２】第１実施形態に係る表面波素子の平面図である。
【図３】第２実施形態に係る表面波装置の断面図である。
【図４】第３実施形態に係る表面波装置の断面図である。
【図５】第４実施形態に係る表面波装置の断面図である。
【図６】バンプの高さと熱ストレスによる応力の関係を示す図である。
【図７】バンプの高さの差とストレスによる故障率の関係を示す図である。
【図８】従来の表面波装置の断面図である。
【符号の説明】
１０ ベース部材
１２ａ〜１２ｃ 電極ランド
１６ 凸部
２０ 表面波素子
２５ａ〜２５ｃ 電極パッド
３０ キャップ部材
５１ バンプ
Claims (5)
- 表面波素子をベース部材に対向させて、表面波素子の複数の電極パッドとこれに対応するベース部材の電極ランドとをそれぞれバンプで接合して、表面波素子をベース部材に電気的・機械的に接続してなる表面波装置において、
前記バンプの材料がＡｕまたはＡｕを主成分とする金属であり、
ベース部材の中央部に位置する電極ランドの膜厚を周辺部に位置する電極ランドの膜厚よりも厚く形成し、表面波素子の周辺部に位置するバンプの高さが中央部に位置するバンプの高さよりも高くなるように構成し、バンプの高さの差が１μｍ〜１０μｍであることを特徴とする表面波装置。 - 表面波素子をベース部材に対向させて、表面波素子の複数の電極パッドとこれに対応するベース部材の電極ランドとをそれぞれバンプで接合して、表面波素子をベース部材に電気的・機械的に接続してなる表面波装置において、
前記バンプの材料がＡｕまたはＡｕを主成分とする金属であり、
中央部に位置する電極ランド形成部分が表面波素子側に突出するようにベース部材を形成し、表面波素子の周辺部に位置するバンプの高さが中央部に位置するバンプの高さよりも高くなるように構成し、バンプの高さの差が１μｍ〜１０μｍであることを特徴とする表面波装置。 - 表面波素子をベース部材に対向させて、表面波素子の複数の電極パッドとこれに対応するベース部材の電極ランドとをそれぞれバンプで接合して、表面波素子をベース部材に電気的・機械的に接続してなる表面波装置において、
前記バンプの材料がＡｕまたはＡｕを主成分とする金属であり、
中央部に位置する電極ランド形成部分が表面波素子側に近接するようにベース部材を湾曲させて形成し、表面波素子の周辺部に位置するバンプの高さが中央部に位置するバンプの高さよりも高くなるように構成し、バンプの高さの差が１μｍ〜１０μｍであることを特徴とする表面波装置。 - 請求項２または請求項３に記載の表面波装置において、ベース部材の中央部に位置する電極ランドの膜厚を周辺部に位置する電極ランドの膜厚よりも厚く形成したことを特徴とする表面波装置。
- 請求項１、請求項２、請求項３または請求項４に記載の表面波装置において、表面波素子の中央部に位置する電極パッドの厚みを周辺部に位置する電極パッドの厚みよりも厚く形成したことを特徴とする表面波装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09500099A JP3726998B2 (ja) | 1999-04-01 | 1999-04-01 | 表面波装置 |
| US09/532,188 US6437439B1 (en) | 1999-04-01 | 2000-03-21 | Electronic component |
| KR1020000016488A KR20010020699A (ko) | 1999-04-01 | 2000-03-30 | 전자 부품 |
| CNB001053418A CN1156970C (zh) | 1999-04-01 | 2000-03-31 | 电子元件 |
| EP00400915A EP1041715B8 (en) | 1999-04-01 | 2000-04-03 | Electronic component |
| DE60035917T DE60035917D1 (de) | 1999-04-01 | 2000-04-03 | Elektronisches Bauteil |
| US10/119,128 US6534862B2 (en) | 1999-04-01 | 2002-04-10 | Electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09500099A JP3726998B2 (ja) | 1999-04-01 | 1999-04-01 | 表面波装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000295069A JP2000295069A (ja) | 2000-10-20 |
| JP3726998B2 true JP3726998B2 (ja) | 2005-12-14 |
Family
ID=14125595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09500099A Expired - Lifetime JP3726998B2 (ja) | 1999-04-01 | 1999-04-01 | 表面波装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6437439B1 (ja) |
| EP (1) | EP1041715B8 (ja) |
| JP (1) | JP3726998B2 (ja) |
| KR (1) | KR20010020699A (ja) |
| CN (1) | CN1156970C (ja) |
| DE (1) | DE60035917D1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348739B1 (en) * | 1999-04-28 | 2002-02-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3423930B2 (ja) * | 1999-12-27 | 2003-07-07 | 富士通株式会社 | バンプ形成方法、電子部品、および半田ペースト |
| JP2002344284A (ja) * | 2001-03-14 | 2002-11-29 | Murata Mfg Co Ltd | 弾性表面波装置、および、これを搭載した通信装置 |
| JP2003087080A (ja) * | 2001-07-06 | 2003-03-20 | Murata Mfg Co Ltd | 弾性表面波素子及びその製造方法 |
| JP2003068901A (ja) * | 2001-08-30 | 2003-03-07 | Murata Mfg Co Ltd | 電子部品 |
| US20030137039A1 (en) * | 2001-11-16 | 2003-07-24 | Tdk Corporation | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
| JP2003218150A (ja) * | 2002-01-23 | 2003-07-31 | Fujitsu Media Device Kk | モジュール部品 |
| CN1742430B (zh) * | 2002-02-12 | 2010-04-28 | 松下电器产业株式会社 | 弹性表面波装置 |
| US20040070073A1 (en) * | 2002-10-15 | 2004-04-15 | Shirish Shah | Underfill gap enhancement |
| JP2005203889A (ja) * | 2004-01-13 | 2005-07-28 | Fujitsu Media Device Kk | 弾性表面波デバイス |
| DE102004007690B3 (de) | 2004-02-16 | 2005-10-13 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
| US7303941B1 (en) | 2004-03-12 | 2007-12-04 | Cisco Technology, Inc. | Methods and apparatus for providing a power signal to an area array package |
| US7798970B2 (en) * | 2004-11-17 | 2010-09-21 | Salutron, Inc | Ultrasonic monitor for measuring blood flow and pulse rates |
| KR20080037681A (ko) * | 2005-08-23 | 2008-04-30 | 로무 가부시키가이샤 | 반도체 칩 및 그 제조 방법 및 반도체 장치 |
| JP4315174B2 (ja) * | 2006-02-16 | 2009-08-19 | セイコーエプソン株式会社 | ラム波型高周波デバイスの製造方法 |
| KR101097544B1 (ko) * | 2010-04-19 | 2011-12-22 | 삼성전기주식회사 | 반도체 패키지 및 그 제조방법 |
| US8952532B2 (en) | 2013-05-13 | 2015-02-10 | Intel Corporation | Integrated circuit package with spatially varied solder resist opening dimension |
| JP6555942B2 (ja) * | 2015-06-15 | 2019-08-07 | キヤノン株式会社 | 電子モジュールの製造方法 |
| JP6716701B2 (ja) * | 2016-08-04 | 2020-07-01 | 岡本株式会社 | 電子機能部材およびそれを用いた編物製品並びに電子機能部材の製造方法 |
| CN109804560B (zh) * | 2016-10-11 | 2023-03-14 | 株式会社村田制作所 | 压电振子及其制造方法 |
| WO2018198508A1 (ja) * | 2017-04-27 | 2018-11-01 | 株式会社村田製作所 | 弾性波装置、および、それを用いた高周波フロントエンド回路、通信装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU645283B2 (en) * | 1990-01-23 | 1994-01-13 | Sumitomo Electric Industries, Ltd. | Substrate for packaging a semiconductor device |
| US5459368A (en) | 1993-08-06 | 1995-10-17 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave device mounted module |
| US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
| JP3233535B2 (ja) * | 1994-08-15 | 2001-11-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2570628B2 (ja) * | 1994-09-21 | 1997-01-08 | 日本電気株式会社 | 半導体パッケージおよびその製造方法 |
| US5633535A (en) * | 1995-01-27 | 1997-05-27 | Chao; Clinton C. | Spacing control in electronic device assemblies |
| JP3432951B2 (ja) * | 1995-04-25 | 2003-08-04 | キンセキ株式会社 | 圧電振動子 |
| JP3194849B2 (ja) | 1995-05-30 | 2001-08-06 | 日本無線株式会社 | 弾性表面波デバイス製造方法 |
| US5598036A (en) * | 1995-06-15 | 1997-01-28 | Industrial Technology Research Institute | Ball grid array having reduced mechanical stress |
| JPH09102497A (ja) | 1995-10-03 | 1997-04-15 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH09232904A (ja) * | 1996-02-28 | 1997-09-05 | Oki Electric Ind Co Ltd | Ｓａｗフィルタ用セラミックパッケージ |
| JP3239231B2 (ja) * | 1996-04-11 | 2001-12-17 | 日本特殊陶業株式会社 | パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法 |
| US5940729A (en) * | 1996-04-17 | 1999-08-17 | International Business Machines Corp. | Method of planarizing a curved substrate and resulting structure |
| JPH1098352A (ja) | 1996-09-24 | 1998-04-14 | Toyo Commun Equip Co Ltd | 弾性表面波デバイス |
| JPH10173468A (ja) | 1996-12-11 | 1998-06-26 | Nec Corp | 弾性表面波装置 |
| JPH10247700A (ja) | 1997-03-05 | 1998-09-14 | Canon Inc | 電子部品及びその実装方法並びにマスク |
| US5798567A (en) * | 1997-08-21 | 1998-08-25 | Hewlett-Packard Company | Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors |
-
1999
- 1999-04-01 JP JP09500099A patent/JP3726998B2/ja not_active Expired - Lifetime
-
2000
- 2000-03-21 US US09/532,188 patent/US6437439B1/en not_active Expired - Lifetime
- 2000-03-30 KR KR1020000016488A patent/KR20010020699A/ko active Search and Examination
- 2000-03-31 CN CNB001053418A patent/CN1156970C/zh not_active Expired - Lifetime
- 2000-04-03 DE DE60035917T patent/DE60035917D1/de not_active Expired - Lifetime
- 2000-04-03 EP EP00400915A patent/EP1041715B8/en not_active Expired - Lifetime
-
2002
- 2002-04-10 US US10/119,128 patent/US6534862B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1041715B1 (en) | 2007-08-15 |
| KR20010020699A (ko) | 2001-03-15 |
| US6534862B2 (en) | 2003-03-18 |
| EP1041715B8 (en) | 2007-10-10 |
| US20020109224A1 (en) | 2002-08-15 |
| US6437439B1 (en) | 2002-08-20 |
| JP2000295069A (ja) | 2000-10-20 |
| CN1269638A (zh) | 2000-10-11 |
| CN1156970C (zh) | 2004-07-07 |
| EP1041715A3 (en) | 2002-09-11 |
| EP1041715A2 (en) | 2000-10-04 |
| DE60035917D1 (de) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3726998B2 (ja) | 表面波装置 | |
| JP6823711B2 (ja) | 弾性波装置、分波器および通信装置 | |
| US11444596B2 (en) | Acoustic wave device | |
| JP5915644B2 (ja) | 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法 | |
| JP6397352B2 (ja) | 弾性波デバイス | |
| JPH11340369A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3351402B2 (ja) | 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置 | |
| JP2006229632A (ja) | 弾性表面波デバイス | |
| JP3339450B2 (ja) | 表面波装置の製造方法 | |
| JP2001068511A (ja) | 電子デバイス素子の実装方法、および弾性表面波装置の製造方法 | |
| JP4012753B2 (ja) | 弾性表面波装置 | |
| US20040108560A1 (en) | Electronic element, electronic device and communication apparatus | |
| JP3710560B2 (ja) | 表面弾性波デバイスの実装構造及び実装方法 | |
| WO2018216486A1 (ja) | 電子部品およびそれを備えるモジュール | |
| JP2002299996A (ja) | 電子部品装置 | |
| WO2004109796A1 (ja) | 電子部品装置 | |
| JP2003051677A (ja) | 多層基板への電子部品実装方法および多層基板に電子部品が実装された電子部品装置 | |
| JP2004129193A (ja) | 弾性表面波装置 | |
| JP4296778B2 (ja) | 弾性表面波装置の製造方法 | |
| JP3638431B2 (ja) | 弾性表面波装置 | |
| JP2000353934A (ja) | 弾性表面波装置 | |
| JP2005057447A (ja) | 弾性表面波デバイス | |
| JP2008072617A (ja) | 弾性表面波デバイスおよびその製造方法 | |
| JP6793009B2 (ja) | 弾性波デバイス及び多面取り基板 | |
| JP2000269368A (ja) | 表面波装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |