JP2003051568A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003051568A JP2003051568A JP2001240019A JP2001240019A JP2003051568A JP 2003051568 A JP2003051568 A JP 2003051568A JP 2001240019 A JP2001240019 A JP 2001240019A JP 2001240019 A JP2001240019 A JP 2001240019A JP 2003051568 A JP2003051568 A JP 2003051568A
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- semiconductor chip
- semiconductor device
- semiconductor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 168
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 229920005989 resin Polymers 0.000 claims abstract description 81
- 239000011347 resin Substances 0.000 claims abstract description 81
- 229910000679 solder Inorganic materials 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 230000003014 reinforcing effect Effects 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000006378 damage Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 239000004840 adhesive resin Substances 0.000 description 9
- 229920006223 adhesive resin Polymers 0.000 description 9
- 239000004148 curcumin Substances 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003405 preventing effect Effects 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- SEEZIOZEUUMJME-FOWTUZBSSA-N cannabigerolic acid Chemical compound CCCCCC1=CC(O)=C(C\C=C(/C)CCC=C(C)C)C(O)=C1C(O)=O SEEZIOZEUUMJME-FOWTUZBSSA-N 0.000 description 3
- SEEZIOZEUUMJME-UHFFFAOYSA-N cannabinerolic acid Natural products CCCCCC1=CC(O)=C(CC=C(C)CCC=C(C)C)C(O)=C1C(O)=O SEEZIOZEUUMJME-UHFFFAOYSA-N 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000010008 shearing Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000004334 sorbic acid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
導体チップ及びパッケージ基板における反りと、温度サ
イクル試験における半田バンプの破壊を防止するととも
に、構造の簡易化及び低コスト化、高信頼性化を実現す
ることを可能にした半導体装置を提供するものである。 【解決手段】 樹脂で構成されたパッケージ基板1の上
面にシリコン等の半導体で形成された半導体チップ5を
半田バンプ6等によるフェイスダウンにより搭載する半
導体装置において、半導体チップ5とパッケージ基板1
との接合部の間隙内にヤング率が100kgf/mm2
以下、好ましくは熱膨張係数が80〜160ppm/℃
のアンダーフィル樹脂7を充填する。単一のアンダーフ
ィル樹脂のみで半導体チップ5及びパッケージ基板1の
反りを防止し、ひいてはFCBGAパッケージの反りを
防止する。半導体装置の構造の単純化及び製造工程の簡
略化が実現でき、低コストな半導体装置が実現可能にな
る。
Description
半導体チップを搭載してパッケージを構成する半導体装
置に関し、特にチップ直下におけるパッケージ基板での
反りと半田バンプの破壊を防止した半導体装置に関する
ものである。
パッケージ基板の表面上に半田バンプを有する半導体チ
ップをフェースダウンにより搭載して半導体チップとパ
ッケージ基板とを機械的及び電気的に一体化した構造の
ものがある。また、この種の半導体装置では、パッケー
ジ基板の裏面にBGA(ボール・グリッド・アレイ)ボ
ールを配設しておき、このBGAボールに対して半導体
パッケージをマザーボードに実装する構成がとられてお
り、いわゆるFCBGAパッケージの半導体装置として
構成されている。
しており、絶縁基板に図外の多層の導電層を形成してパ
ッケージ基板101を形成し、このパッケージ基板10
1の上面の周辺部に矩形枠状をしたCuの補強板108
を接着樹脂109により貼り付けるとともに、補強板1
08で囲まれる領域内のパッケージ基板101の表面上
に半田バンプ106を有する半導体チップ105をフェ
ースダウンにより搭載し、半田バンプ106をパッケー
ジ基板101の搭載パッド104に半田付けする。そし
て、半導体チップ105とパッケージ基板101の間隙
内にアンダーフィル樹脂107を充填し、半田バンプ1
06、すなわち接合部の接合強度を補強するために被覆
する。アンダーフィル樹脂107としてはヤング率が9
00kgf/mm2 、熱膨張率が30ppm/℃のエポ
キシ系樹脂が用いられ、充填した後に、アンダーフィル
樹脂107を150℃,1h(時間)程度で加熱して硬
化させる。また、半導体チップ105の上面にAgペー
スト110を塗布し、また補強板108の上面に接着樹
脂111を塗布し、これらの上にCuからなるリッド
(蓋体)112を覆った状態に配置し、接着樹脂111
を硬化させてリッド112を取り付けている。その後、
パッケージ基板101の下面に配設されているボールパ
ッド113にBGAボール114を配設し、FCBGA
パッケージとして構成している。
05はシリコンで構成され、パッケージ基板101は樹
脂で構成されることが多いため、半導体装置が熱履歴を
受けたときにシリコンと、パッケージ基板の樹脂との熱
膨張係数の相違により(シリコンの熱膨張係数=3pp
m/℃,パッケージ基板の熱膨張係数=16〜18pp
m/℃)、半導体チップ105とパッケージ基板101
との間に熱応力が発生し、半導体チップ105とパッケ
ージ基板101との接合部、すなわち半田バンプ106
の接合部分が破断されるおそれがある。また、破断に至
らないまでも、図11に示すように、半導体チップ10
5及びパッケージ基板101に曲げ力が作用し、半導体
チップ105、さらにはパッケージ基板101に反りが
発生することがある。特に、近年のこの種の半導体装置
ではパッケージ基板101を薄型に形成しているため、
同図のように半導体チップ105の直下でパッケージ基
板101に反りが発生し易く、この反りが発生すると、
この領域でのBGAボール114の平坦性が劣化されて
しまい、同図に仮想線で示すマザーボードMの表面の回
路パターンに対してBGAボール114の一部が接触し
なくなる状態が生じ、実装の信頼性が低下するという問
題が生じる。また、このような状態で無理に実装を行う
とパッケージ基板101及び半導体チップ105に無理
な力が加わり、半導体チップ105にクラックが生じた
り、割れてしまい、さらに温度サイクル試験において半
田バンプ接続部の破壊等の問題が生じる。
フリップチップ接続される半導体チップとパッケージ基
板との間の熱膨張係数の差が原因して生じる問題を解決
する第1の従来技術として、特開平11−145336
号公報に記載の技術が提案されている。この技術は、ア
ンダーフィル樹脂の熱膨張係数を、半導体チップの熱膨
張係数よりも大きく、パッケージ基板の熱膨張係数より
も小さくしたもの、すなわち半導体チップとパッケージ
基板の熱膨張係数の中間の値としたものである。このよ
うにすることで、半導体チップとパッケージ基板の接合
部にヒートサイクルによって発生する熱応力、特に接合
部に生じる剪断力をアンダーフィル樹脂によって緩和す
ることが可能になり、半導体チップの接合部での破断を
防止することが可能になる。しかしながら、この第1の
従来技術では、アンダーフィル樹脂としてエポキシ樹脂
を用いているため、アンダーフィル樹脂が硬化した状態
では半導体チップとパッケージ基板とは一体化された状
態に保持されることになり、接合部における剪断力を緩
和することは可能でも、半導体チップとパッケージ基板
との熱膨張係数の違いに伴って生じる半導体チップ及び
パッケージ基板の曲げ変形、すなわち反りを防止するこ
とは難しい。また、第1の従来技術はパッケージ基板を
セラミックで構成した例についてであり、パッケージ基
板を樹脂で形成した構成について適用できるか否かは明
確ではない。
−40776号公報には、半導体チップの半田バンプを
高弾性樹脂で覆うとともに、半導体チップとパッケージ
基板との間に半田バンプ及び高弾性樹脂を覆うように低
弾性樹脂を充填した技術が提案されている。この技術で
は、高弾性樹脂が熱膨張係数の差に伴う半導体チップと
パッケージ基板との相対的変位を小さくして半田バンプ
に加わる応力(剪断力)を緩和して半田バンプの破断を
防止するとともに、低弾性樹脂が半導体チップとパッケ
ージ基板との間に発生する応力を吸収分散させて低弾性
樹脂における剥離を防止することが可能になる。
弾性樹脂としてヤング率が200kgf/mm2 以下の
シリコーン樹脂を用いているが、後述するように、本発
明者の実験によれば、この程度のヤング率の低弾性樹脂
では、半導体チップとパッケージ基板との間に生じる応
力を緩和して半導体チップとパッケージ基板に発生する
反りを防止する効果が期待できないことが判明した。す
なわち、これまでのチップサイズが5〜10mm□程度
の半導体装置では、前記したヤング率程度の低弾性樹脂
を用いた場合においてもある程度の反り防止効果は得ら
れるが、近年のようにチップサイズが15mm□のよう
に大型化している半導体装置では、反り量がチップサイ
ズに追従して増大するために、このような大型化した半
導体チップにおける反りを防止することは困難である。
なお、低弾性樹脂のヤング率をさらに低くすることが考
えられるが、公報に記載のシリコーン樹脂のヤング率は
100kgf/mm2 以下にまで低くすることは困難で
あり、結局チップサイズの大きな半導体装置における半
導体チップやパッケージ基板の反りや温度サイクル試験
による半田バンプの破壊を防止することは困難である。
1−127095号公報には、半導体チップの電極パッ
ド形成面上に層間絶縁膜及び樹脂封止層を設け、これら
層間絶縁膜及び樹脂封止層を貫通して露出する外部接続
端子としての突起状電極を備えた半導体装置において、
当該半導体チップを実装する実装基板(パッケージ基
板)との間の熱膨張係率の相違によって生じる熱ストレ
スに伴う突起状電極でのクラックの発生を防止するため
に、当該層間絶縁膜の一部を特定の低熱膨張率及び特定
の低弾性率を有する樹脂によって形成する技術が記載さ
れている。この技術では、層間絶縁膜において熱ストレ
スを緩和して突起状電極でのクラックを防止し、実装後
の接続信頼性を高めることが可能である。
導体チップの電極パッド形成面上に層間絶縁膜と封止樹
脂を形成した上で突起状電極を形成してフリップチップ
接続する半導体チップを形成する必要があるため、製造
工程数が多くなり、低価格化を図る上での障害になる。
また、この従来技術は実装基板と半導体チップとの間に
アンダーフィル樹脂を充填する半導体装置ではないた
め、本発明のように半導体チップとパッケージ基板との
間にアンダーフィル樹脂を充填し、当該アンダーフィル
樹脂を改善して前述の問題を解消しようとした半導体装
置に適用することは困難である。
導体装置における半導体チップ及びパッケージ基板にお
ける反りと温度サイクル試験による半田バンプの破壊を
防止するとともに、構造の簡易化及び低コスト化を実現
することを可能にした半導体装置を提供するものであ
る。なお、前記及び以降に記載の「反りの防止」とは、
後述するように反り量を許容される反り量内に抑制する
ことを含んでいる。
れたパッケージ基板の電極とシリコンの半導体で形成さ
れた半導体チップの電極が接続された半導体装置におい
て、前記半導体チップとパッケージ基板との接合部の間
隙内にヤング率が100kgf/mm2 以下のアンダー
フィル樹脂を充填したことを特徴とする。この場合、ア
ンダーフィル樹脂は熱膨張係数が80〜160ppm/
℃の範囲であることが好ましい。例えば、アンダーフィ
ル樹脂としてポリエーテル変性のエポキシ樹脂を用い
る。また、半導体チップのチップサイズが15mm□以
上のときに、アンダーフィル樹脂は、ヤング率が20k
gf/mm2 以下であることが好ましい。また、本発明
はパッケージ基板の下面には半導体チップの直下領域を
含む領域にBGAボールが配列されている半導体装置、
並びに、半導体チップは半田バンプを有し、当該半田バ
ンプをパッケージ基板の上面の搭載パッドに接続した半
導体装置に適用される。
して構成されることが好ましい。パッケージ基板の上面
には半導体チップの周囲に枠状の補強板が配置され、か
つ半導体チップを覆うように補強板の上面に板状のリッ
ドが固着される。また、アンダーフィル樹脂は前記パッ
ケージ基板の上面のほぼ全域にわたって設けられる。さ
らに、パッケージ基板の下面には半導体チップの近傍位
置から周辺領域にわたって延長された凹溝が形成され
る。この凹溝は、例えば、前記半導体チップの四隅部の
近傍位置から四周辺方向に放射状に形成される。或い
は、パッケージ基板の上面には半導体チップの直下の領
域に凸状部が形成されて当該領域の板厚が増大される。
ジ基板との接合部の間隙内にヤング率が100kgf/
mm2 以下のアンダーフィル樹脂、好ましくは熱膨張係
数が80〜160ppm/℃のアンダーフィル樹脂を充
填することにより、半導体チップの反り、及びパッケー
ジ基板の反りを防止し、マザーボードに対する好適な実
装が実現できる。特に、ヤング率が20kgf/mm2
のアンダーフィル樹脂を用いることにより、半導体チッ
プのチップサイズが15mm□以上の半導体装置におい
ても反りを有効に防止することが可能になる。そのた
め、単一の低弾性樹脂のみでFCBGAパッケージにお
ける反りと温度サイクル試験による半田バンプの破壊を
防止することができ、半導体装置の構造の単純化及び製
造工程の簡略化が実現でき、低コスト化、高信頼性化が
実現可能になる。
補強板及びリッドを設けた半導体装置に適用すること
で、パッケージ基板の機械的な強度を高め、アンダーフ
ィル樹脂によるパッケージ基板の反りの防止効果に加え
てパッケージ基板の反り抑制効果を高めることが可能で
ある。さらに、アンダーフィル樹脂をパッケージ基板の
全面に形成することで、アンダーフィル樹脂によるパッ
ケージ基板の反りの防止効果を高めることができる。さ
らに、パッケージ基板の下面に凹溝を設けた構成や、パ
ッケージ基板の半導体チップ直下の板厚を増大する構成
とすることで、前記したアンダーフィル樹脂による反り
と温度サイクル試験による半田バンプの破壊の防止効果
をさらに高めることが可能になる。
参照して説明する。図1は本発明をFCBGAパッケー
ジとして構成した半導体装置の第1の実施形態の断面図
である。パッケージ基板1は所要パターンの複数の導電
層を絶縁層う介して積層した薄板状の多層配線構造の基
板として構成されており、各層の導電層2はビア3によ
って相互にかつ選択的に電気導通されている。前記パッ
ケージ基板1の上面には所要のパターンをした配線層の
一部で搭載パッド4が形成され、この搭載パッド4には
半導体チップ5がフェイスダウンで搭載されている。前
記半導体チップ5はチップサイズが17mm□で、下面
にはピッチ240μmで3000個の半田バンプ6が配
列されている。そして、前記搭載パッド4の表面に形成
された図外の予備半田に溶融接続されている。また、こ
の半田バンプ1個の破壊強度は110〜140、平均1
20gが得られている。前記半田バンプ6によって搭載
されている半導体チップ5とパッケージ基板1との間隙
の寸法は140μm程度であり、この間隙を塞ぐように
半導体チップ5の下面ないし側面の領域にわたってアン
ダーフィル樹脂7が充填されている。
前記半導体チップ5の周囲に枠状をしたCuからなる補
強板8が接着樹脂9により貼り付けられている。そし
て、前記半導体チップ5の上面にはAgペースト10が
塗布され、また補強板8の上面には接着樹脂11が塗布
され、これらの上にはCuからなるリッド(蓋体)12
が被せられ、前記接着樹脂11を硬化させてリッド12
を取り付けている。さらに、前記パッケージ基板1の下
面には多数のボールパッド13が配設されるとともに、
これらボールパッド13にBGAボール14を配設して
前記したFCBGAパッケージを構成している。このF
CBGAパッケージとしての半導体装置は、図外のマザ
ーボードの回路パターン上に載置され、当該回路パター
ンの一部で構成される実装ランドに前記BGAボール1
4により実装される。
の間に充填されて半田バンプ6を覆うアンダーフィル樹
脂7は、低ヤング率かつ高膨張係数の樹脂を用いてお
り、ここでは、ポリエーテル変性のエポキシ系樹脂を使
用している。この種のエポキシ系樹脂の中でも、図2に
ヤング率と熱膨張係数との分布を示すように、ヤング率
が100kgf/mm2 (以下、E100のように表
す)以下のもの、特にここでは楕円領域で示すE20以
下のうち、E11のものを使用した。なお、熱膨張係数
はヤング率に対して相関を有しているが、前記したヤン
グ率がE100以下の樹脂の熱膨張係数は概ね80〜1
60ppm/℃(以下、α80〜160のように表す)
となる。
て、これまでの樹脂と比較してヤング率をE100以
下、好ましくはE20以下であるE11のように格段に
低く、熱膨張係数がα80〜160の従来に比較して高
熱膨張係数の樹脂を使用することにより、半導体チップ
5とパッケージ基板1との間に生じる熱応力を緩和し、
半導体チップ5及びその直下におけるパッケージ基板1
の反りと半田バンプ破壊を防止することが可能になる。
測定によれば、図3に模式図を示すように、半導体チッ
プ5の周辺部に対する中心部における反り量は20μm
程度であり、半導体チップ5の直下のパッケージ基板1
の下面における反り量は100μm程度である。この種
の半導体装置では、半導体チップの反り量が40μm、
パッケージ基板1における反り量が150μm程度まで
は許容することができ、本実施形態の第1の実施形態の
前記FCBGAパッケージではこの許容範囲内にあるこ
とが判る。この許容範囲を満たすことにより、FCBG
Aパッケージをマザーボードに実装する際における、B
GAボール14の平坦性が劣化されることによる実装信
頼性の低下や、半導体チップ5におけるクラックや割れ
や温度サイクル試験による半田バンプの破壊等の問題は
生じことはなく、好適な実装が実現できる。
m□,7mm□,10mm□,13mm□,15mm
□,18mm□,20mm□,22mm□の各半導体チ
ップを図1の構成のパッケージ基板に搭載するととも
に、各半導体チップに対してそれぞれヤング率(括弧内
は熱膨張係数)がE900(α32),E200(α7
5),E11(α90),E3.0(α110),E
1.0(α130),E0.2(α160)のアンダー
フィル樹脂を充填したFCBGAパッケージを想定し、
これらのFCBGAパッケージについての半導体チップ
及びパッケージ基板(PKG)の反り量を測定したシミ
ュレーションを行った。その結果を図4及び図5に示
す。
な実装を実現するための要件であり半導体チップの反り
量40μm以下、パッケージ基板の反り量150μm以
下を満たすアンダーフィル樹脂は、半導体チップのチッ
プサイズに依存性を有しているが、近年における半導体
チップのチップサイズが15mm□以上において前記条
件を満たすにはヤング率をE200よりも小さくするこ
とが要求される。さらに、現在のチップサイズ10mm
□〜15mm□に対する前記条件をより厳しくして半導
体チップの反り量を20μm以下、パッケージ基板1の
反り量100μm以下にした場合にこの条件を満たすと
ともに、今後要求されるようになるチップサイズ18m
m□〜22mm□に対する条件を満たすためには、ヤン
グ率をE20以下にすることが必要であることが判明し
た。
ヤング率のアンダーフィル樹脂と、従来のアンダーフィ
ル樹脂のヤング率、熱膨張係数の特性分布を比較して示
している。従来のアンダーフィル樹脂は同図の左上の楕
円領域に分布されており、本発明にかかるアンダーフィ
ル樹脂は同図の右下の楕円領域に分布されている。
パッケージでは、アンダーフィル樹脂7としてヤング率
がE100以下、熱膨張係数がα80〜160のものを
使用することにより、半導体チップ5の反りを防止して
パッケージ基板1の反りを防止し、温度サイクル試験に
よる半田バンプの破壊を防止し、マザーボードに対する
好適な実装が実現できる。そのため、前述の第2の従来
技術のように、半導体チップの半田バンプを高弾性樹脂
で覆うことを必要とすることなく、単一の低弾性樹脂の
みでFCBGAパッケージの反りを防止することがで
き、構造の単純化及び製造工程の簡略化が実現でき、低
コスト化、高信頼性化が実現できることになる。
ージは第1の実施形態の構造に限られるものではない。
例えば、図6は第2の実施形態の断面図であり、第1の
実施形態と同様に多層配線の構造として形成されている
パッケージ基板1に半導体チップ5を半田バンプ6を用
いたフェイスダウンで搭載し、半導体チップ5とパッケ
ージ基板1との間隙に半田バンプ6を覆うようにヤング
率がE100以下、熱膨張係数がα80〜160のアン
ダーフィル樹脂7を充填したのみの構成としてもよい。
すなわち、半導体チップ5が露出した状態のベアチップ
構造の半導体装置として構成したものである。この第2
の実施形態が適用されるFCBGAパッケージでは、第
1の実施形態のようなCuからなる補強板やリッドが存
在していないため、構造が簡略化でき、さらなる薄型化
が実現できるが、その反面でパッケージ基板は反りが生
じ易いものとなっている。しかしながら、アンダーフィ
ル樹脂7にヤング率がE100以下のものを使用するこ
とにより、第1の実施形態と同様に半導体チップ5とパ
ッケージ基板1における反りを防止し、マザーボードに
対する好適な実装が実現できる。
ージの断面図であり、第1及び第2の実施形態と同様に
パッケージ基板1に半導体チップ5を半田バンプ6によ
り搭載した後、半導体チップ5とパッケージ基板1の間
隙はもとより、パッケージ基板1の上面のほぼ全面にわ
たって半導体チップ5の上面とほぼ同じ高さとなるよう
な厚さにヤング率がE100以下、熱膨張係数がα80
〜160のアンダーフィル樹脂7を形成したものであ
る。この構造では、第2の実施形態と同様にFCBGA
パッケージの構造の簡易化、薄型化が実現できるととも
に、アンダーフィル樹脂7にヤング率がE100以下の
ものを使用することにより、第1の実施形態と同様に半
導体チップ5とパッケージ基板1における反りを抑制
し、マザーボードに対する好適な実装が実現できる。ま
た、この実施形態では、パッケージ基板1の上面のほぼ
全面にアンダーフィル樹脂7が厚い膜状に存在している
ため、パッケージ基板1の上面の半導体チップ5を搭載
した以外の領域において生じる応力をそれぞれ吸収緩和
することも可能であり、半導体チップ5及びその直下の
みならずパッケージ基板1の全体の反りを防止すること
ができる。
CBGAパッケージの断面図及び裏面図である。この実
施形態は第1の実施形態の変形例であり、図1と同一部
分には同一符号を付してある。この実施形態では、パッ
ケージ基板1の下面に半導体チップ5の周辺部に相当す
る位置から四隅方向に向けて放射状に、しかもBGAボ
ール14と干渉しない領域に沿って所要の幅で所要の深
さの凹溝15を形成している。この凹溝15を備えたF
CBGAパッケージを構成することにより、前記各実施
形態と同様にアンダーフィル樹脂7による半導体チップ
5及びパッケージ基板1の反りを抑制するとともに、凹
溝15におけるパッケージ基板1の微小な変形によって
パッケージ基板1に加わる応力を吸収することができ、
パッケージ基板1における反り、さらには半導体チップ
5における反りをさらに有効に抑制することができる。
なお、前記凹溝15はパッケージ基板1に要求される機
械的な強度を保持する一方でBGAボール14と干渉し
ないものであれば、本実施形態の構成に限られるもので
はなく、任意の本数で任意の位置に、しかも任意の断面
形状で任意の幅、深さ、長さ寸法に形成することが可能
である。また、本実施形態における凹溝15は前記第2
及び第3の実施形態の各FCBGAパッケージについて
も同様に形成することで、半導体チップ5及びパッケー
ジ1での反りをさらに有効に防止することが可能であ
る。
ージの断面図である。この実施形態は第2の実施形態の
変形例であり、図6と同一部分には同一符号を付してあ
る。この実施形態では、パッケージ基板1の半導体チッ
プ5が搭載される領域の板厚を周辺部よりも増大し、こ
の領域を凸状部16として形成したものである。したが
って、半導体チップ5を搭載するために配線層の一部で
形成された搭載パッド4は前記凸状部16の表面に形成
されることになる。この凸状部16を備えるFCBGA
パッケージでは、前記各実施形態と同様にアンダーフィ
ル樹脂7による半導体チップ5及びパッケージ基板1の
反りを抑制するとともに、パッケージ基板1に設けた凸
状部16によって半導体チップ5の直下におけるパッケ
ージ基板1の剛性を高めてパッケージ基板1における反
り、さらには半導体チップ5の反りをさらに有効に抑制
することができる。なお、本実施形態における凸状部1
6は前記第1,第3,第4の各実施形態のFCBGAパ
ッケージについても同様に形成することで、反りと温度
サイクル試験による半田バンプの破壊をさらに有効に防
止することが可能である。
プ等によりパッケージ基板にフェイスダウンにより搭載
するとともに、パッケージ基板は下面に設けたBGAボ
ールによりマザーボードに実装を行う構成の半導体装置
であれば、半導体チップとパッケージ基板との間隙を充
填するためのアンダーフィル樹脂として本発明にかかる
アンダーフィル樹脂を適用することで、前記各実施形態
と同様に半導体チップやパッケージ基板での反りと温度
サイクル試験による半田バンプの破壊を有効に防止する
ことができる半導体装置を実現することが可能である。
ップとパッケージ基板との接合部の間隙内にヤング率が
E100以下のアンダーフィル樹脂、好ましくは熱膨張
係数がα80〜160のアンダーフィル樹脂を充填する
ことにより、半導体チップ及びパッケージ基板での反り
と温度サイクルにおける半田バンプの破壊を防止し、マ
ザーボードに対する好適な実装が実現できる。また、本
発明によれば、パッケージ基板に凹溝や凸状部を設ける
ことで、アンダーフィル樹脂による半導体チップ及びパ
ッケージ基板の反りの防止効果をさらに高めることが可
能になる。これにより、単一の低弾性樹脂のみでFCB
GAパッケージの反りを防止することができ、半導体装
置の構造の単純化及び製造工程の簡略化が実現でき、低
コスト、高信頼性な半導体装置が実現可能になる。
ジの断面図である。
特性を示す図である。
を示す模式図である。
反り量の相関を示すシミュレーション図である。
の反り量の相関を示すシミュレーション図である。
ジの断面図である。
ジの断面図である。
ジの断面図と裏面図である。
ジの断面図である。
面図である。
を説明するための断面図である。
Claims (11)
- 【請求項1】 樹脂で構成されたパッケージ基板の電極
とシリコンの半導体で形成された半導体チップの電極が
接続された半導体装置において、前記半導体チップとパ
ッケージ基板との接合部の間隙内にヤング率が100k
gf/mm2以下のアンダーフィル樹脂を充填したこと
を特徴とする半導体装置。 - 【請求項2】 前記アンダーフィル樹脂の熱膨張係数が
80〜160ppm/℃であることを特徴とする請求項
1に記載の半導体装置。 - 【請求項3】 前記アンダーフィル樹脂は、ポリエーテ
ル変性のエポキシ樹脂であることを特徴とする請求項1
又は2に記載の半導体装置。 - 【請求項4】 前記半導体チップのチップサイズが15
mm□以上のときに、前記アンダーフィル樹脂はヤング
率が20kgf/mm2 以下であることを特徴とする請
求項1ないし3のいずれかに記載の半導体装置。 - 【請求項5】 前記パッケージ基板の下面には、前記半
導体チップの直下領域を含む領域にBGAボールが配列
されていることを特徴とする請求項1ないし4のいずれ
かに記載の半導体装置。 - 【請求項6】 前記半導体チップは半田バンプを有し、
前記半田バンプを前記パッケージ基板の上面の搭載パッ
ドに接続した構造であることを特徴とする請求項1ない
し5のいずれかに記載の半導体装置。 - 【請求項7】 前記パッケージ基板の上面には、前記半
導体チップの周囲に枠状の補強板が配置され、かつ前記
半導体チップを覆うように前記補強板の上面に板状のリ
ッドが固着されていることを特徴とする請求項1ないし
6のいずれかに記載の半導体装置。 - 【請求項8】 前記アンダーフィル樹脂は前記パッケー
ジ基板の上面のほぼ全域にわたって設けられていること
を特徴とする請求項1ないし6のいずれかに記載の半導
体装置。 - 【請求項9】 前記パッケージ基板の下面には、前記半
導体チップの近傍位置から周辺領域にわたって延長され
た凹溝が形成されていることを特徴とする請求項1ない
し6のいずれかに記載の半導体装置。 - 【請求項10】 前記凹溝は前記半導体チップの四隅部
の近傍位置から四周辺方向に放射状に形成されているこ
とを特徴とする請求項9に記載の半導体装置。 - 【請求項11】 前記パッケージ基板の上面には、前記
半導体チップの直下の領域に凸状部が形成されて当該領
域の板厚が増大されていることを特徴とする請求項1な
いし6のいずれかに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001240019A JP2003051568A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置 |
US10/210,157 US6756685B2 (en) | 2001-08-08 | 2002-08-01 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001240019A JP2003051568A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003051568A true JP2003051568A (ja) | 2003-02-21 |
Family
ID=19070690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001240019A Pending JP2003051568A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6756685B2 (ja) |
JP (1) | JP2003051568A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005104230A1 (ja) * | 2004-04-23 | 2005-11-03 | Nec Corporation | 配線基板及び半導体装置並びに配線基板の製造方法 |
JP2007184400A (ja) * | 2006-01-06 | 2007-07-19 | Opnext Japan Inc | 光伝送モジュールおよび半導体装置 |
US7521799B2 (en) | 2005-04-19 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
JP2009200289A (ja) * | 2008-02-22 | 2009-09-03 | Elpida Memory Inc | 半導体装置、電子装置、半導体装置の製造方法および配線基板 |
JP2010109318A (ja) * | 2008-09-30 | 2010-05-13 | Toppan Printing Co Ltd | スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 |
US7923850B2 (en) | 2008-08-26 | 2011-04-12 | Advanced Micro Devices, Inc. | Semiconductor chip with solder joint protection ring |
US8008133B2 (en) | 2008-02-11 | 2011-08-30 | Globalfoundries Inc. | Chip package with channel stiffener frame |
US8183690B2 (en) | 2007-08-13 | 2012-05-22 | Seiko Epson Corporation | Electronic device |
US8216887B2 (en) | 2009-05-04 | 2012-07-10 | Advanced Micro Devices, Inc. | Semiconductor chip package with stiffener frame and configured lid |
US8232138B2 (en) | 2010-04-14 | 2012-07-31 | Advanced Micro Devices, Inc. | Circuit board with notched stiffener frame |
US8313984B2 (en) | 2008-03-19 | 2012-11-20 | Ati Technologies Ulc | Die substrate with reinforcement structure |
US9867282B2 (en) | 2013-08-16 | 2018-01-09 | Ati Technologies Ulc | Circuit board with corner hollows |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6841413B2 (en) | 2002-01-07 | 2005-01-11 | Intel Corporation | Thinned die integrated circuit package |
US20050136640A1 (en) * | 2002-01-07 | 2005-06-23 | Chuan Hu | Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same |
US6673649B1 (en) * | 2002-07-05 | 2004-01-06 | Micron Technology, Inc. | Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages |
CN100401486C (zh) * | 2002-08-09 | 2008-07-09 | 富士通株式会社 | 半导体装置及其制造方法 |
US6949404B1 (en) * | 2002-11-25 | 2005-09-27 | Altera Corporation | Flip chip package with warpage control |
JP4057921B2 (ja) * | 2003-01-07 | 2008-03-05 | 株式会社東芝 | 半導体装置およびそのアセンブリ方法 |
US7253510B2 (en) * | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
US6876088B2 (en) * | 2003-01-16 | 2005-04-05 | International Business Machines Corporation | Flex-based IC package construction employing a balanced lamination |
JP4390541B2 (ja) * | 2003-02-03 | 2009-12-24 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2004356618A (ja) * | 2003-03-19 | 2004-12-16 | Ngk Spark Plug Co Ltd | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 |
US6909176B1 (en) | 2003-11-20 | 2005-06-21 | Altera Corporation | Structure and material for assembling a low-K Si die to achieve a low warpage and industrial grade reliability flip chip package with organic substrate |
JP4555119B2 (ja) * | 2005-02-22 | 2010-09-29 | アルプス電気株式会社 | 面実装型電子回路ユニット |
US7459782B1 (en) | 2005-10-05 | 2008-12-02 | Altera Corporation | Stiffener for flip chip BGA package |
US7585702B1 (en) | 2005-11-08 | 2009-09-08 | Altera Corporation | Structure and assembly procedure for low stress thin die flip chip packages designed for low-K Si and thin core substrate |
US20080142956A1 (en) * | 2006-12-19 | 2008-06-19 | Cambou Bertrand F | Stress management in BGA packaging |
CN102593082B (zh) * | 2007-02-27 | 2014-07-09 | 富士通株式会社 | 印刷基板单元、电子设备以及半导体封装 |
US20080284047A1 (en) * | 2007-05-15 | 2008-11-20 | Eric Tosaya | Chip Package with Stiffener Ring |
US8018052B2 (en) * | 2007-06-29 | 2011-09-13 | Stats Chippac Ltd. | Integrated circuit package system with side substrate having a top layer |
US20110100692A1 (en) * | 2009-11-02 | 2011-05-05 | Roden Topacio | Circuit Board with Variable Topography Solder Interconnects |
US20120314390A1 (en) * | 2010-03-03 | 2012-12-13 | Mutual-Tek Industries Co., Ltd. | Multilayer circuit board |
JP5384443B2 (ja) * | 2010-07-28 | 2014-01-08 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
WO2012137714A1 (ja) | 2011-04-04 | 2012-10-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP5983032B2 (ja) * | 2012-05-28 | 2016-08-31 | 富士通株式会社 | 半導体パッケージ及び配線基板ユニット |
EP2914071A1 (en) * | 2014-02-28 | 2015-09-02 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Heat spreader in multilayer build ups |
US9859249B2 (en) * | 2014-12-03 | 2018-01-02 | Intel Corporation | Method of fabricating an electronic package |
TWI566349B (zh) * | 2014-12-04 | 2017-01-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
KR102366970B1 (ko) * | 2017-05-16 | 2022-02-24 | 삼성전자주식회사 | 반도체 패키지 |
US9947634B1 (en) * | 2017-06-13 | 2018-04-17 | Northrop Grumman Systems Corporation | Robust mezzanine BGA connector |
KR101879806B1 (ko) * | 2017-12-07 | 2018-07-18 | (주)티에스이 | 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243415A (ja) * | 1992-02-26 | 1993-09-21 | Sony Corp | 配線基板 |
JPH088300A (ja) * | 1995-06-12 | 1996-01-12 | Hitachi Ltd | 半導体集積回路実装用樹脂及び該樹脂を用いた半導体集積回路実装構造体 |
JPH0964236A (ja) * | 1995-08-22 | 1997-03-07 | Hitachi Ltd | チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング |
JPH1117075A (ja) * | 1997-04-28 | 1999-01-22 | Nitto Denko Corp | 半導体装置 |
JP2000012732A (ja) * | 1998-06-24 | 2000-01-14 | Rohm Co Ltd | Bga型半導体装置の構造 |
JP2000198831A (ja) * | 1998-12-28 | 2000-07-18 | Nagase Chiba Kk | エポキシ樹脂組成物およびそれを用いてlsiを封止する方法 |
JP2001110926A (ja) * | 1999-10-13 | 2001-04-20 | Nec Corp | フリップチップパッケージ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3233535B2 (ja) * | 1994-08-15 | 2001-11-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5821456A (en) * | 1996-05-01 | 1998-10-13 | Motorola, Inc. | Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same |
JP3509507B2 (ja) | 1997-11-10 | 2004-03-22 | 松下電器産業株式会社 | バンプ付電子部品の実装構造および実装方法 |
JPH11260960A (ja) * | 1998-03-11 | 1999-09-24 | Sony Corp | 半導体パッケージおよびその製造方法 |
JP3563603B2 (ja) | 1998-07-24 | 2004-09-08 | 京セラ株式会社 | 半導体素子の実装構造 |
JP2000260900A (ja) * | 1999-03-04 | 2000-09-22 | Mitsubishi Gas Chem Co Inc | 半導体プラスチックパッケージ用サブストレート |
JP2001127095A (ja) | 1999-10-29 | 2001-05-11 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2001
- 2001-08-08 JP JP2001240019A patent/JP2003051568A/ja active Pending
-
2002
- 2002-08-01 US US10/210,157 patent/US6756685B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243415A (ja) * | 1992-02-26 | 1993-09-21 | Sony Corp | 配線基板 |
JPH088300A (ja) * | 1995-06-12 | 1996-01-12 | Hitachi Ltd | 半導体集積回路実装用樹脂及び該樹脂を用いた半導体集積回路実装構造体 |
JPH0964236A (ja) * | 1995-08-22 | 1997-03-07 | Hitachi Ltd | チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング |
JPH1117075A (ja) * | 1997-04-28 | 1999-01-22 | Nitto Denko Corp | 半導体装置 |
JP2000012732A (ja) * | 1998-06-24 | 2000-01-14 | Rohm Co Ltd | Bga型半導体装置の構造 |
JP2000198831A (ja) * | 1998-12-28 | 2000-07-18 | Nagase Chiba Kk | エポキシ樹脂組成物およびそれを用いてlsiを封止する方法 |
JP2001110926A (ja) * | 1999-10-13 | 2001-04-20 | Nec Corp | フリップチップパッケージ |
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8058565B2 (en) | 2004-04-23 | 2011-11-15 | Nec Corporation | Wiring board, semiconductor device, and method for manufacturing wiring board |
WO2005104230A1 (ja) * | 2004-04-23 | 2005-11-03 | Nec Corporation | 配線基板及び半導体装置並びに配線基板の製造方法 |
JPWO2005104230A1 (ja) * | 2004-04-23 | 2008-03-13 | 日本電気株式会社 | 配線基板及び半導体装置並びに配線基板の製造方法 |
JP5082443B2 (ja) * | 2004-04-23 | 2012-11-28 | 日本電気株式会社 | 配線基板及び半導体装置並びに配線基板の製造方法 |
US10714415B2 (en) | 2005-04-19 | 2020-07-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9576890B2 (en) | 2005-04-19 | 2017-02-21 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US7791204B2 (en) | 2005-04-19 | 2010-09-07 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
US10283444B2 (en) | 2005-04-19 | 2019-05-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8928147B2 (en) | 2005-04-19 | 2015-01-06 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8018066B2 (en) | 2005-04-19 | 2011-09-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8822269B2 (en) | 2005-04-19 | 2014-09-02 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8581410B2 (en) | 2005-04-19 | 2013-11-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9831166B2 (en) | 2005-04-19 | 2017-11-28 | Renesas Electronics Corporation | Semiconductor device |
US9299681B2 (en) | 2005-04-19 | 2016-03-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing |
US8314495B2 (en) | 2005-04-19 | 2012-11-20 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9496153B2 (en) | 2005-04-19 | 2016-11-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US7521799B2 (en) | 2005-04-19 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
US8575757B2 (en) | 2005-04-19 | 2013-11-05 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP2007184400A (ja) * | 2006-01-06 | 2007-07-19 | Opnext Japan Inc | 光伝送モジュールおよび半導体装置 |
US8183690B2 (en) | 2007-08-13 | 2012-05-22 | Seiko Epson Corporation | Electronic device |
US8405187B2 (en) | 2008-02-11 | 2013-03-26 | Globalfoundries Inc. | Chip package with channel stiffener frame |
US8008133B2 (en) | 2008-02-11 | 2011-08-30 | Globalfoundries Inc. | Chip package with channel stiffener frame |
JP2009200289A (ja) * | 2008-02-22 | 2009-09-03 | Elpida Memory Inc | 半導体装置、電子装置、半導体装置の製造方法および配線基板 |
US8927344B2 (en) | 2008-03-19 | 2015-01-06 | Ati Technologies Ulc | Die substrate with reinforcement structure |
US8313984B2 (en) | 2008-03-19 | 2012-11-20 | Ati Technologies Ulc | Die substrate with reinforcement structure |
US7923850B2 (en) | 2008-08-26 | 2011-04-12 | Advanced Micro Devices, Inc. | Semiconductor chip with solder joint protection ring |
JP2010109318A (ja) * | 2008-09-30 | 2010-05-13 | Toppan Printing Co Ltd | スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 |
US8216887B2 (en) | 2009-05-04 | 2012-07-10 | Advanced Micro Devices, Inc. | Semiconductor chip package with stiffener frame and configured lid |
US8232138B2 (en) | 2010-04-14 | 2012-07-31 | Advanced Micro Devices, Inc. | Circuit board with notched stiffener frame |
US9867282B2 (en) | 2013-08-16 | 2018-01-09 | Ati Technologies Ulc | Circuit board with corner hollows |
Also Published As
Publication number | Publication date |
---|---|
US20030030134A1 (en) | 2003-02-13 |
US6756685B2 (en) | 2004-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003051568A (ja) | 半導体装置 | |
JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
JP3973340B2 (ja) | 半導体装置、配線基板、及び、それらの製造方法 | |
JP5330184B2 (ja) | 電子部品装置 | |
KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6518666B1 (en) | Circuit board reducing a warp and a method of mounting an integrated circuit chip | |
KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
JP3596864B2 (ja) | 半導体装置 | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
US20020011657A1 (en) | Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same | |
JP2007214587A (ja) | 半導体アセンブリ | |
JP2000077563A (ja) | 半導体装置およびその製造方法 | |
JPH0945809A (ja) | 半導体装置及び半導体装置実装用基板 | |
US8592968B2 (en) | Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method | |
KR101047485B1 (ko) | 전자소자 내장형 인쇄회로기판 | |
KR20090042717A (ko) | 실리콘 인터포저 및 이를 결합한 반도체 장치 패키지와 반도체 장치 | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
JP2003338518A (ja) | 半導体チップのバンプ及びその製造方法 | |
TWI310296B (en) | Printed circuit board with dual type inner structure and method for forming same | |
JP2000323624A (ja) | 半導体装置およびその製造方法 | |
JP2000068328A (ja) | フリップチップ実装用配線基板 | |
JP2007250712A (ja) | 半導体装置及びその製造方法 | |
JPH11260962A (ja) | ボールグリッドアレイ型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080616 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101130 |