JP4274013B2 - 基板接合体の製造方法、基板接合体 - Google Patents

基板接合体の製造方法、基板接合体 Download PDF

Info

Publication number
JP4274013B2
JP4274013B2 JP2004078284A JP2004078284A JP4274013B2 JP 4274013 B2 JP4274013 B2 JP 4274013B2 JP 2004078284 A JP2004078284 A JP 2004078284A JP 2004078284 A JP2004078284 A JP 2004078284A JP 4274013 B2 JP4274013 B2 JP 4274013B2
Authority
JP
Japan
Prior art keywords
substrate
wiring board
manufacturing
electrode pads
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004078284A
Other languages
English (en)
Other versions
JP2005266290A (ja
Inventor
剛 依田
卓 赤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004078284A priority Critical patent/JP4274013B2/ja
Priority to US11/074,351 priority patent/US7521797B2/en
Priority to CNB2005100541408A priority patent/CN100364042C/zh
Priority to TW094107895A priority patent/TWI263333B/zh
Priority to KR1020050022160A priority patent/KR100711377B1/ko
Publication of JP2005266290A publication Critical patent/JP2005266290A/ja
Application granted granted Critical
Publication of JP4274013B2 publication Critical patent/JP4274013B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24C—DOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00—Stoves or ranges for gaseous fuels
    • F24C3/12—Arrangement or mounting of control or safety devices
    • F24C3/126—Arrangement or mounting of control or safety devices on ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24C—DOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00—Stoves or ranges for gaseous fuels
    • F24C3/008—Ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

本発明は、基板接合体の製造方法、基板接合体に関する。
一般に、液晶表示装置や有機エレクトロルミネッセンス（以下、ＥＬと称する。）装置等の半導体応用装置においては、変形や落下による壊れ防止、低コスト化等の理由等により下地基板にプラスチック基板を使用することが望ましい場合がある。
しかし、パネル型の表示装置に使用される薄膜トランジスタ（以下、ＴＦＴと称する。）は、高温プロセスの製造工程によって製造されるので、当該高温プロセスによる製造方法を用いてプラスチック基板上にＴＦＴを形成したり、また、有機ＥＬ素子等の回路素子を形成したりすると、基板の熱変形や回路素子の破壊、素子寿命の低下を招いてしまい、結果として所望の半導体応用装置を製造することはできなかった。
そこで、近年では、図２０に示すように、高温プロセスを含む従来の半導体製造技術を用いてＴＦＴ１０１を耐熱性の基礎基板１０２上に形成した後に、当該基礎基板１０２からＴＦＴ１０１が形成されている素子形成膜（層）を剥離し、これをプラスチック基板等の配線基板１０３に貼り付けることによって半導体応用装置を製造する転写技術が提案されている（例えば、特許文献１参照）。このような転写技術を用いることにより、プラスチック基板や有機ＥＬ素子等の回路素子等を高温プロセスに曝すことなく、基板の熱変形や回路素子の破壊を抑制し、好適な半導体応用装置を提供することが可能となる。
このような転写技術においては、配線基板の配線パターン１０４とＴＦＴ１０１とを接続する方法として、配線パターン１０４上に形成されたバンプ１０５と導電性粒子１０６とを介して、配線パターン１０４とＴＦＴ１０１を接合する方法が提案されている。
更に、上記のバンプ１０５を形成する方法としては、メッキ法やスタッド等の工法が挙げられるが、ミクロンオーダーの微小エリアへのバンプ１０５の形成、タクト短縮、及び高さ均一性が優れるという観点からメッキ法が採用されることが多い。更に、このメッキ法の中でも電解メッキ法と無電解メッキ法があるが、下地電極やフォトリソ工程が不要になり、低コスト化及びタクト短縮が可能な方法として、無電解メッキ法を採用することが好ましい。
特開２００３−０３１７７８号公報
ところで、上記転写技術にあっては、配線基板１０３とＴＦＴ１０１との接合において、バンプ１０５の高さ精度、導電性粒子１０６の印刷精度（印刷料、形状、位置制度）、加熱加圧による転写時の基板反り、導電性粒子１０６の補足率などの精度が悪いと、ＴＦＴ１０１の導通が確保できず、オープン不良が発生するおそれがあった。また、このオープン不良を回避すべく、転写時における加熱加圧量を高めると、ＴＦＴ１０１が破損、損傷してしまうおそれがあった。
本発明は、上述の課題に鑑みてなされたもので、素子を破損、損傷させることなく、素子と配線基板との導通を確実に得ることができる基板接合体の製造方法、基板接合体、及び電気光学装置を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の基板接合体の製造方法は、配線基板上に電気素子を実装して基板接合体を製造する方法であって、
前記配線基板および前記電気素子の接続位置の中央部に機械的接続部分を配置する工程と、
前記配線基板および前記電気素子の前記機械的接続部分を囲むように、前記配線基板の電極パッドと前記電気素子の電極パッドとを環状に配置して、前記配線基板および前記電気素子を機械的に接続する工程と、
前記配線基板の電極パッドおよび／または前記電気素子の電極パッドからバンプを成長させて、前記配線基板および前記電気素子を電気的に接続する工程と、
を有することを特徴としている。
このようにすれば、基板の反りや段差によって電気素子と配線基板との接合位置が斜め
になるように貼り合わせ精度が良くなく、電極パッド同士の間隔にバラツキが生じたとし
ても、これら電極パッド間にてバンプを十分に成長させることで、確実に電気的に接続さ
せることができる。
これにより、接続のために加熱加圧量を高めて電気素子を破損、損傷させるような不具
合なく、電気素子と配線基板との導通を確実に得ることができる。

また、前記基板接合体の製造方法において、前記機械的接続工程は、前記配線基板と前記電気素子との間に、所定寸法のスペーサを混入した接着剤を塗布することによって行うことを特徴としている。
このようにすれば、配線基板に対する電気素子の加熱加圧量がばらついても、両者の電極パッド同士を所定間隔で配置することができる。そして、電極パッド間においてバンプを成長させることにより、電極パッド同士を確実に電気的接続させることができる。
また、前記基板接合体の製造方法において、前記接着剤の塗布は、前記配線基板の電極パッドと前記電気素子の電極パッドとを所定間隔で配置したときに、前記接着剤が前記各電極パッドに濡れ広がらないように行うことを特徴としている。
このように、電極パッドへ接着剤が濡れ広がらないようにしたので、電極パッド間において確実にバンプを成長させて電極パッド同士を電気的に接続させることができる。
また、前記基板接合体の製造方法において、前記電気的接続工程では、無電解メッキ法により前記バンプを成長させることを特徴としている。
このようにすれば、無電解メッキにより電極パッドに金属メッキを析出させバンプとして成長させることにより、電極パッド同士をバンプによって確実に電気的に接続させることができる。
さらに、前記基板接合体の製造方法において、前記配線基板の前記電極パッドおよび前記電気素子の前記電極パッドを、前記電気的接続工程の後に隣接する前記バンプが短絡しない大きさにあらかじめ形成しておくことを特徴としている。
このようにすれば、電極パッド間にて成長するバンプによる短絡が防止され、短絡による不具合を確実に防止することができる。
また、基板接合体の製造方法において、前記電気的接続工程の後に、前記配線基板と前記電気素子との間に封止材料を充填することを特徴としている。
このようにすれば、成長させたバンプによって接続した電極パッド間の接続箇所を封止材料によって確実に保護することができ、接続の信頼性を高めることができる。
本発明の基板接合体は、上記基板複合体の製造方法を使用して製造したことを特徴としている。
このようにすれば、基板の反りや段差によって電気素子と配線基板との接合位置が斜めになるように貼り合わせ精度が良くなく、電極パッド同士の間隔にバラツキが生じたとしても、これら電極パッド間にてバンプを十分に成長させることで、確実に電気的に接続させることができる。
これにより、接続のために加熱加圧量を高めて電気素子を破損、損傷させるような不具合なく、電気素子と配線基板との導通を確実に得ることができる。
以下、本発明の配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、及び電気光学装置について、図１から図１７を参照して説明する。
ここで、図１は基板接合体及び電気光学装置の概略構成を示す断面図、図２から図１４は基板接合体及び電気光学装置の製造工程を説明するための説明図、図１５は配線基板を詳述するための断面拡大図、図１６及び図１７は本発明の配線基板を示す平面図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
（電気光学装置及び基板接合体）
図１に示すように、電気光学装置１は、少なくとも基板接合体２を具備した構成となっている。当該基板接合体２は、配線基板３と、有機ＥＬ基板（発光素子基板）４とを後述の貼り合わせ及び転写工程によって接合された構成となっている。
配線基板３は、多層基板１０と、多層基板１０に形成された所定形状の配線パターン１１と、配線パターン１１に接続された回路部１２と、有機ＥＬ素子２４を駆動させるＴＦＴ（電気素子）１３と、ＴＦＴ１３と配線パターン１１とを接合するＴＦＴ接続部１４と、有機ＥＬ素子２４と配線パターン１１とを接合する有機ＥＬ接続部１５とによって構成されている。
ここで、ＴＦＴ接続部１４は、ＴＦＴ１３の端子パターンに応じて形成されるものであり、後述する無電解メッキ処理によって形成されるバンプ１４ａとから構成される。
有機ＥＬ基板４は、発光光が透過する透明基板２０と、発光光を散乱発光させる光散乱部２１と、ＩＴＯ等の透明金属からなる陽極２２と、正孔注入／輸送層２３と、有機ＥＬ素子２４と、陰極（カソード）２５と、カソードセパレータ２６とによって構成されている。ここで、陽極２２と、正孔注入／輸送層２３と、有機ＥＬ素子２４と、陰極２５は、有機ＥＬ素子２４に対して正孔及び電子を供給して発光させる、所謂発光機能素子である。なお、このような発光機能素子の詳細な構造は、公知技術が採用される。また、有機ＥＬ素子２４と陰極２５との間に電子注入／輸送層を形成してもよい。
更に、配線基板３と有機ＥＬ基板４との間には、封止ペースト３０が充填されていると共に、有機ＥＬ接続部１５及び陰極２５間を電気的に導通させる導電性ペースト３１が設けられている。
なお、本実施形態においては、発光素子基板として有機ＥＬ基板を採用した場合について説明するが、これに限定することなく、ＬＥＤ等の固体発光素子を有する発光素子基板を採用してもよい。
（電気光学装置及び基板接合体の製造方法）
次に、図１に示す電気光学装置１及び基板接合体２の製造方法について図２から図９を参照して説明する。
（基礎基板の製造方法）
まず、図２を参照し、ＴＦＴ１３を配線基板３に貼り合わせ及び転写させる前工程として、基礎基板４０上にＴＦＴを形成する工程について説明する。
なお、ＴＦＴ１３の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板４０と剥離層４１について詳述する。
基礎基板４０は、電気光学装置１の構成要素ではなく、ＴＦＴ製造工程と、貼り合わせ及び転写工程にのみに用いられる部材である。具体的には、１０００℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラス等が使用可能である。
この基礎基板の厚さには、大きな制限要素はないが、０．１ｍｍ〜０．５ｍｍ程度であることが好ましく、０．５ｍｍ〜１．５ｍｍ程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
剥離層４１は、レーザ光等の照射光により当該層内や界面において剥離（「層内剥離」又は「界面剥離」ともいう）が生ずる材料からなる。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション（ablation）等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層４１に含有されていた成分が気体となって放出され分離に至る場合と、剥離層４１が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
剥離層４１の組成としては、例えば、非晶質シリコン（ａ−Ｓｉ）が採用され、また、当該非晶質シリコン中に水素（Ｈ）が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層４１に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、２ａｔ％程度以上であることが好ましく、２〜２０ａｔ％であることが更に好ましい。水素の含有量は、成膜条件、例えば、ＣＶＤ法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料（光の照射によりこれらの原子間結合が切断されるもの）、金属、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、ＧｄもしくはＳｍ、又はこれらのうち少なくとも一種を含む合金が挙げられる。
剥離層４１の厚さとしては、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、２０ｎｍ〜１μｍ程度であるのが更に好ましい。剥離層４１の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、剥離層４１の厚みが厚すぎると、剥離に必要とされる照射光のパワー（光量）を大きくする必要があったり、また、剥離後に残された剥離層４１の残渣を除去するのに時間を要したりする。
剥離層４１の形成方法は、均一な厚みで剥離層４１を形成可能な方法であればよく、剥離層４１の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・ブロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が適用できる。これらのうち２種以上の方法を組み合わせてもよい。
特に剥離層４１の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ法、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。また、剥離層４１をゾル−ゲル（sol-gel）法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
（配線基板の製造方法）
次に、図２に示した基礎基板４０の製造工程と並行して、図３に示す配線基板３の製造工程（配線基板の製造方法）が行われる。
ここで、図１５を参照して、図３に示す配線基板の製造工程を詳細に説明する。なお、図１５は配線基板３を詳述するための断面拡大図である。
図１５に示すように、まず、ガラス基板１０ａの表面に酸化シリコン膜（ＳｉＯ２）１０ｂをＣＶＤ（化学的気相成長）法を用いて形成する。当該酸化シリコン膜１０ｂの膜厚は２００ｎｍ程度であることが好ましい。
次に、酸化シリコン膜１０ｂ上に第１の配線パターン１１ａを形成する。当該第１の配線パターン１１ａは、積層構造であることが好ましく、本実施形態では、チタニウム、アルミ銅合金、及び窒化チタニウムからなる３層構造（Ｔｉ／Ａｌ・Ｃｕ／ＴｉＮ）を採用している。また、各層膜の膜厚はそれぞれ２０ｎｍ、３００ｎｍ、１００ｎｍ程度であることが好ましい。
次に、第１の配線パターン１１ａ上に樹脂絶縁膜１０ｃを形成する。当該樹脂絶縁膜１０ｃは、アクリル樹脂によって形成されることが好ましく、その膜厚は２６００ｎｍ程度であることが好ましい。
次に、樹脂絶縁膜１０ｃ上に第２の配線パターン１１ｂを形成する。当該第２の配線パターン１１ｂは、積層構造であることが好ましく、本実施形態では、チタニウム、窒化チタニウム、アルミ銅合金（銅含有量２％）、及び窒化チタニウムからなる４層構造（Ｔｉ／ＴｉＮ／Ａｌ・２％Ｃｕ／Ｈ−ＴｉＮ）を採用している。また、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１６００ｎｍ、５０ｎｍ程度であることが好ましい。
次に、第２の配線パターン１１ｂ上に樹脂絶縁膜１０ｃを形成する。当該樹脂絶縁膜１０ｃは、先に記載した材料及び膜厚によって形成される。
次に、樹脂絶縁膜１０ｃ上に第３の配線パターン１１ｃを形成する。当該第３の配線パターン１１ｃは、積層構造であることが好ましく、本実施形態では、チタニウム、窒化チタニウム、及びアルミ銅合金からなる３層構造（Ｔｉ／ＴｉＮ／Ａｌ・Ｃｕ）を採用している。また、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１００ｎｍ〜１０００ｎｍ程度であることが好ましい。
次に、第３の配線パターン１１ｃ上に樹脂絶縁膜１０ｃを形成する。当該樹脂絶縁膜１０ｃは、先に記載した材料及び膜厚によって形成される。
このようにガラス基板１０ａ上に、酸化シリコン膜１０ｂと、３層の樹脂絶縁膜１０ｃと、３層の配線パターン１１ａ、１１ｂ、１１ｃとが積層されることにより、図１に示す多層基板１０が形成される。
更に、３層目に形成された樹脂絶縁膜１０ｃの一部を除去することにより、第３の配線パターン１１ｃが露出状態となり、当該露出部分は後の工程でメッキを形成するためのＡｌパッドからなる電極パッド１７となる。
なお、本実施形態においては、３層構造の配線パターンを用いたが、２層構造であってもよい。
（ＴＦＴの転写工程）
次に、図３から図１４を参照して、上記の配線基板３と基礎基板４０とを貼り合わせて、ＴＦＴ１３を配線基板３に転写する方法について説明する。
ここで、転写工程としては公知の技術が採用されるが、本実施形態では特にＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation）（登録商標）を用いて行われる。
図３に示すように、配線基板３に、接着剤５１を印刷する。次いで、図４に示すように、基礎基板４０を反転し、基礎基板４０と配線基板３とを貼り合わせる。
ここで、接着剤５１の印刷部分は、配線基板３の接続端子である電極パッド１７を避けた位置であり、ＴＦＴ１３を貼り合わせた際に、電極パッド１７へ流れて濡れ広がらない位置とする。また、電極パッド１７とＴＦＴ１３の電極パッド１３ａとは、その後、無電解メッキによってバンプを成長させて接続するため、少なくとも５μｍ以上の隙間を保持することが好ましい。このため、接着剤５１としては、フィラーや粒子などの所定寸法のスペーサを混入させたものを用いるのが好ましい。
ここでは、ＴＦＴ１３の電極パッド１３ａと配線基板３の電極パッド１７は、１チップあたり１０パッドとし、パッド配置は図１６に示すように、５バンプ×２列配置とする。また、パッドの大きさは５〜３０μｍ×５〜３０μｍとし、パッド間のスペースは、１０〜２５μｍとした。なお、パッド間に最終的に形成するバンプが等方成長するため、あらかじめ横に成長する分パッドを小さくするか、パッド間のスペースをあけておくと良い。
配線基板３への接着剤５１の塗布方法は印刷を用いるが、その他の転写方法でも良く、例えば、ディスペンスやフォトリソを用いても良い。
また、接着剤５１は、図１６に示すように、電極パッド１７の位置以外の部分で点状に塗布することが好ましいが、図１７に示すように、電極パッド１７の位置以外の部分で線状に塗布しても良い。つまり、後述の最終端子接続工程でメッキ液がパッド間に浸入できるようにするため、電極パッド１７の外周を囲う形状以外の形状にする。接着剤５１は加熱硬化型の樹脂を用いるが、それ以外の樹脂を用いても良く、例えば、紫外線硬化性樹脂を用いても良い。
そして、基礎基板４０と配線基板３とを貼り合わせたら、加熱加圧により接着剤５１硬化させてＴＦＴ１３を配線基板３に接着固定する。これにより、ＴＦＴ１３と配線基板３とが機械的に接続される。
次に、図５に示すように、基礎基板４０の裏面側（ＴＦＴ非形成面）から、レーザ光ＬＡを照射する。すると、剥離層４１の原子や分子の結合が弱まり、また、剥離層４１内の水素が分子化し、結晶の結合から分離され、即ち、ＴＦＴ１３と基礎基板４０との結合力が完全になくなり、レーザ光ＬＡが照射された部分のＴＦＴ１３を容易に取り外すことが可能となる。
次に、図６に示すように、基礎基板４０と配線基板３とを引き離すことにより、基礎基板４０上からＴＦＴ１３が除去されると共に、当該ＴＦＴ１３が配線基板３に転写される。なお、ＴＦＴ１３の電極パッド１３ａは、配線基板３の電極パッド１７に対して隙間をあけて対向される。
（パッドの接続工程）
次に、無電解メッキ処理法を用いて電極パッド１３ａ、１７間にバンプを形成し、これら電極パッド１３ａ、１７を電気的に接続する。
まず、電極パッド１３ａ、１７の表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。本実施形態では、フッ酸が０．０１％〜０．１％、及び硫酸が０．０１％〜０．１％含有した水溶液中に１分〜５分間含浸する。あるいは０．１％〜１０％の水酸化ナトリウム等のアルカリベースの水溶液に１分〜１０分浸漬してもよい。
次に、水酸化ナトリウムベースでｐＨが９〜１３のアルカリ性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間浸漬し、表面の酸化膜を除去する。あるいは５％〜３０％硝酸をベースとしたｐＨ１〜３の酸性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間浸漬してもよい。
次に、ＺｎＯを含有したｐＨ１１〜１３のジンケート液中に１秒〜２分間浸漬し、パッド表面をＺｎに置換する。その後、５％〜３０％の硝酸水溶液に１秒〜６０秒浸漬し、Ｚｎを剥離する。そして、再度ジンケート浴中に１秒〜２分浸漬し、緻密なＺｎ粒子をＡｌ表面に析出させる。その後、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。
メッキ高さは２μｍ〜１０μｍ程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴であり、ｐＨ４〜５、浴温８０℃〜９５℃である。
このような工程においては、次亜リン酸浴を行うので、リン（Ｐ）が共析する。メッキ金属は、図７に示すように、配線基板３の電極パッド１７及びＴＦＴ１３の電極パッド１３ａの双方から等方成長するため、双方の電極パッド１３ａ、１７にて成長したメッキ金属が電極パッド１３ａ、１７のギャップの半分の厚さまで成長することにより接合する。接続面積を増やすために、図８に示すように、接合後もある程度メッキを継続する。
全ての電極パッド１３ａ、１７同士が接続されたら、最後に置換Ａｕメッキ浴中に浸漬し、Ｎｉ表面をＡｕにする。Ａｕは０．０５μｍ〜０．３μｍ程度に形成する。Ａｕ浴はシアンフリータイプを用い、ｐＨ６〜８、浴温５０℃〜８０℃で、１分〜３０分間の浸漬を行う。このようにして、双方の電極パッド１３ａ、１７上にＮｉ−Ａｕメッキバンプを形成する。
これにより、図９に示すように、双方の電極パッド１３ａ、１７は、無電解メッキによって成長したバンプ５２によって互いに電気的に接続される。
そして、このような無電解メッキによって双方の電極パッド１３ａ、１７を電気的に接続することにより、図１０に示すように、基板の反りや段差によってＴＦＴ１３と配線基板３との接合位置が斜めになり、電極パッド１３ａ、１７同士の間隔にバラツキが生じたとしても、図１１に示すように、これら電極パッド１３ａ、１７間に十分なメッキ析出をさせることで、確実に電気的に接続することができる。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはＱＤＲ機構を有しており、最下面からＮ２バブリングを行う。バブリング方法は、テフロン（登録商標）のチューブ等に穴を開け、Ｎ２を出す方法や、焼結体等を通じてＮ２を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
また、上記のようにして電極パッド１３ａ、１７同士をバンプ５２によって電気的に接続したら、その後、配線基板３とＴＦＴ１３との間に、封止ペーストを充填しておけば、バンプ５２によって接続した電極パッド１３ａ、１７間の接続箇所を確実に保護することができ、接続の信頼性を高めることができる。
（有機ＥＬ基板の貼り合わせ工程）
次に、図１２から図１４を参照して、上記の配線基板３と有機ＥＬ基板４とを貼り合わせて、最終的に図１に示す電気光学装置１を形成する工程について説明する。
図１２に示すように、有機ＥＬ基板４は、透明基板２０上に、順に陽極２２と、正孔注入／輸送層２３と、有機ＥＬ素子２４と、陰極２５が形成された構造となっている。また、陰極２５は、カソードセパレータ２６が形成された状態で成膜されるので、陰極２５は隣接する陰極と分離されている。
図１３に示すように、配線基板３の有機ＥＬ接続部１５上には導電性ペースト３１が塗布されている。ここで、導電性ペースト３１は銀ペーストを使用している。
図１４に示すように、有機ＥＬ基板４を反転し、陰極２５が導電性ペースト３１と接触するように、有機ＥＬ基板４と配線基板３とが貼り合わされる。更に、両基板間の空間に封止ペースト３０が封入され、更に、両基板の周辺を封止剤３２によって封止することにより、電気光学装置１が完成となる。
この電気光学装置１は、有機ＥＬ基板４における配線基板３側から、順に陰極２５、有機ＥＬ素子２４、正孔注入／輸送層２３、陽極２２が配置された、陽極２２側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。
（導通確認）
このような電気光学装置及び基板接合体の製造方法のうち、電極パッド１３ａ、１７の接続工程においてバンプ５２によって配線基板３に接続されたＴＦＴ１３の導通確認を行ったところ、良好な導通が確認され、また、ＴＦＴ１３の破損、損傷などもなかった。
上述したように、本実施形態においては、互いに対向配置させた電極パッド１３ａ、１７にバンプ５２を無電解メッキによって成長させて電気的に接続することにより、基板の反りや段差によってＴＦＴ１３と配線基板３との接合位置が斜めになるように貼り合わせ精度が良くなく、電極パッド１３ａ、１７同士の間隔にバラツキが生じたとしても、これら電極パッド１３ａ、１７間に十分なメッキ析出をさせてバンプ５２を成長させることで、確実に電気的に接続させることができる。
これにより、接続のために加熱加圧量を高めてＴＦＴ１３を破損、損傷させるような不具合なく、ＴＦＴ１３と配線基板３との導通を確実に得ることができる。
また、配線基板３とＴＦＴ１３との間に、所定寸法のスペーサを混入した接着剤５１を塗布することにより、ＴＦＴ１３を配線基板３に加熱加圧しても電極パッド１３ａ、１７同士の間隔を確実に確保して、電極パッド１３ａ、１７間において確実にバンプ５２を成長させて電極パッド１３ａ、１７同士を電気的に接続することができる。
また、電極パッド１３ａ、１７へ接着剤５１が濡れ広がらないようにすることにより、電極パッド１３ａ、１７間において確実にバンプ５２を成長させて電極パッド１３ａ、１７同士を電気的に接続することができる。
さらに、電極パッド１３ａ、１７間にて成長するバンプ５２が短絡しないようにすれば、短絡による不具合を確実に防止することができる。
なお、上記の実施形態では、配線基板３の電極パッド１７及びＴＦＴ１３の電極パッド１３ａの両方に金属メッキを析出させたが、いずれか一方の電極パッドのみに金属メッキを析出させて他方の電極パッドへ到達させることにより、電気的接続を行っても良い。
（パッドの接続工程の第２実施形態）
次に、パッドの接続工程の第２実施形態について説明する。
なお、上述の実施形態と同一部材には同一符号を付し、説明を簡略化する。
ＴＦＴ１３は、図１８に示すような多角形状、あるいは図１９に示すような矩形状の平面形状を有し、ＴＦＴ１３と配線基板３の双方の電極パッド１３ａ、１７は、ＴＦＴ１３の１チップあたり１０パッドとし、ＴＦＴ１３の中央を除く周部に環状に配置した。
電極パッド１３ａ、１７の大きさは、５〜３０μｍ×５〜３０μｍとし、パッド間のスペースは、１０〜２５μｍとした。なお、最終的に形成するバンプ５２が等方成長するため、あらかじめ横に成長する分だけ電極パッド１３ａ、１７を小さくするか、パッド間のスペースをあけておく。また、電極パッド１３ａ、１７の材質としては、Ａｌを主成分として用いた。
配線基板３のＴＦＴ１３の中央位置に、接着剤５１を塗布する。なお、接着剤５１は、電極パッド１７の配列位置の中央部分に塗布しているが、それ以外の部分でも良い。
次に、ＴＦＴ１３を配線基板３に貼り合わせ、加熱加圧により接着剤５１を硬化させてＴＦＴ１３を配線基板３に接着する。その後、エキシマレーザによりＴＦＴ１３の剥離層４１を破壊し、ＴＦＴ１３を転写する。
最後に、無電解メッキにより、配線基板３側の電極パッド１７とＴＦＴ１３側の電極パッド１３ａにメッキを行ない、バンプ５２によって電極パッド１３ａ、１７を電気的に接続する。その他は、上記実施形態と同様である。
このようにして配線基板３に接続したＴＦＴ１３は、良好な導通が確認され、また、ＴＦＴ１３の破損、損傷などもなかった。
また、このように、電極パッド１３ａ、１７を環状に配置することにより、その中央部分に接着剤５１を多く塗布することができ、転写時におけるＴＦＴ１３の配線基板３への高い密着性を確保することができる。しかも、微小なエリアへの転写が難しい印刷法でも、大面積での接着剤５１の印刷が可能であり、しかも、接着剤５１による機械的接続部分の外周側の電極パッド１３ａ、１７を確実にメッキ液に接触させることができ、無電解メッキによる電気的接続を確実に行うことができる。
（パッドの接続工程の第３実施形態）
次に、パッドの接続工程の第３実施形態について説明する。
上記の実施形態では、Ａｌパッドからなる電極パッド１３ａ、１７へメッキを行う場合について説明したが、本実施形態では、Ｃｕ上やＴｉＮなどの窒化膜上へメッキ金属を形成した。形成方法は、パッド上の残さを有機、無機のいずれかの溶液に浸漬して除去した後、パッド上のみにＰｄ（パラジウム）触媒を付与して活性化する。その後、上記実施形態と同様に、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。
このようにして、配線基板３を接続したＴＦＴ１３は、良好な導通が確認され、また、ＴＦＴ１３の破損、損傷などもなかった。
本発明の基板接合体及び電気光学装置の概略構成を示す断面図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の配線基板を示す断面図。 本発明の配線基板の要部を示す平面図。 本発明の配線基板の要部を示す平面図。 本発明の第２実施形態の配線基板の要部を示す平面図。 本発明の第２実施形態の配線基板の要部を示す平面図。 転写技術を説明するための説明図。
符号の説明
２…基板接合体 ３…配線基板 １３…ＴＦＴ（電気素子、スイッチング素子） １３ａ…電極パッド １７…電極パッド ５１…接着剤 ５２…バンプ

Claims (7)

  1. 配線基板上に電気素子を実装して基板接合体を製造する方法であって、
    前記配線基板および前記電気素子の接続位置の中央部に機械的接続部分を配置する工程と、
    前記配線基板および前記電気素子の前記機械的接続部分を囲むように、前記配線基板の電極パッドと前記電気素子の電極パッドとを環状に配置して、前記配線基板および前記電気素子を機械的に接続する工程と、
    前記配線基板の電極パッドおよび／または前記電気素子の電極パッドからバンプを成長させて、前記配線基板および前記電気素子を電気的に接続する工程と、
    を有することを特徴とする基板接合体の製造方法。
  2. 前記機械的接続工程は、前記配線基板と前記電気素子との間に、所定寸法のスペーサを混入した接着剤を塗布することによって行うことを特徴とする請求項１に記載の基板接合体の製造方法。
  3. 前記接着剤の塗布は、前記配線基板の電極パッドと前記電気素子の電極パッドとを所定間隔で配置したときに、前記接着剤が前記各電極パッドに濡れ広がらないように行うことを特徴とする請求項２に記載の基板接合体の製造方法。
  4. 前記電気的接続工程では、無電解メッキ法により前記バンプを成長させることを特徴とする請求項１から３のいずれか１項に記載の基板接合体の製造方法。
  5. 前記配線基板の電極パッドおよび前記電気素子の電極パッドを、前記電気的接続工程の後に隣接する前記バンプが短絡しない大きさにあらかじめ形成しておくことを特徴とする請求項１から４のいずれか１項に記載の基板接合体の製造方法。
  6. 前記電気的接続工程の後に、前記配線基板と前記電気素子との間に封止材料を充填することを特徴とする請求項１から５のいずれか１項に記載の基板接合体の製造方法。
  7. 請求項１から６のいずれか１項に記載の基板接合体の製造方法を使用して製造したことを特徴とする基板接合体。
JP2004078284A 2004-03-18 2004-03-18 基板接合体の製造方法、基板接合体 Expired - Lifetime JP4274013B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004078284A JP4274013B2 (ja) 2004-03-18 2004-03-18 基板接合体の製造方法、基板接合体
US11/074,351 US7521797B2 (en) 2004-03-18 2005-03-07 Method of manufacturing substrate joint body, substrate joint body and electrooptical device
CNB2005100541408A CN100364042C (zh) 2004-03-18 2005-03-09 基板结合体的制造方法、基板结合体及电光学装置
TW094107895A TWI263333B (en) 2004-03-18 2005-03-15 Method of manufacturing substrate joint body, substrate joint body and electrooptical device
KR1020050022160A KR100711377B1 (ko) 2004-03-18 2005-03-17 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004078284A JP4274013B2 (ja) 2004-03-18 2004-03-18 基板接合体の製造方法、基板接合体

Publications (2)

Publication Number Publication Date
JP2005266290A JP2005266290A (ja) 2005-09-29
JP4274013B2 true JP4274013B2 (ja) 2009-06-03

Family

ID=34985371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004078284A Expired - Lifetime JP4274013B2 (ja) 2004-03-18 2004-03-18 基板接合体の製造方法、基板接合体

Country Status (5)

Country Link
US (1) US7521797B2 (ja)
JP (1) JP4274013B2 (ja)
KR (1) KR100711377B1 (ja)
CN (1) CN100364042C (ja)
TW (1) TWI263333B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006258883A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法
TWI346826B (en) 2006-10-26 2011-08-11 Taiwan Tft Lcd Ass Bonding structure and method of fabricating the same
JP5363839B2 (ja) * 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435528U (ja) 1987-08-22 1989-03-03
JPH0266953A (ja) 1988-08-31 1990-03-07 Nec Corp 半導体素子の実装構造およびその製造方法
JPH05218137A (ja) 1992-02-05 1993-08-27 Toshiba Corp 半導体装置の製造方法
JP3147189B2 (ja) 1992-02-07 2001-03-19 株式会社三井ハイテック リードフレームおよびその製造方法
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JPH09152979A (ja) * 1995-09-28 1997-06-10 Matsushita Electric Ind Co Ltd 半導体装置
JPH09213753A (ja) 1995-11-30 1997-08-15 Ricoh Co Ltd 半導体装置とプリント基板との接続構造体
JPH09283556A (ja) * 1996-04-17 1997-10-31 Toshiba Microelectron Corp 実装基板および実装方法
JP3305577B2 (ja) * 1996-06-26 2002-07-22 京セラ株式会社 半導体装置
JP2870497B2 (ja) 1996-08-01 1999-03-17 日本電気株式会社 半導体素子の実装方法
JP2957955B2 (ja) 1996-08-29 1999-10-06 松下電器産業株式会社 半導体装置及びその製造方法
US6337265B1 (en) * 1999-09-03 2002-01-08 Teraconnect, Inc. Method for integration of integrated circuit devices
JP3216130B2 (ja) 1999-12-10 2001-10-09 ソニーケミカル株式会社 接続構造体の製造方法
EP1264520A4 (en) * 2000-03-10 2007-02-28 Chippac Inc PACKAGING STRUCTURE AND METHOD
JP4019305B2 (ja) 2001-07-13 2007-12-12 セイコーエプソン株式会社 薄膜装置の製造方法
JP4417596B2 (ja) * 2001-09-19 2010-02-17 富士通株式会社 電子部品の実装方法
US6858943B1 (en) * 2003-03-25 2005-02-22 Sandia Corporation Release resistant electrical interconnections for MEMS devices

Also Published As

Publication number Publication date
CN1670907A (zh) 2005-09-21
KR20060043738A (ko) 2006-05-15
CN100364042C (zh) 2008-01-23
KR100711377B1 (ko) 2007-04-30
TWI263333B (en) 2006-10-01
JP2005266290A (ja) 2005-09-29
US20050205992A1 (en) 2005-09-22
US7521797B2 (en) 2009-04-21
TW200541068A (en) 2005-12-16

Similar Documents

Publication Publication Date Title
JP3849680B2 (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
KR100657074B1 (ko) 반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법
JP4274013B2 (ja) 基板接合体の製造方法、基板接合体
JP4581664B2 (ja) 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法
JP4506460B2 (ja) 有機エレクトロルミネッセンス装置の製造方法及び電子機器
JP3925489B2 (ja) 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法
JP2005109000A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005268500A (ja) 配線基板の製造方法、配線基板及び電気光学装置
JP2005114917A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2006080182A (ja) 配線基板と半導体素子の接続方法、半導体基板の製造方法、半導体基板の補修方法及び電気光学装置の製造方法
JP2005175170A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造
JP2005106981A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005183031A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器
JP2005129836A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005268501A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法及び電気光学装置
JP2005316275A (ja) 半導体基板の製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器
JP2005136184A (ja) 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置
JP2005129835A (ja) 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置
JP2005134453A (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
JP2005106982A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005129834A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005259866A (ja) 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。
JP2005175002A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器
JP2005183445A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器
JP2005142212A (ja) 素子の実装構造、接続用端子とその製造方法並びに電気光学装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050622

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090223

R150 Certificate of patent or registration of utility model

Ref document number: 4274013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250