JP4417596B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP4417596B2
JP4417596B2 JP2001284886A JP2001284886A JP4417596B2 JP 4417596 B2 JP4417596 B2 JP 4417596B2 JP 2001284886 A JP2001284886 A JP 2001284886A JP 2001284886 A JP2001284886 A JP 2001284886A JP 4417596 B2 JP4417596 B2 JP 4417596B2
Authority
JP
Japan
Prior art keywords
electronic component
solder
solid material
substrate
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001284886A
Other languages
English (en)
Other versions
JP2003092465A (ja
Inventor
剛 山本
光男 末廣
博 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001284886A priority Critical patent/JP4417596B2/ja
Priority to US10/073,106 priority patent/US7159309B2/en
Priority to KR10-2002-0056492A priority patent/KR100503937B1/ko
Publication of JP2003092465A publication Critical patent/JP2003092465A/ja
Priority to US11/066,153 priority patent/US20050139389A1/en
Application granted granted Critical
Publication of JP4417596B2 publication Critical patent/JP4417596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0182—Using a temporary spacer element or stand-off during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0475—Molten solder just before placing the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に例えばＢＧＡ（ボールグリッドアレイ）構造の半導体パッケージといった電子部品を実装する実装方法に関し、特に、基板側の端子パッド上に配置された導電性の接合材を溶融させる工程を備える電子部品の実装方法に関する。
【０００２】
【従来の技術】
いわゆるはんだペーストを用いた電子部品の実装方法は広く知られている。この実装方法では、基板側の端子パッド上に予めはんだペーストが印刷される。はんだペースト上には電子部品側の端子導体（例えばはんだボール）が搭載される。電子部品の搭載後に、基板は、リフロー炉と呼ばれる加熱炉に通される。加熱炉内ではんだペースト中のはんだ粒子は溶融する。冷却後、基板側の端子パッド上ではんだは凝固する。こうして基板側の端子パッド上に電子部品側の端子導体は接合される。
【０００３】
【発明が解決しようとする課題】
はんだペーストには有機溶剤が含まれる。はんだペースト中ではんだ粒子が溶融する際に、はんだペースト中の有機溶剤は溶融はんだ中で気化する。このとき、前述した従来の実装方法では、はんだペーストの表面が電子部品側の端子導体で塞がれることから、気化した有機溶媒は溶融はんだ中に閉じ込められてしまう。はんだの凝固後、はんだ中には、ボイドと呼ばれる小さな気泡が残存する。こういった気泡は基板と電子部品との間で接続不良や接合強度の低下を引き起こす。
【０００４】
本発明は、上記実状に鑑みてなされたもので、基板と基板上の電子部品との間で接合強度の信頼性を高めることができる電子部品の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、基板および電子部品の間に配置される固体材で前記電子部品を下支えし、前記基板側の端子パッド上に印刷されたはんだペーストから前記電子部品側のはんだボールを浮き上がらせた状態で前記基板上に前記電子部品を設置する工程と、前記はんだペースト中のはんだ粒子を前記固体材の溶融温度より低い温度で溶融させるとともに、前記はんだペースト中で前記はんだ粒子を分散させる有機溶剤を気化させる工程と、前記固体材により前記はんだペーストから前記電子部品側のはんだボールを浮き上がらせた状態で前記はんだ粒子の溶融状態を維持しつつ前記有機溶剤を気化させた後、前記固体材を溶融させ、前記端子パッド上に前記はんだボールを着地させる工程とを備えることを特徴とする電子部品の実装方法が提供される。
【０００６】
かかる実装方法によれば、はんだペースト中のはんだ粒子の溶融時に端子パッド上のはんだペーストとはんだボールとの間で接触は確実に回避される。はんだペーストは広い表面積で大気に露出することができる。したがって、たとえはんだ粒子の溶融時に溶融はんだ中に有機溶剤の気化に基づく気泡が発生しても、そういった気泡ははんだペーストの露出面から大気に逃れやすい。溶融はんだ中から気泡は確実に排出される。溶融はんだの凝固後、はんだ中で気泡すなわちボイドの形成は著しく抑制される。こうした気泡の除去によれば、基板と電子部品との間では接合強度の信頼性は著しく高められる。
【０００７】
しかも、この実装方法では、電子部品の下支えにあたって固体材が用いられる。こういった固体材は単純に基板と電子部品との間に挟み込まれる。比較的に簡単に基板側の端子パッドと電子部品側のはんだボールとの接触は回避される。加えて、固体材の溶融に応じてはんだボールは端子パッド上に降下することができる。比較的に簡単な構成ではんだボールおよび端子パッドの接続は確立される。こういった実装方法の実現にあたって、固体材は、例えば接合材よりも高い溶融温度を有する熱可塑性樹脂材から構成されればよい。こういった熱可塑性樹脂材の採用によれば、基板と、基板上の端子パッドに受け止められる接続端子で基板の表面に搭載される電子部品と、基板および電子部品の間に挟み込まれる熱可塑性樹脂材とを備える実装基板は提供される。
【００１９】
【発明の実施の形態】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
【００２０】
図１は実装基板１１の構造を概略的に示す。この実装基板１１は、例えば樹脂製のプリント配線基板１２と、プリント配線基板１２の表面に実装された１または複数の電子部品すなわちＢＧＡ（ボールグリッドアレイ）構造の半導体パッケージ１３とを備える。半導体パッケージ１３同士は、例えばプリント配線基板１２の表面（または内部）に張り巡らされる導電配線パターン（図示せず）の働きで相互に電気的に接続される。
【００２１】
図２に示されるように、半導体パッケージ１３は、例えばセラミック製の小型プリント基板１４の表面すなわち上向き面に搭載される半導体チップ１５を備える。小型プリント基板１４の裏面すなわち下向き面には複数個の接続端子１６が取り付けられる。これらの接続端子１６は、プリント配線基板１２上で対応する端子パッド１７に受け止められる。こうして小型プリント基板１４側の端子パッド（図示せず）とプリント配線基板１２側の端子パッド１７との間には電気的接続が確立される。
【００２２】
半導体パッケージ１３の小型プリント基板１４とプリント配線基板１２との間にはいわゆるアンダーフィル層１８が挟み込まれる。このアンダーフィル層１８は例えば熱可塑性樹脂材から構成される。接続端子１６はアンダーフィル層１８内に埋め込まれる。アンダーフィル層１８は半導体パッケージ１３とプリント配線基板１２との接合強度を高める。しかも、こういったアンダーフィル層１８によれば、例えば大気と各接続端子１６との接触が回避されることから、接続端子１６の腐食や劣化は防止されることができる。
【００２３】
次に実装基板１１の製造方法を詳述する。まず、例えば複数の電子部品すなわちＢＧＡ構造の半導体パッケージ１３が用意される。各半導体パッケージ１３では、例えば図３に示されるように、小型プリント基板１４の裏面に、所定の配列に従って配置される複数個のバンプすなわちはんだボール１９が取り付けられる。ただし、このはんだボール１９の配置では、小型プリント基板１４の中央ではんだボール１９の未装着領域２１が確保される。この未装着領域２１では小型プリント基板１４の表面がそのまま露出する。
【００２４】
図４に示されるように、半導体パッケージ１３はプリント配線基板１２の表面に搭載される。プリント配線基板１２の表面には、各半導体パッケージ１３ごとにはんだボール１９の配列に対応した配列の端子パッド１７が形成される。各端子パッド１７上には予めはんだペースト２２が印刷される。はんだペースト２２は、有機溶剤を含んだフラックスと、このフラックス中に分散する接合材すなわちはんだ粒子とで構成されればよい。
【００２５】
このとき、プリント配線基板１２と半導体パッケージ１３との間には固体材２３が挟み込まれる。半導体パッケージ１３は、小型プリント基板１４上の未装着領域２１で固体材２３の頂上面に受け止められる。こうして固体材２３はプリント配線基板１２の表面で半導体パッケージ１３を下支えする。すなわち、この固体材２３の働きで、半導体パッケージ１３側のはんだボール１９は端子パッド１７の表面から浮き上がる。はんだボール１９と端子パッド１７上のはんだペースト２２との接触は回避される。
【００２６】
ここで、固体材２３の溶融温度ははんだペースト２２すなわちはんだ粒子のそれよりも高く設定される。例えばはんだ粒子に溶融温度１８３℃の共晶はんだ材が用いられる場合には、固体材２３は２００℃程度の溶融温度を有すればよい。こういった固体材２３は、例えばポリウレタン系樹脂やポリエステル系樹脂、アクリル系樹脂、ロジン、ポリアミド系樹脂といった熱可塑性樹脂材から構成されればよい。ただし、固体材２３はこういった樹脂材に限定されるものではない。
【００２７】
固体材２３の表面は例えば粘着性を示すことが望まれる。こうした粘着性によれば、プリント配線基板１２に対して半導体パッケージ１３は貼り付けられることができる。したがって、例えばプリント配線基板１２の搬送時や移動時に半導体パッケージ１３の位置ずれは極力防止されることができる。こういった粘着性は、固体材２３の素材に固有な性質に基づき提供されてもよく、固体材２３の表面に塗布される粘着剤に基づき提供されてもよい。
【００２８】
その後、いわゆるリフロー工程は実施される。プリント配線基板１２は、いわゆるリフロー炉と呼ばれる加熱炉に送り込まれる。加熱炉の内部には例えば２２０℃といった高温の雰囲気が維持される。図５に示されるように、端子パッド１７の表面ではんだペースト２２中のはんだ粒子は溶融する。有機溶剤は気化する。溶融はんだ２４は端子パッド１７の表面に留まる。同時に、半導体パッケージ１３のはんだボール１９は溶融する。はんだボール１９は表面張力の働きで球形を維持する。
【００２９】
この時点では、固体材２３の温度は溶融温度に達していない。すなわち、固体材２３は、端子パッド１７上の溶融はんだ２４と半導体パッケージ１３側のはんだボール１９との間に所定の間隔ｗを確保し続ける。溶融はんだ２４の表面は直接に大気に接触することができる。したがって、はんだペースト２２中で気化した有機溶剤は比較的に簡単に溶融はんだ２４から抜け出すことができる。気泡の離脱は促進される。
【００３０】
さらにプリント配線基板１２が加熱炉内に保持されると、固体材２３の温度は溶融温度に達する。固体材２３は溶融する。すなわち、固体材２３は流動化する。半導体パッケージ１３に対する下支えは取り払われる。半導体パッケージ１３の自重で小型プリント基板１４はプリント配線基板１２に向かって降下する。例えば図６に示されるように、はんだボール１９は端子パッド１７上に受け止められる。はんだボール１９は端子パッド１７上の溶融はんだ２４と一体化する。こうして溶融状態の接続端子１６は確立される。小型プリント基板１４から接続端子１６に作用する重力が接続端子１６の表面張力に釣り合うと、小型プリント基板１４の降下は停止する。
【００３１】
溶融後の固体材２３すなわち流動体は接続端子１６同士の合間を縫って広がる。流動体は、プリント配線基板１２と小型プリント基板１４との間に規定される空間を埋め尽くす。流動体は表面張力の働きでプリント配線基板１２と小型プリント基板１４との間に留まることができる。
【００３２】
その後、プリント配線基板１２は加熱炉から取り出される。プリント配線基板１２は大気中で冷却される。流動体は凝固する。こうしてプリント配線基板１２と小型プリント基板１４との間にはアンダーフィル層１８は確立される。続いて接続端子１６は凝固する。プリント配線基板１２と小型プリント基板１４との間で電気的接続は確立される。半導体パッケージ１３の実装は完了する。
【００３３】
特に、以上のような実装方法では、１枚のプリント配線基板１２上に複数個の半導体パッケージ１３が実装される場合でも、プリント配線基板１２は１回だけ高温の雰囲気下に曝されればよい。複数個の半導体パッケージ１３は一括でプリント配線基板１２に実装されることができる。したがって、個々の半導体パッケージ１３ごとに実装作業が実施される場合に比べて、作業の手間や作業時間は著しく減少する。しかも、以上のような実装方法では、複数枚のプリント配線基板１２が一度に高温の雰囲気下に曝されてもよい。このとき、個々のプリント配線基板１２ごとに実装作業が実施される場合に比べて、作業の手間や作業時間は著しく減少する。
【００３４】
以上のような実装方法の実現にあたって、例えば図７に示されるように、半導体パッケージ１３および固体材２３から構成される電子部品ユニット２６が用いられてもよい。この電子部品ユニット２６では、小型プリント基板１４の未装着領域２１に予め固体材２３は接着される。小型プリント基板１４の裏面では、所定の高さｈで立ち上がる端子導体すなわちはんだボール１９よりも高いレベルＨまで固体材２３の頂上面は到達する。こういった電子部品ユニット２６がプリント配線基板１２上に設置されると、固体材２３の働きで半導体パッケージ１３側のはんだボール１９はプリント配線基板１２側の端子パッド１７から浮き上がることができる（例えば図４参照）。
【００３５】
固体材２３の体積は例えば次式に従って設定されればよい。
【００３６】
【数１】
Figure 0004417596
【００３７】
ここで、Ａｓは固体材２３の底面積を示す。Ａｃは小型プリント基板１４の底面積を示す。ｇは、実装基板１１の完成後にプリント配線基板１２の表面と小型プリント基板１４の裏面との間で規定される間隔を示す。Ｖｔは個々のはんだボール１９の体積を示す。ｎははんだボール１９の個数を示す。間隔ｇは、例えばはんだボール１９の高さｈの６０％程度を目安に設定されればよい。こうした設定によれば、固体材２３のみでアンダーフィル層１８の形成は実現されることができる。ただし、固体材２３の体積はアンダーフィル層１８の体積より小さく設定されてもよい。
【００３８】
加えて、固体材２３の高さＨには以下の条件が適用される。
【００３９】
【数２】
Figure 0004417596
【００４０】
ここで、ｔは、端子パッド１７の表面に盛られるはんだペースト２２の高さを示す。ｐは、プリント配線基板１２の表面に重ね合わせられる端子パッド１７の厚みを示す。はんだペースト２２の高さｔは、次式に従って算出されればよい。
【００４１】
【数３】
Figure 0004417596
【００４２】
ここで、Ｖｍは、溶融時に端子パッド１７上に存在する溶融はんだ２４の体積を示す。ｒは端子パッド１７の半径を示す。溶融はんだ２４の体積Ｖｍは例えば次式に従って算出されることができる。
【００４３】
【数４】
Figure 0004417596
【００４４】
ここで、Ｖｐは印刷時のはんだペースト２２の体積を示す。ｍは、はんだペースト２２に含まれるはんだ粒子の含有率すなわち体積比を示す。はんだ粒子の含有率ｍは例えば０．５程度に設定される。はんだペースト２２の体積Ｖｐは例えば次式に従って算出されることができる。
【００４５】
【数５】
Figure 0004417596
【００４６】
ここで、ｔｍは、はんだペースト２２の印刷に用いられるマスクの厚みを示す。Ｄは、端子パッド１７に対して位置決めされるマスクの開口の直径を示す。ｋは開口に対するはんだペースト２２の充填率を示す。充填率ｋは例えば０．６〜０．８程度に設定されればよい。なお、一般に、はんだペースト２２の高さｔはマスクの厚みｔｍよりも縮小する。したがって、前述の［数２］の計算にあたっては、はんだペースト２２の高さｔに代えてマスクの厚みｔｍが用いられてもよい。
【００４７】
以上のような実装方法は、フルマトリックスＢＧＡ構造の半導体パッケージ１３ａの実装にあたって用いられてもよい。フルマトリックスＢＧＡ構造の半導体パッケージ１３ａでは、小型プリント基板１４の裏面に隙間なくはんだボール１９は配置される。こういった半導体パッケージ１３ａの実装にあたっては、例えば図８に示されるように、固体材２３はスタッド形に形成されればよい。固体材２３は例えば小型プリント基板１４の４隅に配置されればよい。
【００４８】
この場合でも、固体材２３の溶融に先立って端子パッド１７上ではんだペースト２２中のはんだ粒子は溶融する。有機溶剤は気化する。溶融はんだは広い表面積で大気に露出することができる。したがって、はんだペースト２２中で気化した有機溶剤は比較的に簡単に溶融はんだから排出されることができる。接続端子１６の凝固後、プリント配線基板１２の表面と小型プリント基板１４との間には熱硬化性樹脂材などのアンダーフィル材が注入されてもよい。
【００４９】
その他、以上のような実装方法は、ＱＦＰ（クワドフラットパッケージ）１３ｂの実装にあたって用いられてもよい。図９に示されるように、ＱＦＰ１３ｂでは、パッケージ本体２７の側面から外側に向かって複数本の端子導体すなわち端子リード２８が延びる。端子リード２８はプリント配線基板１２上の端子パッド１７に受け止められる。こういったＱＦＰ１３ｂの実装にあたっては、図９から明らかなように、前述と同様にパッケージ本体２７の中央に配置される固体材２３が用いられればよい。
【００５０】
この場合でも、固体材２３の溶融に先立って端子パッド１７上ではんだペースト２２中のはんだ粒子は溶融する。有機溶剤は気化する。溶融はんだは広い表面積で大気に露出することができる。したがって、はんだペースト２２中で気化した有機溶剤は比較的に簡単に溶融はんだから排出されることができる。
【００５１】
前述の固体材２３は、高熱伝導性を示す熱可塑性樹脂材で構成されてもよい。こういった樹脂材の実現にあたって、母材となる樹脂材には例えばアルミナ粉末が混入されればよい。こういった樹脂材の採用によれば、半導体パッケージ１３、１３ａやＱＦＰ１３ｂの放熱は促進されることができる。しかも、溶融後の固体材２３と接続端子１６や端子リード２８との接触が回避される限り、固体材２３には導電性が与えられてもよい。
【００５２】
なお、ＢＧＡ構造の半導体パッケージ１３やフルマトリックスＢＧＡ構造の半導体パッケージ１３ａに取り付けられる端子導体にははんだボール１９以外のものが用いられてもよい。
【００５３】
（付記１） 基板および電子部品の間に配置される固体材で電子部品を下支えし、基板側の端子パッドから電子部品側の端子導体を浮き上がらせた状態で基板上に電子部品を設置する工程と、端子パッド上に配置された導電性の接合材を溶融させる工程と、接合材の溶融状態を維持しつつ固体材を溶融させ、端子パッド上に端子導体を降下させる工程とを備えることを特徴とする電子部品の実装方法。
【００５４】
（付記２） 付記１に記載の電子部品の実装方法において、前記固体材は、前記接合材よりも高い溶融温度を有する熱可塑性樹脂材から構成されることを特徴とする電子部品の実装方法。
【００５５】
（付記３） 付記１または２に記載の電子部品の実装方法において、前記接合材は、有機溶剤を含んだフラックス中に分散するはんだ粒子であることを特徴とする電子部品の実装方法。
【００５６】
（付記４） 付記１〜３のいずれかに記載の電子部品の実装方法において、前記固体材の表面は粘着性を示すことを特徴とする電子部品の実装方法。
【００５７】
（付記５） 高温の雰囲気下で、基板側の端子パッド上に配置された導電性の接合材を溶融させる工程と、高温の雰囲気を維持しつつ、基板側の端子パッド上に電子部品の端子導体を搭載する工程とを備えることを特徴とする電子部品の実装方法。
【００５８】
（付記６） 付記５に記載の電子部品の実装方法において、前記接合材の溶融に先立って、前記基板および電子部品の間に配置される固体材で電子部品を下支えし、前記端子パッドから前記端子導体を浮き上がらせた状態で基板上に電子部品を設置する工程と、接合材の溶融後に固体材を溶融させ、端子パッド上に端子導体を降下させる工程とをさらに備えることを特徴とする電子部品の実装方法。
【００５９】
（付記７） 付記６に記載の電子部品の実装方法において、前記固体材は、前記接合材よりも高い溶融温度を有する熱可塑性樹脂材から構成されることを特徴とする電子部品の実装方法。
【００６０】
（付記８） 付記６または７に記載の電子部品の実装方法において、前記固体材の表面は粘着性を示すことを特徴とする電子部品の実装方法。
【００６１】
（付記９） 付記５〜８のいずれかに記載の電子部品の実装方法において、前記接合材は、有機溶剤を含んだフラックス中に分散するはんだ粒子であることを特徴とする電子部品の実装方法。
【００６２】
（付記１０） 基板側の端子パッド上に盛られたはんだペーストを溶融させる工程と、はんだペーストの溶融状態を維持しつつ、基板側の端子パッド上に電子部品の端子導体を搭載する工程とを備えることを特徴とする電子部品の実装方法。
【００６３】
（付記１１） 付記１０に記載の電子部品の実装方法において、前記はんだペーストの溶融に先立って、前記基板および電子部品の間に配置される固体材で電子部品を下支えし、前記端子パッドから前記端子導体を浮き上がらせた状態で基板上に電子部品を設置する工程と、はんだペーストの溶融後に固体材を溶融させ、端子パッド上に端子導体を降下させる工程とをさらに備えることを特徴とする電子部品の実装方法。
【００６４】
（付記１２） 付記１１に記載の電子部品の実装方法において、前記固体材は、前記はんだペーストよりも高い溶融温度を有する熱可塑性樹脂材から構成されることを特徴とする電子部品の実装方法。
【００６５】
（付記１３） 付記１１または１２に記載の電子部品の実装方法において、前記固体材の表面は粘着性を示すことを特徴とする電子部品の実装方法。
【００６６】
（付記１４） 基板と、基板上の端子パッドに受け止められる接続端子で基板の表面に搭載される電子部品と、基板および電子部品の間に挟み込まれる熱可塑性樹脂材とを備えることを特徴とする実装基板。
【００６７】
（付記１５） 付記１４に記載の実装基板において、前記熱可塑性樹脂材は高熱伝導性を示すことを特徴とする実装基板。
【００６８】
（付記１６） 基板に向き合わせられる表面から所定の高さで立ち上がる端子導体と、当該表面から端子導体よりも高いレベルまで立ち上がる固体材とを備えることを特徴とする電子部品ユニット。
【００６９】
（付記１７） 付記１６に記載の電子部品ユニットにおいて、前記固体材は熱可塑性樹脂材から構成されることを特徴とする電子部品ユニット。
【００７０】
（付記１８） 付記１６または１７に記載の電子部品ユニットにおいて、前記固体材の表面は粘着性を示すことを特徴とする電子部品ユニット。
【００７１】
（付記１９） 付記１６〜１８のいずれかに記載の電子部品ユニットにおいて、前記熱可塑性樹脂材は高熱伝導性を示すことを特徴とする電子部品ユニット。
【００７２】
【発明の効果】
以上のように本発明によれば、端子パッド上の溶融結合材中で気泡は確実に排出されることができる。したがって、接合材の凝固後、基板と基板上の電子部品との間では高い接合強度は確保されることができる。
【図面の簡単な説明】
【図１】 実装基板の斜視図である。
【図２】 ＢＧＡ（ボールグリッドアレイ）構造の半導体パッケージの構成を詳細に示す実装基板の拡大垂直断面図である。
【図３】 はんだボールの配列を示すＢＧＡ構造の半導体パッケージの裏面側平面図である。
【図４】 プリント配線基板上に半導体パッケージを設置する工程を示すプリント配線基板の部分拡大断面図である。
【図５】 端子パッド上で溶融はんだを生成させる工程を示すプリント配線基板の部分拡大断面図である。
【図６】 プリント配線基板および半導体パッケージの間で固体材を溶融させる工程を示すプリント配線基板の部分拡大断面図である。
【図７】 電子部品ユニットの構成を概略的に示す斜視図である。
【図８】 プリント配線基板上にフルマトリックスＢＧＡ構造の半導体パッケージを設置する工程を示すプリント配線基板の部分拡大断面図である。
【図９】 プリント配線基板上にＱＦＰ（クワドフラットパッケージ）を設置する工程を示すプリント配線基板の部分拡大断面図である。
【符号の説明】
１１ 実装基板、１２ 基板、１３ 電子部品としてのＢＧＡ（ボールグリッドアレイ）構造の半導体パッケージ、１３ａ 電子部品としてのフルマトリックスＢＧＡ構造の半導体パッケージ、１３ｂ 電子部品としてのＱＦＰ（クワドフラットパッケージ）、１６ 接続端子、１７ 端子パッド、１９ 端子導体としてのはんだボール、２２ 接合材（はんだ）を含むはんだペースト、２３ 固体材、２６ 電子部品ユニット、２８ 端子導体としての端子リード。

Claims (3)

  1. 基板および電子部品の間に配置される固体材で前記電子部品を下支えし、前記基板側の端子パッド上に印刷されたはんだペーストから前記電子部品側のはんだボールを浮き上がらせた状態で前記基板上に前記電子部品を設置する工程と、
    前記はんだペースト中のはんだ粒子を前記固体材の溶融温度より低い温度で溶融させるとともに、前記はんだペースト中で前記はんだ粒子を分散させる有機溶剤を気化させる工程と、
    前記固体材により前記はんだペーストから前記電子部品側のはんだボールを浮き上がらせた状態で前記はんだ粒子の溶融状態を維持しつつ前記有機溶剤を気化させた後、前記固体材を溶融させ、前記端子パッド上に前記はんだボールを着地させる工程とを備えることを特徴とする電子部品の実装方法。
  2. 請求項１に記載の電子部品の実装方法において、前記固体材の表面は粘着性を示すことを特徴とする電子部品の実装方法。
  3. 請求項１または２に記載の電子部品の実装方法において、溶融後の前記固体材は、前記基板および前記電子部品の間で前記はんだボール同士の合間を縫って広がり、前記基板および前記電子部品の間に規定される空間を埋めるアンダーフィル層を形成することを特徴とする電子部品の実装方法。
JP2001284886A 2001-09-19 2001-09-19 電子部品の実装方法 Expired - Fee Related JP4417596B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001284886A JP4417596B2 (ja) 2001-09-19 2001-09-19 電子部品の実装方法
US10/073,106 US7159309B2 (en) 2001-09-19 2002-02-12 Method of mounting electronic component on substrate without generation of voids in bonding material
KR10-2002-0056492A KR100503937B1 (ko) 2001-09-19 2002-09-17 반도체장치
US11/066,153 US20050139389A1 (en) 2001-09-19 2005-02-28 Method of mounting electronic component on substrate without generation of voids in bonding material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001284886A JP4417596B2 (ja) 2001-09-19 2001-09-19 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2003092465A JP2003092465A (ja) 2003-03-28
JP4417596B2 true JP4417596B2 (ja) 2010-02-17

Family

ID=19108132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001284886A Expired - Fee Related JP4417596B2 (ja) 2001-09-19 2001-09-19 電子部品の実装方法

Country Status (3)

Country Link
US (2) US7159309B2 (ja)
JP (1) JP4417596B2 (ja)
KR (1) KR100503937B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355126B2 (en) * 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package
US7265994B2 (en) * 2003-01-31 2007-09-04 Freescale Semiconductor, Inc. Underfill film for printed wiring assemblies
US7005742B2 (en) * 2004-02-05 2006-02-28 Texas Instruments Incorporated Socket grid array
JP4274013B2 (ja) * 2004-03-18 2009-06-03 セイコーエプソン株式会社 基板接合体の製造方法、基板接合体
JP4656311B2 (ja) * 2005-07-11 2011-03-23 セイコーエプソン株式会社 電子モジュール
JP4811927B2 (ja) * 2006-03-23 2011-11-09 ローム株式会社 Ｌｅｄ発光装置およびその製造方法
US20090250506A1 (en) * 2008-02-28 2009-10-08 General Dynamics Advanced Information Systems Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards
JP2009212104A (ja) * 2008-02-29 2009-09-17 Toshiba Corp プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JP2011216503A (ja) * 2008-08-11 2011-10-27 Yamaha Motor Co Ltd はんだ付け方法、実装基板の生産方法、およびはんだ付け装置
TWI523127B (zh) * 2008-10-27 2016-02-21 松下知識產權經營股份有限公司 電子裝置之製造方法
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus
CN104428881B (zh) 2013-07-08 2017-06-09 索尼公司 固化条件的确定方法、电路器件的生产方法和电路器件
KR20180014903A (ko) 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188833A (en) * 1981-05-18 1982-11-19 Hitachi Ltd Connecting method for material to be connected
JPH02184081A (ja) * 1989-01-10 1990-07-18 Nec Corp 半導体集積回路
KR960000233B1 (ko) * 1992-12-30 1996-01-03 현대전자산업주식회사 모스(mos) 트랜지스터 및 그 제조방법
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
JP2916086B2 (ja) * 1994-10-28 1999-07-05 株式会社日立製作所 電子部品の実装方法
KR0172044B1 (ko) * 1995-03-21 1999-02-01 김주용 반도체 소자의 제조방법
JP2793528B2 (ja) 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JP3395481B2 (ja) * 1995-09-22 2003-04-14 ソニー株式会社 固体撮像素子及びその駆動方法
KR0154306B1 (ko) * 1995-10-31 1998-12-01 김광호 모스 트랜지스터의 제조방법
US5718833A (en) * 1996-01-16 1998-02-17 Nok Corporation Fluorine-based magnetic fluid
EP1448034A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
EP0890989A4 (en) * 1997-01-24 2006-11-02 Rohm Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE
US5965912A (en) * 1997-09-03 1999-10-12 Motorola, Inc. Variable capacitor and method for fabricating the same
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
JP3679687B2 (ja) * 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
JP2005203396A (ja) * 2004-01-13 2005-07-28 Toshiba Corp 電子部品の製造装置、電子部品の製造方法および電子部品
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein

Also Published As

Publication number Publication date
KR100503937B1 (ko) 2005-07-27
KR20030025189A (ko) 2003-03-28
US20050139389A1 (en) 2005-06-30
US20030051905A1 (en) 2003-03-20
JP2003092465A (ja) 2003-03-28
US7159309B2 (en) 2007-01-09

Similar Documents

Publication Publication Date Title
US20050139389A1 (en) Method of mounting electronic component on substrate without generation of voids in bonding material
US6127204A (en) Column grid array or ball grid array pad on via
US8618669B2 (en) Combination substrate
JP3038644B2 (ja) 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
TWI255022B (en) Circuit carrier and manufacturing process thereof
WO2006132151A1 (ja) インタポーザおよび半導体装置
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH1154884A (ja) 半導体装置の実装構造
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
CN101529585A (zh) 电子设备的封装结构及封装制造方法
JP2012079876A (ja) 電子装置の製造方法及び電子装置
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JPH10233463A (ja) 半導体装置およびその製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2009049248A (ja) 半導体装置及びその製造方法
KR20140026127A (ko) 인쇄회로기판 제조 방법
US20060175702A1 (en) Ball grid array package
JP2003133519A (ja) 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法
JP3582286B2 (ja) 配線基板の製造方法
US20110174525A1 (en) Method and Electronic Assembly to Attach a Component to a Substrate
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JP3450838B2 (ja) 電子部品の実装体の製造方法
KR20110035176A (ko) 파인 피치 구조를 갖는 인쇄회로기판 및 이의 제조 방법
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091126

R150 Certificate of patent or registration of utility model

Ref document number: 4417596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees