JP3311215B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3311215B2
JP3311215B2 JP25092895A JP25092895A JP3311215B2 JP 3311215 B2 JP3311215 B2 JP 3311215B2 JP 25092895 A JP25092895 A JP 25092895A JP 25092895 A JP25092895 A JP 25092895A JP 3311215 B2 JP3311215 B2 JP 3311215B2
Authority
JP
Japan
Prior art keywords
chip
resin
carrier
semiconductor device
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25092895A
Other languages
English (en)
Other versions
JPH0992685A (ja
Inventor
陽一 蛭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25092895A priority Critical patent/JP3311215B2/ja
Priority to TW085111628A priority patent/TW348308B/zh
Priority to KR1019960042430A priority patent/KR100272154B1/ko
Priority to US08/721,012 priority patent/US5998861A/en
Publication of JPH0992685A publication Critical patent/JPH0992685A/ja
Application granted granted Critical
Publication of JP3311215B2 publication Critical patent/JP3311215B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ボールグリッド
アレイ型の半導体装置と、ボールグリッドアレイ型の半
導体装置の組み立て方法とに関する。
【０００２】
【従来の技術】図３５は、従来のボールグリッドアレイ
（Ball Grid Array ：ＢＧＡ）型の半導体装置の断面図
である。
【０００３】図３５に示すように、半導体集積回路チッ
プ１があり、このチップ１は、ハンダバンプ２により、
チップキャリア３に電気的に接続されている。チップキ
ャリア３に電気的に接続されたハンダバンプ２は、チッ
プキャリア３に設けられている図示せぬ配線を介し、バ
ンプ型の電極４に電気的に接続されている。これによ
り、チップ１が、外部端子として機能しているハンダバ
ンプ型の電極４に接続される。この種の装置は、丸いバ
ンプ型の電極４がチップキャリア３の裏面に行列状に配
置されていることから、ボールグリッドアレイ型と呼ば
れている。
【０００４】このようなボールグリッドアレイ型の半導
体装置は、ランドグリッドアレイ（Land Grid Array ：
ＬＧＡ）の一つ、と言える。ランドグリッドアレイ型の
半導体装置は、外部端子としてリードの代わりに、装置
の裏面に外部端子としてのパッドを並べ、多端子化の要
求に対応させた半導体装置である。
【０００５】このようなランドグリッドアレイ型の半導
体装置に属しているボールグリッドアレイ型の半導体装
置の利点は、その外部端子と図示せぬ実装回路基板と
を、ハンダバンプ型の電極４を溶かすだけで接続できる
ことである。この利点により、ボールグリッドアレイ型
の半導体装置は、実装が容易な装置として知られてい
る。
【０００６】さて、図３５に示す半導体装置はボールグ
リッドアレイ型の一つの例であるが、その特徴は、チッ
プ１とチップキャリア３との電気的な接続をハンダバン
プ２により行っていることにある。通常は、チップ１と
チップキャリア３とはボンディングワイヤにより電気的
に接続される。
【０００７】しかし、チップ１とチップキャリア３とを
ボンディングワイヤによって電気的に接続すると、チッ
プキャリア３の大きさを、チップ１の大きさよりも、か
なり大きくしなくてはいけない。
【０００８】このような問題を、図３５に示す装置で
は、ワイヤに代えて、チップ１とチップキャリア３とを
ハンダバンプ２によって接続することで、チップキャリ
ア３の大きさを、チップ１の大きさとほぼ同等とし、装
置の小型化を図っている。
【０００９】このようなチップ１とチップキャリア３と
をハンダバンプによって接続し、装置の小型化が図られ
た装置は、例えば特願平３−２２３３７号などに開示さ
れている。
【００１０】しかし、この種の装置では、チップ１とチ
ップキャリア３とを接続するためのハンダバンプ２に、
高融点ハンダ材料を使用する必要があった。
【００１１】図３７は、図３５に示すボールグリッドア
レイ型の半導体装置１００を、実装回路基板２００に実
装する、実装工程を示す断面図である。
【００１２】図３７に示すように、実装回路基板２００
に装置１００を実装するとき、そのハンダバンプ型の電
極４は、熱が与えられることによって溶かされる。この
とき、ハンダバンプ２の融点を、ハンダバンプ型の電極
４の融点を高くしておかないと、ハンダバンプ２が大き
く歪んだり、最悪の場合には、チップ１が、チップキャ
リア３から離脱することさえ予想される。
【００１３】このような問題を発生させないために、ハ
ンダバンプ２の融点を、ハンダバンプ型の電極４の融点
よりも高くしておくのである。
【００１４】図３６は、スズ（Ｓｎ）−鉛（Ｐｂ）系合
金の状態図である。Ｓｎ−Ｐｂ系合金は、ハンダの材料
として良く知られている。
【００１５】図３５に示す装置の場合、例えばハンダバ
ンプ型の電極４にはＳｎ６３ｗｔ．％／Ｐｂ３７ｗｔ．
％の共晶ハンダを用い、また、ハンダバンプ２にはＳｎ
３ｗｔ．％／Ｐｂ９７ｗｔ．％のハンダを用いること
で、融点差を得ている。
【００１６】図３６の状態図に示すように、Ｓｎ６３ｗ
ｔ．％／Ｐｂ３７ｗｔ．％の共晶ハンダの融点は約１８
３℃、Ｓｎ３ｗｔ．％／Ｐｂ９７ｗｔ．％のハンダの融
点は約３２０℃である。
【００１７】なお、図３６に示すＥ点は共晶点であり、
Ａ点は鉛の融点、Ｄ点はスズの融点である。上記Ａ点、
Ｅ点、Ｄ点をそれぞれ結ぶ線は液相線である。
【００１８】
【発明が解決しようとする課題】以上のように、従来の
チップ１とチップキャリア３とをハンダバンプ２によっ
て接続し、装置の小型化が図られたボールグリットアレ
イ型の装置では、ハンダバンプ２の融点を、外部端子と
なるハンダバンプ型の電極４の融点よりも高くしなけれ
ばならない。
【００１９】このため、チップキャリア３は、ハンダバ
ンプ２を溶かしてチップ１をチップキャリア３に接続す
るときの、例えば３２０℃以上の高温工程に耐えられる
材料で構成される必要がある。
【００２０】しかし、チップキャリア３に使用でき、か
つ例えば３２０℃以上の高温工程に耐えられる材料は、
現在のところ、アルミナセラミックなど、セラミック系
の高価な材料しかなく、製造コストが著しく高くなって
いる。
【００２１】この発明は、上記の点に鑑みて為されたも
ので、その第１の目的は、ボールグリッドアレイ型、あ
るいはそれに準じた外部端子を有し、装置の小型化とと
もに製造コストを減ずることが可能な構造を有し、チッ
プの端子とチップキャリアの接続用端子とを互いに電気
的に接続するための接続体に、長い寿命を持たせること
が可能な半導体装置を提供することにある。
【００２２】また、その第２の目的は、第１の目的を達
成するとともに、装置を実装回路基板に実装する前に、
ボールグリッドアレイ型、あるいはそれに準じた外部端
子を傷めずに済む半導体装置を提供することにある。
【００２３】また、その第３の目的は、第１の目的、あ
るいは第２の目的を達成するとともに、連続製造が可能
でスループットの短縮を図れる構造を持つ、半導体装置
を提供することにある。
【００２４】
【００２５】
【００２６】
【課題を解決するための手段】上記第１の目的を達成す
るために、この発明では、半導体集積回路チップと、前
記チップと電気的に接続される接続用端子、および前記
接続用端子に電気的に接続されたバンプ型の外部端子を
有するチップキャリアと、前記チップの端子と前記チッ
プキャリアの接続用端子とを互いに電気的に接続するた
めの接続体とを具備する。そして、前記バンプ型の外部
端子と前記接続体とを互いに同種のバンプ材料により構
成するとともに、前記チップと前記チップキャリアとの
間に、前記チップを前記チップキャリアに固定するため
の固定体を充填しており、前記バンプ材料としては、そ
の融点が、前記樹脂系基板の耐熱温度より低い材料から
選び、前記固定体は、そのガラス転移温度が前記バンプ
材料の融点より低く、熱膨張係数が２０ｐｐｍ／℃乃至
７５ｐｐｍ／℃の範囲、ヤング率が３０００ＭＰａ乃至
９５００ＭＰａの範囲にあるものから選ばれた樹脂を含
むことを特徴としている。また、この発明では、半導体
集積回路チップと、前記チップと電気的に接続される接
続用端子と、この接続用端子に電気的に接続されたバン
プ型の外部端子とを有する樹脂系チップキャリアと、前
記チップの端子と前記樹脂系チップキャリアの接続用端
子とを互いに電気的に接続するための接続体とを具備す
る。そして、前記バンプ型の外部端子と前記接続体とは
互いに同種の共晶ハンダ材料からなり、その融点が前記
樹脂系チップキャリアの耐熱温度より低い材料から構成
され、かつ前記チップと前記樹脂系チップキャリアとの
間に、前記接続体を封止する様に、前記チップを前記樹
脂系チップキャリアに固定するための樹脂が充填されて
いる。更に、前記樹脂は、そのガラス転移温度が前記バ
ンプ材料の融点より低く、熱膨張係数が２０ｐｐｍ／℃
乃至７５ｐｐｍ／℃の範囲、ヤング率が３０００ＭＰａ
乃至９５００ＭＰａの範囲にあるものから選ばれている
ことを特徴としている。
【００２７】上記第２の目的を達成するために、この発
明では、前記チップキャリア、または樹脂系チップキャ
リアに、前記チップをテストするときに使用されるテス
ト用端子を設けたことを特徴としている。
【００２８】上記第３の目的を達成するために、この発
明では、前記チップキャリアを、樹脂系基板としたこと
を特徴としている。
【００２９】
【００３０】
【００３１】
【発明の実施の形態】以下、この発明の実施の形態を説
明する。
【００３２】図１は、この発明の第１の実施の形態に係
るボールグリッドアレイ（Ball Grid Array ：ＢＧＡ）
型の半導体装置の断面図、図２は、スズ（Ｓｎ）−鉛
（Ｐｂ）系合金の状態図である。
【００３３】また、図３は、図１に示す半導体集積回路
チップを示す図で、（ａ）図はキャリア接続面の平面
図、（ｂ）図は（ａ）図のｂ−ｂ線に沿う断面図であ
る。図４は、図１に示すチップキャリアを示す図で、
（ａ）図はチップ接続面の平面図、（ｂ）図は実装面の
平面図、（ｃ）図は（ａ）図および（ｂ）図中のｃ−ｃ
線に沿う断面図である。
【００３４】まず、半導体集積回路チップについて説明
する。
【００３５】図３（ａ）および（ｂ）に示すように、多
端子化が要求されるようなロジックデバイスが集積され
た半導体集積回路チップ１０があり、このチップ１０の
キャリア接続面には、パッド１２が形成されている。チ
ップ１０のキャリア接続面は、シリコン酸化膜（ＳｉＯ
2 ）１４により覆われており、このシリコン酸化膜（Ｓ
ｉＯ2 ）１４には、パッド１２の表面を露出させるため
の窓が形成されている。窓から露出されたパッド１２各
々の表面上には、例えばニッケル（Ｎｉ）などを含むバ
リアメタル層１６を介してハンダバンプ１８が形成され
ている。ハンダバンプ１８は、チップ１０の接続面に、
行列状に配置される。
【００３６】また、図４（ａ）および（ｃ）に示すよう
に、上記チップ１０を載せるためのチップキャリア２０
があり、このチップキャリア２０のチップ接続面には、
上記チップ１０のパッド１２それぞれに対応されたチッ
プ接続用パッド２２が形成されている。チップ接続用パ
ッド２２各々の表面上には、例えばニッケル（Ｎｉ）な
どを含むバリアメタル層２６を介してハンダバンプ２８
が形成されている。
【００３７】また、図４（ｂ）および（ｃ）に示すよう
に、チップキャリア２０の実装面には、上記チップ接続
用パッド２２に、チップキャリア２０内に形成されたキ
ャリア内配線層３０を介して電気的に接続された実装回
路基板接続用パッド３２が形成されている。キャリア内
配線層３０は、チップキャリア２０のチップ接続面上に
形成され、チップ接続用パッド２２に接続されるチップ
接続表面配線層（図示せず）、チップキャリア２０の実
装面上に形成され、実装回路基板接続用パッド３２に接
続される実装表面配線層（図示せず）、チップキャリア
２０内に形成される内部配線層、チップキャリア２０に
形成されたスルーホールを介して、上記チップ接続表面
配線層と上記内部配線層とを互いに接続する垂直方向配
線層、同様にスルーホールを介して、上記内部配線層と
上記実装面配線層とを互いに接続する垂直方向配線層な
どにより構成されている。
【００３８】実装回路基板接続用パッド３２の表面上に
は、上記チップ接続用パッド２２と同様に、例えばニッ
ケル（Ｎｉ）などを含むバリアメタル層３６を介してハ
ンダバンプ３８が形成されている。ハンダバンプ３８
は、チップキャリア２０の実装面に、行列状に配置され
ていて、外部端子としてのハンダバンプ型の電極４０を
構成している。これにより、ボールグリッドアレイ型の
半導体装置が得られるようにされている。
【００３９】なお、ハンダバンプ３８の材料の好ましい
一つの例は、Ｓｎ−Ｐｂ系合金のなかで融点が最も低い
Ｓｎ６３ｗｔ．％／Ｐｂ３７ｗｔ．％の共晶ハンダであ
る。これは、上記ハンダバンプ１８、ハンダバンプ２８
と同種の材料である。
【００４０】なお、図４（ａ）に示されている二点鎖線
４２は、上記チップ１０が載せられる区域を示してい
る。
【００４１】この例では、チップ１０に形成されたハン
ダバンプ１８と、チップキャリア２０に形成されたハン
ダバンプ２８とは、互いに同種の材料が選ばれていて、
その材料は、スズ（Ｓｎ）−鉛（Ｐｂ）系ハンダであ
る。その組成の好ましい一つの例は、Ｓｎ−Ｐｂ系合金
のなかで融点が最も低くなるＳｎ６３ｗｔ．％／Ｐｂ３
７ｗｔ．％の共晶ハンダである。選ばれるハンダの材料
は、チップキャリア２０の耐熱性により変えることがで
きるが、Ｓｎ−Ｐｂ系ハンダを用いるときには、その融
点を低く抑えるために、共晶組成近傍、一例としてはＳ
ｎ６３±１０ｗｔ．％／Ｐｂ３７±１０ｗｔ．％程度の
組成のものが良い。この範囲のＳｎ−Ｐｂ系ハンダであ
れば、図２の状態図に示すように、その融点を約２２０
℃以下にでき、チップ１０およびチップキャリア２０に
与える熱衝撃を小さくできる。
【００４２】また、この第１の実施の形態に係る装置の
チップキャリア２０には、アルミナセラミック基板より
安価なプリント基板が用いられている。この発明では、
チップ１０とチップキャリア２０との接続に、上述した
融点の低い共晶ハンダを使うために、チップキャリア２
０に安価なプリント基板を用いることが可能になってい
る。プリント基板は、樹脂系の基板に導電性配線パター
ンがプリントされたものである。プリント基板の樹脂の
好ましい一つの例はガラスエポキシ系樹脂であるが、そ
の他、ポリイミド系樹脂、フェノ−ル系樹脂、ＢＴレジ
ン、ベークライトなども使用することができる。
【００４３】図３に示したチップ１０と図４に示したチ
ップキャリア２０とを、ハンダバンプ１８とハンダバン
プ２８とを互いに合致させる。合致されたハンダバンプ
１８およびハンダバンプ２８に、約１８３℃以上、例え
ば２２０℃で約２秒間、熱を与え、それぞれ溶かす。こ
の後、温度を下げてハンダを固化させる。ハンダを固化
させることで、図１に示すように、チップ１０のパッド
１２とチップキャリア２０のチップ接続用パッド２２と
を互いに電気的に接続する導電性接続体４４を形成す
る。さらに接続用導電体４４を形成した後、チップ１０
とチップキャリア２０との間の空間に樹脂を充填するこ
とで、樹脂層４６を形成する。樹脂層４６を形成する樹
脂の一つの例は、ポリイミド系熱硬化性樹脂である。
【００４４】上記構成を有する半導体装置であると、ま
ず、接続用導電体４４が、ハンダバンプ１８とハンダバ
ンプ２８とをそれぞれ溶すことで得ている。このため、
接続用導電体４４の組成は、Ｓｎ６３ｗｔ．％／Ｐｂ３
７ｗｔ．％の共晶である。
【００４５】このように接続用導電体４４が共晶ハンダ
のみで形成することで、異なった金属どうしの境界がな
い。
【００４６】また、接続用導電体４４の組織は、全て共
晶組織になり、異なった金属組成の境界もない。
【００４７】さらに、ハンダバンプ１８およびハンダバ
ンプ２８をそれぞれ溶かして接続用導電体４４を得るた
めに、その形状は、球体のものとなる。
【００４８】これらの事項より、導電性接続体４４は、
ストレス、特に熱的なストレスに、非常に強いものを得
ることができる。
【００４９】この効果について、さらに詳細に説明す
る。
【００５０】従来、ハンダバンプを用いて、チップのパ
ッドを他の導電体に接続する方法は、一般にフリップチ
ップ実装として良く知られている。中でもチップのパッ
ドに高融点ハンダバンプを取り付けた、Ｃ４（Controll
ed Collapse Chip Connection ）技術は、特に有名であ
る。Ｃ４技術については、米国特許第４，８２５，２８
４号や、Microelectronics Packaging Handbook, Van N
ostrand Reinhold, New York, 1989, p.368 に開示され
ている。
【００５１】図５は、Ｃ４技術の典型的な例を説明する
ための図で、（ａ）図および（ｂ）図はそれぞれ接続工
程順に示した断面図である。
【００５２】まず、図５（ａ）に示すように、チップの
パッド３００には、高融点ハンダバンプ３０２が形成さ
れている。高融点ハンダは、Ｓｎ３ｗｔ．％／Ｐｂ９７
ｗｔ．％の組成である。この高融点ハンダバンプ３０２
を、セラミック基板の接続用パッド３０４の上に来るよ
うに位置を決める。
【００５３】位置を決めた後、図５（ｂ）に示すよう
に、高融点ハンダバンプ３０２をリフローする。この
後、温度を常温に戻し、リフローされた高融点ハンダバ
ンプ３０２を固化させる。
【００５４】このようなＣ４技術であると、パッド３０
０と接続用パッド３０４とを導電性接続体３０６によ
り、互いに接続することができる。この導電性接続体３
０６は、Ｓｎ３ｗｔ．％／Ｐｂ９７ｗｔ．％である高融
点ハンダで形成され、異なった金属どうしの境界はな
い。
【００５５】しかし、Ｓｎ３ｗｔ．％／Ｐｂ９７ｗｔ．
％の合金は共晶ではないので、液相線以下（融点以下）
に温度が下がると、まず、α相、Ｓｎ−Ｐｂ合金では、
Ｐｂの結晶が析出し、その後に、α＋β相、Ｓｎ−Ｐｂ
合金では、ＳｎとＰｂとが混じりあった結晶がでてくる
（図２のＳｎ−Ｐｂ合金の状態図を参照）。このため、
その結晶組織には、純粋なＰｂだけの結晶と、ＳｎとＰ
ｂとが混じり合った結晶とが混在するようになる。この
ため、ハンダバンプ内に組成、即ち合金相が異なった領
域が分布する。このように合金相が異なった領域が分布
すると、熱的なストレスに対する強度が低下する可能性
がある。特に熱的なストレスに対する強度の低下は、多
端子化および微細化が進み、導電性接続体３０６が微細
化されてきたときに顕著になり、接続不良をもたらす、
と推測される。
【００５６】また、典型的なＣ４技術では、この第１の
実施の形態のような温度２２０℃という、低温でのハン
ダリフローは、実現することもできない。
【００５７】図６は、Ｃ４技術の他の例を説明するため
の図で、（ａ）図および（ｂ）図はそれぞれ接続工程順
に示した断面図である。
【００５８】図７は、図６と同様にＣ４技術の例の例を
説明するための図で、（ａ）図および（ｂ）図はそれぞ
れ接続工程順に示した断面図である。
【００５９】まず、図６（ａ）に示すように、図５
（ａ）において説明した形と全く同じものである高融点
ハンダバンプ３０２を有したチップがある。また、セラ
ミック基板に代えてエポキシ系樹脂により構成されると
ともに接続用パッド３０４を有した樹脂基板がある。こ
の樹脂基板の接続用パッド３０４の上には、低融点の共
晶ハンダバンプ３０８が形成されている。高融点ハンダ
バンプ３０２の位置を、図５（ａ）において説明したよ
うに決めた後、図６（ｂ）に示すように、共晶ハンダバ
ンプ３０８をリフローする。この後、温度を常温に戻
し、リフローされた共晶ハンダバンプ３０８を固化させ
る。
【００６０】このような他のＣ４技術であると、共晶ハ
ンダバンプ３０８をリフローすることで、パッド３００
と接続用パッド３０４とを互いに接続できるために、低
温での接続を実現でき、チップを接続するための基板に
樹脂系のものを使用することができる。なお、このよう
なＣ４技術は、Proceedings of ECTC, 1993, IEEE, p.1
82〜p.186 に開示されている。
【００６１】しかし、パッド３００と接続用パッド３０
４とを互いに接続する導電性接続体３０６には、Ｓｎ３
ｗｔ．％／Ｐｂ９７ｗｔ．％の合金と、Ｓｎ６３ｗｔ．
％／Ｐｂ３７ｗｔ．％の合金との境界３１０を生ずる。
【００６２】このように他のＣ４技術では、低温でのハ
ンダリフローを実現することができるものの、パッド３
００と接続用パッド３０４とを互いに接続する導電性接
続体３０６に、異なった金属どうしの境界３１０を生ず
るために、熱的なストレス、および電気的なストレスに
弱くなってしまう。特に境界３１０は、熱応力による疲
労破壊を生じやすい部分であり、熱的なストレスに対す
る強度の低下が懸念される。
【００６３】ところで、半導体装置製造の分野では、製
造プロセスのゆらぎ、という問題がある。他のＣ４技術
を用いて半導体製造装置を製造するとき、製造プロセス
のゆらぎによって、図７（ａ）に示すように、共晶ハン
ダバンプ３０８が、設計値よりも小さく形成されること
が、希ではあるが起こる可能性がある。
【００６４】小さい共晶ハンダバンプ３０８により得ら
れた導電性接続体３０６では、図７（ｂ）に矢印Ａに示
されているような、くびれが発生する。共晶ハンダバン
プ３０８が小さいと共晶ハンダの量が少なくなり、高融
点ハンダバンプ３０２の全てを、共晶ハンダによって覆
うことができなくなるためである。このくびれの部分に
は、応力が集中しやすい。導電性接続体３０６に応力が
集中しやすい部分があると、導電性接続体３０６の強度
は、さらに悪化すると予想される。
【００６５】なお、出荷前の加速試験において、導電性
接続体３０６にくびれを生じたものは、ある程度選別す
ることができるが、もし、加速試験を通過してしまって
出荷されるようなことがあると、装置の信頼性に影響す
る。
【００６６】したがって、導電性接続体は、図７（ｂ）
に矢印Ａに示されるようなくびれが生ずることがない構
造であることが望まれるところである。
【００６７】図８は、この発明の第１の実施の形態に係
る装置のチップとプリント基板との電気的な接続を説明
するための図で、（ａ）図および（ｂ）図はそれぞれ接
続工程順に示した断面図である。
【００６８】図８（ａ）に示すように、図３（ａ）およ
び（ｂ）において説明した形と全く同じものである共晶
ハンダバンプ１８を有したチップ１０と、図４（ａ）お
よび（ｃ）において説明した形と全く同じものである共
晶ハンダバンプ２８を有したプリント基板２０がある。
共晶ハンダバンプ１８の位置を決めた後、図８（ｂ）に
示すように、共晶ハンダバンプ１８、２８の双方をリフ
ローする。この後、温度を常温に戻し、リフローされた
共晶ハンダバンプ１８、２８を固化させ、導電性接続体
４４を得る。
【００６９】このようなチップとプリント基板との電気
的な接続であると、共晶ハンダバンプ１８、２８をそれ
ぞれリフローすることで、パッド１２と接続用パッド２
２とを互いに接続する。したがって、低温での接続を実
現できる。
【００７０】また、導電性接続体４４の形状は、熱的な
ストレスに、構造的に強い球体となる。
【００７１】さらに、導電性接続体４４は全て、Ｓｎ６
３ｗｔ．％／Ｐｂ３７ｗｔ．％の共晶ハンダのみで構成
されるので、異なった金属どうしの境界もない。
【００７２】しかも、Ｓｎ６３ｗｔ．％／Ｐｂ３７ｗ
ｔ．％の合金は共晶であるので、液相線以下（融点以
下）に温度が下がっても、α相、即ちＰｂの結晶が先に
析出することはなく、α＋β相、即ちＳｎとＰｂとが混
じりあった結晶がでてくる（図２のＳｎ−Ｐｂ合金の状
態図を参照）。したがって、合金相が異なった領域が分
布することもない。
【００７３】よって、この発明の第１の実施の形態に係
る装置が持つ導電性接続体４４では、熱的なストレス
に、非常に強いものを得ることができる。
【００７４】もちろん、異なった金属どうしの境界がな
いので、図７（ｂ）に矢印Ａに示されるようなくびれが
生ずることがない構造でもあり、歩留りも良く、装置の
信頼性も高くなる。
【００７５】なお、外部端子となるハンダバンプ４０、
および導電性接続体４４を構成するハンダとしては、上
記Ｓｎ６３ｗｔ．％／Ｐｂ３７ｗｔ．％のＳｎ−Ｐｂ系
共晶ハンダの他、以下のようなものも使用することがで
きる。
【００７６】二元系合金では、Ｉｎ５２ｗｔ．％／Ｓｎ
４８ｗｔ．％のＩｎ（インジウム）−Ｓｎ（スズ）系共
晶ハンダ、Ｂｉ５８ｗｔ．％／Ｓｎ４２ｗｔ．％のＢｉ
（ビスマス）−Ｓｎ（スズ）系共晶ハンダ、Ｓｎ９１ｗ
ｔ．％／Ｚｎ９ｗｔ．％のＳｎ（スズ）−Ｚｎ（亜鉛）
系共晶ハンダ、Ｓｎ９６．５ｗｔ．％／Ａｇ３．５ｗ
ｔ．％のＳｎ（スズ）−Ａｇ（銀）系共晶ハンダ、Ｓｎ
９５ｗｔ．％／Ｓｂ５ｗｔ．％のＳｎ（スズ）−Ｓｂ
（アンチモン）系共晶ハンダなどを使うことができる。
【００７７】三元系合金では、Ｓｎ６５ｗｔ．％／Ａｇ
２５ｗｔ．％／Ｓｂ１０ｗｔ．％のＳｎ−Ａｇ−Ｓｂ系
共晶ハンダ、Ｓｎ９５．５ｗｔ．％／Ｃｕ４．０ｗｔ．
％／Ａｇ０．５ｗｔ．％のＳｎ−Ｃｕ（銅）−Ａｇ系共
晶ハンダなどを使うことができる。
【００７８】四元系合金では、Ｓｎ９７ｗｔ．％／Ｃｕ
２ｗｔ．％／Ｓｂ０．８ｗｔ．％／Ａｇ０．２ｗｔ．％
のＳｎ−Ｃｕ−Ｓｂ−Ａｇ系共晶ハンダなどを使うこと
ができる。
【００７９】なお、これらの共晶ハンダにおいても、Ｓ
ｎ−Ｐｂ系共晶ハンダと同様に、±１０％程度の範囲な
らば許容できる。
【００８０】図９は、樹脂層４６に用いられた樹脂の特
性を示す図、図１０は、温度とハンダバンプ（導電性接
続体４４）の歪みとの関係を示す図である。
【００８１】また、この第１の実施の形態に係る装置で
は、樹脂層４６を、チップ１０とチップキャリア２０と
の間の空間に、上記導電性接続体４４の周囲を囲うよう
に設けている。この樹脂層４６を構成する樹脂には、図
９に示すようなヤング率Ｅ、熱膨張係数α、並びに図１
０に示すようなガラス転移点Ｔｇを持つ４つの樹脂Ａ、
Ｂ、Ｃ、Ｄを用いた。
【００８２】このような樹脂層４６を設ける主要な目的
の一つは、チップ１０とチップキャリア２０との間の空
間をコートしてチップ１０をチップキャリア２０に固定
し、図示せぬ実装回路基板への実装するときのハンダリ
フロー時に、導電性接続体４４が歪むことを防止すると
ともに、チップ１０とチップキャリア２０との間に働
く、熱応力を緩和し、導電性接続体４４の劣化を防ぐこ
とである。
【００８３】このような目的を達成するために、樹脂層
４６の樹脂は、図９および図１０に示すように、熱膨張
係数αを２０ｐｐｍ／℃〜７８ｐｐｍ／℃、ガラス転移
点Ｔｇを１００〜２００℃、ヤング率Ｅが３０００ＭＰ
ａ〜９５００ＭＰａ（室温）に調整されたものを選ん
だ。
【００８４】なお、上記ガラス転移点Ｔｇとは、室温で
はガラス状態である樹脂が、ゴム状弾性を示し出す温度
のことである。
【００８５】詳しくは、樹脂層４６を構成した樹脂Ａ、
Ｂ、Ｃ、Ｄはそれぞれ、ポリイミド系熱硬化性樹脂であ
る。樹脂の各特性はそれぞれ、ポリイミドをベースにポ
リブタジエンを混合し、さらにフィラーとして破砕状石
英および球状石英をそれぞれ含ませ、これらの量を調節
することで、上記の範囲となるようにした。
【００８６】ただし、上記破砕状石英および球状石英の
含有量については、石英の含有量を、４０ｗｔ．％以
下、例えば３８ｗｔ．％程度とした。これは、石英の含
有量が４０ｗｔ．％以上となると、樹脂の充填性が悪く
なり、チップ１０とチップキャリア２０との間の空間、
特にチップ１０の中央部分の下の空間にボイドが発生し
たことによる。
【００８７】なお、樹脂にフィラーとして破砕状石英お
よび球状石英を樹脂に４０ｗｔ．％〜７５ｗｔ．％の範
囲で含有させることについては、米国特許第４，９９
９，６９９号に開示がある。
【００８８】図１０には、温度とハンダバンプ（導電性
接続体４４）の歪みとの関係が４つの樹脂Ａ、Ｂ、Ｃ、
Ｄについてそれぞれ示されている。
【００８９】図１０に示すように、樹脂層４６を有して
いる装置では、樹脂層４６がない装置に比べ、温度の上
昇に伴ったハンダバンプ（導電性接続体４４）の歪みが
小さくなる。導電性接続体４４の歪みが小さくなると、
半導体装置を図示せぬ実装回路基板に実装するときのハ
ンダリフロー時に、チップ１０とチップキャリア２０と
の接続不良が発生する可能性を低減でき、信頼性を向上
させることができる。
【００９０】さらに導電性接続体４４の歪みを、より小
さくして、より信頼性を向上させるためには、図１０に
示すように、ガラス転移点Ｔｇが、チップキャリア２０
のガラス転移点Ｔｇ（約１５０℃）よりも高い樹脂Ｃ、
Ｄを選ばれることが好ましい。導電性接続体４４の歪み
をより小さくできるのは、ガラス転移点Ｔｇが、導電性
接続体４４の融点、この実施の形態ではＰｂ−Ｓｎ系ハ
ンダの融点よりも高い樹脂Ｄである。この場合には、温
度が、導電性接続体４４の融点に達しても、導電性接続
体４４に急激な歪みの増加がない。
【００９１】図１１は、バンプの歪みとＴＣＴサイクル
との関係を示す図である。図１１において、樹脂層４６
を持たない装置の実験結果は“○”印によりプロットさ
れ、樹脂層４６を持つ装置の実験結果は“□”印により
プロットされている。
【００９２】図１１には、４つの実験の結果がそれぞれ
示されている。
【００９３】第１の実験は、樹脂層４６を持たない装置
の実験であり、第２の実験は、樹脂の種類を固定し、ハ
ンダバンプ（導電性接続体４４）の高さを変化させた実
験、第３の実験は、ハンダバンプ４４の高さを固定し、
樹脂の種類を変化させた実験、第４の実験は、第２の実
験に準ずるもので、チップキャリアの材料を樹脂からセ
ラミックに変化させた実験である。
【００９４】第１の実験についての詳しい説明は省略す
るが、樹脂層４６を持たない装置では、樹脂層４６を持
つ装置に比較して、ハンダバンプが歪み易くなる傾向が
ある。
【００９５】まず、第２の実験の結果について説明す
る。
【００９６】第２の実験では、ハンダバンプの高さｈを
３０μｍ、５０μｍ、８０μｍにした３つ装置を使用し
た。これらの装置では、樹脂層４６の樹脂に、上記樹脂
Ａ（Ｅ＝３４７９ＭＰａ、α＝７４ｐｐｍ／℃）を用
い、チップキャリア２０には、基材樹脂がエポキシ系で
あるＦＲ−４と呼ばれるものをそれぞれ用いた。
【００９７】図１１に示すように、この実験では、ハン
ダバンプ４４の高さｈが、３０μｍ、５０μｍ、８０μ
ｍと高まるにつれて、ハンダバンプ４４が歪み難くなる
傾向が認められた。この傾向からは、ハンダバンプ４４
を歪み難くするためには、ハンダバンプ４４の高さｈ
を、ある程度高くすると良い、ということが分かる。こ
れは、ハンダバンプ４４の高さｈをある程度高くするこ
とで、チップ１０とチップキャリア２０との熱膨脹差を
吸収するためのハンダバンプのひずみが少なくて済む、
あるいはチップ１０とチップキャリア２０との間の空間
の容積がある程度大きくなり、樹脂層４６の機械的な強
度が高まる、あるいはハンダバンプ４４の容積がある程
度大きくなることで、ハンダバンプ４４自体の機械的な
強度が高まる、これらの要因によって、ハンダバンプ４
４が歪み難くなる、と推測される。この実験では、ハン
ダバンプの高さｈは、一つの例として、８０μｍ程度が
好ましい、という結果が得られている。
【００９８】次に、第３の実験の結果について説明す
る。
【００９９】第３の実験に使われた装置は、ハンダバン
プの高さｈを、好ましいとされた値、即ち８０μｍで固
定し、樹脂層４６の樹脂を、上記樹脂Ｂ（Ｅ＝５８６７
ＭＰａ、α＝４１ｐｐｍ／℃）、上記樹脂Ｃ（Ｅ＝６０
５０ＭＰａ、α＝３６ｐｐｍ／℃）、上記樹脂Ｄ（Ｅ＝
９４０８ＭＰａ、α＝２３ｐｐｍ／℃）とした３つの装
置を使用した。これら３つの装置のチップキャリア２０
にはＦＲ−４を用いた。
【０１００】図１１に示すように、樹脂Ａ、樹脂Ｂ、樹
脂Ｃ、樹脂Ｄの順で、ハンダバンプ４４が歪み難くな
り、図１０に示した関係が装置レベルで確認された。
【０１０１】次に、第４の実験の結果について説明す
る。
【０１０２】第４の実験では、ハンダバンプの高さｈを
２０μｍ、４０μｍにした２つの装置が使用された。こ
の２つの装置の樹脂層４６の樹脂には樹脂Ａが、また、
チップキャリア２０にはアルミナセラミックが用いられ
た。
【０１０３】図１１に示すように、チップキャリア２０
を、樹脂系のものからセラミック系のものに代えても、
第２の実験と同様なる結果を得ることができた。
【０１０４】このように、この発明は、チップキャリア
２０にセラミック系のものを使用することもできる。例
えばアルミナセラミックや、窒化アルミニウム（Ａｌ
Ｎ）などである。チップキャリア２０にセラミック系の
ものを使用すると、チップキャリア２０が樹脂系のもの
よりは、製造コストはかさむ。
【０１０５】しかしながら、ハンダバンプ４４を共晶ハ
ンダとし、かつ樹脂層４６を形成することにより、熱的
なストレスおよび電気的なストレスに強い装置が得られ
る、という効果は、図１１にも示されているように維持
することができる。
【０１０６】なお、樹脂層４６に含有させるフィラーに
は、石英だけでなく、他の材料を用いることもできる。
例えば窒化アルミニウム（ＡｌＮ、熱膨張係数α＝２．
９ｐｐｍ／℃）である。窒化アルミニウムをフィラーに
用いたときには、その含有量が７５ｗｔ．％以上にされ
たとき、樹脂の熱膨張係数αが４０ｐｐｍ／℃以下にす
ることができる。
【０１０７】ただし、窒化アルミニウムの含有量が７５
ｗｔ．％以上であると、石英のときと同じように、樹脂
の充填性の悪化が認められた。この充填性の悪化を解消
するために、窒化アルミニウムの粒径を０．５μｍ以下
にそろえた。これにより、充填性を改善することができ
た。
【０１０８】なお、樹脂層４６のベース剤には、ポリイ
ミドの他、エポキシ樹脂、ブダジエン樹脂、ビフェニー
ル系樹脂なども用いることが可能である。
【０１０９】特にビフェニール系樹脂は、水分の吸湿が
少なく、チップ１０と、チップキャリア２０のチップ接
続面上に形成されているソルダーマスクとしてのレジス
ト（図示せず）との密着性を良くすることができる。
【０１１０】このような第１の実施の形態に係るボール
グリッドアレイ型の半導体装置であると、導電性接続体
４４を共晶ハンダで構成することにより、チップ１０と
チップキャリア２０とを低温で接続できるとともに、熱
的なストレスおよび電気的なストレスの双方に強い、装
置を得ることができる。
【０１１１】また、チップ１０とチップキャリア２０と
の間の空間に樹脂層４６を形成することにより、導電性
接続体４４がひずみ難くなり、上記熱的なストレスおよ
び電気的なストレスに対する強度を、さらに高めること
ができる。
【０１１２】図１２は、第１の実施の形態に係るボール
グリッドアレイ型の半導体装置を、実装基板に実装する
状態を示した断面図である。
【０１１３】図１２に示すように、第１の実施の形態に
係るボールグリッドアレイ型の半導体装置１５０では、
チップ１０とチップキャリア２０との間の空間に樹脂層
４６が形成されていることによって、ハンダバンプ型の
電極４０を実装基板２００の接続用端子２０２に、ハン
ダリフロー法を用いて接続するとき、これら電極４０と
同様な共晶ハンダでなる導電性接続体４４が大きく歪ん
だり、あるいはチップ１０がチップキャリア２０から離
脱したりする問題を解消することができる。
【０１１４】次に、この発明の第１の実施の形態に係る
ボールグリッドアレイ型の半導体装置の、より具体的な
製造方法について説明する。
【０１１５】図１３〜図１８はそれぞれ、この発明の第
１の実施の形態に係るボールグリッドアレイ型の半導体
装置を、製造工程順に示した断面図である。
【０１１６】図１３に示すように、チップ１０のキャリ
ア接続面側に形成されているバリアメタル層１６上に、
電解メッキ法を用いて、共晶ハンダバンプ１８を形成す
る。次に、共晶ハンダバンプ１８の表面にフラックスを
塗布する。このフラックスには、日本アルファメタルズ
のＲ５００２、千住金属工業の７２００Ａ、日本ハンダ
のラピックスＲなどを使える。基本的に、ロジンを主成
分とする無ハロゲン系のフラックスが使用されることが
好ましい。
【０１１７】なお、このフラックスを塗布工程は、後に
行われるバンプ接続時に使われるフラックスに、例えば
水溶性で、かつ活性度の高いフラックスが使用されると
きには、省略することもできる。次に、２００℃以上の
温度で、共晶ハンダをリフローし、共晶ハンダバンプ１
８を球状にする。共晶ハンダバンプ１８を球状にするの
は、接続時のハンダの濡れ性を向上させるためである。
【０１１８】次に、図１４に示すように、球状にされた
共晶ハンダバンプ１８の表面に、フラックスを塗布す
る。参照符号５０により示される部分は、フラックスの
層である。このフラックスには、上述のＲ５００２、７
２００Ａ、ラピックスＲ、あるいは日本アルファメタル
ズのＲ５００３を、環状アミド溶剤や、イソプロピルア
ルコール溶剤、エチレングリコールモノフェニールエー
テルなどの溶剤を用いて、固形分が６％〜５０％になる
ように薄めて使用する。
【０１１９】次に、図１５に示すように、チップキャリ
ア２０のチップ接続面側に形成されているバリアメタル
層２６上に、無電解メッキ法を用いて、共晶ハンダバン
プ２８を形成する。次に、共晶ハンダバンプ２８の表面
にフラックスを塗布する。このフラックスには、共晶ハ
ンダバンプ１８と同様、Ｒ５００２、７２００Ａ、ラピ
ックスＲなどが使われ、基本的に、ロジンを主成分とす
る無ハロゲン系のフラックスが使用されることが好まし
い。
【０１２０】なお、このフラックスを塗布工程もまた、
後に行われるバンプ接続時に使われるフラックスに、例
えば水溶性で、かつ活性度の高いフラックスが使用され
るときには、省略することもできる。次に、２００℃以
上の温度で、共晶ハンダをリフローし、共晶ハンダバン
プ２８を球状にする。共晶ハンダバンプ２８を球状にす
るのは、共晶ハンダバンプ１８と同様に、接続時のハン
ダの濡れ性を向上させるためである。
【０１２１】さらに、図１５に示すように、チップ１０
のキャリア接続面と、チップキャリア２０のチップ接続
面とを対向させ、共晶ハンダバンプ１８と共晶ハンダバ
ンプ２８とが互いに対向するように位置を決める。
【０１２２】次に、図１６に示すように、共晶ハンダバ
ンプ１８と共晶ハンダバンプ２８とを互いに接触させ
る。この状態では、図示はされないがフラックスの層５
０により、チップ１０がチップキャリア２０に仮止めさ
れた状態となる。仮止めされた状態のまま、チップ１０
とチップキャリア２０とを搬送して、リフロー用の炉の
中に投入する。次に、炉の温度を２２０℃、リフロー時
間を約２秒として、共晶ハンダバンプ１８および共晶ハ
ンダバンプ２８をそれぞれ溶かし、導電性接続体４４を
形成する。この時の炉の温度は、共晶ハンダの融点であ
る１８３℃から、部材の熱容量と耐熱性とを考慮した２
５５℃までの範囲に設定されるのが良い。また、リフロ
ー時間は、ハンダの融点を越える温度として、１秒以上
設定されれば、ハンダを溶かすことができ、導電性接続
体４４を形成することができる。リフロー時間は、基板
の耐熱性にもよるが、最大２０秒程度まで設定すること
が可能である。次に、層５０を構成していたフラックス
を、洗浄剤、例えばイソプロピルアルコール、ＥＣ−
７、またはテクノケアなどを用いて除去する。
【０１２３】次に、図１７に示すように、チップ１０と
チップキャリア２０との間の空間に、例えば上述したポ
リイミド系熱硬化性樹脂を充填する。次に、充填された
樹脂を固化させるために、例えば温度が１００℃に設定
されたオーブンにより、１〜４時間キュアする。これに
よって、樹脂層４６が形成される。
【０１２４】次に、図１８に示すように、チップキャリ
ア２０の実装面側に形成されているバリアメタル層３６
上に共晶のハンダボールを溶融して固着し、球状の共晶
ハンダバンプ４０を形成する。共晶ハンダバンプ４０
は、バリアメタル層３６上にクリームハンダを印刷した
後、印刷されたクリームハンダをリフローし、球状にす
ることでも形成することができる。
【０１２５】このような製造方法であると、導電性接続
体４４を得て、さらに樹脂層４６を形成した後、外部端
子となる共晶ハンダバンプ４０を形成する。このため、
導電性接続体４４を形成するときの熱を、共晶ハンダバ
ンプ４０を受けることがない。このため、共晶ハンダバ
ンプ４０が溶けて、その形がくずれたり、あるいは共晶
ハンダバンプ４０どうしが短絡してしまうことがない。
【０１２６】次に、他の製造方法について説明する。
【０１２７】図１９〜図２３はそれぞれ、第１の実施の
形態に係るボールグリッドアレイ型の半導体装置を、他
の製造方法にしたがって工程順に示した断面図である。
【０１２８】まず、図１９、図２０に示すように、図１
３、図１４を参照して説明した方法にしたがって、球状
の共晶ハンダバンプ１８を形成し、球状化された共晶ハ
ンダバンプ１８の表面に、環状アミド溶剤や、イソプロ
ピルアルコール溶剤、エチレングリコールモノフェニー
ルエーテルなどの溶剤を用いて固形分が６％〜５０％に
なるように薄められた、上述のＲ５００２、Ｒ５００
３、７２００Ａ、ラピックスＲよりなるフラックスの層
５０を形成する。
【０１２９】次に、図２１に示すように、図１５を参照
して説明した方法にしたがって、チップキャリア２０の
チップ接続面側に形成されているバリアメタル層２６上
に、球状の共晶ハンダバンプ２８を形成する。さらに、
図１７を参照して説明した方法にしたがって、チップキ
ャリア２０の実装面側に形成されているバリアメタル層
３６上に球状の共晶ハンダバンプ４０を形成する。
【０１３０】さらに、図２１に示すように、チップ１０
のキャリア接続面と、チップキャリア２０のチップ接続
面とを対向させ、共晶ハンダバンプ１８と共晶ハンダバ
ンプ２８とが互いに対向するように位置を決める。
【０１３１】次に、図２２に示すように、図１６を参照
して説明した方法にしたがって、共晶ハンダバンプ１８
と共晶ハンダバンプ２８とを互いに接触させ、炉の温度
を２２０℃、リフロー時間を約２秒として、共晶ハンダ
バンプ１８および共晶ハンダバンプ２８をそれぞれ溶か
し、導電性接続体４４を形成する。この後、層５０を構
成していたフラックスを、洗浄剤、例えばイソプロピル
アルコール、ＥＣ−７、またはテクノケアなどを用いて
除去する。
【０１３２】次に、図２３に示すように、図１７を参照
して説明した方法にしたがって、チップ１０とチップキ
ャリア２０との間の空間に、例えば上述したポリイミド
系熱硬化性樹脂を充填し、充填された樹脂をキュアし固
化させて樹脂層４６を形成する。
【０１３３】この製造方法の特徴を要約すると、フラッ
クスに接する共晶ハンダバンプ１８、２８と、フラック
スに接しない（塗布されていない）共晶ハンダバンプ４
０とで、濡れ性が相違することを利用し、共晶ハンダバ
ンプ４０をくずすことなく、共晶ハンダバンプ１８、２
８のみを溶かして、チップ１０をチップキャリア２０に
接続するようにしたものである。
【０１３４】共晶ハンダは、フラックスが接することで
濡れ性が良くなり、流動性が増す。したがって、フラッ
クスに接している共晶ハンダバンプ１８、２８と、フラ
ックスが塗布されていない共晶ハンダバンプ４０とに同
じ熱を与えると、共晶ハンダバンプ４０が球状の形を維
持し続けている間に、共晶ハンダバンプ１８、２８の
み、共晶ハンダの流動性を大きくさせることができる。
したがって、共晶ハンダバンプ４０の形をくずすことな
く、導電性接続体４４を形成することができる。
【０１３５】このような製造方法の利点は、チップ１０
に、共晶ハンダバンプ４０を形成する際に熱工程が取り
込まれずに済み、チップ１０の熱履歴を軽減できること
である。
【０１３６】チップ１０の熱履歴を軽減できると、チッ
プ１０の半導体基板の内部に形成された拡散層のプロフ
ァイルが乱れる可能性を小さくでき、チップ１０に、微
細な素子を集積することができる。
【０１３７】したがって、図１９〜図２３を参照して説
明した製造方法は、この発明に係るボールグリッドアレ
イ型の半導体装置のチップに、大規模な集積回路を組み
込むことに好適な製造方法である。
【０１３８】次に、この発明の第２の実施の形態に係る
ボールグリッドアレイ型の半導体装置について説明す
る。
【０１３９】この第２の実施の形態に係るボールグリッ
ドアレイ型の半導体装置の主要な目的は、装置の組み立
てをより簡単に行え、組み立てのスループットを向上さ
せようとするものである。また、他の目的は、外部端子
となる半田バンプ４０が傷まないようにすることであ
る。
【０１４０】この第２の実施の形態では、一枚の樹脂板
を準備し、この一枚の樹脂板に、後にチップキャリア２
０となる部分を複数設定し、ハンダバンプ２８および４
０の形成工程とチップ１０の接続工程とを、複数の装置
で一括して行えるようにして、組み立てを簡単化し、組
み立てのスループットを向上させている。
【０１４１】図２４は、この発明の第２の実施の形態に
係るボールグリッドアレイ型の半導体装置を示す図で、
（ａ）図は実装面から見た平面図、（ｂ）図は（ａ）図
中のｂ−ｂ線に沿う断面図である。
【０１４２】図２４に示すように、一枚の短冊状の樹脂
板６０があり、この樹脂板６０は、チップキャリア２０
となるキャリア予定部２０´が複数、短冊状の樹脂板の
長軸方向に沿って一列に並んで設定されている。樹脂板
６０には、チップキャリアの切り離しを容易にするため
の切断用溝６２が、キャリア予定部２０´の４つの角を
除いたところに設けられている。キャリア予定部２０´
は、４つの角がそれぞれ、図示せぬ切断用金型により、
切り落とされることによって、各チップキャリア２０に
分離される。
【０１４３】また、樹脂板６０には、組み立て時の取り
扱いを行いやすくするために、図示せぬ搬送ツールの爪
が掛けられるツーリングホール６４が、樹脂板６０の長
辺に沿って形成されている。このツーリングホール６４
は、搬送に用いられるだけでなく、例えば切断用金型の
位置合わせ、およびテスト用ジグの位置合わせなどにも
利用することができる。
【０１４４】また、この第２の実施の形態に係る装置で
は、樹脂板６０に、ＴＡＢ方式に使われる、フレキシブ
ルなテープではなく、ある程度の厚みを有していて、フ
レキシブルなテープより、ねじれ難く、かつたわみ難い
ものとしている。このような樹脂板６０の変形し難い性
質を利用し、この第２の実施の形態では、樹脂板６０の
チップ接続面（チップ搭載面）上に、テスト用端子７０
を設けるようにしている。樹脂板６０は、フレキシブル
なテープに比べれば変形が少なく、テスタのソケット電
極、またはプローブを、テスト用端子７０に、精度良く
接触させることが可能にできたためである。
【０１４５】なお、フレキシブル基板の上にテスト用電
極を有した装置は、例えば特公平６−１０３７０４号な
どに開示されている。
【０１４６】テスト用端子７０は、キャリア予定部２０
´内に配置され、キャリア予定部２０´を切り落とす
前、切り落とした後のいずれでも、チップ１０の中に形
成されている集積回路をテストすることが可能にされて
いる。さらにテスト用端子７０は、樹脂層４６により覆
われないように形成され、樹脂層４６を形成した後で
も、テストできるようにされている。
【０１４７】図２５は、この発明の第２の実施の形態に
係るボールグリッドアレイ型の半導体装置を、樹脂板６
０から分離した状態を示す図で、（ａ）図は、チップ搭
載面から見た平面図、（ｂ）図は（ａ）図からチップを
取り除いたときの平面図である。
【０１４８】図２５（ａ）および（ｂ）に示すように、
キャリア予定部２０´が、樹脂板６０から分離された
後、テスト用端子７０はチップキャリア２０の上に残っ
ており、かつ樹脂層４６により覆われることなく、露出
されている。
【０１４９】また、図２５（ａ）および（ｂ）に、参照
符号６６により示される部分は、装置の向きを示すイン
デックスである。インデックス６６の形は、図２５
（ａ）および（ｂ）に示されるような四角形の他、図２
６（ａ）に示すような円弧状に切り抜かれた形や、図２
６（ｂ）に示すような孔であったりしても良い。
【０１５０】このような第２の実施の形態に係る半導体
装置であると、複数の装置を一括して組み立てていくこ
とが可能となり、スループットを向上させることができ
る。さらに、外部端子となるハンダバンプ４０とは別
に、テスト用端子７０を設けるようにすれば、テスト時
に、ハンダバンプ４０に、テスト信号をテスト用端子７
０に供給するためのテスト信号供給端子、またはプロー
ブを接触させずに済む。このため、繊細なハンダバンプ
４０が傷つくこともない。
【０１５１】また、テスト用端子７０は、導電性接続体
４４ごとに、一つ一つ形成される必要はない。チップ１
０にロジック系の集積回路を集積したときには、チップ
１０から引き出す電極のパッド数が２００程度になる。
このようなパッド数は、チップ１０にメモリ系の集積回
路を集積したときに比べ、はるかに多い。
【０１５２】そこで、チップ１０にロジック系の集積回
路を集積したときには、チップのテスト手法として知ら
れている、ＪＴＡＧ（Joint Test Action Group ）など
を利用し、テスト用端子７０の数を削減することが望ま
しい。このようにすれば、チップ１０から引き出す電極
のパッド数が多いときでも、テスト用端子７０を、チッ
プ１０の外周に、一列に配置することができ、チップキ
ャリア２０のサイズの増加を抑制することができる。
【０１５３】なお、この第２の実施の形態に係る半導体
装置には、チップキャリア２０に、コストが低く、かつ
切断用金型で容易に切断できる、樹脂系のものが用いら
れることが好ましい。例えばチップキャリア２０にセラ
ミック系のものが用いられても構わないが、チップキャ
リア２０に、セラミック系のものを使用したときには、
コストが高く、切断も容易でなくなる。
【０１５４】さらに、樹脂板６０は、切断用金型で容易
に切断できるので、半導体装置の向きを示すインデック
ス６６も形成しやすい。しかも、インデックス６６は、
切断用金型に、図２５（ａ）および（ｂ）に示す四角形
や、図２６（ａ）に示す円弧、あるいは図２６（ｂ）に
示す孔に応じた型を設けることで、キャリア予定部２０
´を樹脂板６０から打ち抜くと同時に得ることができ
る。もちろん図２５〜図２６に示す形の他にも、様々な
形のインデックスを作ることができる。
【０１５５】なお、樹脂板６０からのキャリア予定部２
０´の切り離しは、メーカ側、ユーザ側の双方で行うこ
とができる。切り離す時期の選択は、ユーザ側の要求に
応じて決定することができる。
【０１５６】メーカ側で切り離すときの利点は、ユーザ
側が切断用金型を準備しなくて済み、ユーザ側のコスト
的な負担を軽減できることである。
【０１５７】また、ユーザ側で切り離すときの利点は、
複数の装置が、一つの樹脂板６０に繋ぎとめられている
ので、大量輸送が行いやすくなることである。
【０１５８】さらに、インデックス６６の形を、ユーザ
側で好みの形に成型可能という利点もある。この場合、
ユーザ側で、インデックス６６を、装置の向きを示すだ
けでなく、実装基板との位置決め用のための孔、あるい
は形に整えることも可能である。
【０１５９】次に、この発明の第２の実施の形態に係る
ボールグリッドアレイ型の半導体装置をテストするのに
好適なテスタについて説明する。
【０１６０】図２７は、第１のテスタを概略的に示した
断面図である。
【０１６１】図２７に示すように、テストジグ７２があ
り、このテストジグ７２には、第２の実施の形態に係る
半導体装置１６０が挿入される挿入孔７４が設けられて
いる。ソケット電極７６は、挿入孔７４の底部に固定さ
れている。
【０１６２】半導体装置１６０は、テスト用端子７０が
形成されているチップ１０の搭載面から挿入孔７４に挿
入される。これによって、テスト用端子７０が、ソケッ
ト電極７６に接触される。この後、テスト信号を、ソケ
ット電極７６を介してチップ１０に供給し、チップ１０
の電気的なテストを、周知の方式にしたがって行う。テ
ストが終了したら、テストジグ７２から、半導体装置１
６０を取り出す。
【０１６３】このようなテスタであると、半導体装置１
６０を、半導体装置１６０のチップ１０の搭載面を下に
した状態で、挿入孔７４に、例えば落とし込むことで、
テスト用端子７０と、挿入孔７４の底部に設けられたソ
ケット電極７６とが接触される。このため、外部端子と
なるハンダバンプ４０には、ソケット電極７６だけでな
く、テストジグ７２も接触することがなく、ハンダバン
プ４０が傷つく可能性が小さい。
【０１６４】図２８は、第２のテスタを概略的に示した
断面図である。
【０１６５】図２８に示すように、テストジグ７２´が
あり、このテストジグ７２´には、第２の実施の形態に
係る半導体装置１６０が載置される載置孔７５が設けら
れている。載置孔７５は、半導体装置１６０の縁の部分
のみを支持する浅い孔７５ａと、半導体装置１６０のハ
ンダバンプ４０がテストジグ７２´に接触しないように
するための深い孔７５ｂとからなっている。
【０１６６】ソケット電極７６´は、例えば上下方向へ
の移動が可能なように形成されており、半導体装置１６
０が浅い孔７５ａの中に載置された後、テスト用端子７
０に上下方向に移動してきて接触される。この後、テス
ト信号を、ソケット電極７６を介してチップ１０に供給
し、チップ１０の電気的なテストを、周知の方式にした
がって行う。テストが終了したら、ソケット電極７６´
を上下方向に動かして、テストジグ７２´から、半導体
装置１６０を取り出す。
【０１６７】このようなテスタでも、ハンダバンプ４０
がテストジグ７２´に接触しないようにするための深い
孔７５ｂを有していることにより、図２７に示したテス
タと同様、ソケット電極７６´およびテストジグ７２´
それぞれが、ハンダバンプ４０に接触することがなくな
る。よって、ハンダバンプ４０を傷つき難くすることが
できる。
【０１６８】図２９は、第３のテスタを概略的に示した
断面図である。
【０１６９】図２９に示すように、図示せぬテストジグ
に接続されているプローブ７７がある。このプローブ７
７は、第２の実施の形態に係る半導体装置１６０にテス
ト信号を供給するとともに、半導体装置１６０を支持す
る。プローブ７７は、半導体装置１６０を支持するため
に、テスト用端子７０に接触され、かつ半導体装置１６
０を支持する先端部分から根元の部分に向かって太くさ
れ、その剛性が高められている。その剛性は、半導体装
置１６０を支持したとき、ねじれ、およびたわみがそれ
ぞれ、実質的に問題のない範囲まで軽減できる程度に設
定される。
【０１７０】このようなテスタでは、半導体装置１６０
を、半導体装置１６０のチップ１０の搭載面を下にした
状態で、テスト用端子７０をプローブ７７に接触させる
と同時に、半導体装置１６０を支持する。このため、外
部端子となるハンダバンプ４０が、プローブ７７や、図
示せぬテストジグに接触することがなく、第１、第２の
テスタと同様にハンダバンプ４０が傷つく可能性を小さ
くできる。
【０１７１】次に、この発明の第３の実施の形態に係る
ボールグリッドアレイ型の半導体装置について説明す
る。
【０１７２】この第３の実施の形態に係るボールグリッ
ドアレイ型の半導体装置は、第２の実施の形態に準ずる
もので、テスト用端子が、別の形状とされたものであ
る。
【０１７３】図３０は、この発明の第３の実施の形態に
係るボールグリッドアレイ型の半導体装置を、樹脂板６
０から分離した状態を示す図で、（ａ）図は、チップ搭
載面から見た平面図、（ｂ）図は（ａ）図からチップを
取り除いたときの平面図である。
【０１７４】図３０（ａ）および（ｂ）に示すように、
テスト用端子は、例えば図２５（ａ）、（ｂ）に示した
ような、配線よりも面積の広い四角形状にされる必要は
必ずしもなく、導電性接続体４４とハンダバンプ４０と
を互いに接続するキャリア内配線を部分的に、樹脂層４
６から露出させ、この露出されたキャリア内配線の部分
をテスト端子７０´とするようにしても良い。
【０１７５】次に、この発明の第４の実施の形態に係る
ボールグリッドアレイ型の半導体装置について説明す
る。
【０１７６】図３１は、この発明の第４の実施の形態に
係るボールグリッドアレイ型の半導体装置の断面図であ
る。
【０１７７】図３１に示すように、テスト用端子７０
は、樹脂層４６の外側に形成しなくても、樹脂層４６の
内側、あるいは樹脂層４６によって被覆されるようにし
ても良い。この場合には、テスト用端子７０が樹脂層４
６によって隠されてしまうので、チップ１０のテスト
は、樹脂層４６を形成する前に行われる。そして、テス
トは、キャリア予定部２０´が樹脂板６０から切り離さ
れる前に行われることが良い。このようにすると、テス
ト後、樹脂層４６を、樹脂板６０に繋ぎとめられている
複数の装置で一括して形成することができ、効率が良
い。
【０１７８】次に、この発明に係るボールグリッドアレ
イ型の半導体装置に好適である樹脂板について説明す
る。
【０１７９】第２の実施の形態で説明され、第２〜第４
の実施の形態に使用される樹脂板６０では、ＴＡＢ方式
などに使われるフレキシブルなテープに比べ、厚みがあ
り、変形し難いものであった。そして、樹脂板６０の厚
みは、厚くすればするほど、変形し難くすることがで
き、テスト用端子７０とテスタのソケット電極、または
プローブとの接触精度が良くなってくる。
【０１８０】しかし、樹脂板６０を変形し難くさせるた
めに、樹脂板６０の厚みを厚くしていくと、今度は、キ
ャリア予定部２０´を樹脂板６０から切り離すための切
断が難しくなってくる。
【０１８１】これから説明される樹脂板の主要な目的
は、上記の点を解消し、テスト用端子７０とテスタのソ
ケット電極、またはプローブとの接触精度を良好とさせ
つつ、キャリア予定部２０´を樹脂板６０から切り離す
ための切断を容易にすることが可能であり、この発明の
第２〜第４の実施の形態に係るボールグリッドアレイ型
の半導体装置に、特に好適な樹脂板を提供することにあ
る。
【０１８２】図３２は、第１の樹脂板を示す斜視図であ
る。
【０１８３】図３２に示すように、切断を容易にするた
めに、厚みが０．６ｍｍ〜０．９ｍｍ程度に設定された
樹脂板６０ａがある。切断が容易になる樹脂板６０ａの
厚みは、樹脂の種類によって種々変わるが、エポキシ系
の樹脂では、厚みが０．６ｍｍ〜０．９ｍｍ程度が望ま
しい。この例では、樹脂板６０ａはエポキシ系とし、そ
の厚みは０．６ｍｍに設定した。図中、参照符号６８に
より示される破線は、切断箇所を示している。
【０１８４】このような樹脂板６０ａでは、取り扱い時
に、ねじれ、たわみ、そりなどの問題が起こりやすくな
る。そこで、樹脂板６０ａの縁に沿って、チップ接続面
に補強材８０-1を、実装面に補強材８０-2を形成し、樹
脂板６０ａを補強している。この例では、補強材８０-
1、８０-2をそれぞれ、厚みが１．２ｍｍでエポキシ系
の樹脂で形成した。
【０１８５】テスト用端子７０は、補強材８０-1の上ま
で引き出されていて、テスト用端子７０は、樹脂体６０
の中で、最も変形し難い領域に形成されるようにした。
【０１８６】このような樹脂板６０ａであると、樹脂板
６０ａの縁に沿って、補強材８０-1、８０-2がそれぞれ
形成されていることによって、樹脂板６０ａを変形し難
くでき、テスト用端子７０とテスタのソケット電極、ま
たはプローブとの接触精度を良好とすることができる。
【０１８７】しかも、キャリア予定部２０´を樹脂板６
０ａから切り離すための切断は、樹脂体６０ａの厚み
を、例えば０．６ｍｍ程度まで薄くなっていることによ
り、容易できる。特に切断の時に、切断用金型にかける
荷重を小さくできる。よって、この発明の第２〜第４の
実施の形態に係るボールグリッドアレイ型の半導体装置
に、特に好適な樹脂板６０ａを得ることができる。
【０１８８】図３３は、第２の樹脂板を示す斜視図であ
る。
【０１８９】第１の樹脂板６０ａでは、テスト用端子７
０が、チップ１０が持つ４つの辺のうちの２つの辺に対
応させて形成されている。この第２の樹脂板６０ｂで
は、チップ１０が持つ４つの辺の全てに対応させて形成
されている。
【０１９０】図３３に示すように、この第２の樹脂板で
は、厚み０．６ｍｍで、エポキシ系の樹脂板６０ｂの切
断箇所６８の周囲を囲んで、チップ接続面に補強材８２
-1を、実装面に補強材８２-2をそれぞれ形成し、樹脂板
６０を補強している。この例では、補強材８０-1、８０
-2をそれぞれ、厚みが１．２ｍｍでエポキシ系の樹脂で
形成した。
【０１９１】テスト用端子７０は、第１の実施の形態と
同様、補強材８０-1の上まで引き出され、テスト用端子
７０が、樹脂体６０ｂの中で、最も変形し難い領域に形
成されるようにした。
【０１９２】このような樹脂板６０ｂであっても変形し
難くでき、テスト用端子７０とテスタのソケット電極、
またはプローブとの接触精度を良好にできると同時に、
キャリア予定部２０´を樹脂板６０から切り離すための
切断を容易できる。
【０１９３】図３４は、第３の樹脂板を示す斜視図であ
る。
【０１９４】第１の樹脂板６０ａでは補強材８０-1、８
０-2がそれぞれ、樹脂板６０ａと一体に形成され、同様
に、第２の樹脂板６０ｂでは補強材８２-1、８２-2がそ
れぞれ、樹脂板６０ｂと一体に形成されている。
【０１９５】このように補強材は樹脂板と一体に形成さ
れても、それぞれ別の部材とされても良い。この第３の
樹脂板６０ｃでは、補強材８４-1、８４-2を、樹脂板６
０ｃに着脱自在に形成している。補強材８４-1、８４-2
はそれぞれ、第１、第２の樹脂板のときと同様に、厚み
が１．２ｍｍでエポキシ系の樹脂で形成した。
【０１９６】図３４に示すように、補強材８４-1、８４
-2は、ビスとワッシャ、あるいはボルトとナットのよう
な止め具８６-1、８６-2を使用して、樹脂板６０ｃに止
められている。止め具８６-1、８６-2は、樹脂板６０ｃ
のツーリングホール６４を介して、樹脂板６０ｃを、補
強材８４-1と８４-2とによって挟み込む。
【０１９７】また、補強材８４-1は、樹脂板６０ｃの上
に被せられるために、樹脂板６０ｃのチップ接続面上に
形成されているテスト用端子７０が補強材８４-1によっ
て隠されてしまう。このため、補強材８４-1の、テスト
用端子７０に対応する部分には、テスタのソケット電
極、またはプローブをテスト用端子７０に接触できるよ
うに、テスト用端子７０を補強材８４-1から露出させる
ための窓８８が設けられている。
【０１９８】このような樹脂板６０ｃでもテスト用端子
７０とテスタのソケット電極、またはプローブとの接触
精度を良好にできると同時に、キャリア予定部２０´を
樹脂板６０から切り離すための切断を容易できる。
【０１９９】
【発明の効果】以上、説明したように、この発明によれ
ば、ボールグリッドアレイ型、あるいはそれに準じた外
部端子を有し、装置の小型化とともに製造コストを減ず
ることが可能な構造を有し、チップの端子とチップキャ
リアの接続用端子とを互いに電気的に接続するための接
続体に、長い寿命を持たせることが可能な半導体装置
と、装置を回路基板に実装する前に、ボールグリッドア
レイ型、あるいはそれに準じた外部端子を傷めずに済む
半導体装置と、連続製造が可能でスループットの短縮を
図れる構造を持つ半導体装置とを提供することができ
る。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施の形態に係るボー
ルグリッドアレイ型の半導体装置の断面図。
【図２】図２はＳｎ−Ｐｂ系合金の状態図。
【図３】図３は図１に示す半導体集積回路チップを示す
図で、（ａ）図はキャリア接続面の平面図、（ｂ）図は
（ａ）図のｂ−ｂ線に沿う断面図。
【図４】図４は図１に示すチップキャリアを示す図で、
（ａ）図はチップ接続面の平面図、（ｂ）図は実装面の
平面図、（ｃ）図は（ａ）図および（ｂ）図中のｃ−ｃ
線に沿う断面図。
【図５】図５はＣ４技術の典型的な例を説明するための
図で、（ａ）図および（ｂ）図はそれぞれ接続工程順に
示した断面図。
【図６】図６はＣ４技術の他の例を説明するための図
で、（ａ）図および（ｂ）図はそれぞれ接続工程順に示
した断面図。
【図７】図７はＣ４技術の例の例を説明するための図
で、（ａ）図および（ｂ）図はそれぞれ接続工程順に示
した断面図。
【図８】図８はこの発明の第１の実施の形態に係る装置
のチップとプリント基板との電気的な接続を説明するた
めの図で、（ａ）図および（ｂ）図はそれぞれ接続工程
順に示した断面図。
【図９】図９は樹脂層に用いられた樹脂の特性を示す
図。
【図１０】図１０は温度とバンプの歪みとの関係を示す
図。
【図１１】図１１はバンプの歪みとＴＣＴサイクルとの
関係を示す図。
【図１２】図１２はこの発明の第１の実施の形態に係る
装置を、実装基板に実装する状態を示した断面図。
【図１３】図１３はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図１４】図１４はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図１５】図１５はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図１６】図１６はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図１７】図１７はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図１８】図１８はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図１９】図１９はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図２０】図２０はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図２１】図２１はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図２２】図２２はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図２３】図２３はこの発明の第１の実施の形態に係る
装置の、一製造工程における断面図。
【図２４】図２４はこの発明の第２の実施の形態に係る
ボールグリッドアレイ型の半導体装置を示す図で、
（ａ）図は実装面から見た平面図、（ｂ）図は（ａ）図
中のｂ−ｂ線に沿う断面図。
【図２５】図２５はこの発明の第２の実施の形態に係る
ボールグリッドアレイ型の半導体装置を、樹脂板から分
離した状態を示す図で、（ａ）図はチップ搭載面から見
た平面図、（ｂ）図は（ａ）図からチップを取り除いた
ときの平面図。
【図２６】図２６はインデックスの形を示す図で、
（ａ）図は円弧状のインデックスを示す図、（ｂ）図は
孔状のインデックスを示す図。
【図２７】図２７は第１のテスタを概略的に示した断面
図。
【図２８】図２８は第２のテスタを概略的に示した断面
図。
【図２９】図２９は第３のテスタを概略的に示した断面
図。
【図３０】図３０はこの発明の第３の実施の形態に係る
ボールグリッドアレイ型の半導体装置を、樹脂板から分
離した状態を示す図で、（ａ）図はチップ搭載面から見
た平面図、（ｂ）図は（ａ）図からチップを取り除いた
ときの平面図。
【図３１】図３１はこの発明の第４の実施の形態に係る
ボールグリッドアレイ型の半導体装置の断面図。
【図３２】図３２は第１の樹脂板を示す斜視図。
【図３３】図３３は第２の樹脂板を示す斜視図。
【図３４】図３４は第３の樹脂板を示す斜視図。
【図３５】図３５は、従来のボールグリッドアレイ型の
半導体装置の断面図。
【図３６】図３６は、Ｓｎ−Ｐｂ系合金の状態図。
【図３７】図３７は、従来のボールグリッドアレイ型の
半導体装置を、実装回路基板に実装する工程を示す断面
図。
【符号の説明】
１０…半導体集積回路チップ、１２…パッド、１４…シ
リコン酸化膜、１６…バリアメタル層、１８…ハンダバ
ンプ、２０…チップキャリア、２２…チップ接続用パッ
ド、２６…バリアメタル層、２８…ハンダバンプ、３０
…キャリア内配線層、３２…実装回路基板接続用パッ
ド、３６…バリアメタル層、４０…ハンダバンプ、４４
…導電性接続体、４６…樹脂層、５０…フラックスの
層、６０…樹脂板、６２…切断用溝、６４…ツーリング
ホール、６６…インデックス、７０…テスト用端子、７
２…テストジグ、７４…挿入孔、７５…載置孔、７６…
ソケット電極、７７…プローブ、８０-1、８０-2…補強
材、８２-1、８２-2…補強材、８４-1、８４-2…補強
材、８６-1、８６-2…止め具、８８…窓。
フロントページの続き (56)参考文献 特開 平６−77293（ＪＰ，Ａ) 特開 昭63−304636（ＪＰ，Ａ) 特開 平６−69280（ＪＰ，Ａ) 特開 昭60−759（ＪＰ，Ａ) 特開 平５−129366（ＪＰ，Ａ) 特開 平５−326625（ＪＰ，Ａ) 特開 平６−209055（ＪＰ，Ａ) 特開 平８−330357（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体集積回路チップと、 前記チップと電気的に接続される接続用端子と、この接
    続用端子に電気的に接続されたバンプ型の外部端子を有
    するチップキャリアと、 前記チップの端子と前記チップキャリアの接続用端子と
    を互いに電気的に接続するための接続体とを備え、 前記バンプ型の外部端子と前記接続体とが互いに同種の
    バンプ材料により構成され、かつ前記チップと前記チッ
    プキャリアとの間に、前記チップを前記チップキャリア
    に固定するための固定体が充填されており、 前記バンプ材料は、その融点が、前記樹脂系基板の耐熱
    温度より低い材料から選ばれ、 前記固定体は樹脂を含み、この樹脂は、そのガラス転移
    温度が前記バンプ材料の融点より低く、熱膨張係数が２
    ０ｐｐｍ／℃乃至７５ｐｐｍ／℃の範囲、ヤング率が３
    ０００ＭＰａ乃至９５００ＭＰａの範囲にあるものから
    選ばれて いることを特徴とする半導体装置。
  2. 【請求項２】 前記チップキャリアに、前記チップをテ
    ストするときに使用されるテスト用端子が設けられてい
    ることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記チップキャリアは、樹脂系基板であ
    ることを特徴とする請求項１および請求項２いずれかに
    記載の半導体装置。
  4. 【請求項４】 半導体集積回路チップと、 前記チップと電気的に接続される接続用端子と、この接
    続用端子に電気的に接続されたバンプ型の外部端子とを
    有する樹脂系チップキャリアと、 前記チップの端子と前記樹脂系チップキャリアの接続用
    端子とを互いに電気的に接続するための接続体とを備
    え、 前記バンプ型の外部端子と前記接続体とは互いに同種の
    共晶ハンダ材料からなり、その融点が前記樹脂系チップ
    キャリアの耐熱温度より低い材料から構成され、かつ前
    記チップと前記樹脂系チップキャリアとの間に、前記接
    続体を封止する様に、前記チップを前記樹脂系チップキ
    ャリアに固定するための樹脂が充填され ており、 前記樹脂は、そのガラス転移温度が前記バンプ材料の融
    点より低く、熱膨張係数が２０ｐｐｍ／℃乃至７５ｐｐ
    ｍ／℃の範囲、ヤング率が３０００ＭＰａ乃至９５００
    ＭＰａの範囲にあるものから選ばれていることを特徴と
    する 半導体装置。
  5. 【請求項５】 前記樹脂系チップキャリアに、前記チッ
    プをテストするときに使用されるテスト用端子が設けら
    れていることを特徴とする請求項４に記載の半導体装
    置。
JP25092895A 1995-09-28 1995-09-28 半導体装置 Expired - Fee Related JP3311215B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25092895A JP3311215B2 (ja) 1995-09-28 1995-09-28 半導体装置
TW085111628A TW348308B (en) 1995-09-28 1996-09-23 BGA type semiconductor device and process for making the same
KR1019960042430A KR100272154B1 (ko) 1995-09-28 1996-09-25 반도체장치 및 그 제조방법
US08/721,012 US5998861A (en) 1995-09-28 1996-09-26 Semiconductor device having ball grid array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25092895A JP3311215B2 (ja) 1995-09-28 1995-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH0992685A JPH0992685A (ja) 1997-04-04
JP3311215B2 true JP3311215B2 (ja) 2002-08-05

Family

ID=17215111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25092895A Expired - Fee Related JP3311215B2 (ja) 1995-09-28 1995-09-28 半導体装置

Country Status (4)

Country Link
US (1) US5998861A (ja)
JP (1) JP3311215B2 (ja)
KR (1) KR100272154B1 (ja)
TW (1) TW348308B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101918139B1 (ko) 2011-04-21 2018-11-13 테세라, 인코포레이티드 성형된 저 cte 유전체를 갖는 인터포저
US10748840B2 (en) 2008-05-09 2020-08-18 Invensas Corporation Chip-size, double side connection package and method for manufacturing the same
US11031362B2 (en) 2017-04-21 2021-06-08 Invensas Corporation 3D-interconnect

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500032B2 (ja) * 1997-03-13 2004-02-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP3081559B2 (ja) * 1997-06-04 2000-08-28 ニッコー株式会社 ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11204692A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体装置
JPH11340265A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置及びその製造方法
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
JP4564113B2 (ja) * 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法
JP4130508B2 (ja) * 1999-01-22 2008-08-06 富士通株式会社 半田接合方法及び電子装置の製造方法
JP2000260792A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置
JP4058198B2 (ja) * 1999-07-02 2008-03-05 富士通株式会社 半導体装置の製造方法
JP3334693B2 (ja) 1999-10-08 2002-10-15 日本電気株式会社 半導体装置の製造方法
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US6486554B2 (en) 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
DE10124770C1 (de) * 2001-05-21 2002-10-17 Infineon Technologies Ag Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
US6762489B2 (en) * 2001-11-20 2004-07-13 International Business Machines Corporation Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
US6680530B1 (en) 2002-08-12 2004-01-20 International Business Machines Corporation Multi-step transmission line for multilayer packaging
CN100337782C (zh) * 2002-09-18 2007-09-19 株式会社荏原制作所 接合材料
JP4110992B2 (ja) 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004349495A (ja) 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7218007B2 (en) * 2004-09-28 2007-05-15 Intel Corporation Underfill material to reduce ball limiting metallurgy delamination and cracking potential in semiconductor devices
JP2006210852A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 表面実装型回路部品を実装する回路基板及びその製造方法
US20070045845A1 (en) * 2005-08-31 2007-03-01 Anand Lal Ball grid array interface structure and method
TWI286829B (en) * 2006-01-17 2007-09-11 Via Tech Inc Chip package
JP4830744B2 (ja) 2006-09-15 2011-12-07 パナソニック株式会社 電子部品実装用接着剤及び電子部品実装構造体
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP2008226926A (ja) * 2007-03-08 2008-09-25 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物、半導体装置および半導体装置の製造方法
US20100052122A1 (en) * 2008-08-27 2010-03-04 Advanced Semiconductor Engineering, Inc. Wire bodning package structure
JP5029587B2 (ja) * 2008-12-09 2012-09-19 パナソニック株式会社 電子部品実装構造および電子部品実装方法
KR101565551B1 (ko) 2009-01-07 2015-11-03 삼성전자 주식회사 플립칩 실장체 및 상기 플립칩 실장 방법
JP5316261B2 (ja) * 2009-06-30 2013-10-16 富士通株式会社 マルチチップモジュールおよびプリント基板ユニット並びに電子機器
JP2011018749A (ja) * 2009-07-08 2011-01-27 Olympus Corp 電子装置と電子装置の製造方法
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US9137903B2 (en) * 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
JP5509295B2 (ja) * 2012-11-02 2014-06-04 パナソニック株式会社 半導体装置
JP6219695B2 (ja) * 2013-11-27 2017-10-25 京セラ株式会社 配線基板およびそれを備えた半導体装置
JP6387522B2 (ja) * 2014-12-03 2018-09-12 パナソニックＩｐマネジメント株式会社 実装構造体
TWI609465B (zh) * 2015-12-17 2017-12-21 頎邦科技股份有限公司 散熱封裝構造
US11127706B2 (en) * 2018-09-28 2021-09-21 Intel Corporation Electronic package with stud bump electrical connections

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
JPH0430544A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
JPH06295935A (ja) * 1993-04-07 1994-10-21 Hitachi Ltd 半導体パッケージ
US5640051A (en) * 1993-12-13 1997-06-17 Matsushita Electric Industrial Co., Ltd. Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748840B2 (en) 2008-05-09 2020-08-18 Invensas Corporation Chip-size, double side connection package and method for manufacturing the same
KR101918139B1 (ko) 2011-04-21 2018-11-13 테세라, 인코포레이티드 성형된 저 cte 유전체를 갖는 인터포저
US11031362B2 (en) 2017-04-21 2021-06-08 Invensas Corporation 3D-interconnect
US11929337B2 (en) 2017-04-21 2024-03-12 Invensas Llc 3D-interconnect

Also Published As

Publication number Publication date
KR100272154B1 (ko) 2000-12-01
TW348308B (en) 1998-12-21
US5998861A (en) 1999-12-07
JPH0992685A (ja) 1997-04-04
KR970017920A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
JP3311215B2 (ja) 半導体装置
JP2751912B2 (ja) 半導体装置およびその製造方法
US4825284A (en) Semiconductor resin package structure
JP2994375B2 (ja) モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス
US6689678B2 (en) Process for fabricating ball grid array package for enhanced stress tolerance
US7078822B2 (en) Microelectronic device interconnects
US7397114B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
US6879041B2 (en) Semiconductor device with joint structure having lead-free solder layer over nickel layer
JP3262497B2 (ja) チップ実装回路カード構造
US6610591B1 (en) Methods of ball grid array
US6297559B1 (en) Structure, materials, and applications of ball grid array interconnections
JP4731495B2 (ja) 半導体装置
US6559390B1 (en) Solder connect assembly and method of connecting a semiconductor package and a printed wiring board
KR100367314B1 (ko) 반도체 장치 및 그의 제조방법
US7910402B2 (en) Semiconductor device and fabrication method thereof
JP2713994B2 (ja) パッケージ構造体
JPH0817972A (ja) 部品の接続構造及びその製造方法
KR100642229B1 (ko) 반도체 장치 및 반도체 장치의 실장 구조물
JP2002026073A (ja) 半導体装置およびその製造方法
JPH11330678A (ja) 半田接合方法及び回路基板並びにその回路基板を用いた電子装置
JP2001332641A (ja) 半導体装置の製造方法および半導体装置
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JPH0680701B2 (ja) ピン付チツプキヤリア
JPH09270444A (ja) 基板間の接続構造
JPH11254185A (ja) フレックス接合材

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees