JP2015070187A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015070187A JP2015070187A JP2013204860A JP2013204860A JP2015070187A JP 2015070187 A JP2015070187 A JP 2015070187A JP 2013204860 A JP2013204860 A JP 2013204860A JP 2013204860 A JP2013204860 A JP 2013204860A JP 2015070187 A JP2015070187 A JP 2015070187A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- sealing resin
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
Description
図3(a)〜(d)は、「後入れ工法」を説明するための図である。「後入れ工法」では、先ず、図3(a)に示すように、半導体チップ11のバンプ(突起電極)12が配置される面を配線基板4に向けて、半導体チップ11のバンプ12と配線基板4との位置合わせを行う。配線基板4上にはソルダーレジスト層2が形成されていて、ソルダーレジスト層2の開口部にはバンプ12と位置合わせされる接続パッド3が形成されている。
上記の「後入れ工法」では、接続後に半導体チップ11が占める空間が大きくなり、半導体チップ11と配線基板4のギャップが狭くなると、封止樹脂14の注入が困難になる。また、半導体チップ11の中央部と周辺部とで封止樹脂14注入の進行速度が異なり、半導体チップ11の中央部付近に巻き込みボイドが生じるおそれがある。このようなおそれを低減するため、配線基板4にプラズマ処理を施し、封止樹脂の濡れ性を向上させる方法がある。
次に、図4(b)に示すように、半導体チップ11のバンプ12が配置された面を配線基板4に向けて、半導体チップ11のバンプ12と配線基板4の接続パッド3との位置合わせを行う。そして、図4(c)に示すように、半導体チップ11、配線基板4、封止樹脂15を加熱及び加圧することによって封止樹脂15を硬化させ、半導体チップ11を配線基板4に搭載する。なお、図4(c)中に、封止樹脂15を加熱及び加圧する加熱・加圧ツール20を示す。
また、配線基板4の保護絶縁層にボイドトラップ用の切欠開口部を設けた場合、封止樹脂内15にはボイドが存在していることとなる。このボイドの存在により、保護絶縁層の剥離等の不具合が発生するおそれがある。
本発明は、上記の点に鑑みてなされたものであり、封止樹脂内にボイドが存在しない半導体装置及び半導体装置の製造方法を提供することを目的とする。
また、本発明の一態様の半導体装置は、上記態様において、前記半導体チップのバンプが、当該半導体チップの周囲に配置されたペリフェラル配置で配置されていることが望ましい。
また、本発明一態様の半導体装置は、上記態様において、前記半導体チップのバンプ及び前記配線基板の半導体チップ搭載用接続パッドは、前記二種類の封止樹脂のうちの一種類の封止樹脂によって封止されていることが望ましい。
図1(a)〜(e)は、本実施形態の半導体装置及び半導体装置の製造方法を説明するための工程図である。図2(a)〜(e)は、図1(a)〜(e)の各々に対応する上面図であって、図1(a)〜(e)は、図2(a)〜(e)中に示した線分A−A’に沿う断面図である。
本実施形態では、図1(a)、図2(a)に示すように、先ず、配線基板4上に第1封止樹脂10を供給する。また、配線基板4の少なくとも片側の最表層には、半導体チップ11と接続するための接続パッド3が設けられている。また、配線基板4の最表層にソルダーレジスト層2を設けることも可能である。
(実施例)
実施例では、各辺が7.3mmの矩形形状を有する半導体チップと、半導体チップを搭載する接続パッドが形成された17mm角の配線基板を用いて半導体装置を作成し、評価を行った。半導体チップのバンプは金スタッドバンプであり、バンプのピッチは50μmである。配線基板の接続パッドは、Cuの上にSn−3.5Agはんだ層が形成された構成とした。
本実施例では、上記した本実施例の半導体装置と比較するため、以下のようにして比較例の半導体装置を製造した。
配線基板の半導体チップ搭載面に、O2プラズマを100Wで30秒間照射した。この配線基板に60℃のホットプレート上で第1封止樹脂を配線基板の略中央部に9mg塗布する。次に、バンプが配置される面を配線基板に向けて、半導体チップのバンプと配線基板の接続パッドとを位置合わせしながら半導体チップを第1封止樹脂上に載せる。そして、半導体チップを配線基板に圧着させ、240℃で5秒間加熱する。この後、さらに第1封止樹脂を165℃で90分硬化させた。
上記のようにして作成された半導体装置を超音波探傷装置にて観察を行ったところ、ボイドが見られた。
2…ソルダーレジスト層
3…接続パッド
4…配線基板
5…開口部
10…第1封止樹脂
11…半導体チップ
12…バンプ
13…第2封止樹脂
14、15…封止樹脂
20…加熱・加圧ツール
21…封止樹脂注入ノズル
Claims (6)
- 少なくとも片側に半導体チップ搭載用接続パッドを有する配線基板と、
前記配線基板にフリップチップ方式で搭載される半導体チップと、
前記半導体チップと前記配線基板との間に充填された少なくとも二種類の封止樹脂と、を有することを特徴とする半導体装置。 - 前記半導体チップのバンプは、当該半導体チップの周囲に配置されたペリフェラル配置で配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップは、各辺が4mm以上の矩形形状を有することを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体チップのバンプ及び前記配線基板の半導体チップ搭載用接続パッドは、前記二種類の封止樹脂のうちの一種類の封止樹脂によって封止されていることを特徴とする請求項1から3のいずれかに1項に記載の半導体装置。
- 少なくとも片側に半導体チップ搭載用接続パッドを有する配線基板上に第1封止樹脂を供給する工程と、
前記配線基板上の前記第1封止樹脂上に半導体チップを固定する工程と、
前記半導体チップと前記配線基板との間であって、かつ前記第1封止樹脂の周囲に第2封止樹脂を充填し、前記半導体チップのバンプと前記配線基板の半導体チップ搭載用接続パッドとの電気的接続を封止する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記半導体チップのバンプと前記配線基板の半導体チップ搭載用接続パッドとの電気的接続を封止する工程は、前記半導体チップを前記配線基板に搭載した後に第2封止樹脂を充填する後入れ工法で行うことを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013204860A JP2015070187A (ja) | 2013-09-30 | 2013-09-30 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013204860A JP2015070187A (ja) | 2013-09-30 | 2013-09-30 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015070187A true JP2015070187A (ja) | 2015-04-13 |
Family
ID=52836575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013204860A Pending JP2015070187A (ja) | 2013-09-30 | 2013-09-30 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015070187A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107636812A (zh) * | 2015-06-17 | 2018-01-26 | 英特尔公司 | 双材料高k热密封剂系统 |
CN107769740A (zh) * | 2016-08-23 | 2018-03-06 | 株式会社村田制作所 | 高频放大器模块 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855938A (ja) * | 1994-08-15 | 1996-02-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH11168122A (ja) * | 1997-10-02 | 1999-06-22 | Matsushita Electric Ind Co Ltd | 回路基板への半導体素子の装着方法、及び半導体装置 |
JP2008205260A (ja) * | 2007-02-21 | 2008-09-04 | Sharp Corp | 回路基板接合構造体およびその製造方法 |
WO2008123414A1 (ja) * | 2007-03-30 | 2008-10-16 | Sumitomo Bakelite Co., Ltd. | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 |
JP2013012541A (ja) * | 2011-06-28 | 2013-01-17 | Apic Yamada Corp | 平行昇降機構および半導体製造装置 |
JP2013165148A (ja) * | 2012-02-10 | 2013-08-22 | Toppan Printing Co Ltd | 配線基板及びそれを用いた半導体装置 |
-
2013
- 2013-09-30 JP JP2013204860A patent/JP2015070187A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855938A (ja) * | 1994-08-15 | 1996-02-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH11168122A (ja) * | 1997-10-02 | 1999-06-22 | Matsushita Electric Ind Co Ltd | 回路基板への半導体素子の装着方法、及び半導体装置 |
JP2008205260A (ja) * | 2007-02-21 | 2008-09-04 | Sharp Corp | 回路基板接合構造体およびその製造方法 |
WO2008123414A1 (ja) * | 2007-03-30 | 2008-10-16 | Sumitomo Bakelite Co., Ltd. | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 |
JP2013012541A (ja) * | 2011-06-28 | 2013-01-17 | Apic Yamada Corp | 平行昇降機構および半導体製造装置 |
JP2013165148A (ja) * | 2012-02-10 | 2013-08-22 | Toppan Printing Co Ltd | 配線基板及びそれを用いた半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107636812A (zh) * | 2015-06-17 | 2018-01-26 | 英特尔公司 | 双材料高k热密封剂系统 |
JP2018518824A (ja) * | 2015-06-17 | 2018-07-12 | インテル・コーポレーション | 2つの材料の高k熱封入剤システム |
US10475715B2 (en) | 2015-06-17 | 2019-11-12 | Intel Corporation | Two material high K thermal encapsulant system |
CN107636812B (zh) * | 2015-06-17 | 2021-07-27 | 英特尔公司 | 双材料高k热密封剂系统 |
CN107769740A (zh) * | 2016-08-23 | 2018-03-06 | 株式会社村田制作所 | 高频放大器模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4703556B2 (ja) | 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法 | |
JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
TW201225210A (en) | Semiconductor device and method of forming high routing density interconnect sites on substrate | |
US11217460B2 (en) | Multiple underfills for flip chip packages | |
TW200525666A (en) | Bump-on-lead flip chip interconnection | |
JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014063974A (ja) | チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法 | |
JP5967629B2 (ja) | 回路モジュール及びその製造方法 | |
JPWO2007096946A1 (ja) | 実装体及びその製造方法 | |
JP2012204631A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP2007059600A (ja) | 部品実装方法および部品実装体 | |
JP2016184612A (ja) | 半導体装置の実装方法 | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
US10586764B2 (en) | Semiconductor package with programmable signal routing | |
JP5228479B2 (ja) | 電子装置の製造方法 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
US9240391B2 (en) | Semiconductor device | |
JP2015070187A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4129837B2 (ja) | 実装構造体の製造方法 | |
JP2013211426A (ja) | 部品内蔵配線板、及びその製造方法 | |
JP2012124244A (ja) | 半導体素子の実装方法、及び実装体 | |
JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
JP2015220291A (ja) | 半導体装置及びその製造方法 | |
WO2018198544A1 (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171219 |