JP2000299399A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000299399A JP2000299399A JP10438699A JP10438699A JP2000299399A JP 2000299399 A JP2000299399 A JP 2000299399A JP 10438699 A JP10438699 A JP 10438699A JP 10438699 A JP10438699 A JP 10438699A JP 2000299399 A JP2000299399 A JP 2000299399A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- integrated circuit
- warpage
- circuit chip
- copper pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 温度サイクル試験時等におけるシリコンチッ
プの反りを無くすようにした、絶縁基板の基板接続面に
バンプを備えた半導体装置を提供する。 【解決手段】 絶縁基板の一面側にバンプを固定し、他
面側に集積回路チップを搭載してなる半導体装置におい
て、絶縁基板５の他面側の最外周部に、反り抑制部材
（銅パターン）１７を配置し、反りを抑制した。
プの反りを無くすようにした、絶縁基板の基板接続面に
バンプを備えた半導体装置を提供する。 【解決手段】 絶縁基板の一面側にバンプを固定し、他
面側に集積回路チップを搭載してなる半導体装置におい
て、絶縁基板５の他面側の最外周部に、反り抑制部材
（銅パターン）１７を配置し、反りを抑制した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に基板接続面に外部接続端子としてのバンプを備
えると共に、集積回路チップを樹脂で封止した半導体装
置に関する。
し、特に基板接続面に外部接続端子としてのバンプを備
えると共に、集積回路チップを樹脂で封止した半導体装
置に関する。
【０００２】
【従来の技術】近年、半導体装置及びそれを実装する多
層プリント基板配線板は、小型薄型化，高性能化，高速
化，高信頼性化が求められている。例えば、半導体装置
は小型薄型化の要求から「ピン挿入型のパッケージ」か
ら「表面実装型のパッケージ」ヘと移行し、半導体素子
をプリント基板へ直接実装するような「ベアチップ実
装」と呼ばれる実装方法も研究されている。また、前記
実装密度向上のための手法として、ＣＯＢ（Chip on
board ），ＦＣ（Flip Chip），ＴＣＰ（Tape carrie
r package）などが知られている。
層プリント基板配線板は、小型薄型化，高性能化，高速
化，高信頼性化が求められている。例えば、半導体装置
は小型薄型化の要求から「ピン挿入型のパッケージ」か
ら「表面実装型のパッケージ」ヘと移行し、半導体素子
をプリント基板へ直接実装するような「ベアチップ実
装」と呼ばれる実装方法も研究されている。また、前記
実装密度向上のための手法として、ＣＯＢ（Chip on
board ），ＦＣ（Flip Chip），ＴＣＰ（Tape carrie
r package）などが知られている。
【０００３】樹脂封止型半導体装置では薄型化が進み、
約１ｍｍの厚さを有するＴＳＯＰ（Thin Small Outli
ne Package ）やＴＱＦＰ（Thin Small Quad Flat
Package）等の薄型パッケージが開発されている。更に
近年、小型化，薄型化した半導体装置として、例えば半
田バンプを使用したＣＳＰ（チップ・サイズ・パッケー
ジ）型の半導体装置が登場してきた。
約１ｍｍの厚さを有するＴＳＯＰ（Thin Small Outli
ne Package ）やＴＱＦＰ（Thin Small Quad Flat
Package）等の薄型パッケージが開発されている。更に
近年、小型化，薄型化した半導体装置として、例えば半
田バンプを使用したＣＳＰ（チップ・サイズ・パッケー
ジ）型の半導体装置が登場してきた。
【０００４】
【発明が解決しようとする課題】しかしながら、ＣＳＰ
型の半導体装置では前述の薄型化により曲げに対しての
強度が弱くなるため、実装後の温度サイクル試験時に、
シリコンチップと封止樹脂との熱膨張係数の差によって
発生する熱応力により、反ってしまうという問題が発生
している。この「反り」は、特に半導体素子において、
搭載するプリント配線基板の接続部であるバンプに応力
が集中する原因となり、バンプが破壊して導通不良とな
るなどの問題を引き起こしている。
型の半導体装置では前述の薄型化により曲げに対しての
強度が弱くなるため、実装後の温度サイクル試験時に、
シリコンチップと封止樹脂との熱膨張係数の差によって
発生する熱応力により、反ってしまうという問題が発生
している。この「反り」は、特に半導体素子において、
搭載するプリント配線基板の接続部であるバンプに応力
が集中する原因となり、バンプが破壊して導通不良とな
るなどの問題を引き起こしている。
【０００５】現在、一般的な反り対策としてシリコンチ
ップと封止樹脂との熱膨張係数の差を小さくすることに
より、対処しようとしているが、シリコンチップも封止
樹脂も素材の違うものであるため、現実には完全になく
すことができず、またバンプの寿命信頼性を著しく悪く
し、大きな問題となっている。
ップと封止樹脂との熱膨張係数の差を小さくすることに
より、対処しようとしているが、シリコンチップも封止
樹脂も素材の違うものであるため、現実には完全になく
すことができず、またバンプの寿命信頼性を著しく悪く
し、大きな問題となっている。
【０００６】そこで本発明の課題は、温度サイクル試験
時等におけるシリコンチップの反りを無くすようにした
基板接続面にバンプを備えた半導体装置を提供すること
である。
時等におけるシリコンチップの反りを無くすようにした
基板接続面にバンプを備えた半導体装置を提供すること
である。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に本発明は、絶縁基板の一面側にバンプを固定し、他面
側に集積回路チップを搭載してなる半導体装置におい
て、前記絶縁基板の他面側の最外周部に、反り抑制部材
を配置したことを特徴とする。
に本発明は、絶縁基板の一面側にバンプを固定し、他面
側に集積回路チップを搭載してなる半導体装置におい
て、前記絶縁基板の他面側の最外周部に、反り抑制部材
を配置したことを特徴とする。
【０００８】また、前記半導体装置は、前記集積回路チ
ップおよび他面側を封止樹脂で覆った樹脂封止型半導体
装置であることを特徴とする。
ップおよび他面側を封止樹脂で覆った樹脂封止型半導体
装置であることを特徴とする。
【０００９】このようにすれば、反り抑制部材として強
度があり、曲がり難い材質を使用すれば、集積回路チッ
プ（シリコンチップ）と封止樹脂層との熱膨張係数の差
に基づいて発生する熱応力による反りを防ぐことができ
る。
度があり、曲がり難い材質を使用すれば、集積回路チッ
プ（シリコンチップ）と封止樹脂層との熱膨張係数の差
に基づいて発生する熱応力による反りを防ぐことができ
る。
【００１０】
【発明の実施の形態】以下、本発明の半導体装置を図示
の実施例に基づいて説明する。説明の順序は、（１）構
成、（２）製造工程、（３）反り量の確認試験（シミュ
レーション）である。
の実施例に基づいて説明する。説明の順序は、（１）構
成、（２）製造工程、（３）反り量の確認試験（シミュ
レーション）である。
【００１１】（１）構成 図１及び図２に、本実施例のＣＳＰ型の半導体装置１を
示す。半導体装置１は、半導体チップ（集積回路チッ
プ）２よりも平面的に一回り大きい絶縁基板５（以下、
絶縁基板と記す）を有する。絶縁基板５は、例えば1２
ｍｍ角、厚さ０．７５ｍｍのポリイミド製のフィルム片
である。
示す。半導体装置１は、半導体チップ（集積回路チッ
プ）２よりも平面的に一回り大きい絶縁基板５（以下、
絶縁基板と記す）を有する。絶縁基板５は、例えば1２
ｍｍ角、厚さ０．７５ｍｍのポリイミド製のフィルム片
である。
【００１２】絶縁基板（インターポーザー）５の表面に
は、集積回路チップ２と外部接続端子であるバンプ１３
とを電気的に接続するための多数の銅パターン４および
６、反りを軽減させるための銅パターン１７が形成され
ている。銅パターン６は、絶縁基板５に形成されたスル
ーホール１４上に位置し、該スルーホール１４を介して
バンプ１３と接続される。以下、この領域を、バンプ接
続ランド６と呼ぶ。各銅パターンのバンプ接続ランド６
は、上記スルーホール１４の位置に対応して、絶縁基板
５の各辺に沿って連続的に配置されると共に、その並び
の方向と直交方向３列に並んで配置されている。
は、集積回路チップ２と外部接続端子であるバンプ１３
とを電気的に接続するための多数の銅パターン４および
６、反りを軽減させるための銅パターン１７が形成され
ている。銅パターン６は、絶縁基板５に形成されたスル
ーホール１４上に位置し、該スルーホール１４を介して
バンプ１３と接続される。以下、この領域を、バンプ接
続ランド６と呼ぶ。各銅パターンのバンプ接続ランド６
は、上記スルーホール１４の位置に対応して、絶縁基板
５の各辺に沿って連続的に配置されると共に、その並び
の方向と直交方向３列に並んで配置されている。
【００１３】集積回路チップ２の回路形成面側に形成し
た電極パッド３から伸びる導体ワイヤ７の一端が、この
幅広の領域に接続される。以下、この領域をワイヤ接続
ランド４という。本実施の形態例において、銅パターン
１０の線幅は例えば０．０４ｍｍであり、バンプ接続ラ
ンド６の幅は約０．３ｍｍ、ワイヤ接続ランド４の幅は
約０．１ｍｍである。また、隣り合うバンプ接続ランド
６間のピッチは、例えば０．５ｍｍである。
た電極パッド３から伸びる導体ワイヤ７の一端が、この
幅広の領域に接続される。以下、この領域をワイヤ接続
ランド４という。本実施の形態例において、銅パターン
１０の線幅は例えば０．０４ｍｍであり、バンプ接続ラ
ンド６の幅は約０．３ｍｍ、ワイヤ接続ランド４の幅は
約０．１ｍｍである。また、隣り合うバンプ接続ランド
６間のピッチは、例えば０．５ｍｍである。
【００１４】図２に示すように、上記銅パターン６を形
成した絶縁基板５の表面には、その全域に渡って、エポ
キシ系樹脂からなる半田マスク１１が塗布される。導体
ワイヤ７のボンデイングのために、銅パターンのワイヤ
接続ランド４上の半田マスク１１が除去される。集積回
路チップ２は、半田マスク１１の上に滴下された液状の
エポキシ系樹脂からなるダイペースト１２によって、絶
縁基板５上に接着される。これによって、上記すべての
銅パターンのバンプ接続ランド６は、集積回路チップ２
の下に位置する。また、８は銅パターン４上のメッキ、
９はモールド樹脂、１０は銅パターンである。
成した絶縁基板５の表面には、その全域に渡って、エポ
キシ系樹脂からなる半田マスク１１が塗布される。導体
ワイヤ７のボンデイングのために、銅パターンのワイヤ
接続ランド４上の半田マスク１１が除去される。集積回
路チップ２は、半田マスク１１の上に滴下された液状の
エポキシ系樹脂からなるダイペースト１２によって、絶
縁基板５上に接着される。これによって、上記すべての
銅パターンのバンプ接続ランド６は、集積回路チップ２
の下に位置する。また、８は銅パターン４上のメッキ、
９はモールド樹脂、１０は銅パターンである。
【００１５】図３に示すように、各銅パターン４，６，
１７は配置されており、反りを軽減させる為の銅パター
ン１７は本実施の形態例では幅を約１．０ｍｍとして、
絶縁基板５のチップ面側の全外周に枠状に形成されてい
る。
１７は配置されており、反りを軽減させる為の銅パター
ン１７は本実施の形態例では幅を約１．０ｍｍとして、
絶縁基板５のチップ面側の全外周に枠状に形成されてい
る。
【００１６】（２）製造工程 次に、図４に示した製造工程に従って、本実施の形態例
での半導体装置１の製造方法について説明する。
での半導体装置１の製造方法について説明する。
【００１７】最初に、ポリイミド製のフィルム片からな
る絶縁基板５に、スルーホール１４を形成する。このス
ルーホール１４は打ち抜き部材による打ち抜き加工、又
はフォトリソグラフイー技術を用いて、下穴を空けてお
き、切削加工により形成することができる（工程
（Ａ））。スルーホール１４を形成した絶縁基板５の全
面に、銅箔１６をラミネートする（工程（Ｂ））。銅箔
１６の一部をフォトリソグラフィー技術を用いてエッチ
ングし、絶縁基板５上に銅パターン４，６および１７を
得る（工程（Ｃ））。上記銅パターン６を形成した絶縁
基板５の表面に、銅パターンのワイヤ接続ランド４が形
成された外周部分及び銅パターシを除いて、半田マスク
１１を塗布する（工程（Ｄ））。本実施の形態例では製
造方法の簡易化のために銅パターン１７には半田マスク
１１を塗布しなかったが、ここで行なっても何ら問題は
ない。その後、露出した銅パターン４（ワイヤ接続ラン
ド）に、Ｎｉ又はＡｕメッキ８を施す。
る絶縁基板５に、スルーホール１４を形成する。このス
ルーホール１４は打ち抜き部材による打ち抜き加工、又
はフォトリソグラフイー技術を用いて、下穴を空けてお
き、切削加工により形成することができる（工程
（Ａ））。スルーホール１４を形成した絶縁基板５の全
面に、銅箔１６をラミネートする（工程（Ｂ））。銅箔
１６の一部をフォトリソグラフィー技術を用いてエッチ
ングし、絶縁基板５上に銅パターン４，６および１７を
得る（工程（Ｃ））。上記銅パターン６を形成した絶縁
基板５の表面に、銅パターンのワイヤ接続ランド４が形
成された外周部分及び銅パターシを除いて、半田マスク
１１を塗布する（工程（Ｄ））。本実施の形態例では製
造方法の簡易化のために銅パターン１７には半田マスク
１１を塗布しなかったが、ここで行なっても何ら問題は
ない。その後、露出した銅パターン４（ワイヤ接続ラン
ド）に、Ｎｉ又はＡｕメッキ８を施す。
【００１８】次に、絶縁基板５の集積回路チップ２が搭
載される領域に、デイスペンサー１８によって、エポキ
シ系樹脂からなるダイペースト１２を滴下する（工程
（Ｅ））。ダイペースト１２の供給は、集積回路チップ
２下に均一にダイペースト１２が広がるように、その量
及び滴下位置を考慮する必要がある。液状のダイペース
ト１２が硬化する前に、上方より別の工程で製造した集
積回路チップ２を一定の圧力で押し付け、ダイペースト
１２を集積回路チップ２の下面全域に行き渡らせる（工
程（Ｆ））。この状態で、ヒータ等により雰囲気温度を
上げて、ダイペースト１２を硬化させ、絶縁基板５上に
集積回路チップ２を固定する。
載される領域に、デイスペンサー１８によって、エポキ
シ系樹脂からなるダイペースト１２を滴下する（工程
（Ｅ））。ダイペースト１２の供給は、集積回路チップ
２下に均一にダイペースト１２が広がるように、その量
及び滴下位置を考慮する必要がある。液状のダイペース
ト１２が硬化する前に、上方より別の工程で製造した集
積回路チップ２を一定の圧力で押し付け、ダイペースト
１２を集積回路チップ２の下面全域に行き渡らせる（工
程（Ｆ））。この状態で、ヒータ等により雰囲気温度を
上げて、ダイペースト１２を硬化させ、絶縁基板５上に
集積回路チップ２を固定する。
【００１９】集積回路チップ２の電極パッド３とメッキ
した銅パターンのワイヤ接続ランド４とを、導体ワイヤ
７でボンデイングした後、モールド樹脂９で集積回路チ
ップ２を封止する（工程（Ｇ））。最後に、絶縁基板５
のスルーホール１４内にペーストを充填し、バンプ１３
を移載し、さらに溶融して、バンプ１３とバンプ接続ラ
ンド６を接合する（工程（Ｈ））。以上の工程を経て、
半導体装置１が完成する。
した銅パターンのワイヤ接続ランド４とを、導体ワイヤ
７でボンデイングした後、モールド樹脂９で集積回路チ
ップ２を封止する（工程（Ｇ））。最後に、絶縁基板５
のスルーホール１４内にペーストを充填し、バンプ１３
を移載し、さらに溶融して、バンプ１３とバンプ接続ラ
ンド６を接合する（工程（Ｈ））。以上の工程を経て、
半導体装置１が完成する。
【００２０】（３）反り量の確認試験 以上のように製造する半導体装置１において確認の為
に、温度が２００°Ｃの雰囲気中に投入した場合の反り
量の確認をシミュレーションにて行なった。
に、温度が２００°Ｃの雰囲気中に投入した場合の反り
量の確認をシミュレーションにて行なった。
【００２１】図５にシミュレーションに使用した従来の
製法によるサイズの同じ１２ｍｍ角のＣＳＰ型の半導体
装置１（最外周に銅パターンを設けていないもの）の斜
視図、図６にシミュレーションに使用した本実施の形態
例に示す製法で製造したＣＳＰ型の半導体装置１（最外
周に銅パターン１７を設けたもの）の斜視図を示す。
製法によるサイズの同じ１２ｍｍ角のＣＳＰ型の半導体
装置１（最外周に銅パターンを設けていないもの）の斜
視図、図６にシミュレーションに使用した本実施の形態
例に示す製法で製造したＣＳＰ型の半導体装置１（最外
周に銅パターン１７を設けたもの）の斜視図を示す。
【００２２】図７は図６のモールド樹脂部分を除いた内
部構造を示す斜視図であるが、今回のシミュレーション
では、反り抑制部分の効果を明確に確認するために厚み
を０．２ｍｍで行なった。
部構造を示す斜視図であるが、今回のシミュレーション
では、反り抑制部分の効果を明確に確認するために厚み
を０．２ｍｍで行なった。
【００２３】結果、従来の製法によるサイズの同じ１２
ｍｍ角のもの（最外周に銅パターンを設けていないも
の）は２００°Ｃ雰囲気中で最大およそ２５μｍの反り
が確認されたが、本実施の形態例に示す製法で製造した
半導体装置１では２００°Ｃ雰囲気中で最大およそ５μ
ｍの反り量まで減少した。
ｍｍ角のもの（最外周に銅パターンを設けていないも
の）は２００°Ｃ雰囲気中で最大およそ２５μｍの反り
が確認されたが、本実施の形態例に示す製法で製造した
半導体装置１では２００°Ｃ雰囲気中で最大およそ５μ
ｍの反り量まで減少した。
【００２４】以上、本発明の一実施の形態例を図面に沿
って説明した。本発明の適用範囲が、上記実施の形態例
において示した事項に限定されないことは勿論である。
本実施の形態例においては、銅パターンをそのまま最外
周に残すことで反りを抑制したが、本発明の本質は、最
外周に強度のある曲がりにくい材質で構成された制御部
分を設けるというものであり、チップ自体の反りを抑制
することが重要である。例えば、銅パターンの代わりに
アルミニュームを用いてもよい。
って説明した。本発明の適用範囲が、上記実施の形態例
において示した事項に限定されないことは勿論である。
本実施の形態例においては、銅パターンをそのまま最外
周に残すことで反りを抑制したが、本発明の本質は、最
外周に強度のある曲がりにくい材質で構成された制御部
分を設けるというものであり、チップ自体の反りを抑制
することが重要である。例えば、銅パターンの代わりに
アルミニュームを用いてもよい。
【００２５】更に本実施の形態例ではバンプ１３が３列
の場合を説明したが、１列又は２列のバンプ１３を備え
たパッケージにも本発明を適用することができるのは勿
論である。更にまた、本実施の形態例ではＣＳＰ型の半
導体装置１の場合を説明したが、その他の半導体装置に
本発明を適用できるのは勿論である。
の場合を説明したが、１列又は２列のバンプ１３を備え
たパッケージにも本発明を適用することができるのは勿
論である。更にまた、本実施の形態例ではＣＳＰ型の半
導体装置１の場合を説明したが、その他の半導体装置に
本発明を適用できるのは勿論である。
【００２６】
【発明の効果】以上説明したように本発明によれば、最
外周に強度のある曲がりにくい材質で構成された制御部
分（反り抑制手段）を設けることにより、基板へのマウ
ント時に例えばＣＳＰ型半導体装置の反りを減少させ、
バンプが半田であって内部の半導体チップのサイズを小
さくした場合や、ＣＳＰ型半導体装置の厚みを薄くした
ときに問題となっていた、マウント時の半田不着率が減
少し、その歩留まりと信頼性を向上させることができ
る。
外周に強度のある曲がりにくい材質で構成された制御部
分（反り抑制手段）を設けることにより、基板へのマウ
ント時に例えばＣＳＰ型半導体装置の反りを減少させ、
バンプが半田であって内部の半導体チップのサイズを小
さくした場合や、ＣＳＰ型半導体装置の厚みを薄くした
ときに問題となっていた、マウント時の半田不着率が減
少し、その歩留まりと信頼性を向上させることができ
る。
【００２７】また、その後の使用環境でも温度変化によ
る例えばＣＳＰ型半導体装置の反りを軽減できるため、
バンプ部分への応力を軽減しバンプ部の寿命を延長し、
接合部分の信頼性を向上することができる。
る例えばＣＳＰ型半導体装置の反りを軽減できるため、
バンプ部分への応力を軽減しバンプ部の寿命を延長し、
接合部分の信頼性を向上することができる。
【図１】本発明の実施の形態例の一部を切り欠いて示し
た外観斜視図である。
た外観斜視図である。
【図２】同実施の形態例の側断面図である。
【図３】同実施の形態例における銅パターンの形成を示
す斜視図である。
す斜視図である。
【図４】同実施の形態例における製造工程を示す図であ
る。
る。
【図５】シミュレーションに使用した従来の製法による
サイズの同じ１２ｍｍ角のＣＳＰ型の半導体装置（最外
周に銅パターンを設けていないもの）の斜視図である。
サイズの同じ１２ｍｍ角のＣＳＰ型の半導体装置（最外
周に銅パターンを設けていないもの）の斜視図である。
【図６】シミュレーションに使用した本実施の形態例に
示す製法で製造したＣＳＰ型の半導体装置（最外周に銅
パターンを設けたもの）の斜視図である。
示す製法で製造したＣＳＰ型の半導体装置（最外周に銅
パターンを設けたもの）の斜視図である。
【図７】図６のモールド樹脂部分を除いた内部構造を示
す斜視図である。
す斜視図である。
１…半導体装置、２…集積回路チップ、３…電極パッ
ド、４…ワイヤ接続ランド、５…絶縁基板、６…バンプ
接続ランド、７…導体ワイヤ、８…メッキ、９…モール
ド樹脂、１０…銅パターン、１１…半田マスク、１２…
ダイペースト、１３…バンプ、１４…スルーホール、１
６…銅箔、１７…反り抑制部分である銅パターン、１８
…ディスペンサ
ド、４…ワイヤ接続ランド、５…絶縁基板、６…バンプ
接続ランド、７…導体ワイヤ、８…メッキ、９…モール
ド樹脂、１０…銅パターン、１１…半田マスク、１２…
ダイペースト、１３…バンプ、１４…スルーホール、１
６…銅箔、１７…反り抑制部分である銅パターン、１８
…ディスペンサ
Claims (4)
- 【請求項１】 絶縁基板の一面側にバンプを固定し、他
面側に集積回路チップを搭載してなる半導体装置におい
て、 前記絶縁基板の他面側の最外周部に、反り抑制部材を配
置したことを特徴とする半導体装置。 - 【請求項２】 前記半導体装置は、前記集積回路チップ
および他面側を封止樹脂で覆った樹脂封止型半導体装置
であることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記絶縁基板は矩形状をなし、前記反り
抑制部材は矩形の枠状をなしたことを特徴とする請求項
１または請求項２記載の半導体装置。 - 【請求項４】 前記半導体装置は、ＣＳＰ型半導体装置
であることを特徴とする請求項１乃至請求項３のいずれ
かに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10438699A JP2000299399A (ja) | 1999-04-12 | 1999-04-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10438699A JP2000299399A (ja) | 1999-04-12 | 1999-04-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299399A true JP2000299399A (ja) | 2000-10-24 |
Family
ID=14379322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10438699A Pending JP2000299399A (ja) | 1999-04-12 | 1999-04-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299399A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246107A (ja) * | 2008-03-31 | 2009-10-22 | Toppan Printing Co Ltd | 多層配線基板およびその製造方法、並びに半導体パッケージ |
| US20170263581A1 (en) * | 2014-09-11 | 2017-09-14 | Sony Corporation | Electronic device, part mounting board, and electronic apparatus |
| CN113823619A (zh) * | 2021-08-12 | 2021-12-21 | 紫光宏茂微电子(上海)有限公司 | 芯片封装基板、封装结构及封装基板的制作方法 |
-
1999
- 1999-04-12 JP JP10438699A patent/JP2000299399A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246107A (ja) * | 2008-03-31 | 2009-10-22 | Toppan Printing Co Ltd | 多層配線基板およびその製造方法、並びに半導体パッケージ |
| US20170263581A1 (en) * | 2014-09-11 | 2017-09-14 | Sony Corporation | Electronic device, part mounting board, and electronic apparatus |
| CN113823619A (zh) * | 2021-08-12 | 2021-12-21 | 紫光宏茂微电子(上海)有限公司 | 芯片封装基板、封装结构及封装基板的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| JPH11204720A (ja) | 半導体装置及びその製造方法 | |
| KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP2000208512A (ja) | 半導体装置 | |
| JP2008235365A (ja) | 配線基板、電子部品の実装構造、及び半導体装置 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 |