WO2018088345A1 - 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 - Google Patents
金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2018088345A1 WO2018088345A1 PCT/JP2017/039886 JP2017039886W WO2018088345A1 WO 2018088345 A1 WO2018088345 A1 WO 2018088345A1 JP 2017039886 W JP2017039886 W JP 2017039886W WO 2018088345 A1 WO2018088345 A1 WO 2018088345A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- film
- metal
- metal foil
- resin
- resin film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Definitions
- the present invention relates to a resin film with a metal foil used for manufacturing a wiring board, a structure including the resin film with a metal foil, a method for manufacturing a wiring board, and a method for manufacturing a semiconductor device.
- the mask When the constituent material of the solder resist film is a non-photosensitive material, the mask may be peeled off when etching is performed by a chemical method using a resin photoresist as a mask. Further, there is a concern that a resin residue is generated in the opening in the dry method. By using a mask made of a metal film, such mask peeling and resin residue can be suppressed. However, when the metal film and the conductive pattern exposed in the opening are the same type of metal, the surface of the conductive pattern may be damaged when the metal film is removed. As a result, the connection reliability of the wiring board may be lowered.
- the present inventor has intensively studied based on such knowledge, and has come up with a method of appropriately selecting a metal film and a conductive pattern constituent material as a mask for a solder resist film and utilizing a difference between these ionization tendencies. It was. By this method, it was found that the metal film can be selectively removed while suppressing damage to the surface of the conductive pattern, and the present invention has been completed.
- the circuit board There is provided a structure having the resin film with metal foil in which the solder resist film is laminated to face the surface of the circuit board.
- the step of preparing the structure Patterning the metal foil by selectively removing the metal foil; Using the patterned metal foil as a mask, forming an opening in the solder resist film so as to expose a part of the conductive pattern; Removing the metal foil with an etchant using a difference in ionization tendency between the first metal and the second metal in a state where a part of the conductive pattern is exposed in the opening.
- a method for manufacturing a wiring board is provided.
- a method for manufacturing a semiconductor device including a step of mounting a semiconductor element on a wiring substrate obtained by the method for manufacturing a wiring substrate.
- the resin film with metal foil which can manufacture the wiring board excellent in connection reliability, the structure provided with the resin film with such metal, the manufacturing method of a wiring board excellent in connection reliability, and a semiconductor A method of manufacturing a device is provided.
- FIG. 1 is a cross-sectional view schematically showing a preferred embodiment of the resin film with metal foil of the present invention.
- 2 (a) to 2 (c) are cross-sectional views schematically showing manufacturing steps of a modified example of the resin film with metal foil of the present embodiment.
- 3A to 3D are cross-sectional views schematically showing an example of the manufacturing process of the wiring board according to the present embodiment.
- 4A and 4B are cross-sectional views schematically showing an example of the manufacturing process of the wiring board according to the present embodiment.
- FIG. 5 is a cross-sectional view schematically showing an example of the structure of the semiconductor package in the present embodiment.
- 6A to 6C are cross-sectional views schematically showing an example of a modification example of the manufacturing process of the wiring board according to the present embodiment.
- FIG. 1 is a cross-sectional view schematically showing a preferred embodiment of the resin film with metal foil of the present invention.
- the resin film with metal foil (resin sheet with metal foil) of this embodiment is used for manufacturing a wiring board by laminating on a circuit board having a conductive pattern on the surface.
- the resin film with metal foil (resin sheet with metal foil) has a solder resist film (insulating resin film) 10 and a metal foil 12.
- the metal foil contains a metal (second metal) having a higher ionization tendency than the metal (first metal) constituting the conductive pattern of the circuit board.
- the resin film with metal foil is used as follows. First, a resin film with a metal foil is laminated so that the insulating resin film 10 faces the surface of the circuit board on which the conductive pattern is formed. Next, the metal foil 12 is patterned by selectively removing the metal foil 12. Next, using the patterned metal foil 12 as a mask, an opening is formed in the insulating resin film 10 so as to expose a part of the conductive pattern. Thereafter, the metal foil 12 is removed using a difference in ionization tendency between the first metal and the second metal with a part of the conductive pattern exposed at the opening. A wiring board can be manufactured through the above steps.
- the etching rate of the metal foil 12 is etched by the difference in ionization tendency between the first metal and the second metal. Faster than speed. Therefore, the metal foil 12 can be removed before the conductive pattern surface is damaged by etching. Thereby, the damage to the conductive pattern on a circuit board can be suppressed, and the wiring board excellent in connection reliability can be obtained.
- the second metal contained in the metal foil (metal film) 12 is not particularly limited as long as it has a higher ionization tendency than the first metal.
- a metal for example, at least one selected from nickel, aluminum, iron, zinc, tin, and lead can be included. These may be used alone or in combination of two or more.
- the metal film 12 may be a single metal film, a multilayer metal film, or an alloy film.
- the metal film 12 can contain a metal other than the second metal, but preferably contains the second metal as a main component. In this case, the content of the second metal contained in the metal film 12 is preferably 80% by mass or more of the entire metal film 12, more preferably 90% by mass or more, and 95% by mass or more. More preferably.
- the content of the second metal contained in the metal film 12 may be 100% by mass or less of the entire metal film 12.
- a nickel foil made of nickel as the metal film 12.
- an ultrathin metal foil provided in a later-described peelable metal foil may be used, or a laminated film in which a plating film of a second metal is formed on the surface of the ultrathin metal foil may be used.
- the lower limit of the film thickness (thickness) of the metal film 12 may be, for example, 0.5 ⁇ m or more, 1 ⁇ m or more, or 5 ⁇ m or more.
- the mask function can be sufficiently maintained when the opening is formed.
- the upper limit of the film thickness (thickness) of the metal film 12 may be, for example, 35 ⁇ m or less, 30 ⁇ m or less, or 25 ⁇ m or less.
- the film thickness of the metal film 12 is not more than the above upper limit value, the workability of the metal film 12 can be improved and the efficiency of the manufacturing process of the wiring board can be increased.
- the solder resist film (insulating resin film) 10 is composed of a resin composition for solder resist.
- a thermosetting resin composition containing a thermosetting resin can be used as the solder resist resin composition.
- thermosetting resin is not particularly limited.
- phenol resin resin having a benzoxazine ring
- epoxy resin acrylic resin, melamine resin, unsaturated polyester resin, maleimide resin, polyurethane resin, diallyl phthalate resin, silicone
- resins include resins, cyanate resins, and resins having a methacryloyl group.
- the thermosetting resin may be a liquid resin that is liquid at room temperature (25 ° C.). These can be used alone or in combination of two or more. Among these, it is preferable that a thermosetting resin contains an epoxy resin.
- Epoxy resin (A) includes, for example, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol E type epoxy resin, bisphenol S type epoxy resin, bisphenol M type epoxy resin (4,4 ′-(1,3-phenylenedioxide).
- Isopropylene) bisphenol type epoxy resin bisphenol P type epoxy resin (4,4 ′-(1,4-phenylenediisopridiene) bisphenol type epoxy resin), bisphenol Z type epoxy resin (4,4′-cyclohexene) Bisphenol type epoxy resins such as sidiene bisphenol type epoxy resins; phenol novolak type epoxy resins, cresol novolak type epoxy resins, tetraphenol group ethane type novolak type epoxy resins, novola having a condensed ring aromatic hydrocarbon structure Novolak type epoxy resins such as epoxy resins; biphenyl type epoxy resins; aralkyl type epoxy resins such as xylylene type epoxy resins and biphenyl aralkyl type epoxy resins; naphthylene ether type epoxy resins, naphthol type epoxy resins, naphthalenediol type epoxy resins Epoxy resins having a naphthalene skeleton such as bifunctional to tetrafunctional epoxy type
- an epoxy resin having a naphthalene skeleton from the viewpoint of improving the embedding property of the solder resist film and the surface smoothness.
- an epoxy resin having a naphthalene skeleton from the viewpoint of improving the embedding property of the solder resist film and the surface smoothness.
- an epoxy resin having a tri- or higher functional naphthalene skeleton From the viewpoint of improving the embedding property of the solder resist film.
- the content of the epoxy resin (A) is, for example, preferably 3% by weight or more and more preferably 5% by weight or more with respect to the total solid content of the thermosetting resin composition.
- content of an epoxy resin (A) is preferably 40% by weight or less, and more preferably 35% by weight or less, for example, based on the total solid content of the thermosetting resin composition.
- content of an epoxy resin (A) below the said upper limit, the heat resistance and moisture resistance of a soldering resist film formed using a thermosetting resin composition can be improved.
- the total solid content of a thermosetting resin composition refers to the whole component except the solvent contained in a thermosetting resin composition. The same applies hereinafter.
- the thermosetting resin composition can contain the hardening
- the curing agent include amine curing agents, guanidine curing agents, imidazole curing agents, phenol curing agents, naphthol curing agents, acid anhydride curing agents, or epoxy adducts and microencapsulated compounds thereof.
- the thermosetting resin composition may further include a thermoplastic resin.
- thermoplastic resin include phenoxy resin, polyvinyl acetal resin, polyimide, polyamideimide, polyethersulfone, and polysulfone. These can use 1 type (s) or 2 or more types.
- the thermosetting resin composition may further include a filler (B).
- An inorganic filler can be used as the filler (B) according to the present embodiment.
- the inorganic filler include, but are not limited to, silicates such as talc, calcined clay, unfired clay, mica, and glass; oxides such as titanium oxide, alumina, boehmite, silica, and fused silica; calcium carbonate Carbonates such as magnesium carbonate and hydrotalcite; hydroxides such as aluminum hydroxide, magnesium hydroxide and calcium hydroxide; sulfates or sulfites such as barium sulfate, calcium sulfate and calcium sulfite; zinc borate and metaborates Borates such as barium oxide, aluminum borate, calcium borate and sodium borate; nitrides such as aluminum nitride, boron nitride, silicon nitride and carbon nitride; titanates such as strontium titan
- the surface of the inorganic filler may be surface-treated with a surface treatment agent or the like.
- a surface treatment agent include a silane coupling agent.
- the silica according to this embodiment is not particularly limited, but may include, for example, at least one of spherical silica and crushed silica. From the viewpoint of improving the embedding property and surface smoothness of the solder resist film, it is more preferable to include spherical silica.
- the silica may be, for example, fused spherical silica.
- the lower limit of the average particle diameter D 50 of the filler (B) is not particularly limited, is preferably at least 0.01 [mu] m, more preferably not less than 0.05 .mu.m.
- the upper limit of the average particle diameter D 50 of the filler is not particularly limited, is preferably from 5.0 .mu.m, more preferably 2.0 ⁇ m or less, more preferably 1.0 ⁇ m or less.
- the average particle diameter D 50 of the filler (B), for example a laser diffraction particle size distribution analyzer (HORIBA Ltd., LA-500) can be measured using a.
- the filler may include one kind or two or more kinds.
- thermosetting resin composition it is preferable to use, for example, a silica raw material having a silica concentration of 10 wt% or more and 90 wt% or less as silica.
- a silica raw material having a silica concentration of 50 wt% or more and 90 wt% or less From the viewpoint of improving the mechanical strength of the wiring board, for example, it is more preferable to use a silica raw material having a silica concentration of 50 wt% or more and 90 wt% or less.
- a silica raw material having a silica concentration of 50 wt% to 90 wt% and a silica concentration of 10 wt% to 50 wt% it is particularly preferable to use a silica raw material that is not more than%.
- the content of the filler (B) is, for example, preferably 30% by weight or more and more preferably 50% by weight or more with respect to the total solid content of the thermosetting resin composition.
- the content of a filler (B) is, for example, preferably 30% by weight or more and more preferably 50% by weight or more with respect to the total solid content of the thermosetting resin composition.
- thermosetting resin composition of the present embodiment can further contain a cyanate resin (C).
- a cyanate resin (C) thereby, about a soldering resist film, low linear expansion and an elasticity modulus and rigidity can be improved.
- the heat resistance and moisture resistance of the obtained semiconductor device can be improved.
- the cyanate resin (C) is a resin having a cyanate group (—O—CN) in the molecule, and a resin having two or more cyanate groups in the molecule can be used.
- a resin having two or more cyanate groups in the molecule can be used.
- said cyanate resin (C) For example, dicyclopentadiene type cyanate ester resin, phenol novolak type cyanate ester resin, novolak type cyanate resin, bisphenol A type cyanate resin, bisphenol E type cyanate resin, tetramethyl Examples thereof include bisphenol type cyanate resins such as bisphenol F type cyanate resins, and naphthol aralkyl type cyanate resins.
- the said cyanate resin (C) is not specifically limited, For example, it can obtain by making a halogenated cyanide compound react with phenols or naphthols.
- a cyanate resin include a cyanate resin obtained by a reaction of a phenol novolac type polyhydric phenol and a cyanogen halide, and a reaction of a cresol novolac type polyhydric phenol and a cyanogen halide.
- Examples include cyanate resins and cyanate resins obtained by reaction of naphthol aralkyl polyvalent naphthols with cyanogen halides.
- the cyanate resin (C) may be used alone or in combination of two or more.
- it may contain a phenol novolac type cyanate resin, a dicyclopentadiene type cyanate ester resin, or a naphthol aralkyl type cyanate resin. It is more preferable that a phenol novolac type cyanate resin is included.
- the content of the cyanate resin (C) is, for example, preferably 3% by weight or more and more preferably 5% by weight or more with respect to the total solid content of the thermosetting resin composition.
- content of cyanate resin (C) is, for example, preferably 40% by weight or less, and more preferably 35% by weight or less, based on the total solid content of the thermosetting resin composition.
- thermosetting resin composition can further contain a hardening accelerator (D), for example.
- a hardening accelerator (D) for example.
- stimulates hardening reaction of an epoxy resin (A) can be used, The kind in particular is not limited.
- the curing accelerator (D) include imidazole compounds, pyridine compounds, and organic phosphine compounds.
- examples of the curing accelerator (D) include zinc naphthenate, cobalt naphthenate, tin octylate, cobalt octylate, zinc octylate, bisacetylacetonate cobalt (II), and trisacetylacetonate cobalt (III).
- Organic metal salts triethylamine, tributylamine, tertiary amines such as diazabicyclo [2.2.2] octane, tetraphenylphosphonium / tetraphenylborate (TPP-K), tetraphenylphosphonium / tetrakis (4-methylphenyl) Quaternary phosphonium compounds such as borate (TPP-MK), 2-phenyl-4-methylimidazole, 2-ethyl-4-ethylimidazole, 2-phenyl-4-ethylimidazole, 2-phenyl-4-methyl- 5-hydroxyimidazo , Imidazoles such as 2-phenyl-4,5-dihydroxyimidazole, phenolic compounds such as phenol, bisphenol A, nonylphenol, organic acids such as acetic acid, benzoic acid, salicylic acid, paratoluenesulfonic acid, and onium salt compounds It is done.
- the content of the curing accelerator (D) is, for example, preferably 0.1% by weight or more, and more preferably 0.3% by weight or more with respect to the total solid content of the thermosetting resin composition. .
- content of a hardening accelerator (D) is, for example, preferably 10% by weight or less, and more preferably 5% by weight or less, based on the total solid content of the thermosetting resin composition.
- thermosetting resin composition can further contain a coloring agent (E), for example.
- the colorant (E) of the present embodiment includes one or more selected from dyes such as green, red, blue, yellow, and black, pigments such as black pigments, and dyes. Among these, from the viewpoint of improving the visibility of the opening and the like, a green colorant can be included, but a green dye may be included.
- the green colorant may include one or more known colorants such as anthraquinone, phthalocyanine, and perylene.
- thermosetting resin composition of the present embodiment includes a coupling agent, a leveling agent, a photosensitizer, an antifoaming agent, an ultraviolet absorber, a foaming agent, an antioxidant, and a flame retardant as necessary.
- a coupling agent e.g., a coupling agent, a leveling agent, a photosensitizer, an antifoaming agent, an ultraviolet absorber, a foaming agent, an antioxidant, and a flame retardant as necessary.
- One or two or more additives selected from rubber particles, thickeners and ion scavengers may be added.
- Examples of the coupling agent include silane coupling agents such as epoxy silane coupling agents, cationic silane coupling agents, and amino silane coupling agents, titanate coupling agents, and silicone oil type coupling agents.
- Examples of the leveling agent include acrylic copolymers.
- Examples of the flame retardant include organic phosphorus flame retardants, organic nitrogen-containing phosphorus compounds, nitrogen compounds, silicone flame retardants, and metal hydroxides.
- the rubber particles are solid rubber particles that are incompatible with the components in the thermosetting resin composition and exist in a dispersed state. For example, core-shell type rubber particles, crosslinked acrylic Examples include nitrile butadiene rubber particles, cross-linked styrene butadiene rubber particles, and acrylic rubber particles.
- the thermosetting resin composition is a varnish-like resin composition.
- the insulating resin film 10 is obtained.
- Such an insulating resin film 10 can be obtained, for example, by subjecting a coating film (resin film) obtained by applying a varnish-like thermosetting resin composition to a carrier substrate to a solvent removal treatment.
- the resin sheet can be defined as having a solvent content of 5% by weight or less with respect to the entire thermosetting resin composition.
- the solvent removal treatment can be performed under conditions of 100 to 150 ° C. and 1 to 5 minutes. This makes it possible to sufficiently remove the solvent while suppressing the curing of the thermosetting resin film.
- thermosetting resin composition on the carrier substrate is not particularly limited, and for example, the following method can be used.
- a resin varnish is prepared by dissolving and dispersing the thermosetting resin composition in a solvent, etc., and after applying the resin varnish to the carrier substrate using various coater devices, a method of drying the resin varnish is used.
- a method of spraying a resin varnish on a carrier substrate and then drying the resin varnish can be used.
- the method of drying the resin varnish after applying the resin varnish to the carrier substrate using various coaters such as a comma coater and a die coater is preferable. Thereby, the resin sheet with a carrier base material which has no void and has a uniform resin sheet thickness can be efficiently produced.
- a polymer film can be used as the carrier substrate.
- the polymer film is not particularly limited, but, for example, heat resistance such as polyolefin such as polyethylene and polypropylene, polyester such as polyethylene terephthalate and polybutylene terephthalate, release paper such as polycarbonate and silicone sheet, fluorine resin, and polyimide resin. Examples thereof include a thermoplastic resin sheet.
- polyethylene terephthalate can be used because it is inexpensive and easy to adjust the peel strength. Thereby, it becomes easy to peel a carrier base material with moderate intensity
- the varnish-like thermosetting resin composition can contain a solvent, for example.
- the solvent include acetone, methyl ethyl ketone, methyl isobutyl ketone, toluene, ethyl acetate, cyclohexane, heptane, cyclohexane, cyclohexanone, tetrahydrofuran, dimethylformamide, dimethylacetamide, dimethyl sulfoxide, ethylene glycol, cellosolve, carbitol, anisole, And one or more selected from organic solvents such as N-methylpyrrolidone.
- the solid content of the thermosetting resin composition is preferably, for example, 30% by weight to 80% by weight, and preferably 40% by weight to 70% by weight. It is more preferable that Thereby, the thermosetting resin composition excellent in workability
- the varnish-like thermosetting resin composition includes, for example, the above-described components, an ultrasonic dispersion method, a high-pressure collision dispersion method, a high-speed rotation dispersion method, a bead mill method, a high-speed shear dispersion method, and a rotation and revolution dispersion method. It can prepare by melt
- the insulating resin film 10 may include a fiber substrate such as a glass fiber substrate or a paper substrate.
- the thermosetting resin composition is a thermosetting resin composition particularly suitable for forming a solder resist film.
- the lower limit of the film thickness of the insulating resin film 10 may be 3 ⁇ m or more, 5 ⁇ m or more, or 10 ⁇ m or more. Thereby, the mechanical strength of the insulating resin film 10 can be improved.
- the upper limit value of the film thickness of the insulating resin film 10 may be, for example, 50 ⁇ m or less, 40 ⁇ m or less, or 30 ⁇ m or less. Thereby, the workability of the insulating resin film (solder resist film) 10 can be improved, and the efficiency of the manufacturing process of the wiring board can be increased.
- the resin sheet with metal foil (resin film with metal foil) of this embodiment is a laminate in which the insulating resin film 10 and the metal film 12 are laminated in this order.
- the resin film with metal foil may be in the form of a single wafer or a roll that can be wound.
- a cover film is disposed on the surface of the insulating resin film 10 of the resin film with metal foil (surface opposite to the surface on which the metal film 12 is formed) to protect the surface. Also good.
- the cover film include polymer films such as polyethylene and polypropylene. You may obtain the said resin sheet with metal foil by peeling a cover film from a laminated body.
- the method for obtaining the resin sheet with metal foil is not particularly limited, but a film-like insulating resin film 10 made of a resin composition for solder resist may be formed on the metal film 12 as described above. As described above, the film-like insulating resin film 10 formed on the carrier base material may be laminated on the metal film 12. A plurality of insulating resin films 10 may be bonded together.
- the method for forming the film-like insulating resin film 10 on the metal film 12 is not particularly limited.
- a method similar to the above-described method for forming the thermosetting resin composition on the carrier substrate is used. Can be used.
- the resin sheet with metal foil can also be obtained by the following method using peelable metal foil.
- 2 (a) to 2 (c) are cross-sectional views schematically showing manufacturing steps of a modified example of the resin film with metal foil of the present embodiment.
- the peelable metal foil is formed by laminating a carrier metal foil 16 (for example, carrier copper foil), a release layer 17 and an ultrathin metal foil 18 in this order.
- the second metal is plated on the ultrathin metal foil 18 of the peelable metal foil by plating the second metal on the surface of the ultrathin metal foil 18 of the peelable metal foil.
- the structure in which the plating film 19 constituted by is formed is prepared.
- the film is formed by using the same method as the above-described method for forming the thermosetting resin composition on the carrier base material on the plating film 19 of the structure.
- An insulating resin film 10 is formed.
- the peelable metal foil carrier metal foil 16 and the release layer 17 are peeled off from the structure.
- a resin film with metal foil in which the ultrathin metal foil 18, the plating film 19 made of the second metal, and the insulating resin film 10 are laminated in this order can be obtained (FIG. 2 (c). )).
- the ultrathin metal foil 18 and the plating film 19 constitute the metal film 12.
- Such a resin film with a metal foil is used as follows. First, a resin film with a metal foil is laminated on the surface of the circuit board on the conductive pattern side so that the insulating resin film 10 faces. Next, the metal foil 12 is patterned by selectively removing the metal film 12 (the ultrathin metal foil 18 and the plating film 19). Thereafter, only the ultrathin metal foil 18 is removed by etching. Next, using the patterned plating film 19 as a mask, an opening is formed in the insulating resin film 10 so as to expose a part of the conductive pattern. Thereafter, the metal foil 12 is removed using a difference in ionization tendency between the first metal and the second metal with a part of the conductive pattern exposed at the opening. A wiring board can be manufactured through the above steps.
- the ultrathin metal foil 18 is a copper foil.
- the film thickness of the ultrathin metal foil 18 is preferably about 1 to 10 ⁇ m, and more preferably about 1 to 5 ⁇ m. If the film thickness of the ultrathin metal foil 18 is within the above range, fine patterning with a patterning width of 50 ⁇ m or less is possible for the ultrathin metal foil 18 and the plating film 19. Moreover, a fine and delicate opening can be formed by the solder resist film 10 through the metal film 12 (the ultrathin metal foil 18 and the plating film 19) in which the opening is formed by patterning.
- the various metals described above as the metal constituting the second metal can be used.
- the second metal includes at least one selected from nickel, aluminum, iron, and zinc. it can.
- the second metal constituting the plating film 19 is preferably nickel.
- the thickness of the plating film 19 is preferably about 1 to 30 ⁇ m, and more preferably about 1 to 10 ⁇ m. If the film thickness of the plating film 19 is within the above range, the total film thickness of the entire metal film 12 (the ultrathin metal foil 18 and the plating film 19) can be suppressed, so that finer and more precise patterning is possible. . Further, only the ultrathin metal foil 18 of the patterned ultrathin metal foil 18 and the plating film 19 can be easily removed by etching.
- the metal film 12 can be formed by performing a plating process on an electrolytic metal foil having a film thickness (for example, about 18 ⁇ m) thicker than the ultrathin metal foil 18.
- an electrolytic metal foil for example, an electrolytic copper foil can be used.
- the resin with metal foil using the above-described peelable metal foil is also used for the resin film with metal foil obtained by preparing the metal film 12 and forming the insulating resin film 10 on the metal film 12 by the same method as described above. The same action and effect as the membrane can be obtained.
- the resin sheet with metal foil described above can also be obtained by preparing a film-like resin sheet obtained from the thermosetting resin composition and bonding the resin sheet on the metal film 12.
- the resin sheet may have a sheet shape or a roll shape that can be wound.
- a solder resist film can be obtained by curing the resin sheet. Moreover, you may obtain a soldering resist film by hardening the coating film of the said thermosetting resin composition.
- the method for manufacturing a wiring board according to the present embodiment includes a circuit board having a conductive pattern formed of a first metal on the surface, a solder resist film, and a metal foil containing a second metal having a higher ionization tendency than the first metal. And a step (preparation step) of preparing a structure laminated in this order, a step of patterning the metal foil by selectively removing the metal foil, and using the patterned metal foil as a mask, Metal foil is removed due to the difference in ionization tendency between the first metal and the second metal in the state where the opening is formed in the solder resist film so that a part is exposed, and the conductive pattern is partly exposed in the opening. A removing step.
- the metal foil can be selectively removed by using the difference in ionization tendency between the metal foil and the conductive pattern in the metal foil removing step. Therefore, since the damage to the conductive pattern on a circuit board can be suppressed, the wiring board excellent in connection reliability is realizable.
- FIGS. 3 (a) to 3 (d) and FIGS. 4 (a) and 4 (b) are cross-sectional views schematically showing an example of the manufacturing process of the wiring board according to the present embodiment.
- the method for manufacturing the wiring board 20 of the present embodiment can include a structure preparation process, a metal foil patterning process, an opening forming process, and a metal foil removing process.
- the structure preparation step Including a step of preparing a structure (structure of the present embodiment) shown in FIG. 3B in which a metal foil (metal film 12) whose surface is composed of a large second metal is laminated in this order. Can do.
- the structure preparation step includes a step of preparing a resin sheet with a metal foil in which a solder resist film (insulating resin film 10) is formed on a metal foil (metal film 12), and a circuit board ( And a step of disposing a solder resist film (insulating resin film 10) of a resin sheet with a metal foil on the surface of the core substrate 22).
- a core substrate 22 having a conductive pattern 24 provided on at least one outermost surface of the front and back is prepared.
- the core substrate 22 can constitute, for example, a core layer of a printed wiring board.
- a resin substrate obtained by curing a prepreg impregnated with a fiber base material can be used, but a resin substrate having no fiber base material may be used.
- a plurality of buildup layers may be formed on the core layer, or the core layer may be formed alone.
- the first metal constituting the conductive pattern 24 may include one or more selected from copper, gold, and silver. These may be used alone or in combination of two or more.
- the conductive pattern 24 may be composed of an alloy or a multilayer metal film containing the first metal as a main component.
- the conductive pattern 24 can tolerate impurity metals inevitably mixed, but preferably contains the first metal as a main component.
- the content of the first metal in the conductive pattern 24 is preferably 80% by mass or more of the entire conductive pattern 24, more preferably 90% by mass or more, and 95% by mass or more. Further preferred. Further, the content of the first metal in the conductive pattern 24 may be 100% by mass or less of the entire conductive pattern 24.
- the conductive pattern 24 is preferably a copper circuit made of copper.
- the other surface (surface 15) of the metal foil (metal film 12) faces the one surface (surface 11, surface 13) of the insulating resin film 10 to be the solder resist film.
- a resin sheet with metal foil arranged is prepared.
- a resin sheet with metal foil is laminated on the conductive pattern 24 of the core substrate 22.
- a resin sheet with a metal foil can be attached to the surface of the core substrate 22 on which the conductive pattern 24 is provided so that the insulating resin film 10 faces the core substrate 22.
- a sticking process can be performed by, for example, laminating a resin sheet with a metal foil on the conductive pattern 24 and then vacuum-pressing these laminates.
- the structure can be prepared.
- the solder resist film (insulating resin film 10) can be in a B-stage state.
- 6A to 6C are cross-sectional views schematically showing an example of a modification example of the manufacturing process of the wiring board according to the present embodiment. For example, as shown in FIGS. 6B and 6C, after the insulating resin film 10 is formed so as to embed the conductive pattern 24 formed on the surface of the core substrate 22, the insulating resin film 10 A metal film 12 may be formed on the surface.
- the insulating resin film 10 of the insulating resin film with a carrier base material is attached on the conductive pattern 24 of the core substrate 22.
- the carrier substrate 8 is peeled from the insulating resin film 10. Thereby, the surface (surface 11, surface 13) of the insulating resin film 10 can be exposed.
- a metal film 12 is attached on the surface of the insulating resin film 10.
- the metal film 12 can be attached using the peelable metal foil described above.
- the peelable metal foil is affixed to the insulating resin film 10, and then the carrier metal foil and the release layer in the peelable metal foil are peeled off, whereby the ultrathin metal foil is removed from the surface of the insulating resin film 10 (surface 11, surface 13). ). That is, as the metal film 12, a resin film with a metal foil including an ultrathin metal foil can be obtained.
- the metal film 12 may be this ultra-thin metal foil, or may be provided with a plating film obtained by plating a second metal on the surface of an ultra-thin metal foil (for example, an ultra-thin copper foil).
- the metal foil (metal film 12) can be patterned by selectively removing the metal foil (metal film 12). Specifically, as shown in FIG. 3C, the opening 21 can be formed in a predetermined region of the metal film 12 on the conductive pattern 24 by selectively removing the metal film 12.
- a method for forming the opening 21 is not particularly limited, and for example, a laser processing method, an exposure development method, or the like can be used.
- a dry film for photoresist is formed on the metal film 12.
- the dry film for photoresist can be formed on the surface of the metal film 12 by a method of applying and drying a resin varnish or a method of laminating a resin film.
- the photoresist film is patterned by an exposure method, and the metal film 12 can be selectively removed by developing the metal film 12 with a chemical solution using the photoresist dry film as a mask. Thereafter, the dry film for photoresist is removed.
- the opening 28 is formed in the solder resist film (insulating resin film 10) using the patterned metal foil (metal film 12) as a mask so that a part of the conductive pattern 24 is exposed.
- the opening 28 is formed in a predetermined region of the insulating resin film 10 using the metal film 12 with the opening 21 formed as a mask.
- the opening 28 is formed so as to mainly expose the land 244 of the conductive pattern 24.
- a method for forming the opening 28 is not particularly limited, and for example, a laser processing method, an exposure development method, a blasting method, or the like can be used.
- the opening forming step according to the present embodiment can use the insulating resin film 10 in a B-stage state, so that the processability of the insulating resin film 10 can be improved as compared with the case where a cured product is used. it can.
- the insulating resin film 10 may be thermally cured before the metal foil removing step. Thereby, the cured film 14 is formed.
- the solder resist film can include, for example, a thermosetting resin and an inorganic filler.
- the lower limit of the curing temperature is not particularly limited, but may be, for example, 200 ° C. or higher, 210 ° C. or higher, or 220 ° C. or higher. Although it does not specifically limit as an upper limit of hardening temperature, For example, it can be 250 degrees C or less.
- desmear treatment can be performed as necessary (desmear treatment step). In the desmear process, it is possible to remove smear generated due to the formation of the opening.
- the method of the desmear treatment is not particularly limited, but can be performed as follows, for example.
- the core substrate 22 on which the conductive pattern 24 and the insulating resin film 10 are laminated is immersed in a swelling liquid containing an organic solvent, and then immersed in an alkaline permanganate aqueous solution.
- the permanganate for example, potassium permanganate, sodium permanganate and the like can be used.
- the temperature of the potassium permanganate aqueous solution to be immersed may be, for example, 50 ° C. or higher, or 100 ° C. or lower.
- the immersion time in the alkaline permanganate aqueous solution may be, for example, 1 minute or more, or 30 minutes or less.
- plasma irradiation may be performed as a desmear process.
- argon gas, O 2 gas, O 3 gas, CO gas, CO 2 gas, NO gas, NO 2 gas, or fluorine-based gas can be used as the processing gas.
- the plasma processing time may be, for example, 30 seconds or longer, or 1 minute or longer. Further, the plasma processing time may be, for example, 10 minutes or less, or 5 minutes or less.
- a sand blasting process in which particles are sprayed to polish a corresponding portion can be used.
- the particles may have an average particle size (D 50 ) of 1 ⁇ m or more and 70 ⁇ m or less.
- D 50 average particle size
- the force (polishing power) for polishing the corresponding portion is increased. Therefore, by increasing the particle size of the particles to be sprayed by the sand blasting process, the corresponding portion can be polished to a predetermined depth in a short time.
- the opening 28 can be formed with high polishing accuracy (processing accuracy).
- the average particle diameter (D 50 ) of the fine particles to be sprayed is preferably 1 ⁇ m or more and 20 ⁇ m or less, and preferably 7 ⁇ m or more and 20 ⁇ m or less from the viewpoint of improving the processing accuracy of the opening 28. More preferably, it is 10.5 ⁇ m or more and 20 ⁇ m or less.
- the abrasive (blasting material) used for the sandblasting treatment is not particularly limited, and for example, particles composed of SiC, SiO 2 , Al 2 O 3 , ZrO, or the like can be used. These particles may be used alone or in combination of two or more.
- the blasting pressure in the sandblasting process may be about 0.1 to 1.0 MPa, or about 0.15 to 0.8 MPa.
- the opening 28 can be formed in a shorter time while more reliably protecting the protection region of the insulating resin film 10.
- the metal foil (metal film 12) can be removed by the difference in ionization tendency between the first metal and the second metal in a state where a part of the conductive pattern 24 is exposed in the opening 28.
- the method for removing the metal film 12 is not particularly limited as long as it is a method for selectively etching the metal film 12 using a difference in ionization tendency between the conductive pattern 24 and the metal film 12.
- the metal film 12 can be removed using an etchant that can selectively etch the metal film 12 with respect to the conductive pattern 24.
- etching solution one or more selected from the group consisting of nitric acid, sulfuric acid, and hydrogen peroxide can be included. These may be used alone or in combination of two or more.
- the removal process according to the present embodiment may be configured such that the etching rate ratio of the second metal to the first metal is, for example, not less than 2 times and not more than 300 times.
- increasing the etching rate ratio (etching rate) can be realized, for example, by appropriately selecting the type of the etching solution component, the component concentration, and the like.
- the present inventor examined, the following results were obtained.
- the etching selectivity of Ni to Cu is high.
- the Ni foil was removed using a Ni selective etching solution.
- the Ni selective etching solution for example, NH-1866 manufactured by MEC is used. Thereby, the film thickness of the Cu circuit hardly changed before and after the etching of the Ni foil.
- the metal foil (metal film 12) removal step the metal foil can be selectively removed using the difference in ionization tendency between the metal foil and the conductive pattern. For this reason, since damage to the conductive pattern 24 on the circuit board (core board 22) can be suppressed, it has been found that a structure (wiring board) excellent in connection reliability can be realized.
- a plating process for forming a plating film 246 on the conductive pattern 24 exposed in the opening 28 can be performed.
- the wiring substrate 20 may be formed without forming the plating film 246.
- the plating film 246 can be, for example, a plating film having a two-layer structure in which a gold plating film is laminated on a solder plating film, a tin plating film, or a nickel plating film.
- the plating film 246 is formed so as to cover the conductive portion of the conductive pattern 24 exposed in the opening 28.
- the film thickness of the plating film 246 is not particularly limited, but may be, for example, 2 ⁇ m or more and 10 ⁇ m or less.
- the land 244 portion can be a connection portion suitable for wire bonding or soldering in a mounting process using the wiring board 20.
- the method for the plating treatment is not particularly limited, and a known method can be used.
- an electrolytic plating method or an electroless plating method can be used.
- the plating film 246 can be formed as follows.
- an example of forming the plating film 246 having a two-layer structure of nickel and gold will be described, but the present invention is not limited to this.
- a nickel plating film is formed.
- the core substrate 22 is immersed in a plating solution. Thereby, a nickel plating film can be formed on the conductive part of the conductive pattern 24 exposed in the opening 28.
- nickel lead and a liquid containing, for example, hypophosphite as a reducing agent can be used as the plating solution.
- electroless gold plating is performed on the nickel plating film.
- the method of electroless gold plating is not particularly limited, for example, it can be performed by substitution gold plating performed by substitution of gold ions and ions of a base metal.
- the wiring board 20 according to this embodiment shown in FIG. 4B is obtained.
- the manufacturing method of the electronic device includes a step of mounting the semiconductor element 60 (electronic element) on the wiring board 20 obtained by the above-described wiring board manufacturing method.
- the wiring board 20 is prepared as described above (step of preparing a wiring board), and the semiconductor element 60 is disposed on the wiring board 20 (step of disposing the semiconductor element).
- the semiconductor element 60 is mounted on the wiring board 20 via a die attach material 62, for example.
- the bonding wire 50 that connects the semiconductor element 60 and the wiring board 20 is bonded to the conductive pattern 24 exposed in the opening 28 on the upper surface of the wiring board 20, for example.
- the upper surface of the wiring substrate 20, the semiconductor element 60, and the bonding wire 50 are sealed with the sealing resin layer 40 (sealing step).
- an epoxy resin composition can be used as the sealing resin.
- a transfer molding method, an injection molding method, a transfer method, a coating method, or the like can be used as the sealing resin.
- the sealing resin layer 40 is cured by heating.
- solder balls 30 that are external connection terminals are provided on the wiring board 20
- the solder balls 30 are formed on the conductive pattern 24 exposed in the opening 28 on the lower surface side.
- the semiconductor package 102 is not limited to this, The package connected by wire bonding or TAB may be sufficient.
- FIG. 4B is a schematic diagram showing an example of the structure of the wiring board 20 in the present embodiment.
- the wiring board of this embodiment can include a substrate (core substrate 22), a conductive circuit (conductive pattern 24) formed on the substrate, and a cured film 14 formed on the outermost layer of the substrate.
- the cured film 14 is obtained by curing the solder resist resin composition constituting the insulating resin film 10.
- the cured film 14 can be composed of a cured product of a resin sheet formed of the above-described solder resist resin composition.
- the 4 (b) includes a core substrate 22, a conductive pattern 24, and a cured film 14.
- the conductive pattern 24 is provided on at least one outermost surface of the core substrate 22.
- the cured film 14 constitutes the outermost layer of the wiring board 20.
- the cured film 14 is provided with an opening necessary for connection to a semiconductor element or the like.
- the core substrate 22 may be a rigid substrate or a flexible substrate.
- the thickness of the core substrate 22 is not particularly limited, but can be, for example, 10 ⁇ m or more and 300 ⁇ m or less.
- the core substrate 22 may be a single-sided plate having only one insulating layer and having a conductive pattern 24 formed on only one side thereof, or having only one insulating layer and conductive on both the front and back surfaces.
- a double-sided board provided with the pattern 24 may be used, or a multilayer board having two or more insulating layers may be used.
- the core substrate 22 is a multilayer board, one or more wiring layers sandwiched between two insulating layers are formed in the core substrate 22.
- the conductive pattern 24 provided on one surface (outermost surface) of the core substrate 22 is the conductive pattern 24 provided on the opposite surface (outermost surface).
- the wiring layers provided in the core substrate 22 are electrically connected to each other through a through hole (not shown) penetrating at least a part of the insulating layer.
- the conductive pattern 24 is provided on at least one surface (outermost surface) of the front surface and the back surface of the core substrate 22.
- the conductive pattern 24 is, for example, a pattern formed by selectively etching a copper film laminated on the core substrate 22.
- the conductive pattern 24 includes at least a land 244 and a line 242 as a conductive portion.
- the land 244 is a connection part that electrically connects elements and components mounted on the wiring board 20 and the conductive pattern 24, and is connected to, for example, another part of the conductive pattern 24 or a wiring layer in the core substrate 22. It is a round or square part. Note that a hole for inserting a terminal of an electronic component or the like may be provided at the center of the land 244.
- the line 242 is mainly a linear portion that electrically connects the lands 244 to each other.
- the cured film 14 is laminated on the conductive pattern 24. Since the cured film 14 can maintain insulation, a highly reliable wiring board can be obtained. Moreover, since the said cured film 14 is arrange
- the cured film 14 is provided with an opening mainly in a region where the land 244 is provided, and the land 244 is not covered with the cured film 14. That is, the cured film 14 is not provided on the land 244 and the land 244 is exposed.
- a conductive film such as a nickel and gold plating film or a solder plating film may be laminated on the land 244.
- a plating film 246 is further provided on the land 244 located in the opening.
- the cured film 14 may be further provided with an opening in a portion other than the land 244 or an opening that exposes a part of the line 242. Further, it is not necessary for all of the lands 244 to be located in the openings, and there may be lands 244 covered with the cured film 14.
- the wiring board 20 can be used as an interposer or a mother board, for example.
- the package refers to a structure in which various parts are mounted on a wiring board and collectively sealed.
- the semiconductor package is an example of a package, and the package includes a batch sealed ECU (Electric Control Unit) and the like.
- FIG. 5 is a cross-sectional view schematically showing an example of the structure of the semiconductor package 102 according to the present embodiment.
- the electronic device (semiconductor package 102) of the present embodiment can include the wiring board (wiring board 20) and an electronic element (semiconductor element 60) mounted on the wiring board. That is, the electronic device can be used as a semiconductor device.
- a semiconductor package 102 shown in FIG. 5 includes a wiring board 20, a semiconductor element 60, and a sealing resin layer 40.
- the semiconductor element 60 is disposed on the wiring board 20.
- the sealing resin layer 40 covers at least one surface of the wiring substrate 20 and the semiconductor element 60.
- the wiring substrate 20 includes a core substrate 22, a conductive pattern 24, and a cured film 14.
- the conductive pattern 24 is provided on at least one outermost surface of the core substrate 22.
- the cured film 14 is the outermost layer of the wiring board 20 and is provided around the conductive pattern 24.
- the semiconductor package 102 at least one semiconductor element 60 is disposed on the cured film 14 on one surface (hereinafter referred to as “upper surface”) of the wiring substrate 20 described above.
- the wiring substrate 20 is, for example, an interposer
- the semiconductor element 60 is, for example, an LSI chip cut out from a semiconductor wafer.
- an electronic component functioning as a resistor or a capacitor may be further disposed on the upper surface of the wiring board 20.
- the semiconductor element 60 is fixed on the cured film 14 via a die attach material 62.
- the semiconductor element 60 is provided with an electrical connection pad (not shown) on its surface, and the connection pad is connected to a circuit built in the semiconductor element 60, for example.
- a land 244 that is a part of the conductive pattern 24 provided on the wiring board 20 is provided in the opening 28 of the cured film 14.
- the land 244 and the connection pad of the semiconductor element 60 are connected by a bonding wire 50.
- the plating film 246 is further provided on the land 244, and the land 244 is connected to the bonding wire 50 through the plating film 246.
- the present invention is not limited to this. . Further, instead of being connected by the bonding wire 50, it may be connected by a lead wire or solder.
- the sealing resin layer 40 includes a cured film 14 exposed on the upper surface of the wiring substrate 20, the core substrate 22, a plating film 246 (a land 244 when no plating film 246 is provided), and a semiconductor element 60.
- the surface other than the surface bonded to the wiring board 20 with the touch material 62 and the bonding wire 50 are covered.
- the sealing resin layer 40 may cover the entire surface of the wiring substrate 20 on which the semiconductor element 60 is provided, or may cover a part of the surface exposed.
- the wiring substrate 20 of the semiconductor package 102 is further provided with a plurality of openings 28 and lands 244 inside the openings 28 on the surface opposite to the upper surface (hereinafter referred to as “lower surface”). Each land 244 is covered with a plating film 246, and further solder balls 30 are provided to cover the plating film 246.
- a flip chip connection package has been described as the semiconductor package 102 according to the present embodiment, but the present invention is not limited to this, and a package that is connected by wire bonding or TAB (Tape Automated Bonding) may be used.
- a mark is imprinted on the surface of the cured film 14 by a laser such as a YAG laser, for example.
- This mark is made up of, for example, at least one of letters, numbers, or symbols consisting of straight lines or curves.
- the mark indicates, for example, the product name, product number, lot number, or manufacturer name of the semiconductor package.
- the mark may be stamped by, for example, a YVO 4 laser, a carbonic acid laser, or the like.
- the semiconductor device is not particularly limited.
- QFP Quad Flat Package
- SOP Small Outline Package
- BGA Bit Grid Array
- CSP Chip Size Package
- QFN Quad Flat Flat
- lead Package SON (Small Outline Non-leaded Package), LF-BGA (Lead Frame BGA), and the like.
- examples of the semiconductor element include, but are not limited to, an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, a diode, and a solid-state imaging element.
- thermosetting resin composition 14.5% by mass of a naphthalene-modified cresol novolac type epoxy resin (manufactured by DIC Corporation, HP-5000) as an epoxy resin, and a phenol novolac type cyanate ester resin (manufactured by LONZA) as a cyanate resin PT-30) 14.5% by mass, spherical silica particles (manufactured by Admatechs Co., Ltd., SO-C4, average particle size 1.0 ⁇ m, phenylaminosilane treatment) 70% by mass, tetraphenylphosphonium Tetrakis (4-methylphenyl) borate (TPP-MK) 0.5 mass% and epoxysilane (KBE-403, manufactured by Shin-Etsu Chemical Co., Ltd.) 0.5 mass% as a coupling agent were dissolved and dispersed in methyl ethyl ketone. Then, it stirred for 1 hour using the high-speed stirring
- Plating treatment Next, a plating layer was formed on the conductive pattern (land) exposed in the opening of the solder resist film. Specifically, an electroless nickel plating layer of 3 ⁇ m was formed, and an electroless gold plating layer of 0.1 ⁇ m was further formed thereon. Thereby, a wiring board was obtained.
- Example 2 instead of the Ni plated electrolytic copper foil, an Al plated electrolytic copper foil in which an aluminum (Al) plated film (film thickness: 2 ⁇ m) and an electrolytic copper foil (film thickness: 18 ⁇ m) are laminated in this order is used, and Ni selective etching is performed.
- a wiring substrate was obtained in the same manner as in Example 1 except that an Al selective etching solution was used instead of the solution.
- thermosetting resin composition (Example 3) [1] Preparation of thermosetting resin composition In the same manner as in Example 1, a varnish-like thermosetting resin composition was obtained.
- the insulating resin film of the Ni foil-attached resin sheet prepared in [2] above is opposed to both surfaces (upper surface and lower surface) of the core substrate, and using a vacuum pressurizing laminator device, the temperature is 100 ° C., the pressure After vacuum heating and pressure molding at 1 MPa, drying was performed for 60 minutes with a 120 ° C. drying apparatus. Thereby, a structure in which the Ni foil, the insulating resin film, the core substrate, the insulating resin film, and the Ni foil were laminated in this order was manufactured.
- thermosetting resin composition [1] Preparation of thermosetting resin composition
- a varnish-like thermosetting resin composition was obtained.
- the etching with respect to the land was hardly observed, and the film thickness of the land was hardly changed before and after the etching.
- the etching with respect to the land was confirmed. Specifically, the land of the wiring board of the comparative example was etched by the thickness of the metal foil. From these evaluation results, it was found that, in the wiring board of each example, damage to the conductive pattern can be suppressed as compared with the comparative example in which both the metal foil and the conductive pattern are made of copper foil.
- the resin film with a metal foil of the present invention has a solder resist film and a metal foil, and is used for manufacturing a wiring board by laminating on a circuit board having a conductive pattern on the surface.
- the metal foil provided in the resin film with metal foil functions as a mask for forming an opening in the solder resist film in order to expose a part of the conductive pattern.
- the said metal foil contains the metal (2nd metal) with a larger ionization tendency than the metal (1st metal) which comprises the conductive pattern of a circuit board. Therefore, when the metal foil is removed by etching, the metal foil can be removed before damaging the conductive pattern surface. Thereby, the damage to the conductive pattern on a circuit board can be suppressed, and the wiring board excellent in connection reliability can be obtained. Therefore, the present invention has industrial applicability.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Laminated Bodies (AREA)
Abstract
本発明の金属箔付き樹脂膜は、第1金属で構成される導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる。かかる金属箔付き樹脂膜は、ソルダーレジスト膜と、第1金属よりもイオン化傾向が大きい第2金属を含有する金属箔とを有する。かかる金属箔付き樹脂膜を適用する回路基板は、導電パターンを構成する第1金属が、銅、金、銀から選択される少なくとも1種を含んでいることが好ましい。また、金属箔が含有する第2金属は、ニッケル、アルミニウム、鉄、亜鉛、錫、鉛から選択される少なくとも1種を含んでいることが好ましい。
Description
本発明は、配線基板を製造するために用いられる金属箔付き樹脂膜、係る金属箔付き樹脂膜を備える構造体、配線基板の製造方法、半導体装置の製造方法に関する。
これまでの配線基板の製造方法において、最外層のソルダーレジスト膜に開口部を形成する様々な方法が開発されてきた。この種の技術としては、例えば、特許文献1に記載の技術が挙げられる。同文献に記載された方法は、以下の通りである。まず、ソルダーレジスト膜上にフォトレジストをコーティングして露光・現像処理を施す。その後、このフォトレジストをマスクとして、ウエットエッチング法又はドライエッチング法によりソルダーレジスト膜を選択的に除去し、ソルダーレジスト膜の開口部を形成する。
しかしながら、本発明者が検討した結果、次のようなことが判明した。
ソルダーレジスト膜の構成材料が非感光性材料である場合には、樹脂製フォトレジストをマスクとして用いるケミカル工法でエッチングすると、マスクが剥がれる可能性がある。また、ドライ工法では開口部に樹脂残渣が発生することが懸念される。金属膜で構成されたマスクを用いることにより、このようなマスク剥がれや樹脂残渣の発生を抑制することができる。しかしながら、金属膜と開口内部に露出した導電パターンとが同種の金属の場合には、金属膜を除去するときに、導電パターンの表面にダメージが生じることがあった。結果として、配線基板の接続信頼性が低下することがあった。
ソルダーレジスト膜の構成材料が非感光性材料である場合には、樹脂製フォトレジストをマスクとして用いるケミカル工法でエッチングすると、マスクが剥がれる可能性がある。また、ドライ工法では開口部に樹脂残渣が発生することが懸念される。金属膜で構成されたマスクを用いることにより、このようなマスク剥がれや樹脂残渣の発生を抑制することができる。しかしながら、金属膜と開口内部に露出した導電パターンとが同種の金属の場合には、金属膜を除去するときに、導電パターンの表面にダメージが生じることがあった。結果として、配線基板の接続信頼性が低下することがあった。
本発明者は、このような知見に基づいて鋭意検討したところ、ソルダーレジスト膜のマスクとなる金属膜および導電パターンの構成材料を適切に選択し、これらのイオン化傾向の差を利用する方法を考えついた。この方法により、導電パターンの表面のダメージを抑制しつつも、当該金属膜を選択的に除去できることを見出し、本発明を完成するに至った。
本発明によれば、
第1金属で構成される導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる金属箔付き樹脂膜であって、
前記表面上に設けられるソルダーレジスト膜と、
前記ソルダーレジスト膜上に設けられ、前記第1金属よりもイオン化傾向が大きい第2金属を含有する金属箔とを有する金属箔付き樹脂膜が提供される。
第1金属で構成される導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる金属箔付き樹脂膜であって、
前記表面上に設けられるソルダーレジスト膜と、
前記ソルダーレジスト膜上に設けられ、前記第1金属よりもイオン化傾向が大きい第2金属を含有する金属箔とを有する金属箔付き樹脂膜が提供される。
また、本発明によれば、前記回路基板と、
前記回路基板の前記表面に、前記ソルダーレジスト膜が対向して積層された前記金属箔付き樹脂膜と、を有する構造体が提供される。
前記回路基板の前記表面に、前記ソルダーレジスト膜が対向して積層された前記金属箔付き樹脂膜と、を有する構造体が提供される。
また、本発明によれば、前記構造体を準備する工程と、
前記金属箔を選択的に除去することにより、前記金属箔をパターニングする工程と、
パターニングした前記金属箔をマスクとして、前記導電パターンの一部を露出させるように前記ソルダーレジスト膜に開口部を形成する工程と、
前記開口部において前記導電パターンの一部が露出した状態で、前記第1金属と前記第2金属のイオン化傾向の差を利用して、エッチング液により前記金属箔を除去する除去工程と、を含む配線基板の製造方法が提供される。
前記金属箔を選択的に除去することにより、前記金属箔をパターニングする工程と、
パターニングした前記金属箔をマスクとして、前記導電パターンの一部を露出させるように前記ソルダーレジスト膜に開口部を形成する工程と、
前記開口部において前記導電パターンの一部が露出した状態で、前記第1金属と前記第2金属のイオン化傾向の差を利用して、エッチング液により前記金属箔を除去する除去工程と、を含む配線基板の製造方法が提供される。
また、本発明によれば、前記配線基板の製造方法で得られた配線基板の上に半導体素子を実装する工程を含む半導体装置の製造方法が提供される。
本発明によれば、接続信頼性に優れた配線基板を製造することができる金属箔付き樹脂膜、係る金属付き樹脂膜を備えた構造体、接続信頼性に優れた配線基板の製造方法および半導体装置の製造方法が提供される。
以下、本発明の好適な実施形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
[金属箔付き樹脂膜]
まず、本実施形態に係る金属箔付き樹脂膜について説明する。
図1は、本発明の金属箔付き樹脂膜の好適な実施形態を模式的に示す断面図である。
まず、本実施形態に係る金属箔付き樹脂膜について説明する。
図1は、本発明の金属箔付き樹脂膜の好適な実施形態を模式的に示す断面図である。
本実施形態の金属箔付き樹脂膜(金属箔付き樹脂シート)は、導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる。図1に示すように、係る金属箔付き樹脂膜(金属箔付き樹脂シート)は、ソルダーレジスト膜(絶縁性樹脂膜)10と、金属箔12とを有している。本実施形態では、係る金属箔が、回路基板の導電パターンを構成する金属(第1金属)よりもイオン化傾向が大きい金属(第2金属)を含有する。
係る金属箔付き樹脂膜は、以下のようにして用いられる。まず、導電パターンが形成された回路基板の導電パターン側の表面に、絶縁性樹脂膜10が対向するようにして金属箔付き樹脂膜を積層する。次に、金属箔12を選択的に除去することにより、金属箔12をパターニングする。次に、パターニングした金属箔12をマスクとして、導電パターンの一部を露出させるように絶縁性樹脂膜10に開口部を形成する。その後、開口部において導電パターンの一部が露出した状態で、第1金属と第2金属のイオン化傾向の差を利用して前記金属箔12を除去する。以上の工程を経て、配線基板を製造することができる。
上記の配線基板の製造方法では、金属箔12を、例えば、エッチング液により除去する際に、第1金属と第2金属とのイオン化傾向の差により、金属箔12のエッチング速度が導電パターンのエッチング速度よりも速い。そのため、エッチングによって導電パターン表面にダメージを与える前に、金属箔12を除去することができる。これにより、回路基板上の導電パターンへのダメージを抑制して、接続信頼性に優れた配線基板を得ることができる。
かかる金属箔(金属膜)12が含有する第2金属は、第1金属よりもイオン化傾向が大きい金属であれば特に限定されない。係る金属としては、例えば、ニッケル、アルミニウム、鉄、亜鉛、錫、鉛、から選択される少なくとも1種を含むことができる。これらを単独で用いても2種以上を組み合わせて用いてもよい。また、金属膜12は、単独の金属膜、多層の金属膜、合金膜であってもよい。なお、金属膜12は、第2金属以外の金属を含有することができるが、第2金属を主成分として含有していることが好ましい。この場合、金属膜12中に含まれる第2金属の含有量は、金属膜12全体の80質量%以上であることが好ましく、90質量%以上であることがより好ましく、95質量%以上であることがさらに好ましい。また、金属膜12中に含まれる第2金属の含有量は、金属膜12全体の100質量%以下であってもよい。特に、金属膜12として、ニッケルで構成されたニッケル箔を用いることが好ましい。また、金属膜12として、後述するピーラブル金属箔が備える極薄金属箔を用いてもよく、係る極薄金属箔の表面に第2金属のめっき膜を形成した積層膜を用いることもできる。
金属膜12の膜厚(厚さ)の下限値は、例えば、0.5μm以上としてもよく、1μm以上としてもよく、5μm以上としてもよい。金属膜12の膜厚が上記下限値以上である場合には、開口部を形成するときマスク機能を十分に保持できる。また、金属膜12の膜厚(厚さ)の上限値は、例えば、35μm以下としてもよく、30μm以下としてもよく、25μm以下としてもよい。金属膜12の膜厚が上記上限値以下である場合には、金属膜12の加工性を高めて、配線基板の製造プロセスの効率を高めることができる。
ソルダーレジスト膜(絶縁性樹脂膜)10は、ソルダーレジスト用樹脂組成物で構成される。係るソルダーレジスト用樹脂組成物は、熱硬化性樹脂を含む熱硬化性樹脂組成物を用いることができる。
上記熱硬化性樹脂としては、特に限定されないが、例えば、フェノール樹脂、ベンゾオキサジン環を有する樹脂、エポキシ樹脂、アクリル樹脂、メラミン樹脂、不飽和ポリエステル樹脂、マレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、シアネート樹脂、メタクリロイル基を有する樹脂等が挙げられる。例えば、熱硬化性樹脂が、室温(25℃)で液状である液状樹脂であってもよい。これらは、1種又は2種以上を組み合わせて用いることができる。この中でも、熱硬化性樹脂が、エポキシ樹脂を含むことが好ましい。
(エポキシ樹脂(A))
エポキシ樹脂(A)は、たとえばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールM型エポキシ樹脂(4,4'-(1,3-フェニレンジイソプリジエン)ビスフェノール型エポキシ樹脂)、ビスフェノールP型エポキシ樹脂(4,4'-(1,4-フェニレンジイソプリジエン)ビスフェノール型エポキシ樹脂)、ビスフェノールZ型エポキシ樹脂(4,4'-シクロヘキシジエンビスフェノール型エポキシ樹脂)などのビスフェノール型エポキシ樹脂;フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、テトラフェノール基エタン型ノボラック型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂;ビフェニル型エポキシ樹脂;キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアラルキル型エポキシ樹脂;ナフチレンエーテル型エポキシ樹脂、ナフトール型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、2官能ないし4官能エポキシ型ナフタレン樹脂、ビナフチル型エポキシ樹脂、ナフタレンアラルキル型エポキシ樹脂、ナフタレン変性クレゾールノボラックエポキシ樹脂などのナフタレン骨格を有するエポキシ樹脂;アントラセン型エポキシ樹脂;フェノキシ型エポキシ樹脂;ジシクロペンタジエン型エポキシ樹脂;ノルボルネン型エポキシ樹脂;アダマンタン型エポキシ樹脂;フルオレン型エポキシ樹脂から選択される1種または2種以上を含むことができる。これらの中でも、ソルダーレジスト膜の埋め込み性や、表面平滑性を向上させる観点からは、ナフタレン骨格を有するエポキシ樹脂を含むことがより好ましい。これにより、ソルダーレジスト膜の低線膨貼化および高弾性率化を図ることもできる。また、配線基板の剛性を向上させて作業性の向上に寄与することや、半導体パッケージにおける耐リフロー性の向上および反りの抑制を実現することも可能である。なお、ソルダーレジスト膜の埋め込み性を向上させる観点からは、3官能以上のナフタレン骨格を有するエポキシ樹脂を含むことがとくに好ましい。
エポキシ樹脂(A)は、たとえばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールM型エポキシ樹脂(4,4'-(1,3-フェニレンジイソプリジエン)ビスフェノール型エポキシ樹脂)、ビスフェノールP型エポキシ樹脂(4,4'-(1,4-フェニレンジイソプリジエン)ビスフェノール型エポキシ樹脂)、ビスフェノールZ型エポキシ樹脂(4,4'-シクロヘキシジエンビスフェノール型エポキシ樹脂)などのビスフェノール型エポキシ樹脂;フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、テトラフェノール基エタン型ノボラック型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂;ビフェニル型エポキシ樹脂;キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアラルキル型エポキシ樹脂;ナフチレンエーテル型エポキシ樹脂、ナフトール型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、2官能ないし4官能エポキシ型ナフタレン樹脂、ビナフチル型エポキシ樹脂、ナフタレンアラルキル型エポキシ樹脂、ナフタレン変性クレゾールノボラックエポキシ樹脂などのナフタレン骨格を有するエポキシ樹脂;アントラセン型エポキシ樹脂;フェノキシ型エポキシ樹脂;ジシクロペンタジエン型エポキシ樹脂;ノルボルネン型エポキシ樹脂;アダマンタン型エポキシ樹脂;フルオレン型エポキシ樹脂から選択される1種または2種以上を含むことができる。これらの中でも、ソルダーレジスト膜の埋め込み性や、表面平滑性を向上させる観点からは、ナフタレン骨格を有するエポキシ樹脂を含むことがより好ましい。これにより、ソルダーレジスト膜の低線膨貼化および高弾性率化を図ることもできる。また、配線基板の剛性を向上させて作業性の向上に寄与することや、半導体パッケージにおける耐リフロー性の向上および反りの抑制を実現することも可能である。なお、ソルダーレジスト膜の埋め込み性を向上させる観点からは、3官能以上のナフタレン骨格を有するエポキシ樹脂を含むことがとくに好ましい。
エポキシ樹脂(A)の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して3重量%以上であることが好ましく、5重量%以上であることがより好ましい。エポキシ樹脂(A)の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物を用いて形成されるソルダーレジスト膜の埋め込み性や平滑性の向上に寄与することができる。一方で、エポキシ樹脂(A)の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して40重量%以下であることが好ましく、35重量%以下であることがより好ましい。エポキシ樹脂(A)の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物を用いて形成されるソルダーレジスト膜の耐熱性や耐湿性の向上を図ることができる。なお、熱硬化性樹脂組成物の全固形分とは、熱硬化性樹脂組成物中に含まれる溶剤を除く成分全体を指す。以下、本明細書において同様である。
また、熱硬化性樹脂組成物は、エポキシ樹脂と反応する硬化剤を含むことができる。
上記硬化剤としては、例えば、アミン系硬化剤、グアニジン系硬化剤、イミダゾール系硬化剤、フェノール系硬化剤、ナフトール系硬化剤、酸無水物系硬化剤又はこれらのエポキシアダクトやマイクロカプセル化した化合物、活性エステル系硬化剤、ベンゾオキサジン系硬化剤、シアネートエステル系硬化剤等を挙げることができる。これらは1種又は2種以上を使用することができる。この中でも、フェノール系硬化剤またはナフトール系硬化剤を用いることができる。
上記硬化剤としては、例えば、アミン系硬化剤、グアニジン系硬化剤、イミダゾール系硬化剤、フェノール系硬化剤、ナフトール系硬化剤、酸無水物系硬化剤又はこれらのエポキシアダクトやマイクロカプセル化した化合物、活性エステル系硬化剤、ベンゾオキサジン系硬化剤、シアネートエステル系硬化剤等を挙げることができる。これらは1種又は2種以上を使用することができる。この中でも、フェノール系硬化剤またはナフトール系硬化剤を用いることができる。
また、熱硬化性樹脂組成物は、熱可塑性樹脂をさらに含んでもよい。
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリビニルアセタール樹脂、ポリイミド、ポリアミドイミド、ポリエーテルスルホン、ポリスルホン等が挙げられる。これらは1種又は2種以上を使用することができる。
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリビニルアセタール樹脂、ポリイミド、ポリアミドイミド、ポリエーテルスルホン、ポリスルホン等が挙げられる。これらは1種又は2種以上を使用することができる。
(充填材(B))
また、熱硬化性樹脂組成物は、充填材(B)をさらに含んでもよい。
本実施形態に係る充填材(B)としては、無機充填材を用いることができる。上記無機充填剤としては、特に限定されないが、例えば、タルク、焼成クレー、未焼成クレー、マイカ、ガラスなどのケイ酸塩;酸化チタン、アルミナ、ベーマイト、シリカ、溶融シリカなどの酸化物;炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイトなどの炭酸塩;水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどの水酸化物;硫酸バリウム、硫酸カルシウム、亜硫酸カルシウムなどの硫酸塩または亜硫酸塩;ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウムなどのホウ酸塩;窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素などの窒化物;チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを挙げることができる。これらの中でも、タルク、アルミナ、ガラス、シリカ、マイカ、水酸化アルミニウム、水酸化マグネシウムが好ましい。
また、熱硬化性樹脂組成物は、充填材(B)をさらに含んでもよい。
本実施形態に係る充填材(B)としては、無機充填材を用いることができる。上記無機充填剤としては、特に限定されないが、例えば、タルク、焼成クレー、未焼成クレー、マイカ、ガラスなどのケイ酸塩;酸化チタン、アルミナ、ベーマイト、シリカ、溶融シリカなどの酸化物;炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイトなどの炭酸塩;水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどの水酸化物;硫酸バリウム、硫酸カルシウム、亜硫酸カルシウムなどの硫酸塩または亜硫酸塩;ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウムなどのホウ酸塩;窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素などの窒化物;チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを挙げることができる。これらの中でも、タルク、アルミナ、ガラス、シリカ、マイカ、水酸化アルミニウム、水酸化マグネシウムが好ましい。
また、無機充填材の表面は、表面処理剤などにより表面処理が施されていてもよい。表面処理剤としては、例えば、シラン系カップリング剤等が挙げられる。
本実施形態に係るシリカは、特に限定されないが、例えば、球状シリカ、および破砕シリカのうちの少なくとも一方を含んでもよい。ソルダーレジスト膜の埋め込み性や表面平滑性を向上させる観点からは、球状シリカを含むことがより好ましい。また、シリカは、たとえば、溶融球状シリカでもよい。
上記充填材(B)の平均粒径D50の下限値は、とくに限定されないが、0.01μm以上が好ましく、0.05μm以上がより好ましい。上記充填材の平均粒径D50の上限値は、とくに限定されないが、5.0μm以下が好ましく、2.0μm以下がより好ましく、1.0μm以下がさらに好ましい。
上記充填材(B)の平均粒径D50は、たとえばレーザー回折式粒度分布測定装置(HORIBA社製、LA-500)を用いて測定することが可能である。本実施形態において、充填材は1種または2種以上を含んでもよい。
また、熱硬化性樹脂組成物の調製に際しては、シリカとして、たとえばシリカ濃度が10重量%以上90重量%以下であるシリカ原料を使用することが好ましい。配線基板の機械的強度を向上させる観点からは、たとえばシリカ濃度が50重量%以上90重量%以下であるシリカ原料を使用することがより好ましい。また、配線基板のたわみの抑制や、半導体装置の吸湿信頼性を向上させる観点からは、たとえばシリカ濃度が50重量%以上90重量%以下であるシリカ原料と、シリカ濃度が10重量%以上50重量%以下であるシリカ原料と、を併用することがとくに好ましい。
上記充填材(B)の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して30重量%以上であることが好ましく、50重量%以上であることがより好ましい。充填材(B)の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物を用いて得られるソルダーレジスト膜の耐熱性や耐湿性を効果的に向上させることができる。また、ソルダーレジスト膜を低線膨張化および高弾性率化させることができるため、得られる半導体パッケージの反りを低減させることができる。一方で、充填材(B)の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して90重量%以下であることが好ましく、85重量%以下であることがより好ましい。充填材(B)の含有量を上記上限値以下とすることにより、ソルダーレジスト膜の埋め込み性をより効果的に向上させることができる。
(シアネート樹脂(C))
本実施形態の熱硬化性樹脂組成物は、シアネート樹脂(C)をさらに含むことができる。これにより、ソルダーレジスト膜について、低線膨張化や、弾性率および剛性を向上させることができる。また、得られる半導体装置の耐熱性や耐湿性を向上させることもできる。
本実施形態の熱硬化性樹脂組成物は、シアネート樹脂(C)をさらに含むことができる。これにより、ソルダーレジスト膜について、低線膨張化や、弾性率および剛性を向上させることができる。また、得られる半導体装置の耐熱性や耐湿性を向上させることもできる。
本実施形態に係るシアネート樹脂(C)は、分子内にシアネート基(-O-CN)を有する樹脂であり、シアネート基を分子内に2個以上を有する樹脂を用いることができる。上記シアネート樹脂(C)としては、特に限定されないが、例えば、ジシクロペンタジエン型シアネートエステル樹脂、フェノールノボラック型シアネートエステル樹脂、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等のビスフェノール型シアネート樹脂、及びナフトールアラルキル型シアネート樹脂などが挙げられる。
また、上記シアネート樹脂(C)は、特に限定されないが、例えば、ハロゲン化シアン化合物と、フェノール類またはナフトール類と、を反応させて得ることができる。このような前記シアネート樹脂としては、例えば、フェノールノボラック型の多価フェノール類とハロゲン化シアンとの反応で得られるシアネート樹脂、クレゾールノボラック型の多価フェノール類とハロゲン化シアンとの反応で得られるシアネート樹脂、ナフトールアラルキル型の多価ナフトール類とハロゲン化シアンとの反応で得られるシアネート樹脂などが挙げられる。上記シアネート樹脂(C)は、1種または2種以上を組み合わせて用いてもよい。
これらの中でも、ソルダーレジスト膜の低線膨張化を図り、弾性率および剛性を向上させる観点からは、フェノールノボラック型シアネート樹脂、ジシクロペンタジエン型シアネートエステル樹脂、またはナフトールアラルキル型シアネート樹脂を含むことがより好ましく、フェノールノボラック型シアネート樹脂を含むことがとくに好ましい。
これらの中でも、ソルダーレジスト膜の低線膨張化を図り、弾性率および剛性を向上させる観点からは、フェノールノボラック型シアネート樹脂、ジシクロペンタジエン型シアネートエステル樹脂、またはナフトールアラルキル型シアネート樹脂を含むことがより好ましく、フェノールノボラック型シアネート樹脂を含むことがとくに好ましい。
上記シアネート樹脂(C)の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して3重量%以上であることが好ましく、5重量%以上であることがより好ましい。シアネート樹脂(C)の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物を用いて形成されるソルダーレジスト膜のより効果的な低線膨張化、高弾性率化を図ることができる。また、埋め込み性や平滑性の向上に寄与することができる。一方で、シアネート樹脂(C)の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して40重量%以下であることが好ましく、35重量%以下であることがより好ましい。シアネート樹脂(C)の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物を用いて形成されるソルダーレジスト膜の耐熱性や耐湿性の向上を図ることができる。
(硬化促進剤(D))
また、熱硬化性樹脂組成物は、たとえば硬化促進剤(D)をさらに含むことができる。これにより、熱硬化性樹脂組成物の硬化性を向上させることができる。
また、熱硬化性樹脂組成物は、たとえば硬化促進剤(D)をさらに含むことができる。これにより、熱硬化性樹脂組成物の硬化性を向上させることができる。
上記硬化促進剤(D)としては、エポキシ樹脂(A)の硬化反応を促進させる化合物を用いることができ、その種類はとくに限定されない。
上記硬化促進剤(D)としては、例えば、イミダゾール系化合物、ピリジン系化合物、有機ホスフィン系化合物等が挙げられる。また、硬化促進剤(D)として、例えば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、オクチル酸亜鉛、ビスアセチルアセトナートコバルト(II)、トリスアセチルアセトナートコバルト(III)などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2.2.2]オクタンなどの3級アミン類、テトラフェニルホスホニウム・テトラフェニルボレート(TPP-K)、テトラフェニルホスホニウム・テトラキス(4-メチルフェニル)ボレート(TPP-MK)のような四級ホスホニウム系化合物、2-フェニル-4-メチルイミダゾール、2-エチル-4-エチルイミダゾール、2-フェニル-4-エチルイミダゾール、2-フェニル-4-メチル-5-ヒドロキシイミダゾール、2-フェニル-4,5-ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールA、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸、およびオニウム塩化合物が挙げられる。これらを単独で用いても2種以上を組み合わせて用いてもよい。これらの中でも、硬化性をより効果的に向上させる観点からは、オニウム塩化合物を含むことがより好ましい。
上記硬化促進剤(D)としては、例えば、イミダゾール系化合物、ピリジン系化合物、有機ホスフィン系化合物等が挙げられる。また、硬化促進剤(D)として、例えば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、オクチル酸亜鉛、ビスアセチルアセトナートコバルト(II)、トリスアセチルアセトナートコバルト(III)などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2.2.2]オクタンなどの3級アミン類、テトラフェニルホスホニウム・テトラフェニルボレート(TPP-K)、テトラフェニルホスホニウム・テトラキス(4-メチルフェニル)ボレート(TPP-MK)のような四級ホスホニウム系化合物、2-フェニル-4-メチルイミダゾール、2-エチル-4-エチルイミダゾール、2-フェニル-4-エチルイミダゾール、2-フェニル-4-メチル-5-ヒドロキシイミダゾール、2-フェニル-4,5-ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールA、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸、およびオニウム塩化合物が挙げられる。これらを単独で用いても2種以上を組み合わせて用いてもよい。これらの中でも、硬化性をより効果的に向上させる観点からは、オニウム塩化合物を含むことがより好ましい。
上記硬化促進剤(D)の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して0.1重量%以上であることが好ましく、0.3重量%以上であることがより好ましい。硬化促進剤(D)の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物の硬化性をより効果的に向上させることができる。一方で、硬化促進剤(D)の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して10重量%以下であることが好ましく、5重量%以下であることがより好ましい。硬化促進剤(D)の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物の保存性を向上させることができる。
(着色剤(E))
また、熱硬化性樹脂組成物は、たとえば、着色剤(E)をさらに含むことができる。本実施形態の着色剤(E)は、たとえば緑、赤、青、黄、および黒等の染料、黒色顔料などの顔料、および色素から選択される1種または2種以上を含む。これらの中でも、開口部の視認性等を向上させる観点から、緑色の着色剤を含むことができるが、緑色染料を含めてもよい。当該緑色の着色剤としては、たとえばアントラキノン系、フタロシアニン系、およびペリレン系等の公知の着色剤を一種または二種以上含むことができる。
また、熱硬化性樹脂組成物は、たとえば、着色剤(E)をさらに含むことができる。本実施形態の着色剤(E)は、たとえば緑、赤、青、黄、および黒等の染料、黒色顔料などの顔料、および色素から選択される1種または2種以上を含む。これらの中でも、開口部の視認性等を向上させる観点から、緑色の着色剤を含むことができるが、緑色染料を含めてもよい。当該緑色の着色剤としては、たとえばアントラキノン系、フタロシアニン系、およびペリレン系等の公知の着色剤を一種または二種以上含むことができる。
(その他の成分(F))
本実施形態の熱硬化性樹脂組成物には、上記各成分以外に、必要に応じてカップリング剤、レベリング剤、感光剤、消泡剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、ゴム粒子、増粘剤およびイオン捕捉剤等から選択される1種または2種以上の添加物を添加してもよい。
本実施形態の熱硬化性樹脂組成物には、上記各成分以外に、必要に応じてカップリング剤、レベリング剤、感光剤、消泡剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、ゴム粒子、増粘剤およびイオン捕捉剤等から選択される1種または2種以上の添加物を添加してもよい。
上記カップリング剤としては、たとえばエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤などのシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤などが挙げられる。レベリング剤としては、アクリル系共重合物等が挙げられる。上記難燃剤としては、例えば、有機リン系難燃剤、有機系窒素含有リン化合物、窒素化合物、シリコーン系難燃剤、金属水酸化物等が挙げられる。また、上記ゴム粒子としては、固体状のゴム粒子であり、熱硬化性樹脂組成物中の成分とも相溶せず、分散状態で存在するゴム粒子であり、例えば、コアシェル型ゴム粒子、架橋アクリルニトリルブタジエンゴム粒子、架橋スチレンブタジエンゴム粒子、アクリルゴム粒子などが挙げられる。
本実施形態において、上記熱硬化性樹脂組成物は、ワニス状の樹脂組成物である。ワニス状の熱硬化性樹脂組成物をフィルム状とすることにより、絶縁性樹脂膜10が得られる。
かかる絶縁性樹脂膜10は、たとえばワニス状の熱硬化性樹脂組成物をキャリア基材に塗布して得られた塗布膜(樹脂膜)に対して、溶剤除去処理を行うことにより得ることができる。上記樹脂シートは、溶剤含有率が熱硬化性樹脂組成物全体に対して5重量%以下と定義することができる。本実施形態においては、たとえば100~150℃、1~5分の条件で溶剤除去処理を行うことができる。これにより、熱硬化性樹脂膜の硬化が進行することを抑制しつつ、十分に溶剤を除去することが可能となる。
かかる絶縁性樹脂膜10は、たとえばワニス状の熱硬化性樹脂組成物をキャリア基材に塗布して得られた塗布膜(樹脂膜)に対して、溶剤除去処理を行うことにより得ることができる。上記樹脂シートは、溶剤含有率が熱硬化性樹脂組成物全体に対して5重量%以下と定義することができる。本実施形態においては、たとえば100~150℃、1~5分の条件で溶剤除去処理を行うことができる。これにより、熱硬化性樹脂膜の硬化が進行することを抑制しつつ、十分に溶剤を除去することが可能となる。
また、熱硬化性樹脂組成物をキャリア基材上に形成させる方法としては、特に限定されないが、例えば、以下の方法を用いることができる。熱硬化性樹脂組成物を溶剤などに溶解・分散させて樹脂ワニスを調製して、各種コーター装置を用いて樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法、スプレー装置を用いて樹脂ワニスをキャリア基材に噴霧塗工した後、これを乾燥する方法、などが挙げられる。これらの中でも、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な樹脂シートの厚みを有するキャリア基材付き樹脂シートを効率よく製造することができる。
また、キャリア基材としては、例えば、高分子フィルムを用いることができる。高分子フィルムとしては、特に限定されないが、例えば、ポリエチレン、ポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート、ポリブチレンテレフタレートなどのポリエステル、ポリカーボネート、シリコーンシート等の離型紙、フッ素系樹脂、ポリイミド樹脂などの耐熱性を有した熱可塑性樹脂シート等が挙げられる。これらの中でも、安価および剥離強度の調節が簡便なため、ポリエチレンテレフタレートを用いることができる。これにより、金属箔付き樹脂シートから、キャリア基材を適度な強度で剥離することが容易となる。
(溶剤)
また、ワニス状の熱硬化性樹脂組成物は、たとえば溶剤を含むことができる。
上記溶剤としては、たとえばアセトン、メチルエチルケトン、メチルイソブチルケトン、トルエン、酢酸エチル、シクロヘキサン、ヘプタン、シクロヘキサン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系、アニソール、およびN-メチルピロリドン等の有機溶剤から選択される1種または2種以上を含むことができる。
また、ワニス状の熱硬化性樹脂組成物は、たとえば溶剤を含むことができる。
上記溶剤としては、たとえばアセトン、メチルエチルケトン、メチルイソブチルケトン、トルエン、酢酸エチル、シクロヘキサン、ヘプタン、シクロヘキサン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系、アニソール、およびN-メチルピロリドン等の有機溶剤から選択される1種または2種以上を含むことができる。
熱硬化性樹脂組成物がワニス状である場合において、熱硬化性樹脂組成物の固形分含有量は、たとえば30重量%以上80重量%以下であることが好ましく、40重量%以上70重量%以下であることがより好ましい。これにより、作業性や成膜性に非常に優れた熱硬化性樹脂組成物が得られる。なお、ワニス状の熱硬化性樹脂組成物は、たとえば上述の各成分を、超音波分散方式、高圧衝突式分散方式、高速回転分散方式、ビーズミル方式、高速せん断分散方式、および自転公転式分散方式などの各種混合機を用いて溶剤中に溶解、混合、撹拌することにより調製することができる。
また、絶縁性樹脂膜10は、ガラス繊維基材等の繊維基材や紙基材を備えていてもよい。ただし、上記熱硬化性樹脂組成物を用いることにより、上記の基材を用いなくても、十分に高い耐久性を有する絶縁性樹脂膜10を得ることができる。すなわち、上記熱硬化性樹脂組成物は、ソルダーレジスト膜を形成するためにとくに適した熱硬化性樹脂組成物である。
上記絶縁性樹脂膜10の膜厚の下限値は、3μm以上としてもよく、5μm以上としてもよく、10μm以上としてもよい。これにより、絶縁樹脂膜10の機械的強度を向上させることができる。絶縁性樹脂膜10の膜厚の上限値は、例えば、50μm以下としてもよく、40μm以下としてもよく、30μm以下としてもよい。これにより、絶縁樹脂膜(ソルダーレジスト膜)10の加工性を高めて、配線基板の製造プロセスの効率を高めることができる。
本実施形態の金属箔付き樹脂シート(金属箔付き樹脂膜)は、絶縁性樹脂膜10および金属膜12がこの順番で積層された積層体である。金属箔付き樹脂膜は、枚葉状でもよく、巻き取り可能なロール形状でもよい。この場合、金属箔付き樹脂膜の絶縁性樹脂膜10の表面(金属膜12が形成された面とは反対側の面)には、例えば、表面を保護するためにカバーフィルムが配置されていてもよい。カバーフィルムとしては、ポリエチレンやポリプロピレン等の高分子フィルムなどが挙げられる。カバーフィルムを積層体から剥離することにより、上記金属箔付き樹脂シートを得てもよい。
また、金属箔付き樹脂シートを得る方法としては、特に限定されないが、金属膜12上にソルダーレジスト用樹脂組成物からなる、フィルム状の絶縁性樹脂膜10を形成してもよいし、上述したように、キャリア基材上に形成されたフィルム状の絶縁性樹脂膜10を、金属膜12上にラミネートしてもよい。また、複数の絶縁性樹脂膜10を貼り合わせてもよい。
金属膜12上にフィルム状の絶縁性樹脂膜10を形成する方法としては、特に限定されないが、例えば、上述した、熱硬化性樹脂組成物をキャリア基材上に形成させる方法と同様の方法を用いることができる。
また、ピーラブル金属箔を用いて、以下の方法により金属箔付き樹脂シートを得ることもできる。
図2(a)~(c)は、本実施形態の金属箔付き樹脂膜の変形例の製造工程を模式的に示す断面図である。
図2(a)~(c)は、本実施形態の金属箔付き樹脂膜の変形例の製造工程を模式的に示す断面図である。
ピーラブル金属箔は、キャリア金属箔16(例えば、キャリア銅箔など)、剥離層17および極薄金属箔18が、この順に積層されてなる。本実施形態では、図2(a)に示すように、ピーラブル金属箔の極薄金属箔18表面に第2金属をめっき処理することにより、ピーラブル金属箔の極薄金属箔18上に第2金属で構成されるめっき膜19が形成された構造体を準備する。
次に、図2(b)に示すように、上記構造体のめっき膜19上に、上述した、熱硬化性樹脂組成物をキャリア基材上に形成させる方法と同様の方法を用いて、フィルム状の絶縁性樹脂膜10を形成する。
その後、ピーラブル金属箔のキャリア金属箔16および剥離層17を、構造体から剥離して、除去する。以上の工程を経て、極薄金属箔18、第2金属で構成されるめっき膜19および絶縁性樹脂膜10が、この順に積層された金属箔付き樹脂膜を得ることができる(図2(c))。かかる構成では、極薄金属箔18およびめっき膜19が金属膜12を構成する。
かかる金属箔付き樹脂膜は、以下のようにして用いられる。まず、回路基板の導電パターン側の表面に、絶縁性樹脂膜10が対向するようにして金属箔付き樹脂膜を積層する。次に、金属膜12(極薄金属箔18およびめっき膜19)を選択的に除去することにより、金属箔12をパターニングする。その後、極薄金属箔18のみをエッチングにより除去する。次に、パターニングされためっき膜19をマスクとして、導電パターンの一部を露出させるように絶縁性樹脂膜10に開口部を形成する。その後、開口部において導電パターンの一部が露出した状態で、第1金属と第2金属のイオン化傾向の差を利用して前記金属箔12を除去する。以上の工程を経て、配線基板を製造することができる。
ピーラブル金属箔としては、特に限定されないが、価格や入手のし易さなどの観点から、ピーラブル銅箔を用いることが好ましい。この場合、極薄金属箔18は、銅箔となる。
極薄金属箔18の膜厚は、1~10μm程度であることが好ましく、1~5μm程度であることがより好ましい。極薄金属箔18の膜厚が上記範囲内であれば、極薄金属箔18およびめっき膜19に対して、パターニング幅が50μm以下のファインパターニングが可能となる。また、パターニングにより開口部が形成された金属膜12(極薄金属箔18およびめっき膜19)を介して、ソルダーレジスト膜10により微細かつ繊細な開口部を形成することができる。
極薄金属箔18の膜厚は、1~10μm程度であることが好ましく、1~5μm程度であることがより好ましい。極薄金属箔18の膜厚が上記範囲内であれば、極薄金属箔18およびめっき膜19に対して、パターニング幅が50μm以下のファインパターニングが可能となる。また、パターニングにより開口部が形成された金属膜12(極薄金属箔18およびめっき膜19)を介して、ソルダーレジスト膜10により微細かつ繊細な開口部を形成することができる。
めっき膜19を構成する第2金属は、第2金属を構成する金属として上述した各種金属を用いることができるが、例えば、ニッケル、アルミニウム、鉄、亜鉛から選択される少なくとも1種を含むことができる。こられの金属のうち、めっき膜19を構成する第2金属は、ニッケルであることが好ましい。
また、めっき膜19の膜厚は、1~30μm程度であることが好ましく、1~10μm程度であることがより好ましい。めっき膜19の膜厚が上記範囲内であれば、金属膜12全体(極薄金属箔18およびめっき膜19)の総膜厚を抑えることができるため、より微細かつ精密なパターニングが可能となる。また、パターニングされた極薄金属箔18およびめっき膜19のうち、極薄金属箔18のみをエッチングによって容易に除去することができる。
また、めっき膜19の膜厚は、1~30μm程度であることが好ましく、1~10μm程度であることがより好ましい。めっき膜19の膜厚が上記範囲内であれば、金属膜12全体(極薄金属箔18およびめっき膜19)の総膜厚を抑えることができるため、より微細かつ精密なパターニングが可能となる。また、パターニングされた極薄金属箔18およびめっき膜19のうち、極薄金属箔18のみをエッチングによって容易に除去することができる。
上記の説明では、ピーラブル金属箔を用いた金属箔付き樹脂膜について説明したが、これに限定されない。例えば、極薄金属箔18より厚い膜厚(例えば、18μm程度)を有する電解金属箔上に、めっき処理を行ってめっき膜19を形成して金属膜12とすることもできる。電解金属箔としては、例えば、電解銅箔を用いることができる。かかる金属膜12を準備し、金属膜12上に、上記と同様の方法で絶縁性樹脂膜10を形成して得られる金属箔付き樹脂膜でも、上述したピーラブル金属箔を用いた金属箔付き樹脂膜と同様の作用・効果が得られる。
[樹脂シート]
上述した金属箔付き樹脂シートは、上記熱硬化性樹脂組成物から得られるフィルム状の樹脂シートを準備し、係る樹脂シートを金属膜12上に貼り合わせることにより得ることもできる。
係る樹脂シートは、シート形状でもよく、巻き取り可能なロール形状でもよい。かかる樹脂シートを硬化することによりソルダーレジスト膜を得ることができる。また、上記熱硬化性樹脂組成物の塗布膜を硬化させることにより、ソルダーレジスト膜を得てもよい。
上述した金属箔付き樹脂シートは、上記熱硬化性樹脂組成物から得られるフィルム状の樹脂シートを準備し、係る樹脂シートを金属膜12上に貼り合わせることにより得ることもできる。
係る樹脂シートは、シート形状でもよく、巻き取り可能なロール形状でもよい。かかる樹脂シートを硬化することによりソルダーレジスト膜を得ることができる。また、上記熱硬化性樹脂組成物の塗布膜を硬化させることにより、ソルダーレジスト膜を得てもよい。
[配線基板の製造方法]
次に、本実施形態に係る配線基板の製造方法の概要について説明する。
次に、本実施形態に係る配線基板の製造方法の概要について説明する。
本実施形態の配線基板の製造方法は、第1金属で構成される導電パターンを表面に有する回路基板と、ソルダーレジスト膜と、第1金属よりもイオン化傾向が大きい第2金属を含有する金属箔と、をこの順番で積層した構造体を準備する工程(準備工程)と、金属箔を選択的に除去することにより、金属箔をパターニングする工程と、パターニングした金属箔をマスクとして、導電パターンの一部を露出させるように開口部をソルダーレジスト膜に形成する工程と、開口部において導電パターンの一部が露出した状態で、第1金属と第2金属のイオン化傾向の差により金属箔を除去する除去工程と、を含むことができる。
本実施形態によれば、金属箔の除去工程において、金属箔と導電パターンとのイオン化傾向の差を利用して、金属箔を選択的に除去することができる。これにより、回路基板上の導電パターンへのダメージを抑制できるため、接続信頼性に優れた配線基板を実現できる。
以下、本実施形態の配線基板の製造方法について図3、4を用いて詳述する。
図3(a)~(d)および図4(a)および(b)は、本実施形態に係る配線基板の製造工程の一例を模式的に示す断面図である。
図3(a)~(d)および図4(a)および(b)は、本実施形態に係る配線基板の製造工程の一例を模式的に示す断面図である。
本実施形態の配線基板20の製造方法は、構造体準備工程、金属箔パターニング工程、開口形成工程、および金属箔除去工程を含むことができる。
(構造体準備工程)
上記構造体準備工程は、第1金属で構成される導電パターン24を表面に有する回路基板(コア基板22)と、ソルダーレジスト膜(絶縁性樹脂膜10)と、第1金属よりもイオン化傾向が大きい第2金属で表面が構成される金属箔(金属膜12)と、をこの順番で積層した、図3(b)に示す構造体(本実施形態の構造体)を準備する工程を含むことができる。
上記構造体準備工程は、第1金属で構成される導電パターン24を表面に有する回路基板(コア基板22)と、ソルダーレジスト膜(絶縁性樹脂膜10)と、第1金属よりもイオン化傾向が大きい第2金属で表面が構成される金属箔(金属膜12)と、をこの順番で積層した、図3(b)に示す構造体(本実施形態の構造体)を準備する工程を含むことができる。
また、本実施形態において、構造体準備工程は、金属箔(金属膜12)上にソルダーレジスト膜(絶縁性樹脂膜10)が形成された金属箔付き樹脂シートを準備する工程と、回路基板(コア基板22)の表面に、金属箔付き樹脂シートのソルダーレジスト膜(絶縁性樹脂膜10)を対向配置する工程と、を含むことができる。
具体的には、図3(a)に示すように、表裏の少なくとも一方の最外面に導電パターン24が設けられたコア基板22を準備する。コア基板22は、例えば、プリント配線基板のコア層を構成することができる。コア層としては、例えば、繊維基材を含浸したプリプレグを硬化させた樹脂基板を用いることができるが、繊維基材を有しない樹脂基板を用いてもよい。本実施形態において、コア基板22としては、コア層に複数のビルドアップ層(不図示)が形成されてもよく、コア層が単独で形成されていてもよい。
本実施形態において、導電パターン24を構成する第1金属は、銅、金、銀から選択される1種以上を含むことができる。これらを単独で用いても2種以上を組み合わせて用いてもよい。また、導電パターン24は、第1金属を主成分とする、合金または多層の金属膜で構成されていてもよい。また、導電パターン24は、不可避に混入する不純物金属を許容できるが、第1金属を主成分として含有していることが好ましい。この場合、導電パターン24中の第1金属の含有量は、導電パターン24全体の80質量%以上であることが好ましく、90質量%以上であることがより好ましく、95質量%以上であることが更に好ましい。また、導電パターン24中の第1金属の含有量は、導電パターン24全体の100質量%以下でもよい。特に、導電パターン24は、銅で構成された銅回路とすることが好ましい。
続いて、図3(b)に示すように、ソルダーレジスト膜となる絶縁性樹脂膜10の一面(面11、面13)に、金属箔(金属膜12)の他面(面15)が対向して配置された金属箔付き樹脂シートを準備する。続いて、金属箔付き樹脂シートをコア基板22の導電パターン24上に積層する。例えば、コア基板22の導電パターン24が設けられた面上に、絶縁性樹脂膜10がコア基板22と対向するように、金属箔付き樹脂シートを貼り付けることができる。本実施形態において、貼付工程は、たとえば、金属箔付き樹脂シートを導電パターン24上に積層した後、これらの積層体を真空加熱加圧成形することにより行うことができる。以上により、上記構造体を準備することができる。このとき、準備工程において、ソルダーレジスト膜(絶縁性樹脂膜10)はBステージ状態とすることができる。
本実施形態に係る準備工程について、金属箔付き樹脂シート中の絶縁性樹脂膜10を、コア基板22の表面にラミネートする方法を説明したが、上記準備工程は、これに限定されず、様々な方法を用いてもよい。
図6(a)~(c)は、本実施形態に係る配線基板の製造工程の変形例の一例を模式的に示す断面図である。
例えば、図6(b)および(c)に示すように、コア基板22の表面に形成された導電パターン24を埋め込むように、絶縁性樹脂膜10を形成した後、この絶縁性樹脂膜10の表面に金属膜12を形成してもよい。
図6(a)~(c)は、本実施形態に係る配線基板の製造工程の変形例の一例を模式的に示す断面図である。
例えば、図6(b)および(c)に示すように、コア基板22の表面に形成された導電パターン24を埋め込むように、絶縁性樹脂膜10を形成した後、この絶縁性樹脂膜10の表面に金属膜12を形成してもよい。
具体的には、図6(a)に示すように、キャリア基材付き絶縁性樹脂膜の絶縁性樹脂膜10を、コア基板22の導電パターン24上に貼り付ける。続いて、図6(b)に示すように、絶縁性樹脂膜10から、キャリア基材8を剥離する。これにより、絶縁性樹脂膜10の表面(面11、面13)を露出させることができる。
続いて、図6(c)に示すように、絶縁性樹脂膜10の表面上に金属膜12を貼り付ける。例えば、前述したピーラブル金属箔を用いて金属膜12を貼り付けることができる。
ピーラブル金属箔を絶縁性樹脂膜10に貼り付け、その後、ピーラブル金属箔中のキャリア金属箔および剥離層を剥離することにより、極薄金属箔を絶縁性樹脂膜10の表面(面11、面13)に残すことができる。すなわち、金属膜12として、極薄金属箔を備える金属箔付き樹脂膜を得ることができる。なお、金属膜12は、この極薄金属箔でもよく、極薄金属箔(例えば、極薄銅箔など)の表面に、第2金属をめっきしためっき膜を備えてもよい。
ピーラブル金属箔を絶縁性樹脂膜10に貼り付け、その後、ピーラブル金属箔中のキャリア金属箔および剥離層を剥離することにより、極薄金属箔を絶縁性樹脂膜10の表面(面11、面13)に残すことができる。すなわち、金属膜12として、極薄金属箔を備える金属箔付き樹脂膜を得ることができる。なお、金属膜12は、この極薄金属箔でもよく、極薄金属箔(例えば、極薄銅箔など)の表面に、第2金属をめっきしためっき膜を備えてもよい。
上記金属箔パターニング工程は、金属箔(金属膜12)を選択的に除去することにより、金属箔(金属膜12)をパターニングすることができる。
具体的には、図3(c)に示すように、金属膜12を選択的に除去することにより、導電パターン24上の金属膜12の所定の領域に開口部21を形成することができる。開口部21の形成方法としては、特に限定されないが、例えば、レーザー加工法や露光現像法、などの方法を用いることができる。
具体的には、図3(c)に示すように、金属膜12を選択的に除去することにより、導電パターン24上の金属膜12の所定の領域に開口部21を形成することができる。開口部21の形成方法としては、特に限定されないが、例えば、レーザー加工法や露光現像法、などの方法を用いることができる。
例えば、露光現像法を用いた場合、まず、金属膜12上に、フォトレジスト用ドライフィルムを形成する。例えば、樹脂ワニスを塗布して乾燥させる方法、または樹脂フィルムをラミネートする方法により、フォトレジスト用ドライフィルムを金属膜12の表面に形成することができる。続いて、フォトレジスト用ドライフィルムを露光法によりパターニングし、当該フォトレジスト用ドライフィルムをマスクとして用い、金属膜12を薬液で現像することにより、金属膜12を選択的に除去できる。その後、フォトレジスト用ドライフィルムを除去する。
上記開口形成工程は、パターニングした金属箔(金属膜12)をマスクとして、導電パターン24の一部を露出させるように開口部28をソルダーレジスト膜(絶縁性樹脂膜10)に形成する。
具体的には、図3(d)に示すように、開口部21が形成された金属膜12をマスクとして、絶縁性樹脂膜10の所定領域に開口部28を形成する。開口部28は主に導電パターン24のランド244を露出させるように形成する。開口部28の形成方法としては、特に限定されず、例えば、レーザー加工法、露光現像法またはブラスト工法、などの方法を用いることができる。
本実施形態に係る開口形成工程は、Bステージ状態の絶縁性樹脂膜10を使用することができるので、硬化物を用いた場合と比較して、絶縁性樹脂膜10の加工性を高めることができる。
上記開口部28を形成した後、上記金属箔除去工程の前に、絶縁性樹脂膜10を熱硬化させてもよい。これにより、硬化膜14を形成する。この場合、ソルダーレジスト膜は、例えば、熱硬化性樹脂と無機充填材とを含むことができる。本実施形態において、硬化温度の下限値は、特に限定されないが、例えば、200℃以上でもよく、210℃以上でもよく、220℃以上でもよい。硬化温度の上限値としては、特に限定されないが、例えば、250℃以下とすることができる。
また、必要に応じて、デスミア処理を行うことができる(デスミア処理する工程)。デスミア処理では、開口部の形成などで生じたスミアを除去できる。
上記デスミア処理の方法は特に限定されないが、たとえば、以下のように行うことができる。まず、導電パターン24や絶縁性樹脂膜10を積層したコア基板22を、有機溶剤を含む膨潤液に浸漬し、次いでアルカリ性過マンガン酸塩水溶液に浸漬して処理する。過マンガン酸塩としてはたとえば過マンガン酸カリウム、過マンガン酸ナトリウム等を用いることができる。過マンガン酸塩として過マンガン酸カリウムを用いる場合、浸漬させる過マンガン酸カリウム水溶液の温度は、例えば、50℃以上でもよく、100℃以下でもよい。また、アルカリ性過マンガン酸塩水溶液への浸漬時間は、例えば、1分間以上でもよく、30分間以下でもよい。
デスミア処理する工程では、上記の湿式のデスミア処理のみを行うことができるが、上記の湿式の処理に代えて、もしくは加えて、デスミア処理としてプラズマ照射を行っても良い。このとき、処理ガスとしてはたとえばアルゴンガス、O2ガス、O3ガス、COガス、CO2ガス、NOガス、NO2ガス、またはフッ素系ガスを用いることができる。プラズマ処理時間は、例えば、30秒以上でもよく、1分以上でもよい。また、プラズマ処理時間は、例えば、10分以下でもよく、5分以下でもよい。
本実施形態において、ブラスト工法としては、たとえば、粒子を吹き付けて該当箇所を研磨加工するサンドブラスト処理を用いることができる。粒子としては、平均粒径(D50)が1μm以上70μm以下としてもよい。サンドブラスト処理では、吹き付ける粒子の粒径を大きくすることにより、該当箇所を研磨する力(研磨力)が大きくなる。したがって、サンドブラスト処理により吹き付ける粒子の粒径を大きくすることにより、該当箇所を所定の深さまで短時間で研磨することができる。一方、吹き付ける粒子の粒径を小さくすることにより、研磨される開口部28の深さや、開口部28を規定する側壁部分の形状を、高い精度で制御することができる。すなわち、高い研磨精度(加工精度)で開口部28を形成することができる。
上記サンドブラスト処理においては、例えば、吹き付ける微細粒子の平均粒径(D50)は、開口部28の加工精度を高める観点から、1μm以上20μm以下であることが好ましく、7μm以上20μm以下であることがより好ましく、10.5μm以上20μm以下であることがさらに好ましい。
また、サンドブラスト処理に用いる研磨材(ブラスト材)としては、特に限定されないが、例えば、SiC、SiO2、Al2O3、ZrO等で構成された粒子を用いることができる。これらの粒子は1種を単独で使用してもよく、2種以上を組み合わせて用いてもよい。
また、サンドブラスト処理におけるブラストの圧力は、0.1~1.0MPa程度としてもよく、0.15~0.8MPa程度としてもよい。これにより、絶縁性樹脂膜10の保護領域をより確実に保護しつつ、開口部28をより短時間で形成することができる。
上記金属箔除去工程は、開口部28において導電パターン24の一部が露出した状態で、第1金属と第2金属のイオン化傾向の差により金属箔(金属膜12)を除去することができる。
本実施形態において、金属膜12を除去する方法としては、導電パターン24と金属膜12とのイオン化傾向の差を利用して、金属膜12を選択的にエッチングする方法であれば、特に限定されないが、例えば、導電パターン24に対して、金属膜12を選択的にエッチングできるエッチング液を用いて、金属膜12を除去することができる。
本実施形態において、上記エッチング液の一例としては、硝酸、硫酸および過酸化水素からなる群から選択される一種以上を含むことができる。これらを単独で用いても2種以上を組み合わせて用いてもよい。
本実施形態に係る除去工程は、第1金属に対する第2金属のエッチング速度比が、例えば、2倍以上300倍以下となるように構成されていてもよい。
本実施形態において、エッチング速度比(エッチングレート)を高めるには、例えば、上述のエッチング液の成分の種類、成分濃度などを適切に選択することにより実現できる。
本実施形態において、エッチング速度比(エッチングレート)を高めるには、例えば、上述のエッチング液の成分の種類、成分濃度などを適切に選択することにより実現できる。
ここで、本発明者が検討したところ、次のような結果が得られた。
図3(d)に示す構造(導電パターン24はCu回路、金属膜12はNi箔)に対して、Ni箔(金属マスク)を除去する工程において、Cuに対してNiのエッチング選択性が高いNi選択エッチング液を用いて、Ni箔を除去した。Ni選択エッチング液として、例えば、メック社製のNH-1866などを用いた。これにより、Ni箔のエッチング前後において、Cu回路の膜厚はほとんど変化しなかった。一方で、金属膜12として、Ni箔ではなく、Cu箔を用い、Cuエッチング液として、塩化第二鉄含有エッチング液を用いた場合、Cu箔とともに、Cu箔の膜厚分だけCu回路もエッチングされてしまった。
したがって、Cu箔を用いた場合と比べて、Ni箔およびNi選択エッチング液を用いた場合、導電パターン24(Cu回路)へのダメージを十分抑制することができた。このため、導電パターン(Cu回路)の接続信頼性を高められることが分かった。
図3(d)に示す構造(導電パターン24はCu回路、金属膜12はNi箔)に対して、Ni箔(金属マスク)を除去する工程において、Cuに対してNiのエッチング選択性が高いNi選択エッチング液を用いて、Ni箔を除去した。Ni選択エッチング液として、例えば、メック社製のNH-1866などを用いた。これにより、Ni箔のエッチング前後において、Cu回路の膜厚はほとんど変化しなかった。一方で、金属膜12として、Ni箔ではなく、Cu箔を用い、Cuエッチング液として、塩化第二鉄含有エッチング液を用いた場合、Cu箔とともに、Cu箔の膜厚分だけCu回路もエッチングされてしまった。
したがって、Cu箔を用いた場合と比べて、Ni箔およびNi選択エッチング液を用いた場合、導電パターン24(Cu回路)へのダメージを十分抑制することができた。このため、導電パターン(Cu回路)の接続信頼性を高められることが分かった。
このような知見から、金属箔(金属膜12)の除去工程において、金属箔と導電パターンとのイオン化傾向の差を利用して、金属箔を選択的に除去することができる。このため、回路基板(コア基板22)上の導電パターン24へのダメージを抑制できるため、接続信頼性に優れた構造(配線基板)を実現できることが判明した。
続いて、図4(b)に示すように、開口部28に露出した導電パターン24の上にめっき膜246を形成するめっき処理を行うことができる。ただし、めっき膜246を形成せずに配線基板20としてもよい。めっき膜246は、たとえば半田めっき膜や、錫めっき膜や、ニッケルめっき膜の上に金めっき膜を積層した2層構造のめっき膜とすることができる。めっき膜246は開口部28に露出した導電パターン24の導電部を覆うように形成される。また、めっき膜246の膜厚は、とくに限定されないが、たとえば2μm以上10μm以下とすることができる。これにより、ランド244部分を、配線基板20を用いた実装工程においてワイヤボンディングや半田付けに適した接続部とすることができる。
めっき処理の方法は、特に限定されず、公知の方法を用いることができる。たとえば、電解めっき法または無電解めっき法を用いることができる。たとえば無電解めっき法を用いる場合、次の様にめっき膜246を形成することが出来る。ここではニッケルと金の2層構造のめっき膜246を形成する例について説明するが、これに限定されない。まず、ニッケルめっき膜を形成する。無電解ニッケルめっきを行う場合、めっき液にコア基板22を浸漬する。これにより、開口部28に露出した導電パターン24の導電部の上に、ニッケルめっき膜を形成できる。めっき液は、ニッケル鉛、および還元剤としてたとえば次亜リン酸塩を含んだ液体を用いることができる。続いて、ニッケルめっき膜の上に無電解金めっきを行う。無電解金めっきの方法は特に限定されないが、たとえば金イオンと下地金属のイオンとの置換により行う置換金めっきで行うことができる。
なお、めっき処理の前に、必要に応じて、露出した導電パターン24の導電部を洗浄する工程や、粗化する工程を行っても良い。
なお、めっき処理の前に、必要に応じて、露出した導電パターン24の導電部を洗浄する工程や、粗化する工程を行っても良い。
以上の様にして図4(b)に示す本実施形態に係る配線基板20が得られる。
[電子装置の製造方法]
次に、半導体パッケージ102の製造方法について説明する。
本実施形態に係る電子装置(半導体パッケージ102)の製造方法は、上述した配線基板の製造方法で得られた配線基板20上に、半導体素子60(電子素子)を実装する工程を含む。
次に、半導体パッケージ102の製造方法について説明する。
本実施形態に係る電子装置(半導体パッケージ102)の製造方法は、上述した配線基板の製造方法で得られた配線基板20上に、半導体素子60(電子素子)を実装する工程を含む。
まず、上述のように配線基板20を準備し(配線基板を準備する工程)、配線基板20の上に、半導体素子60を配設する(半導体素子を配設する工程)。このとき半導体素子60は、たとえばダイアタッチ材62を介して配線基板20上に搭載する。半導体素子60と配線基板20を接続するボンディングワイヤ50は、たとえば配線基板20の上面の開口部28に露出した導電パターン24へボンディングする。次いで、配線基板20の上面、半導体素子60、およびボンディングワイヤ50を封止樹脂層40によって封止する(封止する工程)。封止樹脂としてはたとえばエポキシ樹脂組成物を用いることができる。封止樹脂でモールドする方法としては、トランスファー成形法、射出成形法、転写法、塗布法などを用いることができる。封止樹脂層40を加熱することにより硬化させる。
また、配線基板20に外部接続端子である半田ボール30が設けられる例においては、たとえば下面側の開口部28に露出した導電パターン24上に、半田ボール30を形成する。なお、本実施形態に係る半導体パッケージ102としてフリップチップ接続のパッケージの例について説明したが、半導体パッケージ102はこれに限定されず、ワイヤボンディングやTAB接続されるパッケージでもよい。
[配線基板]
本実施形態に係る配線基板について説明する。
図4(b)は、本実施形態における配線基板20の構造の例を示す模式図である。
本実施形態の配線基板は、基板(コア基板22)と、基板上に形成された導電回路(導電パターン24)と、基板の最外層に形成された硬化膜14と、を含むことができる。当該硬化膜14は、絶縁性樹脂膜10を構成するソルダーレジスト用樹脂組成物を硬化させることにより得られる。例えば、上記硬化膜14は、前述したソルダーレジスト用樹脂組成物で形成された樹脂シートの硬化物で構成することができる。
本実施形態に係る配線基板について説明する。
図4(b)は、本実施形態における配線基板20の構造の例を示す模式図である。
本実施形態の配線基板は、基板(コア基板22)と、基板上に形成された導電回路(導電パターン24)と、基板の最外層に形成された硬化膜14と、を含むことができる。当該硬化膜14は、絶縁性樹脂膜10を構成するソルダーレジスト用樹脂組成物を硬化させることにより得られる。例えば、上記硬化膜14は、前述したソルダーレジスト用樹脂組成物で形成された樹脂シートの硬化物で構成することができる。
図4(b)に示す配線基板20は、コア基板22、導電パターン24、および硬化膜14を備える。導電パターン24は、コア基板22の少なくともひとつの最外面に設けられている。硬化膜14は、配線基板20の最外層を構成する。硬化膜14は、半導体素子などと接続するために必要な開口部が設けられている。
上記コア基板22は、リジッドな基板でも良いし、フレキシブルな基板でも良い。コア基板22の厚さは、とくに限定されないが、たとえば10μm以上300μm以下とすることができる。
また、上記コア基板22は、1つの絶縁層のみを有し、その片面のみに導電パターン24が形成された片面板でも良いし、1つの絶縁層のみを有し、その表裏面の両方に導電パターン24が設けられた両面板でも良いし、2層以上の絶縁層を有する多層板でもよい。コア基板22が多層板である場合、コア基板22内には2つの絶縁層に挟まれた配線層が一層以上形成される。
また、コア基板22が両面板もしくは多層板である場合、コア基板22の1つの表面(最外面)に設けられた導電パターン24は、反対側の表面(最外面)に設けられた導電パターン24やコア基板22の内部に設けられた配線層と、少なくとも一部の絶縁層を貫通するスルーホール(不図示)を介して互いに電気的に接続されている。
また、コア基板22が両面板もしくは多層板である場合、コア基板22の1つの表面(最外面)に設けられた導電パターン24は、反対側の表面(最外面)に設けられた導電パターン24やコア基板22の内部に設けられた配線層と、少なくとも一部の絶縁層を貫通するスルーホール(不図示)を介して互いに電気的に接続されている。
上記導電パターン24は、コア基板22の表面と裏面の少なくとも一方の表面(最外面)に設けられている。導電パターン24は、たとえばコア基板22に積層された銅膜を選択エッチングして形成されたパターンである。導電パターン24は、導電部として少なくともランド244とライン242とを含む。ランド244は主に、配線基板20に実装される素子や部品と導電パターン24とを電気的に接続する接続部であり、たとえば導電パターン24の他の部分もしくはコア基板22内の配線層に接続された円形や四角形の部分である。なお、ランド244の中心には電子部品の端子等を挿入するホールが設けられていても良い。そして、ライン242は主に、ランド244同士を互いに電気的に接続する線状の部分である。
上記硬化膜14が、導電パターン24上に積層されている。硬化膜14が絶縁性を維持することができるので、信頼性の高い配線基板を得ることができる。また、上下の最外層に、上記硬化膜14が配置されているため、例えば、黒色に呈することができ、配線基板の下面においても美観性を高めることができる。また、上記硬化膜14の下面に、例えば、YAGレーザー等のレーザーによりマークを捺印することもできる。
硬化膜14には、主にランド244が設けられた領域に開口部が設けられており、ランド244は硬化膜14に被覆されていない。すなわち、ランド244の上には硬化膜14が設けられておらず、ランド244が露出している。なお、ランド244の上には、たとえばニッケルおよび金のめっき膜や半田のめっき膜などの導電膜が積層されていてもよい。本実施形態に係る配線基板20では、開口部に位置するランド244の上にめっき膜246がさらに設けられている。硬化膜14にはさらにランド244以外の部分に開口部が設けられていても良いし、ライン242の一部を露出させるような開口部があってもよい。また、ランド244の全てが開口部に位置する必要は無く、硬化膜14に覆われたランド244があってもよい。
配線基板20はたとえばインターポーザもしくはマザーボードとして用いることができる。なお、パッケージとは、配線基板上に種々のパーツが搭載され、一括封止された構造体をいう。半導体パッケージはパッケージの一例であり、パッケージには、一括封止されたECU(Electric Control Unit)等も含む。
[電子装置]
次に、本実施形態に係る半導体パッケージ102について説明する。
図5は、本実施形態に係る半導体パッケージ102の構造の一例を模式的に示す断面図である。
本実施形態の電子装置(半導体パッケージ102)は、上記配線基板(配線基板20)と、配線基板上に実装された電子素子(半導体素子60)と、を含むことができる。すなわち、当該電子装置は半導体装置として利用できる。
次に、本実施形態に係る半導体パッケージ102について説明する。
図5は、本実施形態に係る半導体パッケージ102の構造の一例を模式的に示す断面図である。
本実施形態の電子装置(半導体パッケージ102)は、上記配線基板(配線基板20)と、配線基板上に実装された電子素子(半導体素子60)と、を含むことができる。すなわち、当該電子装置は半導体装置として利用できる。
図5に示す半導体パッケージ102は、配線基板20、半導体素子60、および封止樹脂層40を備える。半導体素子60は配線基板20上に配設されている。封止樹脂層40は、配線基板20の少なくとも1つの面および半導体素子60を覆っている。配線基板20は、コア基板22、導電パターン24、および硬化膜14を備える。導電パターン24はコア基板22の少なくとも1つの最外面に設けられている。硬化膜14は、配線基板20の最外層であり、導電パターン24の周囲に設けられている。
本実施形態に係る半導体パッケージ102では、上述した配線基板20の一方の面(以下では「上面」と呼ぶ)の硬化膜14の上に、少なくとも1つの半導体素子60が配設されている。半導体パッケージ102において、配線基板20はたとえばインターポーザであり、半導体素子60はたとえば半導体ウエハから切り出されたLSIチップである。また、配線基板20の上面には半導体素子60に加えて、たとえば抵抗や容量として機能する電子部品などがさらに配設されていてもよい。半導体素子60はダイアタッチ材62を介して硬化膜14の上に固定されている。
半導体素子60にはその表面に電気的な接続パッド(不図示)が設けられており、接続パッドはたとえば半導体素子60の内部に作り込まれた回路に接続されている。配線基板20に設けられた導電パターン24の一部分であるランド244は、硬化膜14の開口部28に設けられている。そして、ランド244と、半導体素子60の接続パッドとは、ボンディングワイヤ50によって接続されている。なお、本実施形態に係る半導体パッケージ102では、ランド244の上にめっき膜246がさらに設けられており、ランド244はめっき膜246を介してボンディングワイヤ50に接続されているが、これに限定されない。また、ボンディングワイヤ50で接続される代わりにリード線や半田により接続されていても良い。
封止樹脂層40は、配線基板20の上面の表面に露出した硬化膜14と、コア基板22と、めっき膜246(めっき膜246を設けない場合はランド244)と、半導体素子60のうちダイアタッチ材62で配線基板20と接合された面以外の面と、ボンディングワイヤ50とを覆っている。なお、封止樹脂層40は配線基板20の半導体素子60が設けられた面の全面を覆っていても良いし、当該面の一部を露出させて覆っていても良い。
半導体パッケージ102の配線基板20には、上面とは反対側の面(以下では「下面」と呼ぶ)にさらに複数の開口部28と、開口部28の内部のランド244が設けられている。そして、それぞれのランド244はめっき膜246に覆われ、さらにめっき膜246を覆う半田ボール30が設けられている。
ここでは、本実施形態に係る半導体パッケージ102としてフリップチップ接続のパッケージの例について説明したが、これに限定されず、ワイヤボンディングやTAB(Tape Automated Bonding)接続されるパッケージでもよい。
ここでは、本実施形態に係る半導体パッケージ102としてフリップチップ接続のパッケージの例について説明したが、これに限定されず、ワイヤボンディングやTAB(Tape Automated Bonding)接続されるパッケージでもよい。
また、硬化膜14の表面には、例えば、YAGレーザー等のレーザーによりマークが捺印される。このマークは、例えば、直線または曲線からなる文字、数字、または記号の少なくとも1種類以上により構成される。また、上記マークは、例えば、半導体パッケージの製品名、製品番号、ロット番号、またはメーカー名等を示す。また、上記マークは、例えば、YVO4レーザー、炭酸レーザー等により捺印されてもよい。
本実施形態の半導体装置としては、特に限定されないが、例えば、QFP(Quad Flat Package)、SOP(Small Outline Package)、BGA(Ball Grid Array)、CSP(Chip Size Package)、QFN(Quad Flat Non-leaded Package)、SON(Small Outline Non-leaded Package)、LF-BGA(Lead Flame BGA)等が挙げられる。
また、上記半導体素子としては、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子等が挙げられるが、これらに限定されない。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
次に、本発明の実施例について説明する。なお、本発明は以下に記載する実施例に限定されない。
(実施例1)
[1]熱硬化性樹脂組成物の調製
エポキシ樹脂としてナフタレン変性クレゾールノボラック型エポキシ樹脂(DIC株式会社製、HP-5000)14.5質量%、シアネート樹脂としてフェノールノボラック型シアネートエステル樹脂(LONZA社製、PT-30)14.5質量%、フィラーとして球状シリカ粒子(株式会社アドマテックス製、SO-C4、平均粒径1.0μm、フェニルアミノシラン処理)70質量%、硬化促進剤としてテトラフェニルホスホニウム・テトラキス(4-メチルフェニル)ボレート(TPP-MK)0.5質量%、カップリング剤としてエポキシシラン(信越化学工業社製、KBM-403)0.5質量%を、メチルエチルケトンに溶解、分散させた後、高速撹拌装置を用いて1時間撹拌した。これにより、ワニス状の熱硬化性樹脂組成物を得た。
[1]熱硬化性樹脂組成物の調製
エポキシ樹脂としてナフタレン変性クレゾールノボラック型エポキシ樹脂(DIC株式会社製、HP-5000)14.5質量%、シアネート樹脂としてフェノールノボラック型シアネートエステル樹脂(LONZA社製、PT-30)14.5質量%、フィラーとして球状シリカ粒子(株式会社アドマテックス製、SO-C4、平均粒径1.0μm、フェニルアミノシラン処理)70質量%、硬化促進剤としてテトラフェニルホスホニウム・テトラキス(4-メチルフェニル)ボレート(TPP-MK)0.5質量%、カップリング剤としてエポキシシラン(信越化学工業社製、KBM-403)0.5質量%を、メチルエチルケトンに溶解、分散させた後、高速撹拌装置を用いて1時間撹拌した。これにより、ワニス状の熱硬化性樹脂組成物を得た。
[2]金属箔付き樹脂膜の作製
キャリア基材として、ニッケル(Ni)めっき膜(膜厚:2μm)および電解銅箔(膜厚:18μm)がこの順に積層されたNiめっき電解銅箔を準備した。次に、上記[1]で調整した樹脂ワニスを、Niめっき電界銅箔のNiめっき膜上に塗布した。その後、Niめっき電解銅箔上の樹脂ワニスを、140℃において2分間乾燥して、溶剤を除去し、樹脂シート(絶縁性樹脂膜)の厚さが30μmのNiめっき電解銅箔付き樹脂シート(金属箔付き樹脂膜)を得た。
キャリア基材として、ニッケル(Ni)めっき膜(膜厚:2μm)および電解銅箔(膜厚:18μm)がこの順に積層されたNiめっき電解銅箔を準備した。次に、上記[1]で調整した樹脂ワニスを、Niめっき電界銅箔のNiめっき膜上に塗布した。その後、Niめっき電解銅箔上の樹脂ワニスを、140℃において2分間乾燥して、溶剤を除去し、樹脂シート(絶縁性樹脂膜)の厚さが30μmのNiめっき電解銅箔付き樹脂シート(金属箔付き樹脂膜)を得た。
[3]構造体の作製
コア基板の両面に銅箔が積層された銅張積層板(住友ベークライト株式会社製、LαZ4785GS-B)を準備した。この銅張積層板の両面の銅箔をエッチングによりパターニングして、導電パターンを形成した。これにより、両面に導電パターンが設けられたコア基板を作製した。
次に、上記[2]で作成したNiめっき電解銅箔付き樹脂シートの絶縁性樹脂膜を、コア基板の両面(上面および下面)に対向させて、真空加圧式ラミネーター装置を用いて、温度100℃、圧力1MPaにて真空加熱加圧成形させた後、120℃の乾燥装置で60分間乾燥した。これにより、Niめっき電解銅箔、絶縁性樹脂膜、コア基板、絶縁性樹脂膜およびNiめっき電解銅箔がこの順番で積層された構造体を作製した。
コア基板の両面に銅箔が積層された銅張積層板(住友ベークライト株式会社製、LαZ4785GS-B)を準備した。この銅張積層板の両面の銅箔をエッチングによりパターニングして、導電パターンを形成した。これにより、両面に導電パターンが設けられたコア基板を作製した。
次に、上記[2]で作成したNiめっき電解銅箔付き樹脂シートの絶縁性樹脂膜を、コア基板の両面(上面および下面)に対向させて、真空加圧式ラミネーター装置を用いて、温度100℃、圧力1MPaにて真空加熱加圧成形させた後、120℃の乾燥装置で60分間乾燥した。これにより、Niめっき電解銅箔、絶縁性樹脂膜、コア基板、絶縁性樹脂膜およびNiめっき電解銅箔がこの順番で積層された構造体を作製した。
[4]マスクの形成
ロールラミネータ―を用いて、温度80℃、速度0.5m/min、圧力0.5MPaの条件で、マスクとしてドライフィルムレジスト(DFR、厚さ:30μm、旭化成社製、AQ2075)を上面側の絶縁性樹脂膜上にラミネートした。次に、露光によりパターニングし、炭酸ナトリウム水溶液にて現像し、塩化第二鉄によりエッチングした後、DFRを剥離することにより、Niめっき電解銅箔に開口パターンを形成した。その後、銅箔のみをエッチングすることにより、Niめっき膜のみで構成されるマスクを形成した。
ロールラミネータ―を用いて、温度80℃、速度0.5m/min、圧力0.5MPaの条件で、マスクとしてドライフィルムレジスト(DFR、厚さ:30μm、旭化成社製、AQ2075)を上面側の絶縁性樹脂膜上にラミネートした。次に、露光によりパターニングし、炭酸ナトリウム水溶液にて現像し、塩化第二鉄によりエッチングした後、DFRを剥離することにより、Niめっき電解銅箔に開口パターンを形成した。その後、銅箔のみをエッチングすることにより、Niめっき膜のみで構成されるマスクを形成した。
[5]絶縁性樹脂膜への開口部の形成
次に、開口部が形成されたNiめっき膜をマスクとして、絶縁性樹脂膜に対して、液温が40℃のヒドラジン系薬液(三菱ガス化学社製、ELM-E3)を使用して浸漬処理を行い、コア基板上のランドが露出するように、絶縁性樹脂膜に開口部を形成した。その後、構造体を220℃の乾燥装置で60分間加熱することにより、Bステージ状態の絶縁性樹脂膜を硬化させた。さらに、Ni選択エッチング液を用いてNiマスクを除去することにより、開口部が形成されたソルダーレジスト膜を形成した。
次に、開口部が形成されたNiめっき膜をマスクとして、絶縁性樹脂膜に対して、液温が40℃のヒドラジン系薬液(三菱ガス化学社製、ELM-E3)を使用して浸漬処理を行い、コア基板上のランドが露出するように、絶縁性樹脂膜に開口部を形成した。その後、構造体を220℃の乾燥装置で60分間加熱することにより、Bステージ状態の絶縁性樹脂膜を硬化させた。さらに、Ni選択エッチング液を用いてNiマスクを除去することにより、開口部が形成されたソルダーレジスト膜を形成した。
[6]めっき処理
次に、ソルダーレジスト膜の開口部に露出した導電パターン(ランド)上にめっき層を形成した。具体的には、無電解ニッケルめっき層3μmを形成し、さらにその上に無電解金めっき層0.1μmを形成した。これにより、配線基板を得た。
次に、ソルダーレジスト膜の開口部に露出した導電パターン(ランド)上にめっき層を形成した。具体的には、無電解ニッケルめっき層3μmを形成し、さらにその上に無電解金めっき層0.1μmを形成した。これにより、配線基板を得た。
(実施例2)
Niめっき電解銅箔の代わりに、アルミニウム(Al)めっき膜(膜厚:2μm)および電解銅箔(膜厚:18μm)がこの順に積層されたAlめっき電解銅箔を使用するとともに、Ni選択エッチング液の代わりに、Al選択エッチング液を用いた以外は、実施例1と同様にして配線基板を得た。
Niめっき電解銅箔の代わりに、アルミニウム(Al)めっき膜(膜厚:2μm)および電解銅箔(膜厚:18μm)がこの順に積層されたAlめっき電解銅箔を使用するとともに、Ni選択エッチング液の代わりに、Al選択エッチング液を用いた以外は、実施例1と同様にして配線基板を得た。
(実施例3)
[1]熱硬化性樹脂組成物の調製
前記実施例1と同様にしてワニス状の熱硬化性樹脂組成物を得た。
[1]熱硬化性樹脂組成物の調製
前記実施例1と同様にしてワニス状の熱硬化性樹脂組成物を得た。
[2]金属箔付き樹脂膜の作製
キャリア基材として、Ni箔(膜厚:10μm)を準備した。次に、実施例1の[1]で調製した樹脂ワニスを、Ni箔上に塗布した。その後、Ni箔上の樹脂ワニスを、140℃において2分間乾燥して、溶剤を除去し、樹脂シート(絶縁性樹脂膜)の厚さが30μmのNi箔付き樹脂シート(金属箔付き樹脂膜)を得た。
キャリア基材として、Ni箔(膜厚:10μm)を準備した。次に、実施例1の[1]で調製した樹脂ワニスを、Ni箔上に塗布した。その後、Ni箔上の樹脂ワニスを、140℃において2分間乾燥して、溶剤を除去し、樹脂シート(絶縁性樹脂膜)の厚さが30μmのNi箔付き樹脂シート(金属箔付き樹脂膜)を得た。
[3]構造体の作製
コア基板の両面に銅箔が積層された銅張積層板(住友ベークライト株式会社製、LαZ4785GS-B)を準備した。この銅張積層板の両面の銅箔をエッチングによりパターニングして、導電パターンを形成した。これにより、両面に導電パターンが設けられたコア基板を作製した。
次に、上記[2]で作成したNi箔付き樹脂シートの絶縁性樹脂膜を、コア基板の両面(上面および下面)に対向させて、真空加圧式ラミネーター装置を用いて、温度100℃、圧力1MPaにて真空加熱加圧成形させた後、120℃の乾燥装置で60分間乾燥した。これにより、Ni箔、絶縁性樹脂膜、コア基板、絶縁性樹脂膜およびNi箔がこの順番で積層された構造体を作製した。
コア基板の両面に銅箔が積層された銅張積層板(住友ベークライト株式会社製、LαZ4785GS-B)を準備した。この銅張積層板の両面の銅箔をエッチングによりパターニングして、導電パターンを形成した。これにより、両面に導電パターンが設けられたコア基板を作製した。
次に、上記[2]で作成したNi箔付き樹脂シートの絶縁性樹脂膜を、コア基板の両面(上面および下面)に対向させて、真空加圧式ラミネーター装置を用いて、温度100℃、圧力1MPaにて真空加熱加圧成形させた後、120℃の乾燥装置で60分間乾燥した。これにより、Ni箔、絶縁性樹脂膜、コア基板、絶縁性樹脂膜およびNi箔がこの順番で積層された構造体を作製した。
[4]マスクの形成
ロールラミネータ―を用いて、温度80℃、速度0.5m/min、圧力0.5MPaの条件で、マスクとしてドライフィルムレジスト(DFR、厚さ:30μm、旭化成社製、AQ2075)を上面側の絶縁性樹脂膜上にラミネートした。次に、露光によりパターニングし、炭酸ナトリウム水溶液にて現像し、塩化第二鉄によりエッチングした後、DFRを剥離することにより、Ni箔に開口パターンを形成した。
ロールラミネータ―を用いて、温度80℃、速度0.5m/min、圧力0.5MPaの条件で、マスクとしてドライフィルムレジスト(DFR、厚さ:30μm、旭化成社製、AQ2075)を上面側の絶縁性樹脂膜上にラミネートした。次に、露光によりパターニングし、炭酸ナトリウム水溶液にて現像し、塩化第二鉄によりエッチングした後、DFRを剥離することにより、Ni箔に開口パターンを形成した。
[5]絶縁性樹脂膜への開口部の形成
次に、開口部が形成されたNi箔をマスクとして、絶縁性樹脂膜に対して、液温が40℃のヒドラジン系薬液(三菱ガス化学社製、ELM-E3)を使用して浸漬処理を行い、コア基板上のランドが露出するように、絶縁性樹脂膜に開口部を形成した。その後、構造体を220℃の乾燥装置で60分間加熱することにより、Bステージ状態の絶縁性樹脂膜を硬化させた。さらに、Ni選択エッチング液を用いてNi箔マスクを除去することにより、開口部が形成されたソルダーレジスト膜を形成した。
次に、開口部が形成されたNi箔をマスクとして、絶縁性樹脂膜に対して、液温が40℃のヒドラジン系薬液(三菱ガス化学社製、ELM-E3)を使用して浸漬処理を行い、コア基板上のランドが露出するように、絶縁性樹脂膜に開口部を形成した。その後、構造体を220℃の乾燥装置で60分間加熱することにより、Bステージ状態の絶縁性樹脂膜を硬化させた。さらに、Ni選択エッチング液を用いてNi箔マスクを除去することにより、開口部が形成されたソルダーレジスト膜を形成した。
[6]めっき処理
次に、ソルダーレジスト膜の開口部に露出した導電パターン(ランド)上に前記実施例1と同様にしてめっき層を形成した。これにより、配線基板を得た。
次に、ソルダーレジスト膜の開口部に露出した導電パターン(ランド)上に前記実施例1と同様にしてめっき層を形成した。これにより、配線基板を得た。
(比較例)
[1]熱硬化性樹脂組成物の調製
前記実施例1と同様にしてワニス状の熱硬化性樹脂組成物を得た。
[2]金属箔付き樹脂膜の作製
キャリア基材として、銅(Cu)箔(膜厚:12μm)を準備した。次に、実施例1の[1]で調製した樹脂ワニスを、銅箔上に塗布した。その後、銅箔上の樹脂ワニスを、140℃において2分間乾燥して、溶剤を除去し、樹脂シート(絶縁性樹脂膜)の厚さが30μmのCu箔付き樹脂シート(金属箔付き樹脂膜)を得た。
[1]熱硬化性樹脂組成物の調製
前記実施例1と同様にしてワニス状の熱硬化性樹脂組成物を得た。
[2]金属箔付き樹脂膜の作製
キャリア基材として、銅(Cu)箔(膜厚:12μm)を準備した。次に、実施例1の[1]で調製した樹脂ワニスを、銅箔上に塗布した。その後、銅箔上の樹脂ワニスを、140℃において2分間乾燥して、溶剤を除去し、樹脂シート(絶縁性樹脂膜)の厚さが30μmのCu箔付き樹脂シート(金属箔付き樹脂膜)を得た。
[3]構造体の作製
コア基板の両面に銅箔が積層された銅張積層板(住友ベークライト株式会社製、LαZ4785GS-B)を準備した。この銅張積層板の両面の銅箔をエッチングによりパターニングして、導電パターンを形成した。これにより、両面に導電パターンが設けられたコア基板を作製した。
次に、上記[2]で作成した銅箔付き樹脂シートの絶縁性樹脂膜を、コア基板の両面(上面および下面)に対向させて、真空加圧式ラミネーター装置を用いて、温度100℃、圧力1MPaにて真空加熱加圧成形させた後、120℃の乾燥装置で60分間乾燥した。これにより、銅箔、絶縁性樹脂膜、コア基板、絶縁性樹脂膜および銅箔がこの順番で積層された構造体を作製した。
コア基板の両面に銅箔が積層された銅張積層板(住友ベークライト株式会社製、LαZ4785GS-B)を準備した。この銅張積層板の両面の銅箔をエッチングによりパターニングして、導電パターンを形成した。これにより、両面に導電パターンが設けられたコア基板を作製した。
次に、上記[2]で作成した銅箔付き樹脂シートの絶縁性樹脂膜を、コア基板の両面(上面および下面)に対向させて、真空加圧式ラミネーター装置を用いて、温度100℃、圧力1MPaにて真空加熱加圧成形させた後、120℃の乾燥装置で60分間乾燥した。これにより、銅箔、絶縁性樹脂膜、コア基板、絶縁性樹脂膜および銅箔がこの順番で積層された構造体を作製した。
[4]マスクの形成
ロールラミネータ―を用いて、温度80℃、速度0.5m/min、圧力0.5MPaの条件で、マスクとしてドライフィルムレジスト(DFR、厚さ:30μm、旭化成社製、AQ2075)を上面側の絶縁性樹脂膜上にラミネートした。次に、露光によりパターニングし、炭酸ナトリウム水溶液にて現像し、塩化第二鉄によりエッチングした後、DFRを剥離することにより、銅箔に開口パターンを形成した。
ロールラミネータ―を用いて、温度80℃、速度0.5m/min、圧力0.5MPaの条件で、マスクとしてドライフィルムレジスト(DFR、厚さ:30μm、旭化成社製、AQ2075)を上面側の絶縁性樹脂膜上にラミネートした。次に、露光によりパターニングし、炭酸ナトリウム水溶液にて現像し、塩化第二鉄によりエッチングした後、DFRを剥離することにより、銅箔に開口パターンを形成した。
[5]絶縁性樹脂膜への開口部の形成
次に、開口部が形成された銅箔をマスクとして、絶縁性樹脂膜に対して、液温が40℃のヒドラジン系薬液(三菱ガス化学社製、ELM-E3)を使用して浸漬処理を行い、コア基板上のランドが露出するように、絶縁性樹脂膜に開口部を形成した。その後、構造体を220℃の乾燥装置で60分間加熱することにより、Bステージ状態の絶縁性樹脂膜を硬化させた。次に、塩化第二鉄含有エッチング液を用いて銅箔マスクを除去することにより、開口部が形成されたソルダーレジスト膜を形成した。
次に、開口部が形成された銅箔をマスクとして、絶縁性樹脂膜に対して、液温が40℃のヒドラジン系薬液(三菱ガス化学社製、ELM-E3)を使用して浸漬処理を行い、コア基板上のランドが露出するように、絶縁性樹脂膜に開口部を形成した。その後、構造体を220℃の乾燥装置で60分間加熱することにより、Bステージ状態の絶縁性樹脂膜を硬化させた。次に、塩化第二鉄含有エッチング液を用いて銅箔マスクを除去することにより、開口部が形成されたソルダーレジスト膜を形成した。
[6]めっき処理
次に、ソルダーレジスト膜の開口部に露出した導電パターン(ランド)上に前記実施例1と同様にしてめっき層を形成した。これにより、配線基板を得た。
<導電パターン(ランド)の状態観察>
各実施例および比較例の配線基板について、露出した導電パターン(ランド)をレーザー顕微鏡で観察し、以下の基準に従って評価した。その結果を表1に示す。
A:ランドに対するエッチングはほとんど確認されず、エッチング前後でランドの膜厚がほとんど変わらなかった。
B:ランドの一部がエッチングされており、エッチング前後でランドの膜厚変化が認められた。
次に、ソルダーレジスト膜の開口部に露出した導電パターン(ランド)上に前記実施例1と同様にしてめっき層を形成した。これにより、配線基板を得た。
<導電パターン(ランド)の状態観察>
各実施例および比較例の配線基板について、露出した導電パターン(ランド)をレーザー顕微鏡で観察し、以下の基準に従って評価した。その結果を表1に示す。
A:ランドに対するエッチングはほとんど確認されず、エッチング前後でランドの膜厚がほとんど変わらなかった。
B:ランドの一部がエッチングされており、エッチング前後でランドの膜厚変化が認められた。
表1に示すように、各実施例の配線基板では、ランドに対するエッチングがほとんど観察されず、エッチング前後でランドの膜厚変化はほとんどなかった。一方、比較例の配線基板では、ランドに対するエッチングが確認された。具体的には、比較例の配線基板のランドは、ほぼ金属箔の膜厚分だけエッチングされていた。これらの評価結果から、各実施例の配線基板では、金属箔および導電パターンがいずれも銅箔で構成された比較例に比べて、導電パターンへのダメージを抑制することができることが分かった。
本発明の金属箔付き樹脂膜は、ソルダーレジスト膜および金属箔を有し、導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる。かかる金属箔付き樹脂膜が備える金属箔は、導電パターンの一部を露出させるためにソルダーレジスト膜に開口部を形成するためのマスクとして機能する。本発明では、上記金属箔が、回路基板の導電パターンを構成する金属(第1金属)よりもイオン化傾向が大きい金属(第2金属)を含有する。そのため、金属箔をエッチング除去する際に、導電パターン表面にダメージを与える前に、金属箔を除去することができる。これにより、回路基板上の導電パターンへのダメージを抑制して、接続信頼性に優れた配線基板を得ることができる。したがって、本発明は、産業上の利用可能性を有する。
Claims (12)
- 第1金属で構成される導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる金属箔付き樹脂膜であって、
前記表面上に設けられるソルダーレジスト膜と、
前記ソルダーレジスト膜上に設けられ、前記第1金属よりもイオン化傾向が大きい第2金属を含有する金属箔とを有することを特徴とする金属箔付き樹脂膜。 - 前記第1金属が、銅、金、銀から選択される少なくとも1種を含む、請求項1に記載の金属箔付き樹脂膜。
- 前記第2金属が、ニッケル、アルミニウム、鉄、亜鉛、錫、鉛から選択される少なくとも1種を含む、請求項1または2に記載の金属箔付き樹脂膜。
- 前記第1金属および前記第2金属をエッチングする際に、前記第1金属のエッチング速度に対する前記第2金属のエッチング速度の比が、2倍以上300倍以下である、請求項1ないし3のいずれかに記載の金属箔付き樹脂膜。
- 前記ソルダーレジスト膜の厚さが、3μm以上50μm以下である、請求項1ないし4のいずれかに記載の金属箔付き樹脂膜。
- 前記金属箔の厚さが、0.5μm以上35μm以下である、請求項1ないし5のいずれかに記載の金属箔付き樹脂膜。
- 前記ソルダーレジスト膜はBステージ状態である、請求項1ないし6のいずれかに記載の金属箔付き樹脂膜。
- 前記ソルダーレジスト膜は、熱硬化性樹脂と無機充填材とを含む、請求項1ないし7のいずれかに記載の金属箔付き樹脂膜。
- 前記回路基板と、
前記回路基板の前記表面に、前記ソルダーレジスト膜が対向して積層された請求項1ないし8のいずれかに記載の金属箔付き樹脂膜と、を有することを特徴とする構造体。 - 請求項9に記載の構造体を準備する工程と、
前記金属箔を選択的に除去することにより、前記金属箔をパターニングする工程と、
パターニングした前記金属箔をマスクとして、前記導電パターンの一部を露出させるように前記ソルダーレジスト膜に開口部を形成する工程と、
前記開口部において前記導電パターンの一部が露出した状態で、前記第1金属と前記第2金属のイオン化傾向の差を利用して、エッチング液により前記金属箔を除去する除去工程と、を含む、配線基板の製造方法。 - 前記エッチング液は、硝酸、硫酸、過酸化水素から選択される少なくとも1種を含む請求項10に記載の配線基板の製造方法。
- 請求項10または11に記載の配線基板の製造方法で得られた配線基板の上に半導体素子を実装する工程、を含む、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018511513A JPWO2018088345A1 (ja) | 2016-11-11 | 2017-11-06 | 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016220720 | 2016-11-11 | ||
JP2016-220720 | 2016-11-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018088345A1 true WO2018088345A1 (ja) | 2018-05-17 |
Family
ID=62109852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/039886 WO2018088345A1 (ja) | 2016-11-11 | 2017-11-06 | 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2018088345A1 (ja) |
WO (1) | WO2018088345A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210068134A (ko) | 2018-10-24 | 2021-06-08 | 미쓰비시 세이시 가부시키가이샤 | 수지 조성물의 에칭액 및 에칭 방법 |
KR20210097219A (ko) | 2019-01-28 | 2021-08-06 | 미쓰비시 세이시 가부시키가이샤 | 수지 조성물의 에칭액 및 에칭 방법 |
JP2022518639A (ja) * | 2019-12-27 | 2022-03-16 | 深南電路股▲ふん▼有限公司 | プレハブ基板及びプリント回路基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030071014A1 (en) * | 2001-10-12 | 2003-04-17 | S&S Technology Corporation | Method for manufacturing solder mask of printed circuit board |
JP2008166479A (ja) * | 2006-12-28 | 2008-07-17 | Kobe Steel Ltd | 配線基板、および、配線の形成方法 |
US20120138337A1 (en) * | 2010-12-06 | 2012-06-07 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
JP2016066789A (ja) * | 2014-09-19 | 2016-04-28 | 住友ベークライト株式会社 | 配線基板の製造方法、および半導体パッケージの製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4240243B2 (ja) * | 1998-07-17 | 2009-03-18 | 日立化成工業株式会社 | ビルドアップ多層配線板の製造方法 |
JP2003152316A (ja) * | 2001-11-05 | 2003-05-23 | Kyokuzo Kofun Yugenkoshi | プリントボードのはんだ付け防止処理方法 |
JP2006278530A (ja) * | 2005-03-28 | 2006-10-12 | Sumitomo Bakelite Co Ltd | ソルダーレジスト用熱硬化性樹脂組成物およびソルダーレジスト |
JP4973519B2 (ja) * | 2008-01-18 | 2012-07-11 | 住友ベークライト株式会社 | 積層板、積層板の製造方法、多層プリント配線板および半導体装置 |
-
2017
- 2017-11-06 WO PCT/JP2017/039886 patent/WO2018088345A1/ja active Application Filing
- 2017-11-06 JP JP2018511513A patent/JPWO2018088345A1/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030071014A1 (en) * | 2001-10-12 | 2003-04-17 | S&S Technology Corporation | Method for manufacturing solder mask of printed circuit board |
JP2008166479A (ja) * | 2006-12-28 | 2008-07-17 | Kobe Steel Ltd | 配線基板、および、配線の形成方法 |
US20120138337A1 (en) * | 2010-12-06 | 2012-06-07 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
JP2016066789A (ja) * | 2014-09-19 | 2016-04-28 | 住友ベークライト株式会社 | 配線基板の製造方法、および半導体パッケージの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210068134A (ko) | 2018-10-24 | 2021-06-08 | 미쓰비시 세이시 가부시키가이샤 | 수지 조성물의 에칭액 및 에칭 방법 |
KR20210097219A (ko) | 2019-01-28 | 2021-08-06 | 미쓰비시 세이시 가부시키가이샤 | 수지 조성물의 에칭액 및 에칭 방법 |
JP2022518639A (ja) * | 2019-12-27 | 2022-03-16 | 深南電路股▲ふん▼有限公司 | プレハブ基板及びプリント回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2018088345A1 (ja) | 2018-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI494337B (zh) | 電路基板用環氧樹脂組成物,預浸體,積層板,樹脂片,印刷佈線板用積層基材,印刷佈線板及半導體裝置 | |
JP7258453B2 (ja) | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置 | |
JP6217165B2 (ja) | プライマー層付きプリプレグ、プライマー層付き金属箔、金属張積層板、プリント配線基板、半導体パッケージおよび半導体装置 | |
WO2017038713A1 (ja) | プリント配線板の製造方法、半導体装置の製造方法 | |
WO2018088345A1 (ja) | 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 | |
JP2016066789A (ja) | 配線基板の製造方法、および半導体パッケージの製造方法 | |
TW201812939A (zh) | 半導體裝置的製造方法 | |
JP6610069B2 (ja) | ソルダーレジスト用樹脂組成物、キャリア付樹脂膜、配線基板、電子装置、および電子装置の製造方法 | |
JP2019179844A (ja) | ソルダーレジスト形成用の樹脂シート、回路基板、および半導体パッケージ | |
JP2019091737A (ja) | 熱硬化性樹脂組成物、回路基板、及び、回路基板の製造方法 | |
JP6107992B1 (ja) | 樹脂シート | |
JP6409390B2 (ja) | 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法 | |
JP2019095719A (ja) | 配線基板の製造方法、半導体装置の製造方法 | |
JP2018029146A (ja) | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリント配線基板および半導体装置 | |
JP6217870B2 (ja) | 構造体、配線基板および配線基板の製造方法 | |
JP2005277135A (ja) | 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート、半導体集積回路接続用基板、半導体装置 | |
JP2019033205A (ja) | 配線基板の製造方法、半導体装置の製造方法 | |
JP2019033206A (ja) | 配線基板の製造方法、半導体装置の製造方法 | |
JP4385555B2 (ja) | インターポーザ、半導体パッケージおよびその製造方法 | |
JP2017212400A (ja) | 樹脂シートおよび回路基板 | |
JP2017048392A (ja) | 樹脂シート、および電子装置 | |
JP7462380B2 (ja) | ソルダーレジスト樹脂組成物、樹脂シート、梱包体及び回路基板 | |
JP7058467B2 (ja) | 樹脂シートおよび回路基板 | |
JP2018174250A (ja) | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置 | |
JP7240085B2 (ja) | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 2018511513 Country of ref document: JP |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17868531 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 17868531 Country of ref document: EP Kind code of ref document: A1 |