JPWO2018088345A1 - 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 - Google Patents

金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2018088345A1
JPWO2018088345A1 JP2018511513A JP2018511513A JPWO2018088345A1 JP WO2018088345 A1 JPWO2018088345 A1 JP WO2018088345A1 JP 2018511513 A JP2018511513 A JP 2018511513A JP 2018511513 A JP2018511513 A JP 2018511513A JP WO2018088345 A1 JPWO2018088345 A1 JP WO2018088345A1
Authority
JP
Japan
Prior art keywords
metal
film
metal foil
resin
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018511513A
Other languages
English (en)
Inventor
智行 阿部
智行 阿部
元 山戸
元 山戸
甲 佐藤
甲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of JPWO2018088345A1 publication Critical patent/JPWO2018088345A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

本発明の金属箔付き樹脂膜は、第１金属で構成される導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる。かかる金属箔付き樹脂膜は、ソルダーレジスト膜と、第１金属よりもイオン化傾向が大きい第２金属を含有する金属箔とを有する。かかる金属箔付き樹脂膜を適用する回路基板は、導電パターンを構成する第１金属が、銅、金、銀から選択される少なくとも１種を含んでいることが好ましい。また、金属箔が含有する第２金属は、ニッケル、アルミニウム、鉄、亜鉛、錫、鉛から選択される少なくとも１種を含んでいることが好ましい。

Description

本発明は、配線基板を製造するために用いられる金属箔付き樹脂膜、係る金属箔付き樹脂膜を備える構造体、配線基板の製造方法、半導体装置の製造方法に関する。
これまでの配線基板の製造方法において、最外層のソルダーレジスト膜に開口部を形成する様々な方法が開発されてきた。この種の技術としては、例えば、特許文献１に記載の技術が挙げられる。同文献に記載された方法は、以下の通りである。まず、ソルダーレジスト膜上にフォトレジストをコーティングして露光・現像処理を施す。その後、このフォトレジストをマスクとして、ウエットエッチング法又はドライエッチング法によりソルダーレジスト膜を選択的に除去し、ソルダーレジスト膜の開口部を形成する。
特開２００３−３０９２１５号公報
しかしながら、本発明者が検討した結果、次のようなことが判明した。
ソルダーレジスト膜の構成材料が非感光性材料である場合には、樹脂製フォトレジストをマスクとして用いるケミカル工法でエッチングすると、マスクが剥がれる可能性がある。また、ドライ工法では開口部に樹脂残渣が発生することが懸念される。金属膜で構成されたマスクを用いることにより、このようなマスク剥がれや樹脂残渣の発生を抑制することができる。しかしながら、金属膜と開口内部に露出した導電パターンとが同種の金属の場合には、金属膜を除去するときに、導電パターンの表面にダメージが生じることがあった。結果として、配線基板の接続信頼性が低下することがあった。
本発明者は、このような知見に基づいて鋭意検討したところ、ソルダーレジスト膜のマスクとなる金属膜および導電パターンの構成材料を適切に選択し、これらのイオン化傾向の差を利用する方法を考えついた。この方法により、導電パターンの表面のダメージを抑制しつつも、当該金属膜を選択的に除去できることを見出し、本発明を完成するに至った。
本発明によれば、
第１金属で構成される導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる金属箔付き樹脂膜であって、
前記表面上に設けられるソルダーレジスト膜と、
前記ソルダーレジスト膜上に設けられ、前記第１金属よりもイオン化傾向が大きい第２金属を含有する金属箔とを有する金属箔付き樹脂膜が提供される。
また、本発明によれば、前記回路基板と、
前記回路基板の前記表面に、前記ソルダーレジスト膜が対向して積層された前記金属箔付き樹脂膜と、を有する構造体が提供される。
また、本発明によれば、前記構造体を準備する工程と、
前記金属箔を選択的に除去することにより、前記金属箔をパターニングする工程と、
パターニングした前記金属箔をマスクとして、前記導電パターンの一部を露出させるように前記ソルダーレジスト膜に開口部を形成する工程と、
前記開口部において前記導電パターンの一部が露出した状態で、前記第１金属と前記第２金属のイオン化傾向の差を利用して、エッチング液により前記金属箔を除去する除去工程と、を含む配線基板の製造方法が提供される。
また、本発明によれば、前記配線基板の製造方法で得られた配線基板の上に半導体素子を実装する工程を含む半導体装置の製造方法が提供される。
本発明によれば、接続信頼性に優れた配線基板を製造することができる金属箔付き樹脂膜、係る金属付き樹脂膜を備えた構造体、接続信頼性に優れた配線基板の製造方法および半導体装置の製造方法が提供される。
図１は、本発明の金属箔付き樹脂膜の好適な実施形態を模式的に示す断面図である。 図２（ａ）〜（ｃ）は、本実施形態の金属箔付き樹脂膜の変形例の製造工程を模式的に示す断面図である。 図３（ａ）〜（ｄ）は、本実施形態に係る配線基板の製造工程の一例を模式的に示す断面図である。 図４（ａ）および（ｂ）は、本実施形態に係る配線基板の製造工程の一例を模式的に示す断面図である。 図５は、本実施形態における半導体パッケージの構造の一例を模式的に示す断面図である。 図６（ａ）〜（ｃ）は、本実施形態に係る配線基板の製造工程の変形例の一例を模式的に示す断面図である。
以下、本発明の好適な実施形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
［金属箔付き樹脂膜］
まず、本実施形態に係る金属箔付き樹脂膜について説明する。
図１は、本発明の金属箔付き樹脂膜の好適な実施形態を模式的に示す断面図である。
本実施形態の金属箔付き樹脂膜（金属箔付き樹脂シート）は、導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる。図１に示すように、係る金属箔付き樹脂膜（金属箔付き樹脂シート）は、ソルダーレジスト膜（絶縁性樹脂膜）１０と、金属箔１２とを有している。本実施形態では、係る金属箔が、回路基板の導電パターンを構成する金属（第１金属）よりもイオン化傾向が大きい金属（第２金属）を含有する。
係る金属箔付き樹脂膜は、以下のようにして用いられる。まず、導電パターンが形成された回路基板の導電パターン側の表面に、絶縁性樹脂膜１０が対向するようにして金属箔付き樹脂膜を積層する。次に、金属箔１２を選択的に除去することにより、金属箔１２をパターニングする。次に、パターニングした金属箔１２をマスクとして、導電パターンの一部を露出させるように絶縁性樹脂膜１０に開口部を形成する。その後、開口部において導電パターンの一部が露出した状態で、第１金属と第２金属のイオン化傾向の差を利用して前記金属箔１２を除去する。以上の工程を経て、配線基板を製造することができる。
上記の配線基板の製造方法では、金属箔１２を、例えば、エッチング液により除去する際に、第１金属と第２金属とのイオン化傾向の差により、金属箔１２のエッチング速度が導電パターンのエッチング速度よりも速い。そのため、エッチングによって導電パターン表面にダメージを与える前に、金属箔１２を除去することができる。これにより、回路基板上の導電パターンへのダメージを抑制して、接続信頼性に優れた配線基板を得ることができる。
かかる金属箔（金属膜）１２が含有する第２金属は、第１金属よりもイオン化傾向が大きい金属であれば特に限定されない。係る金属としては、例えば、ニッケル、アルミニウム、鉄、亜鉛、錫、鉛、から選択される少なくとも１種を含むことができる。これらを単独で用いても２種以上を組み合わせて用いてもよい。また、金属膜１２は、単独の金属膜、多層の金属膜、合金膜であってもよい。なお、金属膜１２は、第２金属以外の金属を含有することができるが、第２金属を主成分として含有していることが好ましい。この場合、金属膜１２中に含まれる第２金属の含有量は、金属膜１２全体の８０質量％以上であることが好ましく、９０質量％以上であることがより好ましく、９５質量％以上であることがさらに好ましい。また、金属膜１２中に含まれる第２金属の含有量は、金属膜１２全体の１００質量％以下であってもよい。特に、金属膜１２として、ニッケルで構成されたニッケル箔を用いることが好ましい。また、金属膜１２として、後述するピーラブル金属箔が備える極薄金属箔を用いてもよく、係る極薄金属箔の表面に第２金属のめっき膜を形成した積層膜を用いることもできる。
金属膜１２の膜厚（厚さ）の下限値は、例えば、０．５μｍ以上としてもよく、１μｍ以上としてもよく、５μｍ以上としてもよい。金属膜１２の膜厚が上記下限値以上である場合には、開口部を形成するときマスク機能を十分に保持できる。また、金属膜１２の膜厚（厚さ）の上限値は、例えば、３５μｍ以下としてもよく、３０μｍ以下としてもよく、２５μｍ以下としてもよい。金属膜１２の膜厚が上記上限値以下である場合には、金属膜１２の加工性を高めて、配線基板の製造プロセスの効率を高めることができる。
ソルダーレジスト膜（絶縁性樹脂膜）１０は、ソルダーレジスト用樹脂組成物で構成される。係るソルダーレジスト用樹脂組成物は、熱硬化性樹脂を含む熱硬化性樹脂組成物を用いることができる。
上記熱硬化性樹脂としては、特に限定されないが、例えば、フェノール樹脂、ベンゾオキサジン環を有する樹脂、エポキシ樹脂、アクリル樹脂、メラミン樹脂、不飽和ポリエステル樹脂、マレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、シアネート樹脂、メタクリロイル基を有する樹脂等が挙げられる。例えば、熱硬化性樹脂が、室温（２５℃）で液状である液状樹脂であってもよい。これらは、１種又は２種以上を組み合わせて用いることができる。この中でも、熱硬化性樹脂が、エポキシ樹脂を含むことが好ましい。
（エポキシ樹脂（Ａ））
エポキシ樹脂（Ａ）は、たとえばビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂（４，４'−（１，３−フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）、ビスフェノールＰ型エポキシ樹脂（４，４'−（１，４−フェニレンジイソプリジエン）ビスフェノール型エポキシ樹脂）、ビスフェノールＺ型エポキシ樹脂（４，４'−シクロヘキシジエンビスフェノール型エポキシ樹脂）などのビスフェノール型エポキシ樹脂；フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、テトラフェノール基エタン型ノボラック型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂；ビフェニル型エポキシ樹脂；キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアラルキル型エポキシ樹脂；ナフチレンエーテル型エポキシ樹脂、ナフトール型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、２官能ないし４官能エポキシ型ナフタレン樹脂、ビナフチル型エポキシ樹脂、ナフタレンアラルキル型エポキシ樹脂、ナフタレン変性クレゾールノボラックエポキシ樹脂などのナフタレン骨格を有するエポキシ樹脂；アントラセン型エポキシ樹脂；フェノキシ型エポキシ樹脂；ジシクロペンタジエン型エポキシ樹脂；ノルボルネン型エポキシ樹脂；アダマンタン型エポキシ樹脂；フルオレン型エポキシ樹脂から選択される１種または２種以上を含むことができる。これらの中でも、ソルダーレジスト膜の埋め込み性や、表面平滑性を向上させる観点からは、ナフタレン骨格を有するエポキシ樹脂を含むことがより好ましい。これにより、ソルダーレジスト膜の低線膨貼化および高弾性率化を図ることもできる。また、配線基板の剛性を向上させて作業性の向上に寄与することや、半導体パッケージにおける耐リフロー性の向上および反りの抑制を実現することも可能である。なお、ソルダーレジスト膜の埋め込み性を向上させる観点からは、３官能以上のナフタレン骨格を有するエポキシ樹脂を含むことがとくに好ましい。
エポキシ樹脂（Ａ）の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して３重量％以上であることが好ましく、５重量％以上であることがより好ましい。エポキシ樹脂（Ａ）の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物を用いて形成されるソルダーレジスト膜の埋め込み性や平滑性の向上に寄与することができる。一方で、エポキシ樹脂（Ａ）の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して４０重量％以下であることが好ましく、３５重量％以下であることがより好ましい。エポキシ樹脂（Ａ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物を用いて形成されるソルダーレジスト膜の耐熱性や耐湿性の向上を図ることができる。なお、熱硬化性樹脂組成物の全固形分とは、熱硬化性樹脂組成物中に含まれる溶剤を除く成分全体を指す。以下、本明細書において同様である。
また、熱硬化性樹脂組成物は、エポキシ樹脂と反応する硬化剤を含むことができる。
上記硬化剤としては、例えば、アミン系硬化剤、グアニジン系硬化剤、イミダゾール系硬化剤、フェノール系硬化剤、ナフトール系硬化剤、酸無水物系硬化剤又はこれらのエポキシアダクトやマイクロカプセル化した化合物、活性エステル系硬化剤、ベンゾオキサジン系硬化剤、シアネートエステル系硬化剤等を挙げることができる。これらは１種又は２種以上を使用することができる。この中でも、フェノール系硬化剤またはナフトール系硬化剤を用いることができる。
また、熱硬化性樹脂組成物は、熱可塑性樹脂をさらに含んでもよい。
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリビニルアセタール樹脂、ポリイミド、ポリアミドイミド、ポリエーテルスルホン、ポリスルホン等が挙げられる。これらは１種又は２種以上を使用することができる。
（充填材（Ｂ））
また、熱硬化性樹脂組成物は、充填材（Ｂ）をさらに含んでもよい。
本実施形態に係る充填材（Ｂ）としては、無機充填材を用いることができる。上記無機充填剤としては、特に限定されないが、例えば、タルク、焼成クレー、未焼成クレー、マイカ、ガラスなどのケイ酸塩；酸化チタン、アルミナ、ベーマイト、シリカ、溶融シリカなどの酸化物；炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイトなどの炭酸塩；水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどの水酸化物；硫酸バリウム、硫酸カルシウム、亜硫酸カルシウムなどの硫酸塩または亜硫酸塩；ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウムなどのホウ酸塩；窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素などの窒化物；チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを挙げることができる。これらの中でも、タルク、アルミナ、ガラス、シリカ、マイカ、水酸化アルミニウム、水酸化マグネシウムが好ましい。
また、無機充填材の表面は、表面処理剤などにより表面処理が施されていてもよい。表面処理剤としては、例えば、シラン系カップリング剤等が挙げられる。
本実施形態に係るシリカは、特に限定されないが、例えば、球状シリカ、および破砕シリカのうちの少なくとも一方を含んでもよい。ソルダーレジスト膜の埋め込み性や表面平滑性を向上させる観点からは、球状シリカを含むことがより好ましい。また、シリカは、たとえば、溶融球状シリカでもよい。
上記充填材（Ｂ）の平均粒径Ｄ５０の下限値は、とくに限定されないが、０．０１μｍ以上が好ましく、０．０５μｍ以上がより好ましい。上記充填材の平均粒径Ｄ５０の上限値は、とくに限定されないが、５．０μｍ以下が好ましく、２．０μｍ以下がより好ましく、１．０μｍ以下がさらに好ましい。
上記充填材（Ｂ）の平均粒径Ｄ５０は、たとえばレーザー回折式粒度分布測定装置（ＨＯＲＩＢＡ社製、ＬＡ−５００）を用いて測定することが可能である。本実施形態において、充填材は１種または２種以上を含んでもよい。
また、熱硬化性樹脂組成物の調製に際しては、シリカとして、たとえばシリカ濃度が１０重量％以上９０重量％以下であるシリカ原料を使用することが好ましい。配線基板の機械的強度を向上させる観点からは、たとえばシリカ濃度が５０重量％以上９０重量％以下であるシリカ原料を使用することがより好ましい。また、配線基板のたわみの抑制や、半導体装置の吸湿信頼性を向上させる観点からは、たとえばシリカ濃度が５０重量％以上９０重量％以下であるシリカ原料と、シリカ濃度が１０重量％以上５０重量％以下であるシリカ原料と、を併用することがとくに好ましい。
上記充填材（Ｂ）の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して３０重量％以上であることが好ましく、５０重量％以上であることがより好ましい。充填材（Ｂ）の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物を用いて得られるソルダーレジスト膜の耐熱性や耐湿性を効果的に向上させることができる。また、ソルダーレジスト膜を低線膨張化および高弾性率化させることができるため、得られる半導体パッケージの反りを低減させることができる。一方で、充填材（Ｂ）の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して９０重量％以下であることが好ましく、８５重量％以下であることがより好ましい。充填材（Ｂ）の含有量を上記上限値以下とすることにより、ソルダーレジスト膜の埋め込み性をより効果的に向上させることができる。
（シアネート樹脂（Ｃ））
本実施形態の熱硬化性樹脂組成物は、シアネート樹脂（Ｃ）をさらに含むことができる。これにより、ソルダーレジスト膜について、低線膨張化や、弾性率および剛性を向上させることができる。また、得られる半導体装置の耐熱性や耐湿性を向上させることもできる。
本実施形態に係るシアネート樹脂（Ｃ）は、分子内にシアネート基（−Ｏ−ＣＮ）を有する樹脂であり、シアネート基を分子内に２個以上を有する樹脂を用いることができる。上記シアネート樹脂（Ｃ）としては、特に限定されないが、例えば、ジシクロペンタジエン型シアネートエステル樹脂、フェノールノボラック型シアネートエステル樹脂、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂、及びナフトールアラルキル型シアネート樹脂などが挙げられる。
また、上記シアネート樹脂（Ｃ）は、特に限定されないが、例えば、ハロゲン化シアン化合物と、フェノール類またはナフトール類と、を反応させて得ることができる。このような前記シアネート樹脂としては、例えば、フェノールノボラック型の多価フェノール類とハロゲン化シアンとの反応で得られるシアネート樹脂、クレゾールノボラック型の多価フェノール類とハロゲン化シアンとの反応で得られるシアネート樹脂、ナフトールアラルキル型の多価ナフトール類とハロゲン化シアンとの反応で得られるシアネート樹脂などが挙げられる。上記シアネート樹脂（Ｃ）は、１種または２種以上を組み合わせて用いてもよい。
これらの中でも、ソルダーレジスト膜の低線膨張化を図り、弾性率および剛性を向上させる観点からは、フェノールノボラック型シアネート樹脂、ジシクロペンタジエン型シアネートエステル樹脂、またはナフトールアラルキル型シアネート樹脂を含むことがより好ましく、フェノールノボラック型シアネート樹脂を含むことがとくに好ましい。
上記シアネート樹脂（Ｃ）の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して３重量％以上であることが好ましく、５重量％以上であることがより好ましい。シアネート樹脂（Ｃ）の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物を用いて形成されるソルダーレジスト膜のより効果的な低線膨張化、高弾性率化を図ることができる。また、埋め込み性や平滑性の向上に寄与することができる。一方で、シアネート樹脂（Ｃ）の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して４０重量％以下であることが好ましく、３５重量％以下であることがより好ましい。シアネート樹脂（Ｃ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物を用いて形成されるソルダーレジスト膜の耐熱性や耐湿性の向上を図ることができる。
（硬化促進剤（Ｄ））
また、熱硬化性樹脂組成物は、たとえば硬化促進剤（Ｄ）をさらに含むことができる。これにより、熱硬化性樹脂組成物の硬化性を向上させることができる。
上記硬化促進剤（Ｄ）としては、エポキシ樹脂（Ａ）の硬化反応を促進させる化合物を用いることができ、その種類はとくに限定されない。
上記硬化促進剤（Ｄ）としては、例えば、イミダゾール系化合物、ピリジン系化合物、有機ホスフィン系化合物等が挙げられる。また、硬化促進剤（Ｄ）として、例えば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、オクチル酸亜鉛、ビスアセチルアセトナートコバルト（ＩＩ）、トリスアセチルアセトナートコバルト（ＩＩＩ）などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２．２．２］オクタンなどの３級アミン類、テトラフェニルホスホニウム・テトラフェニルボレート（ＴＰＰ−Ｋ）、テトラフェニルホスホニウム・テトラキス（４−メチルフェニル）ボレート（ＴＰＰ−ＭＫ）のような四級ホスホニウム系化合物、２−フェニル−４−メチルイミダゾール、２−エチル−４−エチルイミダゾール、２−フェニル−４−エチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシイミダゾール、２−フェニル−４，５−ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールＡ、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸、およびオニウム塩化合物が挙げられる。これらを単独で用いても２種以上を組み合わせて用いてもよい。これらの中でも、硬化性をより効果的に向上させる観点からは、オニウム塩化合物を含むことがより好ましい。
上記硬化促進剤（Ｄ）の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して０．１重量％以上であることが好ましく、０．３重量％以上であることがより好ましい。硬化促進剤（Ｄ）の含有量を上記下限値以上とすることにより、熱硬化性樹脂組成物の硬化性をより効果的に向上させることができる。一方で、硬化促進剤（Ｄ）の含有量は、たとえば熱硬化性樹脂組成物の全固形分に対して１０重量％以下であることが好ましく、５重量％以下であることがより好ましい。硬化促進剤（Ｄ）の含有量を上記上限値以下とすることにより、熱硬化性樹脂組成物の保存性を向上させることができる。
（着色剤（Ｅ））
また、熱硬化性樹脂組成物は、たとえば、着色剤（Ｅ）をさらに含むことができる。本実施形態の着色剤（Ｅ）は、たとえば緑、赤、青、黄、および黒等の染料、黒色顔料などの顔料、および色素から選択される１種または２種以上を含む。これらの中でも、開口部の視認性等を向上させる観点から、緑色の着色剤を含むことができるが、緑色染料を含めてもよい。当該緑色の着色剤としては、たとえばアントラキノン系、フタロシアニン系、およびペリレン系等の公知の着色剤を一種または二種以上含むことができる。
（その他の成分（Ｆ））
本実施形態の熱硬化性樹脂組成物には、上記各成分以外に、必要に応じてカップリング剤、レベリング剤、感光剤、消泡剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、ゴム粒子、増粘剤およびイオン捕捉剤等から選択される１種または２種以上の添加物を添加してもよい。
上記カップリング剤としては、たとえばエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤などのシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤などが挙げられる。レベリング剤としては、アクリル系共重合物等が挙げられる。上記難燃剤としては、例えば、有機リン系難燃剤、有機系窒素含有リン化合物、窒素化合物、シリコーン系難燃剤、金属水酸化物等が挙げられる。また、上記ゴム粒子としては、固体状のゴム粒子であり、熱硬化性樹脂組成物中の成分とも相溶せず、分散状態で存在するゴム粒子であり、例えば、コアシェル型ゴム粒子、架橋アクリルニトリルブタジエンゴム粒子、架橋スチレンブタジエンゴム粒子、アクリルゴム粒子などが挙げられる。
本実施形態において、上記熱硬化性樹脂組成物は、ワニス状の樹脂組成物である。ワニス状の熱硬化性樹脂組成物をフィルム状とすることにより、絶縁性樹脂膜１０が得られる。
かかる絶縁性樹脂膜１０は、たとえばワニス状の熱硬化性樹脂組成物をキャリア基材に塗布して得られた塗布膜（樹脂膜）に対して、溶剤除去処理を行うことにより得ることができる。上記樹脂シートは、溶剤含有率が熱硬化性樹脂組成物全体に対して５重量％以下と定義することができる。本実施形態においては、たとえば１００〜１５０℃、１〜５分の条件で溶剤除去処理を行うことができる。これにより、熱硬化性樹脂膜の硬化が進行することを抑制しつつ、十分に溶剤を除去することが可能となる。
また、熱硬化性樹脂組成物をキャリア基材上に形成させる方法としては、特に限定されないが、例えば、以下の方法を用いることができる。熱硬化性樹脂組成物を溶剤などに溶解・分散させて樹脂ワニスを調製して、各種コーター装置を用いて樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法、スプレー装置を用いて樹脂ワニスをキャリア基材に噴霧塗工した後、これを乾燥する方法、などが挙げられる。これらの中でも、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な樹脂シートの厚みを有するキャリア基材付き樹脂シートを効率よく製造することができる。
また、キャリア基材としては、例えば、高分子フィルムを用いることができる。高分子フィルムとしては、特に限定されないが、例えば、ポリエチレン、ポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート、ポリブチレンテレフタレートなどのポリエステル、ポリカーボネート、シリコーンシート等の離型紙、フッ素系樹脂、ポリイミド樹脂などの耐熱性を有した熱可塑性樹脂シート等が挙げられる。これらの中でも、安価および剥離強度の調節が簡便なため、ポリエチレンテレフタレートを用いることができる。これにより、金属箔付き樹脂シートから、キャリア基材を適度な強度で剥離することが容易となる。
（溶剤）
また、ワニス状の熱硬化性樹脂組成物は、たとえば溶剤を含むことができる。
上記溶剤としては、たとえばアセトン、メチルエチルケトン、メチルイソブチルケトン、トルエン、酢酸エチル、シクロヘキサン、ヘプタン、シクロヘキサン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系、アニソール、およびＮ−メチルピロリドン等の有機溶剤から選択される１種または２種以上を含むことができる。
熱硬化性樹脂組成物がワニス状である場合において、熱硬化性樹脂組成物の固形分含有量は、たとえば３０重量％以上８０重量％以下であることが好ましく、４０重量％以上７０重量％以下であることがより好ましい。これにより、作業性や成膜性に非常に優れた熱硬化性樹脂組成物が得られる。なお、ワニス状の熱硬化性樹脂組成物は、たとえば上述の各成分を、超音波分散方式、高圧衝突式分散方式、高速回転分散方式、ビーズミル方式、高速せん断分散方式、および自転公転式分散方式などの各種混合機を用いて溶剤中に溶解、混合、撹拌することにより調製することができる。
また、絶縁性樹脂膜１０は、ガラス繊維基材等の繊維基材や紙基材を備えていてもよい。ただし、上記熱硬化性樹脂組成物を用いることにより、上記の基材を用いなくても、十分に高い耐久性を有する絶縁性樹脂膜１０を得ることができる。すなわち、上記熱硬化性樹脂組成物は、ソルダーレジスト膜を形成するためにとくに適した熱硬化性樹脂組成物である。
上記絶縁性樹脂膜１０の膜厚の下限値は、３μｍ以上としてもよく、５μｍ以上としてもよく、１０μｍ以上としてもよい。これにより、絶縁樹脂膜１０の機械的強度を向上させることができる。絶縁性樹脂膜１０の膜厚の上限値は、例えば、５０μｍ以下としてもよく、４０μｍ以下としてもよく、３０μｍ以下としてもよい。これにより、絶縁樹脂膜（ソルダーレジスト膜）１０の加工性を高めて、配線基板の製造プロセスの効率を高めることができる。
本実施形態の金属箔付き樹脂シート（金属箔付き樹脂膜）は、絶縁性樹脂膜１０および金属膜１２がこの順番で積層された積層体である。金属箔付き樹脂膜は、枚葉状でもよく、巻き取り可能なロール形状でもよい。この場合、金属箔付き樹脂膜の絶縁性樹脂膜１０の表面（金属膜１２が形成された面とは反対側の面）には、例えば、表面を保護するためにカバーフィルムが配置されていてもよい。カバーフィルムとしては、ポリエチレンやポリプロピレン等の高分子フィルムなどが挙げられる。カバーフィルムを積層体から剥離することにより、上記金属箔付き樹脂シートを得てもよい。
また、金属箔付き樹脂シートを得る方法としては、特に限定されないが、金属膜１２上にソルダーレジスト用樹脂組成物からなる、フィルム状の絶縁性樹脂膜１０を形成してもよいし、上述したように、キャリア基材上に形成されたフィルム状の絶縁性樹脂膜１０を、金属膜１２上にラミネートしてもよい。また、複数の絶縁性樹脂膜１０を貼り合わせてもよい。
金属膜１２上にフィルム状の絶縁性樹脂膜１０を形成する方法としては、特に限定されないが、例えば、上述した、熱硬化性樹脂組成物をキャリア基材上に形成させる方法と同様の方法を用いることができる。
また、ピーラブル金属箔を用いて、以下の方法により金属箔付き樹脂シートを得ることもできる。
図２（ａ）〜（ｃ）は、本実施形態の金属箔付き樹脂膜の変形例の製造工程を模式的に示す断面図である。
ピーラブル金属箔は、キャリア金属箔１６（例えば、キャリア銅箔など）、剥離層１７および極薄金属箔１８が、この順に積層されてなる。本実施形態では、図２（ａ）に示すように、ピーラブル金属箔の極薄金属箔１８表面に第２金属をめっき処理することにより、ピーラブル金属箔の極薄金属箔１８上に第２金属で構成されるめっき膜１９が形成された構造体を準備する。
次に、図２（ｂ）に示すように、上記構造体のめっき膜１９上に、上述した、熱硬化性樹脂組成物をキャリア基材上に形成させる方法と同様の方法を用いて、フィルム状の絶縁性樹脂膜１０を形成する。
その後、ピーラブル金属箔のキャリア金属箔１６および剥離層１７を、構造体から剥離して、除去する。以上の工程を経て、極薄金属箔１８、第２金属で構成されるめっき膜１９および絶縁性樹脂膜１０が、この順に積層された金属箔付き樹脂膜を得ることができる（図２（ｃ））。かかる構成では、極薄金属箔１８およびめっき膜１９が金属膜１２を構成する。
かかる金属箔付き樹脂膜は、以下のようにして用いられる。まず、回路基板の導電パターン側の表面に、絶縁性樹脂膜１０が対向するようにして金属箔付き樹脂膜を積層する。次に、金属膜１２（極薄金属箔１８およびめっき膜１９）を選択的に除去することにより、金属箔１２をパターニングする。その後、極薄金属箔１８のみをエッチングにより除去する。次に、パターニングされためっき膜１９をマスクとして、導電パターンの一部を露出させるように絶縁性樹脂膜１０に開口部を形成する。その後、開口部において導電パターンの一部が露出した状態で、第１金属と第２金属のイオン化傾向の差を利用して前記金属箔１２を除去する。以上の工程を経て、配線基板を製造することができる。
ピーラブル金属箔としては、特に限定されないが、価格や入手のし易さなどの観点から、ピーラブル銅箔を用いることが好ましい。この場合、極薄金属箔１８は、銅箔となる。
極薄金属箔１８の膜厚は、１〜１０μｍ程度であることが好ましく、１〜５μｍ程度であることがより好ましい。極薄金属箔１８の膜厚が上記範囲内であれば、極薄金属箔１８およびめっき膜１９に対して、パターニング幅が５０μｍ以下のファインパターニングが可能となる。また、パターニングにより開口部が形成された金属膜１２（極薄金属箔１８およびめっき膜１９）を介して、ソルダーレジスト膜１０により微細かつ繊細な開口部を形成することができる。
めっき膜１９を構成する第２金属は、第２金属を構成する金属として上述した各種金属を用いることができるが、例えば、ニッケル、アルミニウム、鉄、亜鉛から選択される少なくとも１種を含むことができる。こられの金属のうち、めっき膜１９を構成する第２金属は、ニッケルであることが好ましい。
また、めっき膜１９の膜厚は、１〜３０μｍ程度であることが好ましく、１〜１０μｍ程度であることがより好ましい。めっき膜１９の膜厚が上記範囲内であれば、金属膜１２全体（極薄金属箔１８およびめっき膜１９）の総膜厚を抑えることができるため、より微細かつ精密なパターニングが可能となる。また、パターニングされた極薄金属箔１８およびめっき膜１９のうち、極薄金属箔１８のみをエッチングによって容易に除去することができる。
上記の説明では、ピーラブル金属箔を用いた金属箔付き樹脂膜について説明したが、これに限定されない。例えば、極薄金属箔１８より厚い膜厚（例えば、１８μｍ程度）を有する電解金属箔上に、めっき処理を行ってめっき膜１９を形成して金属膜１２とすることもできる。電解金属箔としては、例えば、電解銅箔を用いることができる。かかる金属膜１２を準備し、金属膜１２上に、上記と同様の方法で絶縁性樹脂膜１０を形成して得られる金属箔付き樹脂膜でも、上述したピーラブル金属箔を用いた金属箔付き樹脂膜と同様の作用・効果が得られる。
［樹脂シート］
上述した金属箔付き樹脂シートは、上記熱硬化性樹脂組成物から得られるフィルム状の樹脂シートを準備し、係る樹脂シートを金属膜１２上に貼り合わせることにより得ることもできる。
係る樹脂シートは、シート形状でもよく、巻き取り可能なロール形状でもよい。かかる樹脂シートを硬化することによりソルダーレジスト膜を得ることができる。また、上記熱硬化性樹脂組成物の塗布膜を硬化させることにより、ソルダーレジスト膜を得てもよい。
［配線基板の製造方法］
次に、本実施形態に係る配線基板の製造方法の概要について説明する。
本実施形態の配線基板の製造方法は、第１金属で構成される導電パターンを表面に有する回路基板と、ソルダーレジスト膜と、第１金属よりもイオン化傾向が大きい第２金属を含有する金属箔と、をこの順番で積層した構造体を準備する工程（準備工程）と、金属箔を選択的に除去することにより、金属箔をパターニングする工程と、パターニングした金属箔をマスクとして、導電パターンの一部を露出させるように開口部をソルダーレジスト膜に形成する工程と、開口部において導電パターンの一部が露出した状態で、第１金属と第２金属のイオン化傾向の差により金属箔を除去する除去工程と、を含むことができる。
本実施形態によれば、金属箔の除去工程において、金属箔と導電パターンとのイオン化傾向の差を利用して、金属箔を選択的に除去することができる。これにより、回路基板上の導電パターンへのダメージを抑制できるため、接続信頼性に優れた配線基板を実現できる。
以下、本実施形態の配線基板の製造方法について図３、４を用いて詳述する。
図３（ａ）〜（ｄ）および図４（ａ）および（ｂ）は、本実施形態に係る配線基板の製造工程の一例を模式的に示す断面図である。
本実施形態の配線基板２０の製造方法は、構造体準備工程、金属箔パターニング工程、開口形成工程、および金属箔除去工程を含むことができる。
（構造体準備工程）
上記構造体準備工程は、第１金属で構成される導電パターン２４を表面に有する回路基板（コア基板２２）と、ソルダーレジスト膜（絶縁性樹脂膜１０）と、第１金属よりもイオン化傾向が大きい第２金属で表面が構成される金属箔（金属膜１２）と、をこの順番で積層した、図３（ｂ）に示す構造体（本実施形態の構造体）を準備する工程を含むことができる。
また、本実施形態において、構造体準備工程は、金属箔（金属膜１２）上にソルダーレジスト膜（絶縁性樹脂膜１０）が形成された金属箔付き樹脂シートを準備する工程と、回路基板（コア基板２２）の表面に、金属箔付き樹脂シートのソルダーレジスト膜（絶縁性樹脂膜１０）を対向配置する工程と、を含むことができる。
具体的には、図３（ａ）に示すように、表裏の少なくとも一方の最外面に導電パターン２４が設けられたコア基板２２を準備する。コア基板２２は、例えば、プリント配線基板のコア層を構成することができる。コア層としては、例えば、繊維基材を含浸したプリプレグを硬化させた樹脂基板を用いることができるが、繊維基材を有しない樹脂基板を用いてもよい。本実施形態において、コア基板２２としては、コア層に複数のビルドアップ層（不図示）が形成されてもよく、コア層が単独で形成されていてもよい。
本実施形態において、導電パターン２４を構成する第１金属は、銅、金、銀から選択される１種以上を含むことができる。これらを単独で用いても２種以上を組み合わせて用いてもよい。また、導電パターン２４は、第１金属を主成分とする、合金または多層の金属膜で構成されていてもよい。また、導電パターン２４は、不可避に混入する不純物金属を許容できるが、第１金属を主成分として含有していることが好ましい。この場合、導電パターン２４中の第１金属の含有量は、導電パターン２４全体の８０質量％以上であることが好ましく、９０質量％以上であることがより好ましく、９５質量％以上であることが更に好ましい。また、導電パターン２４中の第１金属の含有量は、導電パターン２４全体の１００質量％以下でもよい。特に、導電パターン２４は、銅で構成された銅回路とすることが好ましい。
続いて、図３（ｂ）に示すように、ソルダーレジスト膜となる絶縁性樹脂膜１０の一面（面１１、面１３）に、金属箔（金属膜１２）の他面（面１５）が対向して配置された金属箔付き樹脂シートを準備する。続いて、金属箔付き樹脂シートをコア基板２２の導電パターン２４上に積層する。例えば、コア基板２２の導電パターン２４が設けられた面上に、絶縁性樹脂膜１０がコア基板２２と対向するように、金属箔付き樹脂シートを貼り付けることができる。本実施形態において、貼付工程は、たとえば、金属箔付き樹脂シートを導電パターン２４上に積層した後、これらの積層体を真空加熱加圧成形することにより行うことができる。以上により、上記構造体を準備することができる。このとき、準備工程において、ソルダーレジスト膜（絶縁性樹脂膜１０）はＢステージ状態とすることができる。
本実施形態に係る準備工程について、金属箔付き樹脂シート中の絶縁性樹脂膜１０を、コア基板２２の表面にラミネートする方法を説明したが、上記準備工程は、これに限定されず、様々な方法を用いてもよい。
図６（ａ）〜（ｃ）は、本実施形態に係る配線基板の製造工程の変形例の一例を模式的に示す断面図である。
例えば、図６（ｂ）および（ｃ）に示すように、コア基板２２の表面に形成された導電パターン２４を埋め込むように、絶縁性樹脂膜１０を形成した後、この絶縁性樹脂膜１０の表面に金属膜１２を形成してもよい。
具体的には、図６（ａ）に示すように、キャリア基材付き絶縁性樹脂膜の絶縁性樹脂膜１０を、コア基板２２の導電パターン２４上に貼り付ける。続いて、図６（ｂ）に示すように、絶縁性樹脂膜１０から、キャリア基材８を剥離する。これにより、絶縁性樹脂膜１０の表面（面１１、面１３）を露出させることができる。
続いて、図６（ｃ）に示すように、絶縁性樹脂膜１０の表面上に金属膜１２を貼り付ける。例えば、前述したピーラブル金属箔を用いて金属膜１２を貼り付けることができる。
ピーラブル金属箔を絶縁性樹脂膜１０に貼り付け、その後、ピーラブル金属箔中のキャリア金属箔および剥離層を剥離することにより、極薄金属箔を絶縁性樹脂膜１０の表面（面１１、面１３）に残すことができる。すなわち、金属膜１２として、極薄金属箔を備える金属箔付き樹脂膜を得ることができる。なお、金属膜１２は、この極薄金属箔でもよく、極薄金属箔（例えば、極薄銅箔など）の表面に、第２金属をめっきしためっき膜を備えてもよい。
上記金属箔パターニング工程は、金属箔（金属膜１２）を選択的に除去することにより、金属箔（金属膜１２）をパターニングすることができる。
具体的には、図３（ｃ）に示すように、金属膜１２を選択的に除去することにより、導電パターン２４上の金属膜１２の所定の領域に開口部２１を形成することができる。開口部２１の形成方法としては、特に限定されないが、例えば、レーザー加工法や露光現像法、などの方法を用いることができる。
例えば、露光現像法を用いた場合、まず、金属膜１２上に、フォトレジスト用ドライフィルムを形成する。例えば、樹脂ワニスを塗布して乾燥させる方法、または樹脂フィルムをラミネートする方法により、フォトレジスト用ドライフィルムを金属膜１２の表面に形成することができる。続いて、フォトレジスト用ドライフィルムを露光法によりパターニングし、当該フォトレジスト用ドライフィルムをマスクとして用い、金属膜１２を薬液で現像することにより、金属膜１２を選択的に除去できる。その後、フォトレジスト用ドライフィルムを除去する。
上記開口形成工程は、パターニングした金属箔（金属膜１２）をマスクとして、導電パターン２４の一部を露出させるように開口部２８をソルダーレジスト膜（絶縁性樹脂膜１０）に形成する。
具体的には、図３（ｄ）に示すように、開口部２１が形成された金属膜１２をマスクとして、絶縁性樹脂膜１０の所定領域に開口部２８を形成する。開口部２８は主に導電パターン２４のランド２４４を露出させるように形成する。開口部２８の形成方法としては、特に限定されず、例えば、レーザー加工法、露光現像法またはブラスト工法、などの方法を用いることができる。
本実施形態に係る開口形成工程は、Ｂステージ状態の絶縁性樹脂膜１０を使用することができるので、硬化物を用いた場合と比較して、絶縁性樹脂膜１０の加工性を高めることができる。
上記開口部２８を形成した後、上記金属箔除去工程の前に、絶縁性樹脂膜１０を熱硬化させてもよい。これにより、硬化膜１４を形成する。この場合、ソルダーレジスト膜は、例えば、熱硬化性樹脂と無機充填材とを含むことができる。本実施形態において、硬化温度の下限値は、特に限定されないが、例えば、２００℃以上でもよく、２１０℃以上でもよく、２２０℃以上でもよい。硬化温度の上限値としては、特に限定されないが、例えば、２５０℃以下とすることができる。
また、必要に応じて、デスミア処理を行うことができる（デスミア処理する工程）。デスミア処理では、開口部の形成などで生じたスミアを除去できる。
上記デスミア処理の方法は特に限定されないが、たとえば、以下のように行うことができる。まず、導電パターン２４や絶縁性樹脂膜１０を積層したコア基板２２を、有機溶剤を含む膨潤液に浸漬し、次いでアルカリ性過マンガン酸塩水溶液に浸漬して処理する。過マンガン酸塩としてはたとえば過マンガン酸カリウム、過マンガン酸ナトリウム等を用いることができる。過マンガン酸塩として過マンガン酸カリウムを用いる場合、浸漬させる過マンガン酸カリウム水溶液の温度は、例えば、５０℃以上でもよく、１００℃以下でもよい。また、アルカリ性過マンガン酸塩水溶液への浸漬時間は、例えば、１分間以上でもよく、３０分間以下でもよい。
デスミア処理する工程では、上記の湿式のデスミア処理のみを行うことができるが、上記の湿式の処理に代えて、もしくは加えて、デスミア処理としてプラズマ照射を行っても良い。このとき、処理ガスとしてはたとえばアルゴンガス、Ｏ２ガス、Ｏ３ガス、ＣＯガス、ＣＯ２ガス、ＮＯガス、ＮＯ２ガス、またはフッ素系ガスを用いることができる。プラズマ処理時間は、例えば、３０秒以上でもよく、１分以上でもよい。また、プラズマ処理時間は、例えば、１０分以下でもよく、５分以下でもよい。
本実施形態において、ブラスト工法としては、たとえば、粒子を吹き付けて該当箇所を研磨加工するサンドブラスト処理を用いることができる。粒子としては、平均粒径（Ｄ５０）が１μｍ以上７０μｍ以下としてもよい。サンドブラスト処理では、吹き付ける粒子の粒径を大きくすることにより、該当箇所を研磨する力（研磨力）が大きくなる。したがって、サンドブラスト処理により吹き付ける粒子の粒径を大きくすることにより、該当箇所を所定の深さまで短時間で研磨することができる。一方、吹き付ける粒子の粒径を小さくすることにより、研磨される開口部２８の深さや、開口部２８を規定する側壁部分の形状を、高い精度で制御することができる。すなわち、高い研磨精度（加工精度）で開口部２８を形成することができる。
上記サンドブラスト処理においては、例えば、吹き付ける微細粒子の平均粒径（Ｄ５０）は、開口部２８の加工精度を高める観点から、１μｍ以上２０μｍ以下であることが好ましく、７μｍ以上２０μｍ以下であることがより好ましく、１０．５μｍ以上２０μｍ以下であることがさらに好ましい。
また、サンドブラスト処理に用いる研磨材（ブラスト材）としては、特に限定されないが、例えば、ＳｉＣ、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ等で構成された粒子を用いることができる。これらの粒子は１種を単独で使用してもよく、２種以上を組み合わせて用いてもよい。
また、サンドブラスト処理におけるブラストの圧力は、０．１〜１．０ＭＰａ程度としてもよく、０．１５〜０．８ＭＰａ程度としてもよい。これにより、絶縁性樹脂膜１０の保護領域をより確実に保護しつつ、開口部２８をより短時間で形成することができる。
上記金属箔除去工程は、開口部２８において導電パターン２４の一部が露出した状態で、第１金属と第２金属のイオン化傾向の差により金属箔（金属膜１２）を除去することができる。
本実施形態において、金属膜１２を除去する方法としては、導電パターン２４と金属膜１２とのイオン化傾向の差を利用して、金属膜１２を選択的にエッチングする方法であれば、特に限定されないが、例えば、導電パターン２４に対して、金属膜１２を選択的にエッチングできるエッチング液を用いて、金属膜１２を除去することができる。
本実施形態において、上記エッチング液の一例としては、硝酸、硫酸および過酸化水素からなる群から選択される一種以上を含むことができる。これらを単独で用いても２種以上を組み合わせて用いてもよい。
本実施形態に係る除去工程は、第１金属に対する第２金属のエッチング速度比が、例えば、２倍以上３００倍以下となるように構成されていてもよい。
本実施形態において、エッチング速度比（エッチングレート）を高めるには、例えば、上述のエッチング液の成分の種類、成分濃度などを適切に選択することにより実現できる。
ここで、本発明者が検討したところ、次のような結果が得られた。
図３（ｄ）に示す構造（導電パターン２４はＣｕ回路、金属膜１２はＮｉ箔）に対して、Ｎｉ箔（金属マスク）を除去する工程において、Ｃｕに対してＮｉのエッチング選択性が高いＮｉ選択エッチング液を用いて、Ｎｉ箔を除去した。Ｎｉ選択エッチング液として、例えば、メック社製のＮＨ−１８６６などを用いた。これにより、Ｎｉ箔のエッチング前後において、Ｃｕ回路の膜厚はほとんど変化しなかった。一方で、金属膜１２として、Ｎｉ箔ではなく、Ｃｕ箔を用い、Ｃｕエッチング液として、塩化第二鉄含有エッチング液を用いた場合、Ｃｕ箔とともに、Ｃｕ箔の膜厚分だけＣｕ回路もエッチングされてしまった。
したがって、Ｃｕ箔を用いた場合と比べて、Ｎｉ箔およびＮｉ選択エッチング液を用いた場合、導電パターン２４（Ｃｕ回路）へのダメージを十分抑制することができた。このため、導電パターン（Ｃｕ回路）の接続信頼性を高められることが分かった。
このような知見から、金属箔（金属膜１２）の除去工程において、金属箔と導電パターンとのイオン化傾向の差を利用して、金属箔を選択的に除去することができる。このため、回路基板（コア基板２２）上の導電パターン２４へのダメージを抑制できるため、接続信頼性に優れた構造（配線基板）を実現できることが判明した。
続いて、図４（ｂ）に示すように、開口部２８に露出した導電パターン２４の上にめっき膜２４６を形成するめっき処理を行うことができる。ただし、めっき膜２４６を形成せずに配線基板２０としてもよい。めっき膜２４６は、たとえば半田めっき膜や、錫めっき膜や、ニッケルめっき膜の上に金めっき膜を積層した２層構造のめっき膜とすることができる。めっき膜２４６は開口部２８に露出した導電パターン２４の導電部を覆うように形成される。また、めっき膜２４６の膜厚は、とくに限定されないが、たとえば２μｍ以上１０μｍ以下とすることができる。これにより、ランド２４４部分を、配線基板２０を用いた実装工程においてワイヤボンディングや半田付けに適した接続部とすることができる。
めっき処理の方法は、特に限定されず、公知の方法を用いることができる。たとえば、電解めっき法または無電解めっき法を用いることができる。たとえば無電解めっき法を用いる場合、次の様にめっき膜２４６を形成することが出来る。ここではニッケルと金の２層構造のめっき膜２４６を形成する例について説明するが、これに限定されない。まず、ニッケルめっき膜を形成する。無電解ニッケルめっきを行う場合、めっき液にコア基板２２を浸漬する。これにより、開口部２８に露出した導電パターン２４の導電部の上に、ニッケルめっき膜を形成できる。めっき液は、ニッケル鉛、および還元剤としてたとえば次亜リン酸塩を含んだ液体を用いることができる。続いて、ニッケルめっき膜の上に無電解金めっきを行う。無電解金めっきの方法は特に限定されないが、たとえば金イオンと下地金属のイオンとの置換により行う置換金めっきで行うことができる。
なお、めっき処理の前に、必要に応じて、露出した導電パターン２４の導電部を洗浄する工程や、粗化する工程を行っても良い。
以上の様にして図４（ｂ）に示す本実施形態に係る配線基板２０が得られる。
［電子装置の製造方法］
次に、半導体パッケージ１０２の製造方法について説明する。
本実施形態に係る電子装置（半導体パッケージ１０２）の製造方法は、上述した配線基板の製造方法で得られた配線基板２０上に、半導体素子６０（電子素子）を実装する工程を含む。
まず、上述のように配線基板２０を準備し（配線基板を準備する工程）、配線基板２０の上に、半導体素子６０を配設する（半導体素子を配設する工程）。このとき半導体素子６０は、たとえばダイアタッチ材６２を介して配線基板２０上に搭載する。半導体素子６０と配線基板２０を接続するボンディングワイヤ５０は、たとえば配線基板２０の上面の開口部２８に露出した導電パターン２４へボンディングする。次いで、配線基板２０の上面、半導体素子６０、およびボンディングワイヤ５０を封止樹脂層４０によって封止する（封止する工程）。封止樹脂としてはたとえばエポキシ樹脂組成物を用いることができる。封止樹脂でモールドする方法としては、トランスファー成形法、射出成形法、転写法、塗布法などを用いることができる。封止樹脂層４０を加熱することにより硬化させる。
また、配線基板２０に外部接続端子である半田ボール３０が設けられる例においては、たとえば下面側の開口部２８に露出した導電パターン２４上に、半田ボール３０を形成する。なお、本実施形態に係る半導体パッケージ１０２としてフリップチップ接続のパッケージの例について説明したが、半導体パッケージ１０２はこれに限定されず、ワイヤボンディングやＴＡＢ接続されるパッケージでもよい。
［配線基板］
本実施形態に係る配線基板について説明する。
図４（ｂ）は、本実施形態における配線基板２０の構造の例を示す模式図である。
本実施形態の配線基板は、基板（コア基板２２）と、基板上に形成された導電回路（導電パターン２４）と、基板の最外層に形成された硬化膜１４と、を含むことができる。当該硬化膜１４は、絶縁性樹脂膜１０を構成するソルダーレジスト用樹脂組成物を硬化させることにより得られる。例えば、上記硬化膜１４は、前述したソルダーレジスト用樹脂組成物で形成された樹脂シートの硬化物で構成することができる。
図４（ｂ）に示す配線基板２０は、コア基板２２、導電パターン２４、および硬化膜１４を備える。導電パターン２４は、コア基板２２の少なくともひとつの最外面に設けられている。硬化膜１４は、配線基板２０の最外層を構成する。硬化膜１４は、半導体素子などと接続するために必要な開口部が設けられている。
上記コア基板２２は、リジッドな基板でも良いし、フレキシブルな基板でも良い。コア基板２２の厚さは、とくに限定されないが、たとえば１０μｍ以上３００μｍ以下とすることができる。
また、上記コア基板２２は、１つの絶縁層のみを有し、その片面のみに導電パターン２４が形成された片面板でも良いし、１つの絶縁層のみを有し、その表裏面の両方に導電パターン２４が設けられた両面板でも良いし、２層以上の絶縁層を有する多層板でもよい。コア基板２２が多層板である場合、コア基板２２内には２つの絶縁層に挟まれた配線層が一層以上形成される。
また、コア基板２２が両面板もしくは多層板である場合、コア基板２２の１つの表面（最外面）に設けられた導電パターン２４は、反対側の表面（最外面）に設けられた導電パターン２４やコア基板２２の内部に設けられた配線層と、少なくとも一部の絶縁層を貫通するスルーホール（不図示）を介して互いに電気的に接続されている。
上記導電パターン２４は、コア基板２２の表面と裏面の少なくとも一方の表面（最外面）に設けられている。導電パターン２４は、たとえばコア基板２２に積層された銅膜を選択エッチングして形成されたパターンである。導電パターン２４は、導電部として少なくともランド２４４とライン２４２とを含む。ランド２４４は主に、配線基板２０に実装される素子や部品と導電パターン２４とを電気的に接続する接続部であり、たとえば導電パターン２４の他の部分もしくはコア基板２２内の配線層に接続された円形や四角形の部分である。なお、ランド２４４の中心には電子部品の端子等を挿入するホールが設けられていても良い。そして、ライン２４２は主に、ランド２４４同士を互いに電気的に接続する線状の部分である。
上記硬化膜１４が、導電パターン２４上に積層されている。硬化膜１４が絶縁性を維持することができるので、信頼性の高い配線基板を得ることができる。また、上下の最外層に、上記硬化膜１４が配置されているため、例えば、黒色に呈することができ、配線基板の下面においても美観性を高めることができる。また、上記硬化膜１４の下面に、例えば、ＹＡＧレーザー等のレーザーによりマークを捺印することもできる。
硬化膜１４には、主にランド２４４が設けられた領域に開口部が設けられており、ランド２４４は硬化膜１４に被覆されていない。すなわち、ランド２４４の上には硬化膜１４が設けられておらず、ランド２４４が露出している。なお、ランド２４４の上には、たとえばニッケルおよび金のめっき膜や半田のめっき膜などの導電膜が積層されていてもよい。本実施形態に係る配線基板２０では、開口部に位置するランド２４４の上にめっき膜２４６がさらに設けられている。硬化膜１４にはさらにランド２４４以外の部分に開口部が設けられていても良いし、ライン２４２の一部を露出させるような開口部があってもよい。また、ランド２４４の全てが開口部に位置する必要は無く、硬化膜１４に覆われたランド２４４があってもよい。
配線基板２０はたとえばインターポーザもしくはマザーボードとして用いることができる。なお、パッケージとは、配線基板上に種々のパーツが搭載され、一括封止された構造体をいう。半導体パッケージはパッケージの一例であり、パッケージには、一括封止されたＥＣＵ（Ｅｌｅｃｔｒｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）等も含む。
［電子装置］
次に、本実施形態に係る半導体パッケージ１０２について説明する。
図５は、本実施形態に係る半導体パッケージ１０２の構造の一例を模式的に示す断面図である。
本実施形態の電子装置（半導体パッケージ１０２）は、上記配線基板（配線基板２０）と、配線基板上に実装された電子素子（半導体素子６０）と、を含むことができる。すなわち、当該電子装置は半導体装置として利用できる。
図５に示す半導体パッケージ１０２は、配線基板２０、半導体素子６０、および封止樹脂層４０を備える。半導体素子６０は配線基板２０上に配設されている。封止樹脂層４０は、配線基板２０の少なくとも１つの面および半導体素子６０を覆っている。配線基板２０は、コア基板２２、導電パターン２４、および硬化膜１４を備える。導電パターン２４はコア基板２２の少なくとも１つの最外面に設けられている。硬化膜１４は、配線基板２０の最外層であり、導電パターン２４の周囲に設けられている。
本実施形態に係る半導体パッケージ１０２では、上述した配線基板２０の一方の面（以下では「上面」と呼ぶ）の硬化膜１４の上に、少なくとも１つの半導体素子６０が配設されている。半導体パッケージ１０２において、配線基板２０はたとえばインターポーザであり、半導体素子６０はたとえば半導体ウエハから切り出されたＬＳＩチップである。また、配線基板２０の上面には半導体素子６０に加えて、たとえば抵抗や容量として機能する電子部品などがさらに配設されていてもよい。半導体素子６０はダイアタッチ材６２を介して硬化膜１４の上に固定されている。
半導体素子６０にはその表面に電気的な接続パッド（不図示）が設けられており、接続パッドはたとえば半導体素子６０の内部に作り込まれた回路に接続されている。配線基板２０に設けられた導電パターン２４の一部分であるランド２４４は、硬化膜１４の開口部２８に設けられている。そして、ランド２４４と、半導体素子６０の接続パッドとは、ボンディングワイヤ５０によって接続されている。なお、本実施形態に係る半導体パッケージ１０２では、ランド２４４の上にめっき膜２４６がさらに設けられており、ランド２４４はめっき膜２４６を介してボンディングワイヤ５０に接続されているが、これに限定されない。また、ボンディングワイヤ５０で接続される代わりにリード線や半田により接続されていても良い。
封止樹脂層４０は、配線基板２０の上面の表面に露出した硬化膜１４と、コア基板２２と、めっき膜２４６（めっき膜２４６を設けない場合はランド２４４）と、半導体素子６０のうちダイアタッチ材６２で配線基板２０と接合された面以外の面と、ボンディングワイヤ５０とを覆っている。なお、封止樹脂層４０は配線基板２０の半導体素子６０が設けられた面の全面を覆っていても良いし、当該面の一部を露出させて覆っていても良い。
半導体パッケージ１０２の配線基板２０には、上面とは反対側の面（以下では「下面」と呼ぶ）にさらに複数の開口部２８と、開口部２８の内部のランド２４４が設けられている。そして、それぞれのランド２４４はめっき膜２４６に覆われ、さらにめっき膜２４６を覆う半田ボール３０が設けられている。
ここでは、本実施形態に係る半導体パッケージ１０２としてフリップチップ接続のパッケージの例について説明したが、これに限定されず、ワイヤボンディングやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）接続されるパッケージでもよい。
また、硬化膜１４の表面には、例えば、ＹＡＧレーザー等のレーザーによりマークが捺印される。このマークは、例えば、直線または曲線からなる文字、数字、または記号の少なくとも１種類以上により構成される。また、上記マークは、例えば、半導体パッケージの製品名、製品番号、ロット番号、またはメーカー名等を示す。また、上記マークは、例えば、ＹＶＯ４レーザー、炭酸レーザー等により捺印されてもよい。
本実施形態の半導体装置としては、特に限定されないが、例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）、ＬＦ−ＢＧＡ（Ｌｅａｄ Ｆｌａｍｅ ＢＧＡ）等が挙げられる。
また、上記半導体素子としては、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子等が挙げられるが、これらに限定されない。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
次に、本発明の実施例について説明する。なお、本発明は以下に記載する実施例に限定されない。
（実施例１）
［１］熱硬化性樹脂組成物の調製
エポキシ樹脂としてナフタレン変性クレゾールノボラック型エポキシ樹脂（ＤＩＣ株式会社製、ＨＰ−５０００）１４．５質量％、シアネート樹脂としてフェノールノボラック型シアネートエステル樹脂（ＬＯＮＺＡ社製、ＰＴ−３０）１４．５質量％、フィラーとして球状シリカ粒子（株式会社アドマテックス製、ＳＯ−Ｃ４、平均粒径１．０μｍ、フェニルアミノシラン処理）７０質量％、硬化促進剤としてテトラフェニルホスホニウム・テトラキス（４-メチルフェニル）ボレート（ＴＰＰ−ＭＫ）０．５質量％、カップリング剤としてエポキシシラン（信越化学工業社製、ＫＢＭ−４０３）０．５質量％を、メチルエチルケトンに溶解、分散させた後、高速撹拌装置を用いて１時間撹拌した。これにより、ワニス状の熱硬化性樹脂組成物を得た。
［２］金属箔付き樹脂膜の作製
キャリア基材として、ニッケル（Ｎｉ）めっき膜（膜厚：２μｍ）および電解銅箔（膜厚：１８μｍ）がこの順に積層されたＮｉめっき電解銅箔を準備した。次に、上記［１］で調整した樹脂ワニスを、Ｎｉめっき電界銅箔のＮｉめっき膜上に塗布した。その後、Ｎｉめっき電解銅箔上の樹脂ワニスを、１４０℃において２分間乾燥して、溶剤を除去し、樹脂シート（絶縁性樹脂膜）の厚さが３０μｍのＮｉめっき電解銅箔付き樹脂シート（金属箔付き樹脂膜）を得た。
［３］構造体の作製
コア基板の両面に銅箔が積層された銅張積層板（住友ベークライト株式会社製、ＬαＺ４７８５ＧＳ−Ｂ）を準備した。この銅張積層板の両面の銅箔をエッチングによりパターニングして、導電パターンを形成した。これにより、両面に導電パターンが設けられたコア基板を作製した。
次に、上記［２］で作成したＮｉめっき電解銅箔付き樹脂シートの絶縁性樹脂膜を、コア基板の両面（上面および下面）に対向させて、真空加圧式ラミネーター装置を用いて、温度１００℃、圧力１ＭＰａにて真空加熱加圧成形させた後、１２０℃の乾燥装置で６０分間乾燥した。これにより、Ｎｉめっき電解銅箔、絶縁性樹脂膜、コア基板、絶縁性樹脂膜およびＮｉめっき電解銅箔がこの順番で積層された構造体を作製した。
［４］マスクの形成
ロールラミネータ―を用いて、温度８０℃、速度０．５ｍ／ｍｉｎ、圧力０．５ＭＰａの条件で、マスクとしてドライフィルムレジスト（ＤＦＲ、厚さ：３０μｍ、旭化成社製、ＡＱ２０７５）を上面側の絶縁性樹脂膜上にラミネートした。次に、露光によりパターニングし、炭酸ナトリウム水溶液にて現像し、塩化第二鉄によりエッチングした後、ＤＦＲを剥離することにより、Ｎｉめっき電解銅箔に開口パターンを形成した。その後、銅箔のみをエッチングすることにより、Ｎｉめっき膜のみで構成されるマスクを形成した。
［５］絶縁性樹脂膜への開口部の形成
次に、開口部が形成されたＮｉめっき膜をマスクとして、絶縁性樹脂膜に対して、液温が４０℃のヒドラジン系薬液（三菱ガス化学社製、ＥＬＭ−Ｅ３）を使用して浸漬処理を行い、コア基板上のランドが露出するように、絶縁性樹脂膜に開口部を形成した。その後、構造体を２２０℃の乾燥装置で６０分間加熱することにより、Ｂステージ状態の絶縁性樹脂膜を硬化させた。さらに、Ｎｉ選択エッチング液を用いてＮｉマスクを除去することにより、開口部が形成されたソルダーレジスト膜を形成した。
［６］めっき処理
次に、ソルダーレジスト膜の開口部に露出した導電パターン（ランド）上にめっき層を形成した。具体的には、無電解ニッケルめっき層３μｍを形成し、さらにその上に無電解金めっき層０．１μｍを形成した。これにより、配線基板を得た。
（実施例２）
Ｎｉめっき電解銅箔の代わりに、アルミニウム（Ａｌ）めっき膜（膜厚：２μｍ）および電解銅箔（膜厚：１８μｍ）がこの順に積層されたＡｌめっき電解銅箔を使用するとともに、Ｎｉ選択エッチング液の代わりに、Ａｌ選択エッチング液を用いた以外は、実施例１と同様にして配線基板を得た。
（実施例３）
［１］熱硬化性樹脂組成物の調製
前記実施例１と同様にしてワニス状の熱硬化性樹脂組成物を得た。
［２］金属箔付き樹脂膜の作製
キャリア基材として、Ｎｉ箔（膜厚：１０μｍ）を準備した。次に、実施例１の［１］で調製した樹脂ワニスを、Ｎｉ箔上に塗布した。その後、Ｎｉ箔上の樹脂ワニスを、１４０℃において２分間乾燥して、溶剤を除去し、樹脂シート（絶縁性樹脂膜）の厚さが３０μｍのＮｉ箔付き樹脂シート（金属箔付き樹脂膜）を得た。
［３］構造体の作製
コア基板の両面に銅箔が積層された銅張積層板（住友ベークライト株式会社製、ＬαＺ４７８５ＧＳ−Ｂ）を準備した。この銅張積層板の両面の銅箔をエッチングによりパターニングして、導電パターンを形成した。これにより、両面に導電パターンが設けられたコア基板を作製した。
次に、上記［２］で作成したＮｉ箔付き樹脂シートの絶縁性樹脂膜を、コア基板の両面（上面および下面）に対向させて、真空加圧式ラミネーター装置を用いて、温度１００℃、圧力１ＭＰａにて真空加熱加圧成形させた後、１２０℃の乾燥装置で６０分間乾燥した。これにより、Ｎｉ箔、絶縁性樹脂膜、コア基板、絶縁性樹脂膜およびＮｉ箔がこの順番で積層された構造体を作製した。
［４］マスクの形成
ロールラミネータ―を用いて、温度８０℃、速度０．５ｍ／ｍｉｎ、圧力０．５ＭＰａの条件で、マスクとしてドライフィルムレジスト（ＤＦＲ、厚さ：３０μｍ、旭化成社製、ＡＱ２０７５）を上面側の絶縁性樹脂膜上にラミネートした。次に、露光によりパターニングし、炭酸ナトリウム水溶液にて現像し、塩化第二鉄によりエッチングした後、ＤＦＲを剥離することにより、Ｎｉ箔に開口パターンを形成した。
［５］絶縁性樹脂膜への開口部の形成
次に、開口部が形成されたＮｉ箔をマスクとして、絶縁性樹脂膜に対して、液温が４０℃のヒドラジン系薬液（三菱ガス化学社製、ＥＬＭ−Ｅ３）を使用して浸漬処理を行い、コア基板上のランドが露出するように、絶縁性樹脂膜に開口部を形成した。その後、構造体を２２０℃の乾燥装置で６０分間加熱することにより、Ｂステージ状態の絶縁性樹脂膜を硬化させた。さらに、Ｎｉ選択エッチング液を用いてＮｉ箔マスクを除去することにより、開口部が形成されたソルダーレジスト膜を形成した。
［６］めっき処理
次に、ソルダーレジスト膜の開口部に露出した導電パターン（ランド）上に前記実施例１と同様にしてめっき層を形成した。これにより、配線基板を得た。
（比較例）
［１］熱硬化性樹脂組成物の調製
前記実施例１と同様にしてワニス状の熱硬化性樹脂組成物を得た。
［２］金属箔付き樹脂膜の作製
キャリア基材として、銅（Ｃｕ）箔（膜厚：１２μｍ）を準備した。次に、実施例１の［１］で調製した樹脂ワニスを、銅箔上に塗布した。その後、銅箔上の樹脂ワニスを、１４０℃において２分間乾燥して、溶剤を除去し、樹脂シート（絶縁性樹脂膜）の厚さが３０μｍのＣｕ箔付き樹脂シート（金属箔付き樹脂膜）を得た。
［３］構造体の作製
コア基板の両面に銅箔が積層された銅張積層板（住友ベークライト株式会社製、ＬαＺ４７８５ＧＳ−Ｂ）を準備した。この銅張積層板の両面の銅箔をエッチングによりパターニングして、導電パターンを形成した。これにより、両面に導電パターンが設けられたコア基板を作製した。
次に、上記［２］で作成した銅箔付き樹脂シートの絶縁性樹脂膜を、コア基板の両面（上面および下面）に対向させて、真空加圧式ラミネーター装置を用いて、温度１００℃、圧力１ＭＰａにて真空加熱加圧成形させた後、１２０℃の乾燥装置で６０分間乾燥した。これにより、銅箔、絶縁性樹脂膜、コア基板、絶縁性樹脂膜および銅箔がこの順番で積層された構造体を作製した。
［４］マスクの形成
ロールラミネータ―を用いて、温度８０℃、速度０．５ｍ／ｍｉｎ、圧力０．５ＭＰａの条件で、マスクとしてドライフィルムレジスト（ＤＦＲ、厚さ：３０μｍ、旭化成社製、ＡＱ２０７５）を上面側の絶縁性樹脂膜上にラミネートした。次に、露光によりパターニングし、炭酸ナトリウム水溶液にて現像し、塩化第二鉄によりエッチングした後、ＤＦＲを剥離することにより、銅箔に開口パターンを形成した。
［５］絶縁性樹脂膜への開口部の形成
次に、開口部が形成された銅箔をマスクとして、絶縁性樹脂膜に対して、液温が４０℃のヒドラジン系薬液（三菱ガス化学社製、ＥＬＭ−Ｅ３）を使用して浸漬処理を行い、コア基板上のランドが露出するように、絶縁性樹脂膜に開口部を形成した。その後、構造体を２２０℃の乾燥装置で６０分間加熱することにより、Ｂステージ状態の絶縁性樹脂膜を硬化させた。次に、塩化第二鉄含有エッチング液を用いて銅箔マスクを除去することにより、開口部が形成されたソルダーレジスト膜を形成した。
［６］めっき処理
次に、ソルダーレジスト膜の開口部に露出した導電パターン（ランド）上に前記実施例１と同様にしてめっき層を形成した。これにより、配線基板を得た。
＜導電パターン（ランド）の状態観察＞
各実施例および比較例の配線基板について、露出した導電パターン（ランド）をレーザー顕微鏡で観察し、以下の基準に従って評価した。その結果を表１に示す。
Ａ：ランドに対するエッチングはほとんど確認されず、エッチング前後でランドの膜厚がほとんど変わらなかった。
Ｂ：ランドの一部がエッチングされており、エッチング前後でランドの膜厚変化が認められた。
Figure 2018088345
表１に示すように、各実施例の配線基板では、ランドに対するエッチングがほとんど観察されず、エッチング前後でランドの膜厚変化はほとんどなかった。一方、比較例の配線基板では、ランドに対するエッチングが確認された。具体的には、比較例の配線基板のランドは、ほぼ金属箔の膜厚分だけエッチングされていた。これらの評価結果から、各実施例の配線基板では、金属箔および導電パターンがいずれも銅箔で構成された比較例に比べて、導電パターンへのダメージを抑制することができることが分かった。
本発明の金属箔付き樹脂膜は、ソルダーレジスト膜および金属箔を有し、導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる。かかる金属箔付き樹脂膜が備える金属箔は、導電パターンの一部を露出させるためにソルダーレジスト膜に開口部を形成するためのマスクとして機能する。本発明では、上記金属箔が、回路基板の導電パターンを構成する金属（第１金属）よりもイオン化傾向が大きい金属（第２金属）を含有する。そのため、金属箔をエッチング除去する際に、導電パターン表面にダメージを与える前に、金属箔を除去することができる。これにより、回路基板上の導電パターンへのダメージを抑制して、接続信頼性に優れた配線基板を得ることができる。したがって、本発明は、産業上の利用可能性を有する。

Claims (12)

  1. 第１金属で構成される導電パターンを表面に有する回路基板に積層して、配線基板を製造するために用いられる金属箔付き樹脂膜であって、
    前記表面上に設けられるソルダーレジスト膜と、
    前記ソルダーレジスト膜上に設けられ、前記第１金属よりもイオン化傾向が大きい第２金属を含有する金属箔とを有することを特徴とする金属箔付き樹脂膜。
  2. 前記第１金属が、銅、金、銀から選択される少なくとも１種を含む、請求項１に記載の金属箔付き樹脂膜。
  3. 前記第２金属が、ニッケル、アルミニウム、鉄、亜鉛、錫、鉛から選択される少なくとも１種を含む、請求項１または２に記載の金属箔付き樹脂膜。
  4. 前記第１金属および前記第２金属をエッチングする際に、前記第１金属のエッチング速度に対する前記第２金属のエッチング速度の比が、２倍以上３００倍以下である、請求項１ないし３のいずれかに記載の金属箔付き樹脂膜。
  5. 前記ソルダーレジスト膜の厚さが、３μｍ以上５０μｍ以下である、請求項１ないし４のいずれかに記載の金属箔付き樹脂膜。
  6. 前記金属箔の厚さが、０．５μｍ以上３５μｍ以下である、請求項１ないし５のいずれかに記載の金属箔付き樹脂膜。
  7. 前記ソルダーレジスト膜はＢステージ状態である、請求項１ないし６のいずれかに記載の金属箔付き樹脂膜。
  8. 前記ソルダーレジスト膜は、熱硬化性樹脂と無機充填材とを含む、請求項１ないし７のいずれかに記載の金属箔付き樹脂膜。
  9. 前記回路基板と、
    前記回路基板の前記表面に、前記ソルダーレジスト膜が対向して積層された請求項１ないし８のいずれかに記載の金属箔付き樹脂膜と、を有することを特徴とする構造体。
  10. 請求項９に記載の構造体を準備する工程と、
    前記金属箔を選択的に除去することにより、前記金属箔をパターニングする工程と、
    パターニングした前記金属箔をマスクとして、前記導電パターンの一部を露出させるように前記ソルダーレジスト膜に開口部を形成する工程と、
    前記開口部において前記導電パターンの一部が露出した状態で、前記第１金属と前記第２金属のイオン化傾向の差を利用して、エッチング液により前記金属箔を除去する除去工程と、を含む、配線基板の製造方法。
  11. 前記エッチング液は、硝酸、硫酸、過酸化水素から選択される少なくとも１種を含む請求項１０に記載の配線基板の製造方法。
  12. 請求項１０または１１に記載の配線基板の製造方法で得られた配線基板の上に半導体素子を実装する工程、を含む、半導体装置の製造方法。
JP2018511513A 2016-11-11 2017-11-06 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法 Pending JPWO2018088345A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016220720 2016-11-11
JP2016220720 2016-11-11
PCT/JP2017/039886 WO2018088345A1 (ja) 2016-11-11 2017-11-06 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2018088345A1 true JPWO2018088345A1 (ja) 2018-11-08

Family

ID=62109852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018511513A Pending JPWO2018088345A1 (ja) 2016-11-11 2017-11-06 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JPWO2018088345A1 (ja)
WO (1) WO2018088345A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112912466A (zh) 2018-10-24 2021-06-04 三菱制纸株式会社 树脂组合物的蚀刻液及蚀刻方法
CN113348226A (zh) 2019-01-28 2021-09-03 三菱制纸株式会社 树脂组合物的蚀刻液及蚀刻方法
WO2021128300A1 (zh) * 2019-12-27 2021-07-01 深南电路股份有限公司 预制基板以及印刷电路板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036661A (ja) * 1998-07-17 2000-02-02 Hitachi Chem Co Ltd ビルドアップ多層配線板の製造方法
US20030071014A1 (en) * 2001-10-12 2003-04-17 S&S Technology Corporation Method for manufacturing solder mask of printed circuit board
JP2003152316A (ja) * 2001-11-05 2003-05-23 Kyokuzo Kofun Yugenkoshi プリントボードのはんだ付け防止処理方法
JP2006278530A (ja) * 2005-03-28 2006-10-12 Sumitomo Bakelite Co Ltd ソルダーレジスト用熱硬化性樹脂組成物およびソルダーレジスト
JP2008166479A (ja) * 2006-12-28 2008-07-17 Kobe Steel Ltd 配線基板、および、配線の形成方法
JP2009166404A (ja) * 2008-01-18 2009-07-30 Sumitomo Bakelite Co Ltd 積層板、積層板の製造方法、多層プリント配線板および半導体装置
US20120138337A1 (en) * 2010-12-06 2012-06-07 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP2016066789A (ja) * 2014-09-19 2016-04-28 住友ベークライト株式会社 配線基板の製造方法、および半導体パッケージの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036661A (ja) * 1998-07-17 2000-02-02 Hitachi Chem Co Ltd ビルドアップ多層配線板の製造方法
US20030071014A1 (en) * 2001-10-12 2003-04-17 S&S Technology Corporation Method for manufacturing solder mask of printed circuit board
JP2003152316A (ja) * 2001-11-05 2003-05-23 Kyokuzo Kofun Yugenkoshi プリントボードのはんだ付け防止処理方法
JP2006278530A (ja) * 2005-03-28 2006-10-12 Sumitomo Bakelite Co Ltd ソルダーレジスト用熱硬化性樹脂組成物およびソルダーレジスト
JP2008166479A (ja) * 2006-12-28 2008-07-17 Kobe Steel Ltd 配線基板、および、配線の形成方法
JP2009166404A (ja) * 2008-01-18 2009-07-30 Sumitomo Bakelite Co Ltd 積層板、積層板の製造方法、多層プリント配線板および半導体装置
US20120138337A1 (en) * 2010-12-06 2012-06-07 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP2016066789A (ja) * 2014-09-19 2016-04-28 住友ベークライト株式会社 配線基板の製造方法、および半導体パッケージの製造方法

Also Published As

Publication number Publication date
WO2018088345A1 (ja) 2018-05-17

Similar Documents

Publication Publication Date Title
TWI494337B (zh) 電路基板用環氧樹脂組成物，預浸體，積層板，樹脂片，印刷佈線板用積層基材，印刷佈線板及半導體裝置
JP7258453B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
WO2017038713A1 (ja) プリント配線板の製造方法、半導体装置の製造方法
JP6217165B2 (ja) プライマー層付きプリプレグ、プライマー層付き金属箔、金属張積層板、プリント配線基板、半導体パッケージおよび半導体装置
WO2018088345A1 (ja) 金属箔付き樹脂膜、構造体、配線基板の製造方法、半導体装置の製造方法
JP2016066789A (ja) 配線基板の製造方法、および半導体パッケージの製造方法
TW201812939A (zh) 半導體裝置的製造方法
JP6610069B2 (ja) ソルダーレジスト用樹脂組成物、キャリア付樹脂膜、配線基板、電子装置、および電子装置の製造方法
JP2019179844A (ja) ソルダーレジスト形成用の樹脂シート、回路基板、および半導体パッケージ
JP2019091737A (ja) 熱硬化性樹脂組成物、回路基板、及び、回路基板の製造方法
JP6107992B1 (ja) 樹脂シート
JP6409390B2 (ja) 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法
JP2018029146A (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリント配線基板および半導体装置
JP6217870B2 (ja) 構造体、配線基板および配線基板の製造方法
JP2005277135A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート、半導体集積回路接続用基板、半導体装置
JP2019033205A (ja) 配線基板の製造方法、半導体装置の製造方法
JP2019033206A (ja) 配線基板の製造方法、半導体装置の製造方法
JP4385555B2 (ja) インターポーザ、半導体パッケージおよびその製造方法
JP2019095719A (ja) 配線基板の製造方法、半導体装置の製造方法
JP2017048392A (ja) 樹脂シート、および電子装置
JP2018174250A (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP7462380B2 (ja) ソルダーレジスト樹脂組成物、樹脂シート、梱包体及び回路基板
JP7058467B2 (ja) 樹脂シートおよび回路基板
JP7240085B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP6413437B2 (ja) 配線基板の製造方法、および半導体パッケージの製造方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190709