WO2014057883A1 - 直接形電力変換装置および直接形電力変換装置の制御方法 - Google Patents

直接形電力変換装置および直接形電力変換装置の制御方法 Download PDF

Info

Publication number
WO2014057883A1
WO2014057883A1 PCT/JP2013/077105 JP2013077105W WO2014057883A1 WO 2014057883 A1 WO2014057883 A1 WO 2014057883A1 JP 2013077105 W JP2013077105 W JP 2013077105W WO 2014057883 A1 WO2014057883 A1 WO 2014057883A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
capacitor
power supply
supply line
current
Prior art date
Application number
PCT/JP2013/077105
Other languages
English (en)
French (fr)
Inventor
憲一 榊原
Original Assignee
ダイキン工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダイキン工業株式会社 filed Critical ダイキン工業株式会社
Priority to EP13845473.1A priority Critical patent/EP2908422B1/en
Priority to CN201380052495.6A priority patent/CN104704733B/zh
Priority to US14/434,472 priority patent/US9450502B2/en
Priority to AU2013327920A priority patent/AU2013327920B2/en
Priority to ES13845473T priority patent/ES2811598T3/es
Publication of WO2014057883A1 publication Critical patent/WO2014057883A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output
    • H02M1/15Arrangements for reducing ripples from dc input or output using active elements
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0016Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0067Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007Plural converter units in cascade
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208Arrangements for improving power factor of AC input
    • H02M1/4225Arrangements for improving power factor of AC input using a non-isolated boost converter
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208Arrangements for improving power factor of AC input
    • H02M1/4266Arrangements for improving power factor of AC input using passive elements
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4826Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode operating from a resonant DC source, i.e. the DC input voltage varies periodically, e.g. resonant DC-link inverters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a direct power converter and a control method for the direct power converter, and more particularly to a direct power converter including a buffer circuit and a booster circuit in a DC link.
  • Patent Document 1 describes a direct power converter.
  • the direct power converter includes a diode rectifier, an inverter, and a charge / discharge circuit.
  • the diode rectifier performs full-wave rectification of the single-phase AC voltage and outputs it to a pair of DC power supply lines (DC links).
  • the charge / discharge circuit is provided in the DC link and includes a buffer circuit and a booster circuit.
  • the buffer circuit has a switch and a capacitor connected in series between a pair of DC power supply lines. The switch is located on the positive side of the DC link with respect to the capacitor.
  • the booster circuit boosts the rectified voltage from the diode rectifier to charge the capacitor. Therefore, the capacitor is charged with a voltage higher than the rectified voltage. Therefore, if the switch of the buffer circuit becomes conductive, this capacitor is discharged.
  • the inverter receives the DC voltage of the DC link, converts it to an AC voltage, and outputs it.
  • a filter is provided on the input side of the diode rectifier.
  • This filter is a so-called LC filter including a reactor and a capacitor.
  • Patent Documents 2 to 6 and Non-Patent Documents 1 to 4 are disclosed as techniques related to the present invention.
  • JP 2011-193678 A Japanese Patent No. 4135026 JP 2011-050159 A Japanese Patent No. 3772898 Japanese Patent No. 4766181 Japanese Patent No. 4067021
  • Patent Document 1 does not consider the position of the capacitor forming the filter. Therefore, in order to reduce the rated voltage of the capacitor forming the filter, it is considered that this capacitor is provided on the output side instead of the input side of the rectifier.
  • the capacitor of the buffer circuit is charged with a voltage higher than the rectified voltage by the booster circuit.
  • the capacitor of the filter is about the same as the rectified voltage. Therefore, when the switch of the buffer circuit is turned on, a current flows from the capacitor of the buffer circuit to the capacitor of the filter, and the voltage across the capacitor of the filter increases.
  • an object of the present invention is to provide a direct power converter that can prevent the voltage across the capacitor from increasing unnecessarily even if a capacitor forming a filter is provided on the output side of the rectifier.
  • a first aspect of a direct power converter includes a first power line (LH); a second power line (LL) to which a potential lower than that of the first power line is applied; and a single-phase alternating current
  • a diode rectifier (2) having an input side to which a power supply (1) is connected and an output side to which the first power supply line and the second power supply line are connected and performing single-phase full-wave rectification;
  • a first capacitor (C3) provided between one power supply line and the second power supply line; on the opposite side of the diode rectifier with respect to the first capacitor, the first power supply line and the second power supply line
  • a charge / discharge circuit (4) provided in the inverter; and an inverter (5) to which a DC voltage (Vdc) as a voltage between the first power supply line and the second power supply line is input, and the charge / discharge circuit ( 4) is a second capacitor (C) provided between the first power line and the second power line.
  • a first switch (Sc, D42) connected in series between the first power line and the second power line on the first power line side with respect to the second capacitor
  • a circuit (4a) a booster circuit (4b) for boosting a rectified voltage from the diode rectifier (2) to charge the second capacitor; and the first capacitor and the second capacitor between the first capacitor and the first capacitor.
  • a current blocking unit (4c) provided on the power supply line or the second power supply line and blocking current from flowing from the second capacitor to the first capacitor;
  • a second aspect of the direct power converter according to the present invention is the direct power converter according to the first aspect, wherein the current blocking section (4c) is a diode (D43).
  • a third aspect of the direct power converter according to the present invention is the direct power converter according to the second aspect, wherein the booster circuit (4b) includes an anode and the first switch (Sc, D42). ) And a cathode connected between the second capacitor (C4); and a reactor (L4) connected between the first power line (LH) and the anode. And a second switch (Sl, D41) connected between the second power line (LL) and the anode, and the diode (D43) includes the buffer circuit (4a) and the booster circuit ( 4b) is provided on the first power supply line (LH).
  • a fourth aspect of the direct power converter according to the present invention is the direct power converter according to any one of the first to third aspects, wherein the first capacitor (C3) and the diode rectifier ( 2), a second reactor (L3) provided on the first power supply line (LH) or the second power supply line (LL) is further provided.
  • a fifth aspect of the direct power converter according to the present invention is the direct power converter according to any one of the first to third aspects, provided on the input side of the diode rectifier (2).
  • the second reactor (L3) is further provided.
  • a sixth aspect of the direct power converter according to the present invention is the direct power converter according to the fourth or fifth aspect, in which a damping resistor connected in parallel to the second reactor (L3) ( R3) is further provided.
  • a first aspect of a control method for a direct power converter according to the present invention is a method for controlling a direct power converter according to any one of the fourth to sixth aspects, wherein the second reactor ( L3) voltage (VL) is detected, a rectification duty (drec ′) that is a time ratio when the diode rectifier (2) is conducted is generated, and the rectification duty is corrected so as to decrease as the voltage increases.
  • a corrected rectification duty (drec) is generated, and a zero duty as a time ratio set based on the corrected rectification duty and a discharge duty (dc) as a time ratio when the first switch (Sc, D42) is conducted (Dz) is used to control the zero-phase current of the inverter (5).
  • a second aspect of the direct power converter control method according to the present invention is a direct power converter control method according to the first aspect, wherein the single-phase AC power source (1, 2) outputs the control signal.
  • the second capacitor is charged with a voltage higher than the rectified voltage by the booster circuit.
  • the voltage of the first capacitor is about the same as the rectified voltage.
  • the current blocking unit prevents the current from flowing from the second capacitor to the first capacitor. Therefore, the voltage of the first capacitor can be maintained at the same level as the rectified voltage. Therefore, it is possible to prevent the voltage of the first capacitor from increasing unnecessarily.
  • the direct power converter According to the second aspect of the direct power converter according to the present invention, it is possible to reduce the extent to which the current flowing through the current blocking unit increases according to the instantaneous fluctuation of the single-phase AC power supply.
  • the second capacitor can be charged while avoiding loss due to the diode.
  • the first capacitor and the second reactor can cooperate with each other to form a so-called LC filter.
  • the first capacitor and the second reactor can cooperate with each other to form a so-called LC filter.
  • the waveform of the input current can be adjusted by adjusting the resistance value of the damping resistor.
  • the input current input to the diode rectifier fluctuates with a relatively large fluctuation width in the first period.
  • the fluctuation range is small in the second period different from the period. Therefore, the number of control processes can be reduced while suppressing fluctuations in the input current.
  • FIG. 6 is an enlarged view of the graph of FIG. 5. It is a figure which shows an example of the various quantities in a direct form power converter device. It is an enlarged view of the graph of FIG.
  • FIG. 2 is a circuit diagram showing an equivalent circuit of the direct power conversion circuit shown in FIG. 1. It is a conceptual diagram which shows the waveform of the electric current which flows into the reactor of a booster circuit. It is a figure which shows a voltage vector. It is a timing chart explaining the operation
  • the direct power converter includes a diode rectifier 2, a filter 3, a charge / discharge circuit 4, and an inverter 5.
  • the diode rectifier 2 is connected to the single-phase AC power source 1 and includes diodes D21 to D24.
  • the diodes D21 to D24 constitute a bridge circuit, and the single-phase AC voltage Vin input from the single-phase AC power source 1 is converted into a rectified voltage by single-phase full-wave rectification. Output.
  • a higher potential than the DC power supply line LL is applied to the DC power supply line LH.
  • An input current Iin flows from the single-phase AC power source 1 into the diode rectifier 2.
  • the filter 3 includes a reactor L3 and a capacitor C3.
  • the capacitor C3 is provided between the DC power supply lines LH and LL.
  • Reactor L3 is provided on DC power supply line LH or DC power supply line LL (DC power supply line LH in the illustration of FIG. 1) closer to diode rectifier 2 than capacitor C3.
  • Reactor L3 and capacitor C3 can cooperate with each other to form a so-called LC filter.
  • the capacitor C3 is a film capacitor, for example, and has a capacitance smaller than that of the electrolytic capacitor. Such a capacitor C3 hardly smoothes the rectified voltage output from the diode rectifier 2. Therefore, the voltage v3 across the capacitor C3 pulsates at the same cycle as the rectified voltage pulsation cycle.
  • the reactor L3 is provided on the output side of the diode rectifier 2, but may be provided on the input side of the diode rectifier 2 as illustrated in FIG.
  • the reactor L ⁇ b> 3 is provided on an input line that connects the diode rectifier 2 and the single-phase AC power source 1.
  • Such a reactor L3 can also form an LC filter together with the capacitor C3.
  • the charge / discharge circuit 4 is provided on the side opposite to the diode rectifier 2 with respect to the capacitor C3, and includes a buffer circuit 4a, a booster circuit 4b, and a current blocking unit 4c.
  • the buffer circuit 4a includes a capacitor C4, and exchanges power with the DC power supply lines LH and LL.
  • the buffer circuit 4a further includes a transistor (here, an insulated gate bipolar transistor: hereinafter abbreviated as “IGBT”) Sc connected in antiparallel with the diode D42.
  • the transistor Sc is connected in series with the capacitor C4 on the DC power supply line LH side between the DC power supply lines LH and LL.
  • the reverse parallel connection refers to a parallel connection in which the forward directions are opposite to each other.
  • the forward direction of the transistor Sc is a direction from the DC power supply line LL to the DC power supply line LH
  • the forward direction of the diode D42 is a direction from the DC power supply line LH to the DC power supply line LL.
  • the transistor Sc and the diode D42 can be collectively understood as one switch element (first switch).
  • Booster circuit 4b boosts the rectified voltage from diode rectifier 2 (more specifically, voltage v3 across capacitor C3) to charge capacitor C4.
  • the booster circuit 4b includes a diode D40, a reactor L4, and a transistor (IGBT here) Sl.
  • the diode D40 includes a cathode and an anode, and the cathode is connected between the first switch and the capacitor C4.
  • Reactor L4 is connected between DC power supply line LH and the anode of diode D40.
  • Transistor S1 is connected between DC power supply line LL and the anode of diode D40.
  • a diode D41 is connected in reverse parallel to the transistor S1, and both can be grasped as one switch element (second switch). Such a configuration is known as a so-called boost chopper.
  • the capacitor C4 is charged by the booster circuit 4b, and a both-end voltage vc higher than the both-end voltage v3 is generated. Specifically, energy is accumulated in the reactor L4 by flowing current from the DC power supply line LH to the DC power supply line LL via the second switch, and then the energy is transferred to the diode D40 by turning off the second switch. And stored in the capacitor C4.
  • the conduction / non-conduction of the first switch depends exclusively on that of the transistor Sc. Therefore, hereinafter, the first switch including not only the transistor Sc but also the diode D42 may be referred to as a switch Sc.
  • the second switch in which not only the transistor Sl but also the diode D41 is combined may be referred to as a switch Sl.
  • the current blocking unit 4c is provided on the DC power supply line LH or the DC power supply line LL between the capacitors C3 and C4, and blocks current flowing from the capacitor C4 to the capacitor C3.
  • the current blocking unit 4c is realized by a diode D43, for example.
  • the diode D43 is provided in the DC power supply line LH, and the forward direction is the direction from the diode rectifier 2 to the inverter 5.
  • the charge / discharge circuit 4 outputs substantially the same voltage as the voltage v3 across the capacitor C3 when the switch Sc is non-conductive, and outputs almost the same voltage as the voltage vc across the capacitor C4 when the switch Sc is conductive.
  • the inverter 5 converts the DC voltage output from the charge / discharge circuit 4 into an AC voltage, and outputs the AC voltage to the output terminals Pu, Pv, and Pw.
  • the inverter 5 includes six switching elements Sup, Svp, Swp, Sun, Svn, and Swn.
  • the switching elements Sup, Svp, Swp are respectively connected between the output terminals Pu, Pv, Pw and the DC power supply line LH, and the switching elements Sun, Svn, Swn are respectively connected to the output terminals Pu, Pv, Pw and the DC power supply line LL. Connected between.
  • the inverter 5 constitutes a so-called voltage source inverter and includes six diodes Dup, Dvp, Dwp, Dun, Dvn, Dwn.
  • the diodes Dup, Dvp, Dwp, Dun, Dvn, and Dwn are all arranged with the cathode facing the DC power supply line LH and the anode facing the DC power supply line LL.
  • the diode Dup is connected in parallel with the switching element Sup between the output terminal Pu and the DC power supply line LH.
  • the diodes Dvp, Dwp, Dun, Dvn, Dwn are connected in parallel with the switching elements Svp, Swp, Sun, Svn, Swn, respectively.
  • an IGBT insulated gate bipolar transistor
  • Sup Svp, Swp, Sun, Svn, and Swn.
  • the inductive load 6 is a rotating machine, for example, and rotates according to the AC voltage from the inverter 5.
  • the voltage vc across the capacitor C4 becomes larger than the voltage v3 across the capacitor C3 by the booster circuit 4b. Therefore, if the current blocking unit 4c is not provided, a current flows from the capacitor C4 to the capacitor C3 if the switch Sc is turned on. This unnecessarily increases the voltage v3 across the capacitor C3.
  • the current blocking unit 4c blocks the current flowing from the capacitor C4 to the capacitor C3. Therefore, it can be avoided that the voltage v3 across the capacitor C3 increases unnecessarily.
  • the voltage v3 at both ends can be set to the same level as the rectified voltage by the diode rectifier 2. Therefore, for example, when the switch Sc is non-conductive and current flows from the converter (diode rectifier 2 and filter 3) to the inverter 5, the both-end voltage v3 equivalent to the rectified voltage can be input to the inverter 5.
  • Patent Document 1 is based on the idea that a rectified voltage is input to the inverter 5 when a current flows from the converter to the inverter 5 as will be described in detail later.
  • the voltage v3 at both ends equivalent to the rectified voltage can be input to the inverter 5 at this time, so the direct power converter is suitable for the control of Patent Document 1.
  • the rated voltage of the capacitor C3 can be reduced as compared with the case where a capacitor is provided on the input side of the diode rectifier 2, and the direct power converter.
  • the diode D43 is provided on the DC power supply line LH between the buffer circuit 4a and the booster circuit 4b. This is desirable from the viewpoint of reducing the loss generated in the diode D43.
  • the current flowing to the booster circuit 4b that is, the current flowing through the reactor L4, indicated by the arrow in FIG. 3 is the diode D43. Pass through.
  • the current flowing through the booster circuit 4b does not pass through the diode D43. Therefore, the loss generated in the diode D43 can be reduced. In other words, the capacitor C4 can be charged while avoiding loss due to the diode D43.
  • the current blocking unit 4c includes a diode D43 and a switch S4.
  • the diode D43 and the switch S4 are provided on the DC power supply line LH between the buffer circuit 4a and the booster circuit 4b, and are connected in series with each other.
  • the forward direction of the diode D43 is a direction from the diode rectifier 2 to the inverter 5.
  • the switch S4 is, for example, an IGBT, and its forward direction is the same as that of the diode D43.
  • the diode D43 is provided in the example of FIG. 4, the diode D43 may not be provided. In this case, the switch S4 is electrically connected to the switch Sc exclusively. As a result, even if the diode D43 is not provided, the current flowing from the capacitor C4 to the capacitor C3 can be blocked.
  • the reverse voltage is a voltage in the reverse direction to the voltage applied to the switch S4 when the current flows in the forward direction, and is a voltage in which the capacitor C4 side end of the both ends of the switch S4 is at a high potential. is there. If the diode D43 is provided, since the series connection body of the diode D43 and the switch S4 supports the reverse voltage applied to the current blocking unit 4c, the reverse voltage applied to the switch S4 can be reduced. .
  • the current blocking unit 4c can function the converter (diode rectifier 2 + filter 3) as a current source converter. This is because the current blocking unit 4c has a diode D43 and thus has a so-called reverse blocking capability and also has a switch S4.
  • the current blocking unit 4c can also prevent current from flowing from the capacitor C4 to the capacitor C3.
  • the current blocking portion 4c has only the diode D43. That is, as will be described in detail below, when an instantaneous voltage rise occurs in the single-phase AC voltage Vin, a current flows through the current blocking unit 4c due to this. From the viewpoint of the magnitude of this current, the current blocking unit 4c Preferably has only a diode D43.
  • FIG. 5 shows an AC voltage Vin and a DC voltage Vdc input to the inverter 5 when an instantaneous voltage rise occurs in the single-phase AC voltage Vin from the single-phase AC power supply 1 in the direct power converter of FIG.
  • a voltage vc across the capacitor C4 and a current i4 flowing through the current blocking unit 4c are shown
  • FIG. 6 is an enlarged view of FIG. 7 shows the single-phase AC voltage Vin, the DC voltage Vdc, the both-end voltage vc, and the current i4 when an instantaneous voltage rise occurs in the AC voltage Vin in the direct power converter of FIG.
  • FIG. 8 is an enlarged view of FIG. 7.
  • the amplitude of the single-phase AC voltage Vin is about 325 [V], and mainly takes a sine wave shape.
  • a pulse imitating a lightning surge is added to the single-phase AC voltage Vin.
  • a pulse having a pulse width of 50 [ ⁇ sec] is applied in the vicinity of the peak of the amplitude of the single-phase AC voltage Vin, whereby the single-phase AC voltage Vin rises to a maximum voltage value of 800 [V].
  • the DC voltage Vdc takes the voltage vc at both ends, the voltage v3 at both ends (equivalent to the rectified voltage), or zero. Note that the both-end voltage v3 is equal to the rectified voltage, and ideally has a waveform along the absolute value of the sine wave indicated by the single-phase AC voltage Vin.
  • the voltage vc at both ends is pulsating. More specifically, the voltage at both ends in the period T1 (each period in which the power supply phase angle is 0 ° to 45 °, 135 ° to 225 °, and 315 ° to 360 ° when the single-phase AC voltage Vin is a sine wave) vc decreases. This is because the switch Sc is appropriately turned on and the capacitor C4 is appropriately discharged in the period T1. On the other hand, the both-ends voltage vc increases in the period T2 other than the period T1. This is because the capacitor C4 is charged by operating the booster circuit 4b (switch Sl) while maintaining the switch Sc non-conductive in the period T2. However, in FIG. 5, an instantaneous voltage rise occurs in the single-phase AC voltage Vin, and the voltage vc between both ends increases due to this. This point will be described later.
  • the both-end voltage vc decreases in the period T1, and increases in the period T2. That is, the both-end voltage vc pulsates with a cycle that is half the cycle of the single-phase AC voltage Vin.
  • the both-end voltage vc may be substantially constant.
  • the DC voltage Vdc does not take zero. This is because the switch S4 is not provided in the direct power converter of FIG. Also in the direct power converter of FIG. 1, the both-ends voltage v3 increases due to the instantaneous voltage increase of the single-phase AC voltage Vin.
  • the output voltage of the diode rectifier 2 increases and the diodes D43 and D42 are turned on, current flows from the diode rectifier 2 to the capacitor C4 through the current blocking unit 4c and the diode D42, not from the capacitor C3. Since the reactor L3 is interposed in this path, the rate of increase of the current i4 with respect to time is suppressed. Therefore, the peak of the current i4 is suppressed. At this time, the current i4 varies along the sawtooth wave, and the maximum value is about 100 [A] or less in the examples of FIGS.
  • the peak of the current i4 flowing through the current blocking unit 4c can be reduced to about 1/30 compared to the direct power converter of FIG. Therefore, a diode having a small current capacity can be adopted as the diode D43.
  • the maximum value of the current i4 in the steady state is about 20 [A]. Therefore, the peak (about 100 [A]) of the current i4 accompanying the instantaneous voltage rise is about five times the current i4 in the steady state.
  • the surge current resistance of the diode is 10 times or more than the rating, if the rated current of the diode D43 is selected to be about the same as the rated current of the inverter 5, the diode D43 can withstand the peak of current caused by the instantaneous power increase. be able to.
  • the direct power converter according to the second embodiment further includes a resistor R3 connected in parallel to the reactor L3.
  • the reactor L3 may be provided on the input side of the diode rectifier 2, and in this case as well, a resistor R3 is connected in parallel to the reactor L3 as shown in FIG.
  • FIG. 11 shows the single-phase AC voltage Vin and the input current Iin when the resistance value of the resistor R3 is different.
  • the AC voltage Vin is schematically represented as the top graph, and the input current Iin when the resistance value of the resistor R3 is 10 [ ⁇ ] is shown below the AC voltage Vin.
  • the input current Iin when the resistance value is 100 [ ⁇ ] is shown at the bottom.
  • a high frequency harmonic component is generated in the input current Iin.
  • This harmonic component is caused by switching of the inverter 5 or the like.
  • the harmonic component in the case where the resistance value of the resistor R3 is 10 [ ⁇ ] can be particularly seen as a harmonic component in the vicinity where the input current Iin takes a peak or a bottom.
  • the vibration width of the harmonic component is smaller when the resistance value is 100 [ ⁇ ] than when the resistance value is 10 [ ⁇ ]. That is, this higher harmonic component is smaller as the resistance value of the resistor R3 is larger.
  • the AC voltage Vin is positive. Since this period t10 is a phase advance time of the input current Iin with respect to the AC voltage Vin, it is also referred to as a phase advance time t10 below. Since the AC voltage Vin is positive during this period t10, the diode rectifier 2 does not conduct, that is, the input current Iin does not become negative and becomes zero.
  • the voltage v3 across the capacitor C3 takes a predetermined value (for example, value v0) as a minimum value without becoming zero.
  • the diode rectifier 2 does not conduct and the input current Iin maintains zero. That is, as illustrated in FIG. 11, the input current Iin maintains zero even during a period t20 from the time when the AC voltage Vin reaches zero to the time when the absolute value coincides with the both-ends voltage v3.
  • the diode rectifier 2 When the absolute value of the AC voltage Vin exceeds the voltage v3 across the capacitor C3, the diode rectifier 2 becomes conductive.
  • the input current Iin changes sharply with this conduction, when the resistance value of the resistor R3 is large and the attenuation rate of the filter 3 is small, the input current Iin vibrates due to the resonance action of the LC filter (resistance (Refer to the input current Iin when the value is 100 [ ⁇ ]).
  • the vibration waveform of the input current Iin is referred to as a filter resonance waveform.
  • the harmonic component caused by switching of the inverter 5 and the like and the amplitude of the filter resonance waveform caused by the resonance of the LC filter are in a trade-off relationship with respect to the resistance value of the resistor R3.
  • the waveform of the input current Iin can be appropriately adjusted by adjusting the resistance value of the resistor R3 in consideration of the trade-off relationship. For example, when preferentially reducing the amplitude of the filter resonance waveform, a relatively small value is adopted as the resistance value of the resistor R3.
  • the configuration of the direct power converter according to the third embodiment is the same as that of the direct power converter according to the first or second embodiment. Here, it is intended to suppress the resonance frequency component of the input current Iin by control.
  • control method of the direct power converter will be outlined, and control for suppressing vibration of the input current Iin will be described later.
  • the diode rectifier 2 performs full-wave rectification. Therefore, when the power consumed by the inverter 5 and the inductive load 6 is constant (for example, when the inductive load 6 is a symmetric three-phase load: this applies to many inductive loads), the DC power supply line LH , LL pulsates with a frequency twice that of the single-phase AC voltage if the charge / discharge circuit 4 is ignored. Therefore, the charging / discharging circuit 4 reduces the pulsation. Specifically, the buffer circuit 4a transfers power between the DC power supply lines LH and LL, thereby reducing power pulsation.
  • the instantaneous power Pin input to the diode rectifier 2 is expressed by the following equation, where the input power factor is 1. However, the amplitude Vm and the power source angular velocity ⁇ of the single-phase AC voltage Vin, the amplitude Im of the input current Iin, and the time t were introduced. The product ⁇ t of the power source angular velocity ⁇ and time t represents the phase angle of the single-phase AC voltage Vin.
  • the AC waveform was grasped as a sine value of the phase angle ⁇ t of the AC waveform.
  • the second term on the right side of Equation (1) indicates power pulsation.
  • the buffer circuit 4a may transmit / receive the instantaneous transmission / reception power Pbuf having the same value as the second item and different polarity between the DC power supply lines LH and LL.
  • the instantaneous exchange power Pbuf is expressed by the following equation.
  • the instantaneous exchange power Pbuf is a direct current component (Vm ⁇ Im / 2) of the instantaneous power input from the single-phase AC power supply 1, and a cosine value cos (2 ⁇ t) with respect to a value (2 ⁇ t) that is twice the phase angle ⁇ t. It is expressed by the product of
  • the instantaneous power (hereinafter referred to as “instantaneous power transfer”) Pbuf transmitted and received by the buffer circuit 4a can take a positive or negative value.
  • the instantaneous exchange power Pbuf is a period in which the phase angle ⁇ t of the single-phase AC voltage is 0 or more and ⁇ / 4 or less, 3 ⁇ / 4 or more, 5 ⁇ / 4 or less, or 7 ⁇ / 4 or more and 2 ⁇ or less (hereinafter referred to as “giving period”).
  • a positive value for the other period hereinafter referred to as “acceptance period”).
  • the buffer circuit 4a gives the absolute value of the instantaneous exchange power Pbuf to the DC power supply lines LH and LL during the grant period, and receives the absolute value of the instantaneous exchange power Pbuf from the DC power supply lines LH and LL during the acceptance period. This cancels out the power pulsation.
  • the single-phase AC voltage Vin is expressed by Vm ⁇ sin ( ⁇ t), in other words, when the absolute value of the single-phase AC voltage Vin is lower than 1 / ⁇ 2 times the amplitude Vm. It can be understood that the charge / discharge circuit 4 outputs positive power and outputs negative power when the value is higher than 1 / ⁇ 2 times the amplitude Vm.
  • FIG. 12 is an equivalent circuit of the circuit shown in FIG.
  • the current irec1 from the diode rectifier 2 and the filter 3 to the inverter 5 is equivalently represented as a current irec1 passing through the switch Srec.
  • the discharge current icd flowing from the capacitor C4 to the inverter 5 is equivalently expressed with the switch Sc as the discharge current icd.
  • the inverter 5 when the output terminals Pu, Pv, Pw are commonly connected to one of the DC power supply lines LH, LL, the current flowing through the inductive load 6 via the inverter 5 is also the current iz passing through the switch Sz. It is expressed equivalently.
  • the voltage vector including the zero voltage vector will be described in detail later.
  • a reactor L4, a diode D40, and a switch Sl that constitute the booster circuit 4b are shown, and a current il that flows through the reactor L4 is added.
  • the output voltage of the filter 3 is indicated by a voltage source E1.
  • the current irec that flows through the diode rectifier 2 is equal to the sum of the current irec1 that conducts the switch Srec and the current il that flows through the reactor L4. Since the current Irec1 is represented by the product of the rectification duty drec and the direct current Idc, the current irec is represented by the sum of drec ⁇ Idc and the current il as shown in the equation (3).
  • the currents irec1, icd, and iz are obtained by multiplying the DC current Idc by the duties drec, dc, and dz, these are average values in the switching periods of the switches Srec, Sc, and Sz.
  • the current il is an average value in the switching period of the switch Sl.
  • the duty drec, dc, dz can be regarded as a current distribution ratio of the direct current Idc with respect to each current irec1, icd, iz.
  • the duties drec, dc, and dz may be referred to as a rectification duty drec, a discharge duty dc, and a zero duty dz, respectively.
  • the switch Sc is operated to flow the discharge current icd from the capacitor C4, whereby the instantaneous transfer power Pbuf is transferred from the buffer circuit 4a to the DC power supply lines LH and LL. Therefore, the switch S1 is not conducted and the current il is set to zero. That is, the booster circuit 4b is not operated during the grant period.
  • the current irec in order to make the current irec flowing through the diode rectifier 2 sinusoidal, the current irec only needs to satisfy the following equation.
  • the discharge duty dc is set as shown in the following equation from the equations (2) and (3). As a result, the capacitor C4 is discharged to cancel out the power pulsation.
  • the zero duty dz is a value obtained by subtracting the rectification duty drec and the discharge duty dc from 1 according to the equation (4).
  • switch Srec is not actually provided and only appears in the equivalent circuit.
  • the conduction / non-conduction is determined depending on the operation of the switch Sc and the inverter 5. Such an operation will be described later together with the operation of the inverter 5.
  • the product of the current irec1 ( drec ⁇ Idc) and the value
  • obtained by full-wave rectification of the single-phase AC voltage Vin is the DC component (Vm ⁇ Im / It is desired to be equal to 2). This is because the power consumed in the subsequent stage of the diode rectifier 2 can be set to a constant value of the direct current component of the instantaneous power Pin by the transmission / reception of the instantaneous transmission / reception power Pbuf. Therefore, the following formula is derived.
  • the zero duty dz is set to a value obtained by subtracting the rectification duty drec from 1 (formula (4)).
  • the zero duty dz it is possible to set the period of the zero voltage vector for canceling the pulsation of the output power.
  • the current il flowing through the reactor L4 will be described.
  • the current irec in order to make the current irec flowing through the diode rectifier 2 sinusoidal, the current irec must satisfy the equation (5). Therefore, the current il is set by the following equation in consideration of the equations (8) and (10).
  • the booster circuit 4b may be controlled so that the current il flowing through the reactor L4 satisfies the expression (11).
  • the booster circuit 4b may be controlled using any one of so-called continuous mode, discontinuous mode, and critical mode.
  • the current il is an average value for the switching period of the switch Sl, and in the following, the instantaneous value will be described as the current ils so as to be distinguished from the average value.
  • FIG. 13 shows a conceptual diagram of the waveform of the current ils in the discontinuous mode.
  • the switching period of the switch Sl is T, and its conduction period is ⁇ T1. Therefore, the step-up duty dl at which the switch Sl is conducted is represented by ⁇ T1 / T.
  • the period during which the current ils flows through the reactor L4 is ⁇ T2.
  • the waveform of the current ils is approximated as a triangular wave.
  • the current ils takes a value between zero and the peak value Ip.
  • the inductance of the charging path is expressed as a value Lm.
  • the value Lm can be regarded as the inductance of the reactor L4.
  • the boost duty dl at which the switch Sl is conducted is expressed by the following equation.
  • the pair of switching elements Sup, Sun corresponding to the U phase, the pair of switching elements Svp, Svn corresponding to the V phase, and the pair of switching elements Swp, Swn corresponding to the W phase are controlled exclusively with each other. Therefore, the following eight switching patterns exist as a whole of the inverter 5 according to the switch state of each switching element.
  • a switch state in which the upper switching element is conductive and the lower switching element is non-conductive is expressed by “1”
  • a switch state in which the upper switching element is non-conductive and the lower switching element is conductive is “0”.
  • the switching pattern is (0, 0, 0) (0, 0, 1) (0, 1, 0) (0, 1, 1) (1, 0, 0) (1, 0, 1) (1, 1, 0) (1, 1, 1).
  • FIG. 14 shows voltage vectors V0 to V7 corresponding to the above switching pattern.
  • “X” of the code “Vx” indicating the voltage vector adopts a number obtained by regarding the above three numbers indicating the switch state as a three-digit binary number and converting the binary number into a decimal number.
  • the switching pattern (1, 0, 0) is represented as a voltage vector V4.
  • the voltage vectors V1 to V6 are arranged such that their start points coincide with the center points and their end points are radially outward. Connecting the end points of each of the voltage vectors V1 to V6 forms a regular hexagon. Since the output terminals Pu, Pv, Pw are short-circuited in the voltage vectors V0, V7, the voltage vectors V0, V7 have no magnitude. Therefore, the voltage vectors V0 and V7 are arranged at the center point. Such voltage vectors V0 and V7 are referred to as zero voltage vectors.
  • equilateral triangle regions constituted by two adjacent voltage vectors V1 to V6 and the voltage vectors V0 and V7 are referred to as S1 to S6, respectively.
  • the inverter 5 operates by selectively adopting the above switching pattern.
  • the command value V * of the voltage vector can be synthesized with the voltage vectors V0 to V7.
  • the command value V * can be arbitrarily set in each of the regions S1 to S6 where the command value V * is located.
  • the period in which one voltage vector is continuously adopted is set to a period sufficiently short with respect to the cycle of the single-phase AC voltage.
  • the timing chart of FIG. 15 illustrates the operation during the grant period of the direct power converter.
  • a triangular wave having a period ts is adopted as the carrier C.
  • the minimum value and the maximum value are 0 and 1, respectively, and the absolute value of the slope when increasing is equal to the absolute value of the slope when decreasing.
  • the booster duty dl is zero
  • the rectification duty drec and the discharge duty dc are set by equations (6) and (7), respectively
  • the zero duty dz is the rectification duty. It is set by Expression (4) based on drec and discharge duty dc.
  • the slope when the carrier C increases and the slope when the carrier C decrease have the same absolute value, so the period tz is divided into two equal parts).
  • the inverter 5 is as follows. Receive proper control. In FIG. 15, illustration of the conduction / non-conduction of the switching elements Sun, Svn, Swn controlled exclusively with the switching elements Sup, Svp, Swp, respectively, is omitted.
  • FIG. 15 illustrates the case where the inverter 5 combines the command value V * of the voltage vector using the voltage vectors V0, V4, and V6. Such synthesis is employed, for example, when the voltage vector command value V * is in the region S1. For the sake of simplicity, the case where the zero voltage vector V7 is not employed will be described. However, the zero voltage vector V7 may be employed.
  • phase voltage commands Vu *, Vv *, Vw * are adopted as command values of output voltages at the output terminals Pu, Pv, Pw.
  • the relationship 0 ⁇ Vu * ⁇ Vv * ⁇ Vw * 1 is established.
  • the command value to be compared with the carrier C is changed at the boundary when the carrier C takes the value of the rectification duty drec so as to be commutated to the diode rectifier 2.
  • the switching element Sup is conducted, and when the carrier C is drec ⁇ (1-Vv *) or less, the switching element Svp is conducted,
  • C is equal to or less than drec ⁇ (1-Vw *)
  • the switching element Swp is turned on.
  • Such a conduction pattern corresponds to a comparison between the conventional triangular wave and the phase voltage commands Vu *, Vv *, and Vw * in the period trec.
  • the voltage vectors V0, V4, V6, V4, and V0 are employed in this order in the period trec.
  • the switching element Sup is turned on when the carrier C is equal to or higher than drec + dz + dc ⁇ Vu *
  • the switching element Svp is turned on when the carrier C is higher than drec + dz + dc ⁇ Vv *
  • the switching is performed when the carrier C is higher than drec + dz + dc ⁇ Vw *.
  • the element Swp is turned on.
  • Such a conduction pattern corresponds to a comparison between the conventional triangular wave and the phase voltage commands Vu *, Vv *, Vw * in the period tc.
  • This is because the portion of the triangular wave that takes the value drec + dz to 1 ( drec + dz + dc) in the carrier C is internally divided by Vu *, Vv *, and Vw *.
  • Vw * 1 holds in the example of FIG. 15
  • drec + dz + dc ⁇ Vw * 1 holds, and the switching element Swp is not conducting in the period tc.
  • the voltage vectors V0, V4, V6, V4, and V0 are output in this order in the period tc as in the period trec.
  • the switching elements Sup, Svp, and Swp are non-conducting in the period tz / 2 between the periods trec and tc by the control of each switching element in the periods trec and tc. Thereby, in the period tz / 2, the voltage vector V0 is output as a zero voltage vector.
  • the inverter 5 is allowed to operate other than the zero voltage vector when the inverter 5 receives current from the DC power supply lines LH and LL. Therefore, the operation of the inverter 5 other than the zero voltage vector is performed when the switch Sz is non-conductive.
  • the period tz is a period determined by the duty dz, as is apparent from the above description. In other words, it is a period in which the inverter 5 adopts the zero voltage vector regardless of (without depending on) the phase voltage commands Vu *, Vv *, Vw *. That is, it can be understood that the duty dz is a duty at which the inverter 5 operates with a zero voltage vector regardless of the magnitude of the voltage output from the inverter 5.
  • the rectification duty drec can also be understood as a duty obtained by subtracting the sum of the discharge duty dc and the zero duty dz from 1 in consideration of the equation (4).
  • the timing chart of FIG. 16 illustrates the operation in the acceptance period of the direct power converter.
  • the same carrier C as that in the awarding period is adopted.
  • the rectification duty drec and the discharge duty dc are respectively set by the equations (10) and (16) (however, the equation (11) is used for the current il employed in the equation (16)).
  • the switch Srec is set to be conductive when the carrier C takes a value equal to or greater than the rectification duty drec.
  • the periods trec and tz for setting the switches Srec and Sz to be equivalently conducted in one cycle ts of the carrier C are set.
  • the operation of the inverter 5 is performed by comparing the command values drec ⁇ (1-Vu *), drec ⁇ (1-Vv *), drec ⁇ (1-Vw *) with the value of the carrier C in the period trec.
  • the operations of the switching elements Sup, Svp, Swp are determined, and the voltage vectors V0, V4, V6, V4, V0 are employed in this order.
  • the switch Sl is controlled as follows. For example, when the discontinuous mode is adopted, a constant value can be adopted as the switching period T. Therefore, here, the period ts of the carrier C is adopted as the switching period T for simplicity. If the switch S1 is set to be conductive when the carrier C takes a value equal to or less than the duty dl, the switch S1 is turned on with the duty dl.
  • the switch Sl is switched in the period trec in synchronization with the carrier C is illustrated.
  • the switching may be performed in the period tz or in both the periods tz and trec. Switching may be performed based on other carriers.
  • the filter resonance waveform of the input current Iin occurs immediately after the input current Iin has departed from zero (see FIG. 11). Therefore, this filter resonance waveform mainly occurs in the grant period T1. Since the current il is set to, for example, zero in the grant period T1, the input current Iin depends on the current irec1 in the grant period T1. Therefore, in the third embodiment, it is intended to adjust the current irec by adjusting the rectification duty drec and thus reduce the filter resonance waveform of the input current Iin.
  • the both-ends voltage VL of the reactor L3 fluctuates according to the high frequency component of the input current Iin (including the harmonic component due to switching of the inverter 5 and the filter resonance waveform) as shown in FIG.
  • the voltage VL takes a higher value as the rate of change of the current flowing through the reactor L3, that is, the current irec is higher. Since the current irec is the absolute value of the input current Iin, as shown in FIG. 17, when the input current Iin is in a positive range, the voltage VL takes a higher value as the rate of change is higher, and in the negative range of the input current Iin, The lower the rate of change, the higher the voltage VL.
  • the voltage VL varies according to the filter resonance waveform of the input current Iin. Therefore, in the third embodiment, the voltage VL of the reactor L3 is detected, and the rectification duty drec is corrected based on the detected voltage VL. More specifically, the correction is performed such that the rectification duty drec is reduced as the voltage VL is larger, and the rectification duty drec is increased as the voltage VL is smaller. As a more specific example, a correction value (K ⁇ VL) obtained by multiplying the voltage VL by a predetermined value K is subtracted from the rectification duty drec.
  • the corrected rectification duty drec is referred to as a corrected rectification duty drec ′.
  • the switches Sc and Sl and the inverter 5 are caused to perform control equivalent to conducting the switch Srec with the corrected rectification duty drec ′.
  • the corrected rectification duty drec ′ is adopted as the rectification duty drec.
  • the discharge duty dc is set by the equation (7) so as to cancel out the power pulsation, for example. Therefore, if the discharge duty dc is changed, the effect of suppressing power pulsation decreases. Therefore, not the discharge duty dc but the zero duty dz is changed here.
  • the changed zero duty is dz '. More specifically, the zero duty dz ′ after the change is obtained by subtracting the sum of the corrected rectification duty drec ′ and the discharge duty dc from 1.
  • the switch Sc and the inverter 5 can be equivalently conducted with the corrected rectification duty drec ′.
  • the zero-phase current of the inverter 5 is controlled using the zero duty dz ′.
  • the resonance frequency component of the input current Iin can be suppressed.
  • FIG. 18 shows a simulation result when the corrected rectification duty drec ′ is employed.
  • the oscillation of the input current Iin the amplitude of the filter resonance waveform
  • the filter resonance waveform of the input current Iin occurs after the time when the input current Iin leaves from zero, and disappears after the time corresponding to the characteristics of the filter 3 has elapsed (see the input current in FIG. 17). . Therefore, it is not necessary to correct the rectification duty drec based on the voltage VL in all the periods, and it is sufficient that the correction is performed at least in a predetermined period after the time when the input current Iin is away from zero.
  • the rectification duty drec is corrected only during the grant period T1, and the presence or absence of correction is indicated as a control switching signal.
  • FIG. 18 as an example, the rectification duty drec is corrected only during the grant period T1, and the presence or absence of correction is indicated as a control switching signal.
  • the rectification duty drec is corrected when the control switching signal is active, and the rectification duty drec is not corrected when the control switching signal is inactive. Thereby, it is possible to reduce the number of control processes while suppressing fluctuations due to resonance of the input current Iin.
  • FIG. 19 shows an example of a conceptual configuration of the control unit 10 that controls the direct power converter.
  • the control unit 10 includes a current distribution ratio generation unit 11, a resonance suppression control unit 15, a subtraction unit 16, addition units 13 and 17, comparison units 12 and 14, a carrier generation unit 23, and an output voltage command generation unit. 31, operation units 32 and 33, comparison units 34 and 35, and a logical sum / logical product operation unit 36.
  • the current distribution ratio generator 11 includes an amplitude Vm of the single-phase AC current Vin, an amplitude Im of the input current Iin, a command value Idc * for the DC current Idc, a command value vc * for the both-end voltage vc, and a power source angular velocity ⁇ . Enter.
  • the amplitudes Vm and Im and the power source angular velocity ⁇ are detected and input to the current distribution ratio generation unit 11 by providing a known detection unit, for example.
  • the command values Idc * and vc * are input from outside (not shown).
  • the current distribution ratio generation unit 11 In the grant period T1, the current distribution ratio generation unit 11 outputs the rectification duty drec and the discharge duty dc based on the equations (6) and (7), and outputs zero as the boost duty dl.
  • the rectification duty drec and the boost duty dl are output based on the equations (10) and (16), respectively, and zero is output as the discharge duty dc.
  • the current distribution ratio generation unit 11 outputs a value obtained by subtracting the sum of the rectification duty drec and the discharge duty dc from 1 as a zero duty dz.
  • the resonance suppression control unit 15 inputs the voltage VL of the reactor L3.
  • the voltage VL is detected by a known voltage detector 7.
  • the resonance suppression control unit 15 outputs a larger correction value as the voltage VL increases.
  • the product of the voltage VL and the predetermined value K is output as a correction value.
  • the power source angular velocity ⁇ is input to the resonance suppression control unit 15.
  • the resonance suppression control unit 15 outputs a larger correction value as the voltage VL increases in the grant period T1 obtained by the product ⁇ ⁇ t of the power supply angular velocity ⁇ and time t, and outputs zero as a correction value in the acceptance period T2. May be.
  • the subtraction unit 16 receives the rectification duty drec and the correction value, subtracts the correction value from the rectification duty drec, and outputs the result as a corrected rectification duty drec '.
  • the adding unit 17 inputs the zero duty dz and the correction value, adds them, and outputs the corrected zero duty dz ′.
  • the corrected zero duty dz ′ is a value obtained by subtracting from 1 the sum of the corrected rectification duty drec ′ and the discharge duty dc.
  • the corrected rectification duty drec ′ and the corrected zero duty dz ′ are added by the adder 13, and the result (drec ′ + dz ′) is compared with the carrier C by the comparator 12.
  • the carrier C is generated by the carrier generation unit 23, for example.
  • the comparison result of the comparison unit 12 is output as a switching signal SSc given to the switch Sc.
  • the comparison unit 12 outputs a signal activated in a period in which the carrier C is equal to or greater than the value (drec ′ + dz ′) as the switching signal SSc.
  • the boosting duty dl is compared with the carrier C in the comparison unit 14, and the comparison result is output as a switching signal SSl to be given to the switch Sl.
  • the comparison unit 14 outputs a signal activated in a period in which the carrier C is equal to or lower than the boosting duty dl as the switching signal SSl.
  • the output voltage command generator 31 generates phase voltage commands Vu *, Vv *, Vw *.
  • the output voltage command generation unit 31 inputs the rotational speed ⁇ m of the inductive load 6 and the command ⁇ m *.
  • the rotational speed ⁇ m is detected by a known detection unit, and the command ⁇ m * is input from the outside (not shown).
  • the output voltage command generator 31 generates the phase voltage commands Vu *, Vv *, Vw * by a known method so that the deviation between the rotational speed ⁇ m and the command ⁇ m * is reduced.
  • the calculation unit 32 inputs the corrected rectification duty drec ', the corrected zero duty dz', the discharge duty dc, and the phase voltage commands Vu *, Vv *, Vw *.
  • the calculation unit 32 calculates a value (drec ′ + dz ′ + dc ⁇ Vx *) (where x represents u, v, and w) and outputs these.
  • the calculation unit 33 inputs the corrected rectification duty drec 'and the phase voltage commands Vu *, Vv *, Vw *, calculates a value (drec' ⁇ (1-Vx *)), and outputs these.
  • the value (drec ′ + dz ′ + dc ⁇ Vx *) is compared with the carrier C in the comparison unit 34, and the value (drec ′ ⁇ (1 ⁇ Vx *)) is compared with the carrier C in the comparison unit 35.
  • the comparator 34 outputs a signal activated in a period in which the carrier C is equal to or greater than the value (drec ′ + dz ′ + dc ⁇ Vx *). )) An activated signal is output in the following period.
  • the comparison results of the comparison units 34 and 35 are input to the logical sum / logical product operation unit 36.
  • the logical sum of the comparison results of the comparison units 34 and 35 is output as switching signals SSup, SSvp, and SSwp to be given to the switching elements Sup, Svp, and Swp, respectively, and negation of these is output to the switching elements Sun, Svn, and Swn, respectively.
  • the switching signals SSun, SSvn, and SSwn are output.
  • the configuration of the direct power converter according to the fourth embodiment is the same as that of the direct power converter according to the second embodiment.
  • a method of reducing the resonance frequency component by suppressing the advance of the input current Iin by setting the constant of the filter 3 will be described.
  • the inductance of the reactor L3 and the capacitance of the capacitor C3 can be set based on the design method shown in Chapter III A of Non-Patent Document 4. For example, when 230 [V] is adopted as the effective value of the AC voltage Vin and 16 [A] is adopted as the effective value of the input current Iin as the input condition of the AC power source 1 input to the diode rectifier 2, it is shown in the column J of Table 1. A constant is set.
  • the phase advance time ⁇ t (the phase difference divided by the power supply angular velocity ⁇ ) with respect to the AC voltage Vin of the input current Iin is 352.2 [ ⁇ sec], and the rated input power factor is 99.4%.
  • FIG. 20 shows the alternating voltage Vin at the top, and shows the current waveform when the constant shown in the column A is adopted, for each resistance value of the resistor R3.
  • the input current Iin when the resistance value of the resistor R3 is 20 [ ⁇ ] is shown in the lower part of the AC voltage Vin of FIG. 20, and the input current Iin when the resistance value is 200 [ ⁇ ] is the lowermost part of FIG. Is shown in The attenuation rate when the resistance value is 20 [ ⁇ ] is about 0.19, and the attenuation rate when the resistance value is 200 [ ⁇ ] is about 0.02.
  • the capacitance of capacitor C3 in FIG. 20 is 15 [ ⁇ F] as shown in column A of Table 1, and the capacitance of capacitor C3 in FIG. 11 is 25 [ ⁇ F] as shown in column J of Table 1.
  • the phase advance time t10 is shorter than that in FIG. Therefore, the value v0 of the AC voltage Vin at the time point t1 when the input current Iin becomes zero can be reduced as compared with FIG. As a result, the minimum value of the voltage vc across the capacitor C3 is reduced. If the minimum value of the both-end voltage vc is reduced, the period t20 until the input current Iin starts to flow again from zero is also reduced. Therefore, the initial fluctuation range when the input current Iin starts to flow can be reduced, and the amplitude of the filter resonance waveform can be reduced.
  • phase advance time t10 can be further reduced by setting the capacitance of the capacitor C3 to be smaller, the phase advance time is based on the modulation principle in which the current source PWM-modulated in the carrier period is distributed in synchronization with the carrier. Even if t10 is equal to or less than the carrier period, the minimum value of the voltage vc across the capacitor C3 cannot be lowered, and a non-conduction period occurs near the zero cross of the input current Iin.
  • Column B of Table 1 shows the lower limit value of the circuit constant at a carrier frequency of 5.9 [kHz] (about a carrier period of 169.5 [ ⁇ seconds]). At this time, the phase advance time T10 is substantially the same as the carrier period.
  • the capacitance of the capacitor C3 at which the phase advance time t10 is substantially the same as the carrier cycle be the lower limit value for the capacitance of the capacitor C3.
  • FIG. 21 shows current waveforms when the constants shown in the column B are adopted according to the resistance value of the resistor R3.
  • the input current Iin when the resistance value of the resistor R3 is 20 [ ⁇ ] is shown in the upper part of FIG. 21, and the input current Iin when the resistance value is 200 [ ⁇ ] is shown on the lower side of FIG. Yes.
  • the attenuation factor is about 0.22
  • the attenuation factor is about 0.02.
  • the resonance frequency component of the input current Iin increases as the resistance value of the resistor R3 increases.
  • the phase advance time t10 is further shortened, and the resonance frequency component is smaller than that shown in FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Inverter Devices (AREA)

Abstract

 本発明は、フィルタを形成するコンデンサを整流器の出力側に設けても、当該コンデンサの両端電圧が不要に増大することを防止できる直接形電力変換装置である。第1コンデンサ(C3)は第1電源線(LH)と第2電源線(LL)との間に設けられる。充放電回路(4)は、第1電源線(LH)と第2電源線(LL)との間に設けられる第2コンデンサ(C4)と、第2コンデンサ(C4)に対して、第1電源線(LH)側で直列に接続された第1スイッチ(Sc)とを含む。昇圧回路(4b)はダイオード整流器(2)からの整流電圧を昇圧して第2コンデンサ(C4)を充電する。電流阻止部(4c)は第1コンデンサ(C3)と第2コンデンサ(C4)との間で第1電源線(LH)又は第2電源線(LL)に設けられ、第2コンデンサ(C4)から第1コンデンサ(C3)へと電流が流れることを阻止する。

Description

直接形電力変換装置および直接形電力変換装置の制御方法
 本発明は、直接形電力変換装置および直接形電力変換装置の制御方法に関し、特に直流リンクにバッファ回路と昇圧回路とを備える直接形電力変換装置に関する。
 特許文献1には、直接形電力変換装置について記載されている。直接形電力変換装置はダイオード整流器とインバータと充放電回路とを備えている。ダイオード整流器は単相交流電圧を全波整流して一対の直流電源線(直流リンク)に出力する。充放電回路は直流リンクに設けられ、バッファ回路と昇圧回路とを備えている。バッファ回路は一対の直流電源線の間で互いに直列に接続されるスイッチおよびコンデンサを有する。スイッチはコンデンサに対して直流リンクの正極側に位置する。昇圧回路はダイオード整流器からの整流電圧を昇圧してコンデンサを充電する。よってコンデンサには整流電圧よりも高い電圧が充電されることになる。したがって、バッファ回路のスイッチが導通すれば、このコンデンサは放電する。インバータは直流リンクの直流電圧を入力し、これを交流電圧に変換して出力する。
 また特許文献1ではダイオード整流器の入力側にフィルタが設けられている。このフィルタはリアクトルとコンデンサとを備える、いわゆるLCフィルタである。
 なお本発明に関連する技術として特許文献2~6及び非特許文献1~4が開示されている。
特開2011-193678号公報 特許第4135026号公報 特開2011-050159号公報 特許第3772898号公報 特許第4766181号公報 特許第4067021号公報
大沼、伊東、「新しい単相三相電力変換器によるコンデンサ容量の低減法とその基礎検証」、電気学会半導体電力変換研資、SPC-08-162(2008) 大沼、伊東、「充電回路を付加したアクティブバッファ付き単相三相電力変換器の回路構成と制御法」、平成22年電気学会全大、4-057(2010) 大沼、伊東、「アクティブスナバを利用した単相-三相電力変換器の制御法」、平成20年電気学会産業応用部門大会、1-20(2008) ヨシヤ・オオヌマ(Yoshiya Ohnuma)、イトウ・ジュンイチ(Jun-ichi Itoh)著、「コンパリスン・オブ・ブースト・チョッパー・アンド・アクティブ・バッファ・アズ・シングル・トゥ・スリー・フェイズ・コンバータ(Comparison of Boost Chopper and Active Buffer as Single to Three Phase Converter)」、IEEE ECCE2011, pp. 515-521 (2011)
 しかしながら特許文献1では、フィルタを形成するコンデンサの位置という点が考察されていない。そこで、フィルタを形成するコンデンサの定格電圧を低減すべく、このコンデンサを整流器の入力側ではなく出力側に設けることを考える。
 さて、バッファ回路のコンデンサは昇圧回路によって整流電圧よりも高い電圧が充電される。一方で、フィルタのコンデンサは整流電圧と同程度である。よって、バッファ回路のスイッチが導通すると、このバッファ回路のコンデンサから、フィルタのコンデンサへと電流が流れて、フィルタのコンデンサの両端電圧が増大する。
 そこで、本発明は、フィルタを形成するコンデンサを整流器の出力側に設けても、当該コンデンサの両端電圧が不要に増大することを防止できる直接形電力変換装置を提供することを目的とする。
 本発明にかかる直接形電力変換装置の第1の態様は、第1電源線(LH)と;前記第1電源線よりも低い電位が印加される第2電源線(LL)と;単相交流電源(1)が接続される入力側と、前記第1電源線及び前記第2電源線が接続される出力側とを有して単相全波整流を行うダイオード整流器(2)と;前記第1電源線と前記第2電源線との間に設けられる第1コンデンサ(C3)と;前記第1コンデンサに対して前記ダイオード整流器とは反対側で、前記第1電源線及び前記第2電源線に設けられた充放電回路(4)と;前記第1電源線と前記第2電源線と間の電圧たる直流電圧(Vdc)が入力されるインバータ(5)とを備え、前記充放電回路(4)は、前記第1電源線と前記第2電源線との間に設けられる第2コンデンサ(C4)と、前記第2コンデンサに対して、前記第1電源線側で前記第1電源線と前記第2電源線との間で直列に接続された第1スイッチ(Sc,D42)とを含むバッファ回路(4a)と;前記ダイオード整流器(2)からの整流電圧を昇圧して前記第2コンデンサを充電する昇圧回路(4b)と;前記第1コンデンサと前記第2コンデンサとの間で前記第1電源線又は前記第2電源線に設けられ、前記第2コンデンサから前記第1コンデンサへと電流が流れることを阻止する電流阻止部(4c)とを有する。
 本発明にかかる直接形電力変換装置の第2の態様は、第1の態様にかかる直接形電力変換装置であって、前記電流阻止部(4c)はダイオード(D43)である。
 本発明にかかる直接形電力変換装置の第3の態様は、第2の態様にかかる直接形電力変換装置であって、前記昇圧回路(4b)は、アノードと、前記第1スイッチ(Sc,D42)と前記第2コンデンサ(C4)との間に接続されたカソードとを備える第2ダイオード(D40)と;前記第1電源線(LH)と前記アノードとの間に接続されたリアクトル(L4)と;前記第2電源線(LL)と前記アノードとの間に接続された第2スイッチ(Sl,D41)とを備え、前記ダイオード(D43)は、前記バッファ回路(4a)と前記昇圧回路(4b)との間において、前記第1電源線(LH)上に設けられる。
 本発明にかかる直接形電力変換装置の第4の態様は、第1から第3のいずれか一つの態様にかかる直接形電力変換装置であって、前記第1コンデンサ(C3)と前記ダイオード整流器(2)との間で前記第1電源線(LH)または前記第2電源線(LL)に設けられる第2リアクトル(L3)を更に備える。
 本発明にかかる直接形電力変換装置の第5の態様は、第1から第3のいずれか一つの態様にかかる直接形電力変換装置であって、前記ダイオード整流器(2)の前記入力側に設けられる第2リアクトル(L3)を更に備える。
 本発明にかかる直接形電力変換装置の第6の態様は、第4又は第5の態様にかかる直接形電力変換装置であって、前記第2リアクトル(L3)に並列に接続されるダンピング抵抗(R3)を更に備える。
 本発明にかかる直接形電力変換装置の制御方法の第1の態様は、第4から第6のいずれか一つの態様にかかる直接形電力変換装置を制御する方法であって、前記第2リアクトル(L3)の電圧(VL)を検出し、前記ダイオード整流器(2)が導通する時比率たる整流デューティ(drec’)を生成し、前記整流デューティを、前記電圧が大きいほど低減するように補正して補正後整流デューティ(drec)を生成し、前記補正後整流デューティと、前記第1スイッチ(Sc,D42)が導通する時比率たる放電デューティ(dc)とに基づいて設定される時比率たる零デューティ(dz)を用いて、前記インバータ(5)の零相電流を制御する。
 本発明にかかる直接形電力変換装置の制御方法の第2の態様は、第1の態様にかかる直接形電力変換装置の制御方法であって、前記単相交流電源(1,2)が出力する交流波形を当該交流波形の位相角(ωt)の正弦値として把握したときの当該位相角(ωt)の二倍の値(2ωt)に対する余弦値(cos(2ωt))が正となる第1期間(T1)のみにおいて、前記整流デューティ(drec’)は補正される。
 本発明にかかる直接形電力変換装置の第1の態様によれば、第2コンデンサは昇圧回路によって整流電圧よりも高い電圧が充電される。一方で、第1コンデンサの電圧は整流電圧と同程度である。しかるに、電流阻止部によって第2コンデンサから第1コンデンサへと電流が流れることが阻止される。よって、第1コンデンサの電圧を整流電圧と同程度に維持することができる。したがって、第1コンデンサの電圧が不必要に高まることを防止できる。
 本発明にかかる直接形電力変換装置の第2の態様によれば、電流阻止部に流れる電流が単相交流電源の瞬時変動に応じて増大する程度を低減することができる。
 本発明にかかる直接形電力変換装置の第3の態様によれば、昇圧回路の経路にダイオードが存在しないので、ダイオードによる損失を避けて、第2コンデンサを充電できる。
 本発明にかかる直接形電力変換装置の第4の態様によれば、第1コンデンサと第2リアクトルとが互いに協働して、いわゆるLCフィルタを形成することができる。
 本発明にかかる直接形電力変換装置の第5の態様によれば、第1コンデンサと第2リアクトルとが互いに協働して、いわゆるLCフィルタを形成することができる。
 本発明にかかる直接形電力変換装置の第6の態様によれば、ダンピング抵抗の抵抗値を調整することで、入力電流の波形を調整することができる。
 本発明にかかる直接形電力変換装置の制御方法の第1の態様によれば、ダイオード整流器に入力される入力電流の変動を抑制することができる。
 本発明にかかる直接形電力変換装置の制御方法の第2の態様によれば、後に述べるように、ダイオード整流器に入力される入力電流は第1期間において比較的大きい変動幅で変動し、第1期間とは異なる第2期間ではその変動幅は小さい。よって入力電流の変動を抑制しつつも、制御処理数を低減できる。
 この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
直接形電力変換装置の概念的な構成の一例を示す構成図である。 直接形電力変換装置の概念的な構成の一例を示す構成図である。 直接形電力変換装置の概念的な構成の一例を示す構成図である。 直接形電力変換装置の概念的な構成の一例を示す構成図である。 直接形電力変換装置における諸量の一例を示す図である。 図5のグラフの拡大図である。 直接形電力変換装置における諸量の一例を示す図である。 図7のグラフの拡大図である。 直接形電力変換装置の概念的な構成の一例を示す構成図である。 直接形電力変換装置の概念的な構成の一例を示す構成図である。 ダイオード整流器に入力される単相交流電圧及び入力電流の一例を示す図である。 図1に示された直接形電力変換回路の等価回路を示す回路図である。 昇圧回路のリアクトルに流れる電流の波形を示す概念図である。 電圧ベクトルを示す図である。 直接形電力変換装置の授与期間における動作を説明するタイミングチャートである。 直接形電力変換装置の受納期間における動作を説明するタイミングチャートである。 入力電流と、昇圧回路のリアクトルの両端電圧と、整流デューティとの一例を示す図である。 入力電流と、昇圧回路のリアクトルの両端電圧と、制御切替信号と、整流デューティとの一例を示す図である。 制御部の概念的な構成の一例を示す図である。 単相交流電圧及び入力電流の一例を示す図である。 入力電流の一例を示す図である。
 第1の実施の形態.
 <直接形電力変換装置の構成>
 図1に示すように、本直接形電力変換装置は、ダイオード整流器2と、フィルタ3と、充放電回路4と、インバータ5とを備えている。
 ダイオード整流器2は単相交流電源1と接続され、ダイオードD21~D24を備えている。ダイオードD21~D24はブリッジ回路を構成し、単相交流電源1から入力される単相交流電圧Vinを単相全波整流して整流電圧に変換し、これを直流電源線LH,LLの間に出力する。直流電源線LHには直流電源線LLよりも高い電位が印加される。ダイオード整流器2には単相交流電源1から入力電流Iinが流れ込む。
 フィルタ3はリアクトルL3とコンデンサC3とを備えている。コンデンサC3は直流電源線LH,LLの間に設けられる。リアクトルL3は、コンデンサC3よりもダイオード整流器2側で、直流電源線LH又は直流電源線LL(図1の例示では直流電源線LH)上に設けられる。リアクトルL3とコンデンサC3とは互いに協働して、いわゆるLCフィルタを形成できる。
 コンデンサC3は例えばフィルムコンデンサであって、電解コンデンサの静電容量に比べて小さい静電容量を有する。このようなコンデンサC3はダイオード整流器2が出力する整流電圧をほとんど平滑しない。よってコンデンサC3の両端電圧v3は整流電圧の脈動の周期と同じ周期で脈動する。
 なお図1の例示では、リアクトルL3はダイオード整流器2の出力側に設けられているものの、図2に例示するように、ダイオード整流器2の入力側に設けられても良い。図2ではリアクトルL3は、ダイオード整流器2と単相交流電源1とを接続する入力線に設けられる。かかるリアクトルL3もコンデンサC3とともにLCフィルタを形成することができる。
 充放電回路4はコンデンサC3に対してダイオード整流器2とは反対側に設けられ、バッファ回路4aと昇圧回路4bと電流阻止部4cとを有する。バッファ回路4aはコンデンサC4を含み、直流電源線LH,LLとの間で電力を授受する。
 バッファ回路4aはダイオードD42と逆並列接続されたトランジスタ(ここでは絶縁ゲート型バイポーラトランジスタ:以下「IGBT」と略記)Scを更に含んでいる。トランジスタScは、直流電源線LH,LLの間において、コンデンサC4に対して直流電源線LH側で直列に接続されている。ここで逆並列接続とは、順方向が相互に逆となるような並列接続を指す。具体的にはトランジスタScの順方向は直流電源線LLから直流電源線LHへと向かう方向であり、ダイオードD42の順方向は直流電源線LHから直流電源線LLへと向かう方向である。トランジスタScとダイオードD42とはまとめて一つのスイッチ素子(第1スイッチ)として把握することができる。
 昇圧回路4bはダイオード整流器2からの整流電圧(より詳細にはコンデンサC3の両端電圧v3)を昇圧してコンデンサC4を充電する。例えば昇圧回路4bは、ダイオードD40と、リアクトルL4と、トランジスタ(ここではIGBT)Slとを含んでいる。ダイオードD40は、カソードと、アノードとを備え、当該カソードは第1スイッチとコンデンサC4との間に接続される。リアクトルL4は直流電源線LHとダイオードD40のアノードとの間に接続される。トランジスタSlは直流電源線LLとダイオードD40のアノードとの間に接続される。トランジスタSlにはダイオードD41が逆並列接続されており、両者をまとめて一つのスイッチ素子(第2スイッチ)として把握することができる。かかる構成はいわゆる昇圧チョッパとして知られている。
 コンデンサC4は、昇圧回路4bにより充電され、両端電圧v3よりも高い両端電圧vcが発生する。具体的には直流電源線LHから第2スイッチを経由して直流電源線LLへと電流を流すことによってリアクトルL4にエネルギーを蓄積し、その後に第2スイッチをオフすることによって当該エネルギーがダイオードD40を経由してコンデンサC4に蓄積される。
 両端電圧vcは両端電圧v3より高いので、基本的にはダイオードD42には電流が流れない。従って第1スイッチの導通/非導通は専らトランジスタScのそれに依存する。よって、以下、トランジスタScのみならず、これとダイオードD42とをまとめた第1スイッチについて、スイッチScと称することがある。
 また、直流電源線LHの方が直流電源線LLよりも電位が高いので、基本的にはダイオードD41には電流が流れない。従って第2スイッチの導通/非導通は専らトランジスタSlのそれに依存する。よって、以下、トランジスタSlのみならず、これとダイオードD41とをまとめた第2スイッチについて、スイッチSlと称することがある。
 電流阻止部4cはコンデンサC3,C4の間で直流電源線LH又は直流電源線LLに設けられ、コンデンサC4からコンデンサC3へと流れる電流を阻止する。電流阻止部4cは例えばダイオードD43で実現される。図1の例示では、ダイオードD43は直流電源線LHに設けられ、その順方向はダイオード整流器2からインバータ5へと向かう方向である。
 かかる充放電回路4は、スイッチScが非導通するときにコンデンサC3の両端電圧v3とほぼ同じ電圧を出力し、スイッチScが導通するときにコンデンサC4の両端電圧vcとほぼ同じ電圧を出力する。
 インバータ5は充放電回路4が出力する直流電圧を交流電圧に変換し、これを出力端Pu,Pv,Pwに出力する。インバータ5は6つのスイッチング素子Sup,Svp,Swp,Sun,Svn,Swnを含む。スイッチング素子Sup,Svp,Swpはそれぞれ出力端Pu,Pv,Pwと直流電源線LHとの間に接続され、スイッチング素子Sun,Svn,Swnはそれぞれ出力端Pu,Pv,Pwと直流電源線LLとの間に接続される。インバータ5はいわゆる電圧形インバータを構成し、6つのダイオードDup,Dvp,Dwp,Dun,Dvn,Dwnを含む。
 ダイオードDup,Dvp,Dwp,Dun,Dvn,Dwnはいずれもそのカソードを直流電源線LH側に、そのアノードを直流電源線LL側に向けて配置される。ダイオードDupは、出力端Puと直流電源線LHとの間で、スイッチング素子Supと並列に接続される。同様にして、ダイオードDvp,Dwp,Dun,Dvn,Dwnは、それぞれスイッチング素子Svp,Swp,Sun,Svn,Swnと並列に接続される。
 例えばスイッチング素子Sup,Svp,Swp,Sun,Svn,SwnにはIGBT(絶縁ゲート型バイポーラトランジスタ)が採用される。
 誘導性負荷6は例えば回転機であり、インバータ5からの交流電圧に応じて回転する。
 このような直接形電力変換装置によれば、コンデンサC4の両端電圧vcは昇圧回路4bによってコンデンサC3の両端電圧v3よりも大きくなる。したがって、仮に電流阻止部4cが設けられていない場合、スイッチScが導通すればコンデンサC4からコンデンサC3へと電流が流れる。これによって、コンデンサC3の両端電圧v3が不要に増大する。
 一方で、本直接形電力変換装置では、電流阻止部4cがコンデンサC4からコンデンサC3へと流れる電流を阻止する。よって、コンデンサC3の両端電圧v3が不要に増大することを回避できる。
 また両端電圧v3の増大を回避できるので、両端電圧v3をダイオード整流器2による整流電圧と同程度にすることができる。したがって、例えばスイッチScが非導通してコンバータ(ダイオード整流器2及びフィルタ3)からインバータ5へと電流が流れるときには、整流電圧と同等の両端電圧v3をインバータ5に入力できる。
 一方で、特許文献1の制御は、後に詳述するように、当該コンバータからインバータ5へと電流が流れるときに整流電圧がインバータ5に入力されるという考えに基づく制御である。上述のように本直接形電力変換装置によれば、このとき整流電圧と同等の両端電圧v3をインバータ5に入力できるので、本直接形電力変換装置は特許文献1の制御に適している。
 以上のように、本直接形電力変換装置によれば、ダイオード整流器2の入力側にコンデンサを設ける場合に比して、コンデンサC3の定格電圧を低減することができ、しかも本直接形電力変換装置は、コンバータ(ダイオード整流器2+フィルタ3)からインバータ5へと電流が流れるときに整流電圧がインバータ5に入力されるという考えを前提とした制御(例えば特許文献1の制御)に好適である。
 <電流阻止部の位置>
 図1,2の例示では、ダイオードD43はバッファ回路4aと昇圧回路4bとの間で直流電源線LHに設けられている。これはダイオードD43で生じる損失を低減するという観点で望ましい。例えば図3のようにダイオードD43が昇圧回路4bよりも前段で直流電源線LHに設けられると、昇圧回路4bへと流れる電流(つまりリアクトルL4に流れる電流、図3において矢印で示す)がダイオードD43を通過する。一方で、図1,2の例示では昇圧回路4bに流れる電流はダイオードD43を通過しない。よってダイオードD43で生じる損失を低減できるのである。言い換えれば、ダイオードD43による損失を避けて、コンデンサC4を充電できる。
 <電流阻止部>
 図4の例示では、電流阻止部4cはダイオードD43とスイッチS4とを備えている。ダイオードD43とスイッチS4とはバッファ回路4aと昇圧回路4bとの間で直流電源線LHに設けられ、互いに直列に接続される。ダイオードD43の順方向はダイオード整流器2からインバータ5へと向かう方向である。スイッチS4は例えばIGBTであり、その順方向はダイオードD43のそれと同じである。
 なお図4の例示ではダイオードD43が設けられているものの、ダイオードD43は設けられていなくてもよい。この場合、スイッチS4をスイッチScと排他的に導通させる。これによってダイオードD43が設けられなくても、コンデンサC4からコンデンサC3へと流れる電流を阻止できる。
 一方で、スイッチS4に印加される逆電圧を低減するという観点では、ダイオードD43を設けることが望ましい。ここでいう逆電圧とは、電流が順方向に流れるときにスイッチS4に印加される電圧とは逆方向の電圧であり、スイッチS4の両端のうちコンデンサC4側の端を高電位とした電圧である。ダイオードD43が設けられれば、ダイオードD43とスイッチS4との直列接続体が電流阻止部4cに印加される逆電圧を支持することになるので、スイッチS4に印加される逆電圧を低減することができる。
 またこの電流阻止部4cはコンバータ(ダイオード整流器2+フィルタ3)を電流形コンバータとして機能させることができる。なぜなら、電流阻止部4cはダイオードD43を有するのでいわゆる逆阻止能力を有し、またスイッチS4を有するからである。
 かかる電流阻止部4cによっても、コンデンサC4からコンデンサC3に電流が流れることを阻止できる。ただし、電流阻止部4cがダイオードD43のみを有していれば、次の観点で望ましい。即ち、以下で詳述するように、単相交流電圧Vinに瞬時電圧上昇が生じると、これに起因して電流阻止部4cに電流が流れるところ、この電流の大小という観点では、電流阻止部4cはダイオードD43のみを有することが望ましい。
 図5は、図4の直接形電力変換装置において、単相交流電源1からの単相交流電圧Vinに瞬時電圧上昇が生じたときの、交流電圧Vinと、インバータ5に入力される直流電圧Vdcと、コンデンサC4の両端電圧vcと、電流阻止部4cに流れる電流i4とを示し、図6は図5の拡大図である。図7は、図1の直接形電力変換装置において、交流電圧Vinに瞬時電圧上昇が生じたときの、単相交流電圧Vinと直流電圧Vdcと両端電圧vcと電流i4とを示し、図8は図7の拡大図である。
 ここでは単相交流電圧Vinの振幅は約325[V]程度であり、主として正弦波形状を採る。ただし、図5~8の例示ではこの単相交流電圧Vinに雷サージを模したパルスが加えられる。例えば、パルス幅50[μ秒]のパルスが単相交流電圧Vinの振幅のピーク付近に印加され、これにより単相交流電圧Vinは最大で電圧値800[V]まで上昇する。
 図5において、直流電圧Vdcは、両端電圧vc、両端電圧v3(整流電圧と同等)、又は零を採る。なお両端電圧v3は整流電圧と同等であり、理想的には単相交流電圧Vinが示す正弦波の絶対値に沿う波形を有する。
 直流電圧Vdcがどの値を採るかはスイッチSc,S4の導通/非導通と関連して説明できる。即ち、図4も参照して、スイッチScが導通する期間ではインバータ5には両端電圧vcが入力されるので、直流電圧Vdcは両端電圧vcを採る。スイッチScが非導通し、スイッチS4が導通する期間では、コンデンサC3の両端電圧v3がインバータ5に入力されるので直流電圧Vdcは両端電圧v3を採る。スイッチSc,S4の両方が非導通する期間では直流電圧Vdcは零を採る。
 また本実施の形態において、両端電圧vcは脈動している。より詳細には、期間T1(単相交流電圧Vinを正弦波としたときの電源位相角が0度~45度、135度~225度、315度から360度である各期間)において、両端電圧vcは低減する。これは期間T1において、スイッチScが適宜にオンしてコンデンサC4が適宜に放電するからである。一方、期間T1以外の期間T2において両端電圧vcは増大する。これは期間T2においてスイッチScを非導通に維持しつつ昇圧回路4b(スイッチSl)を動作させてコンデンサC4を充電するからである。ただし、図5では単相交流電圧Vinに瞬時電圧上昇が生じており、これに起因しても両端電圧vcは増大する。この点については後に述べる。
 以上のように両端電圧vcは期間T1において低減し、期間T2において上昇する。つまり両端電圧vcは単相交流電圧Vinの周期の半分の周期で脈動する。但し両端電圧vcはほぼ一定であってもかまわない。
 さて図5,6に例示するように交流電圧Vinに瞬時電圧上昇が生じると、これに伴ってコンデンサC3の両端電圧v3が上昇する。このときスイッチS4が非導通であれば、コンデンサC4はリアクトルL3,L4およびダイオードD40を介して充電される。しかるに、コンデンサC4の充電経路にはコンデンサC3の充電経路と比べてリアクトルL3が更に介在するので、両端電圧vcの上昇は両端電圧v3の上昇に比べて緩やかである。よってこのとき両端電圧v3は両端電圧vcを超えて増大し得る。
 このように両端電圧v3が両端電圧vcよりも高い状態でスイッチS4が導通すると、コンデンサC3からコンデンサC4へとスイッチS4及びダイオードD43,D42を介して比較的大きな電流(いわゆる突入電流)が流れる。なぜなら、この経路に介在するスイッチS4およびダイオードD43,42は当該経路の電流をあまり抑制しないからである。図5,6の例示では、電流阻止部4cに流れる電流i4は最大で3000[A]を超える。このときインバータ5には両端電圧v3が入力されるので直流電圧Vdcは両端電圧v3を採るところ、両端電圧v3は両端電圧vcとほぼ等しくなるので、図5,6に示すように、インバータ5に入力される直流電圧Vdcは両端電圧vcとほぼ等しくなる。
 そして再びスイッチS4が非導通すると、両端電圧v3が再び両端電圧vcよりも高くなり得る。この状態で再びスイッチS4が導通すると、電流阻止部4cには再び大きな電流が流れる。図5,6の例示では、瞬時電圧上昇の発生からスイッチS4が2回目に導通した場合にも大きな電流i4が流れている。
 一方、図7,8の例示では、直流電圧Vdcは零を採らない。なぜなら、図1の直接形電力変換装置ではスイッチS4が設けられていないからである。図1の直接形電力変換装置においても、単相交流電圧Vinの瞬時電圧上昇に起因して両端電圧v3は増大する。そしてダイオード整流器2の出力電圧が増大してダイオードD43,D42が導通すると、コンデンサC3からではなく、ダイオード整流器2から、電流阻止部4c及びダイオードD42を介してコンデンサC4へと電流が流れる。この経路にはリアクトルL3が介在するので、電流i4の時間に対する上昇率が抑えられる。よって電流i4のピークが抑制される。このとき電流i4は鋸波に沿って変動し、図7,8の例示ではその最大値は100[A]程度以下である。
 以上のとおり、図1の直接形電力変換装置よれば、図4の直接形電力変換装置に比して、電流阻止部4cを流れる電流i4のピークを約30分の1にすることができる。よってダイオードD43として電流容量の小さいダイオードを採用することができる。
 なお図7,8の例示では、定常状態における電流i4の最大値は20[A]程度である。よって、瞬時電圧上昇に伴う電流i4のピーク(約100[A])は定常状態における電流i4の5倍程度である。一般にダイオードのサージ電流耐力は定格の10倍以上であるので、ダイオードD43の定格電流をインバータ5の定格電流と同程度に選定すれば、ダイオードD43は瞬時電力上昇に起因する電流のピークにも耐えることができる。
 第2の実施の形態.
 第2の実施の形態にかかる直接形電力変換装置は、図9に示すように、リアクトルL3に並列に接続される抵抗R3を更に備えている。リアクトルL3は第1の実施の形態と同様にダイオード整流器2の入力側に設けられてもよく、この場合でも図10に示すように抵抗R3がリアクトルL3に並列接続される。
 このような抵抗R3はいわゆるダンピング抵抗として機能する。よってこの抵抗R3の抵抗値を調整することで、ダイオード整流器2に入力される入力電流Iinの波形を調整することができる。以下、抵抗R3の抵抗値と入力電流Iinの波形との関係について詳述する。図11は、単相交流電圧Vinと、抵抗R3の抵抗値を異ならせた場合の入力電流Iinとを示している。図11では、交流電圧Vinが一番上のグラフとして模式的に表され、抵抗R3の抵抗値が10[Ω]であるときの入力電流Iinが交流電圧Vinの下に示され、抵抗R3の抵抗値が100[Ω]であるときの入力電流Iinが一番下に示されている。
 なお、ここでは一例としてリアクトルL3のインダクタンスとして460[μH]を採用し、コンデンサC3の静電容量として25[μF]を採用する。この場合、抵抗R3の抵抗値が10[Ω]であるときのフィルタ3の減衰率は0.22であり、抵抗R3の抵抗値が100[Ω]であるときの減衰率は0.02である。
 図11に示すように、入力電流Iinには周波数の高い高調波成分が生じている。この高調波成分はインバータ5などのスイッチングに起因するものである。抵抗R3の抵抗値が10[Ω]である場合の当該高調波成分は、特に入力電流Iinがピーク又はボトムを採る付近の高調波成分として見て取ることができる。
 図11において高調波成分の振動幅は、抵抗値が10[Ω]であるときよりも抵抗値が100[Ω]であるときの方が小さい。つまりこの高調波成分は抵抗R3の抵抗値が大きいほど小さい。
 他方、図11に示すように、抵抗R3の抵抗値が100[Ω]である場合、当該高調波成分よりも低い周波数の歪みが入力電流Iinに生じている。これは次で述べるように、入力電流Iinと単相交流電圧Vinとの位相差に起因する。即ち、入力電流Iinの位相が単相交流電圧Vinに対して進むと、入力電流Iinが低減して零に至る時点t1において単相交流電圧Vinは正の値v0を採る。
 そして交流電圧Vinが値v0から低減して零に至るまでの期間t10では、交流電圧Vinは正である。この期間t10は入力電流Iinの交流電圧Vinに対する進相時間であるので、以下では進相時間t10とも呼ぶ。この期間t10では交流電圧Vinが正であるので、ダイオード整流器2は導通せずに、即ち入力電流Iinは負になれずに零となる。
 また時点t1において交流電圧Vinが正の値v0を採るので、コンデンサC3の両端電圧v3は零にならずに最小値としての所定値(例えば値v0)を採る。
 交流電圧Vinが零を下回る直後では、交流電圧Vinの絶対値(整流電圧)がコンデンサC3の両端電圧v3を超えないので、ダイオード整流器2は導通せずに入力電流Iinは零を維持する。つまり図11に例示するように、交流電圧Vinが零に至る時点からその絶対値が両端電圧v3と一致する時点までの期間t20においても、入力電流Iinは零を維持する。
 そして交流電圧Vinの絶対値がコンデンサC3の両端電圧v3を超えると、ダイオード整流器2が導通する。この導通に伴って入力電流Iinが急峻に変化するところ、抵抗R3の抵抗値が大きくフィルタ3の減衰率が小さい場合には、入力電流IinがLCフィルタの共振作用により振動することとなる(抵抗値が100[Ω]である場合の入力電流Iin参照)。以下では、この入力電流Iinの振動波形をフィルタ共振波形と呼ぶ。
 一方で、抵抗R3の抵抗値が小さくLCフィルタの減衰率が大きい場合は、入力電流Iinには共振による振動がほとんど生じない。つまり、抵抗R3の抵抗値が小さいほどフィルタ共振波形の振幅は小さい。
 以上のように、インバータ5等のスイッチングに起因する高調波成分と、LCフィルタの共振に起因するフィルタ共振波形の振幅とは、抵抗R3の抵抗値に対して互いにトレードオフの関係がある。かかるトレードオフの関係を考慮して抵抗R3の抵抗値を調整することで、適宜に入力電流Iinの波形を調整することができる。例えばフィルタ共振波形の振幅を優先的に低減する場合には、抵抗R3の抵抗値として比較的小さい値を採用する。
 第3の実施の形態.
 第3の実施の形態にかかる直接形電力変換装置の構成は第1又は第2の実施の形態にかかる直接形電力変換装置と同じである。ここでは入力電流Iinの共振周波数成分を制御によって抑制することを企図する。まず直接形電力変換装置の制御方法の一例について概説し、入力電流Iinの振動の抑制のための制御についてはその後に述べる。
 <電力脈動低減の基本的な考え方>
 図1で示された直接形電力変換装置においては、ダイオード整流器2が全波整流を行う。よってインバータ5及び誘導性負荷6で消費される電力が一定である場合には(例えば誘導性負荷6が対称三相負荷である場合:これは多くの誘導性負荷に当てはまる)、直流電源線LH,LLに供給される電力は、充放電回路4を無視すれば、単相交流電圧の周波数の2倍の周波数を有して脈動してしまう。そこで充放電回路4によって当該脈動を軽減する。具体的にはバッファ回路4aが直流電源線LH,LLとの間で電力を授受することによって電力脈動を軽減する。
 ダイオード整流器2に入力する瞬時電力Pinは、入力力率を1として、次式で表される。但し、単相交流電圧Vinの振幅Vm及び電源角速度ω、入力電流Iinの振幅Im、時間tを導入した。電源角速度ωと時間tとの積ωtは単相交流電圧Vinの位相角を表すことになる。また交流波形は、当該交流波形の位相角ωtの正弦値として把握した。
Figure JPOXMLDOC01-appb-M000001
 式(1)の右辺の第2項が電力脈動を示す。かかる電力脈動を打ち消すためには、バッファ回路4aが、第2項目と同じ値であって極性の異なる瞬時授受電力Pbufを直流電源線LH,LLとの間で授受すればよい。かかる瞬時授受電力Pbufは次式で表される。
Figure JPOXMLDOC01-appb-M000002
 つまり、瞬時授受電力Pbufは、単相交流電源1から入力される瞬時電力の直流分(Vm・Im/2)と、位相角ωtの二倍の値(2ωt)に対する余弦値cos(2ωt)との積で表されることになる。
 式(2)から、バッファ回路4aが授受する瞬時電力(以下「瞬時授受電力」)Pbufは正負の値を採り得ることがわかる。瞬時授受電力Pbufは具体的には、単相交流電圧の位相角ωtが0以上π/4以下、3π/4以上5π/4以下又は7π/4以上2π以下である期間(以下「授与期間」と称す)に正の値を採り、これ以外の期間(以下「受納期間」)ときに負の値を採る。つまりバッファ回路4aは、授与期間において瞬時授受電力Pbufの絶対値を直流電源線LH,LLに授与し、受納期間において瞬時授受電力Pbufの絶対値を直流電源線LH,LLから受納する。これにより電力脈動が相殺される。
 単相交流電圧VinはVm・sin(ωt)で表されることから、上記範囲を換言して、単相交流電圧Vinの絶対値がその振幅Vmの1/√2倍の値よりも低いときには充放電回路4は正の電力を出力し、振幅Vmの1/√2倍の値よりも高いときには負の電力を出力する、とも把握できる。
 以下、授与期間及び受納期間における具体的動作について説明するが、これに先立ってまず、検討に必要な定式化を行う。
 図12は図1に示された回路の等価回路である。図12に示された等価回路では、ダイオード整流器2及びフィルタ3からインバータ5に電流irec1は、スイッチSrecを経由する電流irec1として等価的に表されている。同様に、コンデンサC4からインバータ5に流れる放電電流icdは、スイッチScを放電電流icdとして等価的に表されている。インバータ5において出力端Pu,Pv,Pwが直流電源線LH,LLの一方に共通して接続されるときにインバータ5を介して誘導性負荷6に流れる電流も、スイッチSzを経由する電流izとして等価的に表されている。なお零電圧ベクトルを含む電圧ベクトルについては後に詳述する。また図12では、昇圧回路4bを構成するリアクトルL4とダイオードD40とスイッチSlとが表され、リアクトルL4を流れる電流ilが付記されている。
 また図12の等価回路においては、フィルタ3の出力電圧が電圧源E1で示されている。電圧源E1はダイオード整流器2が出力する整流電圧(=交流電圧Vinの絶対値)を出力する。つまり、かかる等価回路は、当該コンバータからインバータ5へと電流が流れるとき(スイッチSrecが導通するとき)には、整流電圧がインバータ5に入力されるという考えに基づいている。
 このようにして得られた等価回路においては、スイッチSrec,Sc,Szが導通するそれぞれの時比率たるデューティdrec,dc,dzとインバータ5に入力される直流電流Idcとを導入して、次式が成立する。
Figure JPOXMLDOC01-appb-M000003
 なお図12から分かるように、ダイオード整流器2を流れる電流irecは、スイッチSrecを導通する電流irec1と、リアクトルL4を流れる電流ilとの和と等しい。また電流Irec1は整流デューティdrecと直流電流Idcとの積で表されるので、電流irecは式(3)に示すように、drec・Idcと、電流ilとの和で示される。
 なお電流irec1,icd,izはそれぞれ直流電流Idcにデューティdrec,dc,dzを乗算したものであるので、これらはスイッチSrec,Sc,Szのスイッチング周期における平均値である。また電流ilも同様にスイッチSlのスイッチング周期における平均値である。
 また直流電流IdcはスイッチSrec,Sc,Szをそれぞれ導通する電流irec1,icd,izの総和であるので、次式が成立する。
Figure JPOXMLDOC01-appb-M000004
 よってデューティdrec,dc,dzは、各電流irec1,icd,izに対する直流電流Idcの電流分配率と見ることができる。以下では、デューティdrec,dc,dzをそれぞれ整流デューティdrec、放電デューティdcおよび零デューティdzと称することがある。
 <授与期間における動作>
 授与期間においては、スイッチScを動作させてコンデンサC4から放電電流icdを流すことにより、直流電源線LH,LLへとバッファ回路4aから瞬時授受電力Pbufを授与する。よってスイッチSlは導通させず、電流ilを零とする。つまり授与期間においては昇圧回路4bを動作させない。
 ここでダイオード整流器2を流れる電流irecを正弦波状にするためには、電流irecが次式を満たせばよい。
Figure JPOXMLDOC01-appb-M000005
 式(3)においてil=0が成立するので、irec=drec・Idcが成立する。よって式(5)により、整流デューティdrecは次式に設定される。
Figure JPOXMLDOC01-appb-M000006
 更に、電力脈動を低減するためには、コンデンサC4の両端電圧vcと放電電流icdとの積(vc・icd)が瞬時授受電力Pbuf(式(2))に等しければよい。よって式(2),(3)から放電デューティdcは下式のように設定される。これによって、電力脈動を相殺するためのコンデンサC4の放電が行われる。
Figure JPOXMLDOC01-appb-M000007
 零デューティdzは式(4)により、1から整流デューティdrecと放電デューティdcとを引いた値となる。
 なお、実際にはスイッチSrecは設けられず、等価回路において現れているに過ぎない。そしてその導通/非導通は、スイッチSc及びインバータ5の動作に従属して決定される。このような動作については後にインバータ5の動作と共に説明される。
 <受納期間における動作>
 受納期間においては、バッファ回路4aは直流電源線LH,LLへと電力を授与しないので、スイッチScは導通させずに、放電デューティdcを零とする。
 式(3)から次式が導かれる。
Figure JPOXMLDOC01-appb-M000008
 ここで、電流irec1(=drec・Idc)と単相交流電圧Vinを全波整流した値|Vin|との積が、式(1)で表される瞬時電力Pinの直流分(Vm・Im/2)に等しくすることが望まれる。瞬時授受電力Pbufの授受によって、ダイオード整流器2よりも後段で消費される電力を瞬時電力Pinの直流分という一定値にできるからである。よって下式が導かれる。
Figure JPOXMLDOC01-appb-M000009
 単相交流電圧VinはVm・sin(ωt)で表され、電流irec1はdrec・Idcで表されるので、式(9)から整流デューティdrecは下式のように設定される。
Figure JPOXMLDOC01-appb-M000010
 零デューティdzは1から整流デューティdrecを引いた値に設定される(式(4))。このように零デューティdzを設定することにより、出力電力の脈動を相殺するための零電圧ベクトルの期間を設定することができる。
 次に、リアクトルL4を流れる電流ilについて説明する。授与期間と同様に、ダイオード整流器2を流れる電流irecを正弦波状にするためには、電流irecが式(5)を満足しなければならない。したがって電流ilは、式(8),(10)も考慮して次式で設定される。
Figure JPOXMLDOC01-appb-M000011
 つまり、受納期間においてダイオード整流器2に入力する入力電流Iinを正弦波状にするための、電流ilが決定される。よってリアクトルL4に流れる電流ilが式(11)を満足するように昇圧回路4bを制御すればよい。この昇圧回路4bはいわゆる連続モード、不連続モード、および、臨界モードのいずれを用いて制御されてもよい。ここでは一例として、不連続モードを用いる場合について説明する。また電流ilはスイッチSlのスイッチング周期についての平均値であり、以下では平均値と区別すべく、その瞬時値を電流ilsとして説明する。
 図13に不連続モードにおける電流ilsの波形の概念図を示す。スイッチSlのスイッチング周期をTとし、その導通期間をΔT1としている。よってスイッチSlが導通する昇圧デューティdlはΔT1/Tで表される。また図13に示すように、スイッチSlがオフした後に、リアクトルL4に電流ilsが流れる期間をΔT2としている。図13の例示では、電流ilsは不連続であるので、期間ΔT1,ΔT2の和は周期Tよりも小さい。ここでは簡単のため、電流ilsの波形を三角波として近似して取り扱う。電流ilsは零からピーク値Ipの間の値を採る。
 スイッチング周期の始期を基準(零)とする時間tと期間ΔT1,ΔT2との関係から次式が成立する。なお、コンデンサC4の両端電圧vcは昇圧回路4bによって単相交流電圧Vinの振幅Vmよりも高く充電されている。また充電経路のインダクタンスを値Lmとして表した。実際には充電経路のインダクタンスはリアクトルL4のインダクタンスが主となるので、値LmはリアクトルL4のインダクタンスと見ることができる。
Figure JPOXMLDOC01-appb-M000012
Figure JPOXMLDOC01-appb-M000013
Figure JPOXMLDOC01-appb-M000014
 ピーク値Ipはt=ΔT1が成立するときの電流ilsであるので、ピーク値Ipは式(12)にt=ΔT1を代入することでIp=Vin・ΔT1/Lmで求まる。
 また式(13)においてt=ΔT2が成立するときにil=0が成立することから、ΔT2=Vin・ΔT1/(vc-Vin)が成立する。かかる関係を考慮しつつ、式(12),(13)からスイッチング周期Tにおける電流ilsの積分値を求め、この積分値をスイッチング周期Tで除算すると電流ilは次式で求まる。
Figure JPOXMLDOC01-appb-M000015
 よって式(11)も考慮してスイッチSlが導通する昇圧デューティdlは次式で表される。
Figure JPOXMLDOC01-appb-M000016
 <インバータ動作の制御>
 スイッチSc,Slは図1に示す直接形電力変換装置に設けられるので、上述のようにスイッチSc,Slのデューティを決定することができる。一方で、スイッチSrec,Szは図1に示す直接形電力変換装置に実際に設けられているわけではない。図12に示す等価回路上のスイッチSrec,SzはスイッチSc及びインバータ5のスイッチングによって等価的に制御される。スイッチSrec,Szを等価的に制御する方法を説明するために、まずインバータの一般的な制御について説明する。
 U相に対応する一対のスイッチング素子Sup,Sun、V相に対応する一対のスイッチング素子Svp,Svn及びW相に対応する一対のスイッチング素子Swp,Swnはそれぞれ相互に排他的に制御される。よって、各スイッチング素子のスイッチ状態に応じて、インバータ5の全体としては次の8つのスイッチングパターンが存在する。ここで上側スイッチング素子が導通し、下側スイッチング素子が非導通であるスイッチ状態を「1」で表現し、上側スイッチング素子が非導通であって下側スイッチング素子が導通するスイッチ状態を「0」で表現する。各相についてのスイッチ状態をU相、V相、W相の順で並べると、スイッチングパターンとしては、(0,0,0)(0,0,1)(0,1,0)(0,1,1)(1,0,0)(1,0,1)(1,1,0)(1,1,1)の8つのパターンが存在する。
 インバータ5において上述の各スイッチングパターンが実現されることにより、当該スイッチングパターンに応じて出力端Pu,Pv,Pwからそれぞれ電流Iu,Iv,Iwが出力される。
 図14には上記のスイッチングパターンに対応した電圧ベクトルV0~V7が示されている。電圧ベクトルを示す符号「Vx」の「x」は、スイッチ状態を示す上記3つの数字を3桁の二進数として捉え、当該二進数を10進数に変換した数字を採用している。例えばスイッチングパターン(1,0,0)は電圧ベクトルV4として表される。
 各電圧ベクトルV1~V6は、これらの始点を中心点に一致させ、それらの終点を放射状に外側に向けて配置される。各電圧ベクトルV1~V6の終点同士を結ぶと正六角形を構成する。電圧ベクトルV0,V7では出力端Pu,Pv,Pwが短絡されるので、電圧ベクトルV0,V7は大きさを有さない。よって電圧ベクトルV0,V7は中心点に配置される。かかる電圧ベクトルV0,V7を零電圧ベクトルと称している。
 なお、各電圧ベクトルV1~V6のうちの隣り合う2つと、各電圧ベクトルV0,V7とにより構成される正三角形の領域をそれぞれS1~S6と呼ぶ。
 インバータ5では上記スイッチングパターンが選択的に採用されて動作する。インバータ5を電圧ベクトルを用いて制御する場合、電圧ベクトルの指令値V*は、電圧ベクトルV0~V7で合成できる。これらの電圧ベクトルが採用される期間を調整することにより、指令値V*はその位置する領域S1~S6のそれぞれにおいて任意に設定できる。但し、一つの電圧ベクトルが連続して採用される期間は、単相交流電圧の周期に対して十分に短い期間で設定される。
 図15のタイミングチャートは、直接形電力変換装置の授与期間における動作を例示している。ここでは簡単のため、キャリヤCとして周期tsを有する三角波を採用する。この三角波では、例えば、最小値および最大値がそれぞれ0,1をとり、増加時の傾斜の絶対値と減少時の傾斜の絶対値とは互いに等しい。
 授与期間においては上述の通り昇圧回路4bを動作させないので、昇圧デューティdlは零であり、整流デューティdrec、放電デューティdcはそれぞれ式(6),(7)で設定され、零デューティdzは整流デューティdrecと放電デューティdcとに基づいて式(4)で設定される。
 キャリヤCが整流デューティdrec以上の値を採るときにスイッチSrecが導通すると設定すれば、スイッチSrecは整流デューティdrecで導通することになる(期間trec=drec・tsにおいて等価的に導通)。また式(4)が成立するので、キャリヤCがデューティの和(drec+dz)以上の値を採るときにスイッチScが導通すると設定すれば、スイッチScは放電デューティdcで導通することになる(期間tc=dc・tsで導通)。そしてキャリヤCが整流デューティdrec以上であって和(drec+dz)以下の値を採るときに、スイッチSzが導通することになる(一周期tsにおいて二回出現する期間tz/2=dz・ts/2において導通:キャリヤC増加時の傾斜と減少時の傾斜とは絶対値が等しいので期間tzが二等分されている)。このようにデューティdrec,dzに基づいた指令値をキャリヤCと比較することにより、キャリヤCの一周期tsにおいてスイッチSrec,Sc,Szをそれぞれ等価的に導通させる期間trec,tc,tzが設定される。このようなキャリヤ比較の結果、スイッチScが導通するタイミングが決定される。
 スイッチSrecを期間trecで導通することと等価な動作をダイオード整流器2に行なわせ、かつ、スイッチSzを期間tzで導通することと等価な動作をインバータ5に行わせるため、インバータ5は下記のような制御を受ける。なお図15においては、それぞれスイッチング素子Sup,Svp,Swpと排他的に制御されるスイッチング素子Sun,Svn,Swnの導通/非導通については図示を省略している。
 ここでは簡単のため、インバータ5が有する各スイッチング素子の導通期間も、スイッチSrec,Sc,Szの導通期間trec,tc,tzを導くために用いたキャリヤと同じキャリヤCを用いて求める場合について説明する。
 図15では、インバータ5において、電圧ベクトルの指令値V*を電圧ベクトルV0,V4,V6を用いて合成する場合が例示されている。かかる合成は例えば電圧ベクトルの指令値V*が領域S1にある場合に採用される。なお、簡単のために零電圧ベクトルV7は採用されない場合について説明するものの、零電圧ベクトルV7を採用してもよい。
 さて、一般的に、インバータ5の動作を制御する際には出力端Pu,Pv,Pwにおける出力電圧の指令値として、相電圧指令Vu*,Vv*,Vw*が採用される。図15に示された場合では、電圧ベクトルV0,V4,V6を用いた変調が例示されているので、0<Vu*<Vv*<Vw*=1の関係が成立する。
 そしてインバータ5が零電圧ベクトルを採用して動作するときにダイオード整流器2に転流させるべく、キャリヤCが整流デューティdrecの値を採るときを境として、キャリヤCが比較されるべき指令値を変更する。具体的には、キャリヤCがdrec・(1-Vu*)以下のときにスイッチング素子Supを導通させ、キャリヤCがdrec・(1-Vv*)以下のときにスイッチング素子Svpを導通させ、キャリヤCがdrec・(1-Vw*)以下のときにスイッチング素子Swpを導通させる。
 このような導通パターンは期間trecにおいて、従来の三角波と相電圧指令Vu*,Vv*,Vw*との比較に相当する。キャリヤCのうち、値0~drecを採る三角波の部分をVu*、Vv*、Vw*で内分するからである。但し、図15の例ではVw*=1が成立するので、drec・(1-Vw*)=0が成立し、スイッチング素子Swpは期間trecにおいては導通していない。以上の動作により、期間trecにおいては例えば電圧ベクトルV0,V4,V6,V4,V0がこの順で採用される。
 また、キャリヤCがdrec+dz+dc・Vu*以上のときにスイッチング素子Supを導通させ、キャリヤCがdrec+dz+dc・Vv*以上のときにスイッチング素子Svpを導通させ、キャリヤCがdrec+dz+dc・Vw*以上のときにスイッチング素子Swpを導通させる。
 このような導通パターンは期間tcにおいて、従来の三角波と相電圧指令Vu*,Vv*,Vw*との比較に相当する。キャリヤCのうち、値drec+dz~1(=drec+dz+dc)を採る三角波の部分をVu*、Vv*、Vw*で内分するからである。但し、図15の例ではVw*=1が成立するので、drec+dz+dc・Vw*=1が成立し、スイッチング素子Swpは期間tcにおいては導通していない。以上の動作により、期間tcにおいても期間trecと同様に、電圧ベクトルV0,V4,V6,V4,V0がこの順で出力される。
 期間trec,tcにおける各スイッチング素子の制御により、期間trec,tcで挟まれた期間tz/2においては、スイッチング素子Sup,Svp,Swpが非導通となる。これにより、期間tz/2においては、零電圧ベクトルとして電圧ベクトルV0が出力される。
 他方、インバータ5が零電圧ベクトル以外で動作するのは、インバータ5が直流電源線LH,LLから電流を受けるときに許される。よって零電圧ベクトル以外でのインバータ5の動作はスイッチSzが非導通のときに行われる。
 なお、期間tzは、上述の説明から明らかなように、デューティdzによって決定される期間である。言い替えれば、相電圧指令Vu*,Vv*,Vw*に拘わらず(依存せずに)、インバータ5が零電圧ベクトルを採用する期間である。つまり、デューティdzは、インバータ5が出力する電圧の大きさに拘わらず、インバータ5が零電圧ベクトルで動作するデューティである、とも把握できる。また整流デューティdrecは、式(4)を考慮して、放電デューティdcと零デューティdzとの和を1から引いて得られるデューティである、とも把握できる。
 図16のタイミングチャートは、直接形電力変換装置の受納期間における動作を例示している。受納期間においても授与期間と同じキャリヤCが採用される。また整流デューティdrec、放電デューティdcはそれぞれ式(10),(16)で設定される(但し式(16)で採用される電流ilについては式(11)を用いる)。
 授与期間と同様に、キャリヤCが整流デューティdrec以上の値を採るときにスイッチSrecが導通すると設定する。しかし受納期間においては上述の通り、放電デューティdcは零であり、式(4)からdrec+dz=1が成立する。よって授与期間とは異なり、スイッチSrec,Szは排他的に導通/非導通することになる。
 このようにデューティdrecに基づいた指令値をキャリヤCと比較することにより、キャリヤCの一周期tsにおいてスイッチSrec,Szをそれぞれ等価的に導通させる期間trec,tzが設定される。
 受納期間においてもインバータ5の動作は期間trecにおいて指令値drec・(1-Vu*),drec・(1-Vv*),drec・(1-Vw*)とキャリヤCの値との比較により、スイッチング素子Sup,Svp,Swpの動作が決定され、電圧ベクトルV0,V4,V6,V4,V0がこの順で採用される。
 またdc=0が成立するので、指令値drec+dz+dc・Vu*,drec+dz+dc・Vv*,drec+dz+dc・Vw*はいずれも1となり、期間tzにおいてはインバータ5は零電圧ベクトルV0に基づいた動作をすることになる。
 またスイッチSlについては例えば次のように制御される。例えば不連続モードを採用する場合には、スイッチング周期Tとして一定値を採用することができるので、ここでは簡単のためにスイッチング周期TとしてキャリヤCの周期tsを採用する。そして、キャリヤCがデューティdl以下の値を採るときにスイッチSlが導通すると設定すれば、スイッチSlはデューティdlで導通することになる。デューティdlは式(16)においてT=tsを採用して求めることができる。つまりスイッチSlが導通する期間tlはデューティdlと周期tsとの積で求められる。これは図13の期間ΔT1に相当する。
 なお、ここではスイッチSlがキャリヤCに同期して、期間trecにおいてスイッチングする場合を例示しているが、期間tzにおいて、または期間tz,trecの双方において、スイッチングしても良く、また、キャリヤC以外のキャリヤに基づいてスイッチングしても良い。
 <入力電流の共振周波数成分の抑制制御>
 入力電流Iinの絶対値たる電流Irecは、ダイオード整流器2からインバータ5へと流れる電流irec1(=drec・Idc)とリアクトルL4を流れる電流ilとの和である(式(8))。よって整流デューティdrec又は電流ilを調整することで電流Irecを調整でき、ひいては入力電流Iinを調整することができる。
 さて入力電流Iinのフィルタ共振波形は、第2の実施の形態で述べたように、入力電流Iinが零から離れた直後に生じる(図11参照)。よってこのフィルタ共振波形は主として授与期間T1において生じる。授与期間T1では電流ilは例えば零に設定されるので、授与期間T1では入力電流Iinは電流irec1に依存する。よって第3の実施の形態では、整流デューティdrecを調整することで、電流irecを調整し、ひいては入力電流Iinのフィルタ共振波形を低減することを企図する。
 一方で、リアクトルL3の両端電圧VLは、図17に示すように、入力電流Iinの高周波成分(インバータ5のスイッチングによる高調波成分とフィルタ共振波形とを含む)に応じて変動する。電圧VLはリアクトルL3を流れる電流、即ち電流irec、の変化率が高いほど高い値を採る。電流irecは入力電流Iinの絶対値なので、図17に示すように、入力電流Iinが正の範囲では、その変化率が高いほど電圧VLは高い値を採り、入力電流Iinが負の範囲では、その変化率が低いほど電圧VLが高い値を採る。
 このように電圧VLには入力電流Iinのフィルタ共振波形に応じて変動する。そこで第3の実施の形態では、リアクトルL3の電圧VLを検出し、検出した電圧VLに基づいて整流デューティdrecを補正する。より詳細には電圧VLが大きいほど整流デューティdrecを低減し、電圧VLが小さいほど整流デューティdrecを増大する補正を行う。より具体的な一例として、電圧VLに所定値Kを乗算した補正値(K・VL)を、整流デューティdrecから減算する補正を行う。以下では、補正後の整流デューティdrecを補正後整流デューティdrec’と呼ぶ。
 そして、補正後整流デューティdrec’でスイッチSrecを導通させることと等価な制御を、スイッチSc,Slおよびインバータ5に行わせる。具体的な制御は上述したとおりであるものの、整流デューティdrecとしては補正後整流デューティdrec’を採用する。また補正後整流デューティdrec’の採用に伴って、放電デューティdcおよび零デューティdzの少なくとも何れか一方を変更することが望ましい。なぜなら、式(4)より、デューティdrec’,dc,dzの和は1を維持するからである。
 放電デューティdcは例えば電力脈動を相殺するように式(7)で設定される。よって放電デューティdcを変更すれば、電力脈動の抑制効果が低下する。したがって、ここでは放電デューティdcではなく、零デューティdzを変更する。変更後の零デューティをdz’とする。より詳細には、変更後の零デューティdz’を補正後整流デューティdrec’と放電デューティdcの和を1から減算して求める。
 そして、デューティdrec’,dc,dz’を用いて上述のようにスイッチSc及びインバータ5制御することで、補正後整流デューティdrec’でスイッチSrecを等価的に導通させることができる。なおこの制御においては、零デューティdz’を用いてインバータ5の零相電流が制御される。
 かかる制御によれば、補正後整流デューティdrec’は電圧VLが大きいほど低減されるので、電圧VLが大きいときに電流Irec1(=drec’・Idc)を低減できる。言い換えれば、入力電流Iinの変化率が大きいときに、電流Irec(=Irec1+il=|Iin|)を低減できる。これにより、入力電流Iinの共振周波数成分を抑制することができる。
 図18は補正後整流デューティdrec’を採用した場合のシミュレーション結果を示す。図17,18の比較から理解できるように、整流デューティdrecの補正により、入力電流Iinの振動(フィルタ共振波形の振幅)を低減できることが分かる。
 なお図18の例示では、インバータ5などのスイッチングに起因した高調波成分はほとんど低減されていない。これは次の理由による。即ち、インバータ5では、キャリヤ一周期当たりに複数回のスイッチングが生じる。一方、整流デューティを補正する制御周期はキャリヤ周期と同程度であるので、整流デューティを制御しても、制御が間に合わないのである。
 また入力電流Iinのフィルタ共振波形は、上述のとおり、入力電流Iinが零から離れる時点以後に生じ、フィルタ3の特性に応じた時間が経過することによって解消する(図17の入力電流を参照)。よって全ての期間において整流デューティdrecを電圧VLに基づいて補正する必要はなく、少なくとも入力電流Iinが零から離れた時点以後の所定期間において補正が行われれば良い。図18では、一例として、授与期間T1のみ整流デューティdrecを補正しており、補正の有無が制御切替信号として示されている。図18では、制御切替信号が活性であるときに整流デューティdrecが補正され、制御切替信号が非活性であるときに整流デューティdrecが補正されない。これにより、入力電流Iinの共振による変動を抑制しつつも、制御処理数を低減することができる。
 <制御部>
 図19は、本直接形電力変換装置を制御する制御部10の概念的な構成の一例を示している。制御部10は、電流分配率生成部11と、共振抑制制御部15と、減算部16と、加算部13,17と、比較部12,14と、キャリヤ生成部23と、出力電圧指令生成部31と、演算部32,33と、比較部34,35と、論理和/論理積演算部36とを備えている。
 電流分配率生成部11は単相交流電流Vinの振幅Vmと、入力電流Iinの振幅Imと、直流電流Idcについての指令値Idc*と、両端電圧vcについての指令値vc*と、電源角速度ωとを入力する。振幅Vm,Im及び電源角速度ωは例えば公知の検出部を設けることで、検出されて電流分配率生成部11に入力される。指令値Idc*,vc*は不図示の外部から入力される。
 電流分配率生成部11は、授与期間T1においては、式(6),(7)に基づいて整流デューティdrec及び放電デューティdcをそれぞれ出力するとともに、昇圧デューティdlとして零を出力し、受納期間T2においては式(10),(16)に基づいて整流デューティdrec及び昇圧デューティdlをそれぞれ出力するとともに、放電デューティdcとして零を出力する。また電流分配率生成部11は整流デューティdrecと放電デューティdcとの和を1から減算した値を零デューティdzとして出力する。
 共振抑制制御部15はリアクトルL3の電圧VLを入力する。電圧VLは公知の電圧検出部7によって検出される。共振抑制制御部15は電圧VLが大きいほど大きい補正値を出力する。例えば電圧VLと所定値Kとの積を補正値として出力する。
 また図19の例示では、例えば共振抑制制御部15には電源角速度ωが入力される。共振抑制制御部15は、電源角速度ωと時間tとの積ω・tにより求まる授与期間T1において、電圧VLが大きいほど大きい補正値を出力し、受納期間T2においては零を補正値として出力してもよい。
 減算部16は整流デューティdrecと補正値とを入力し、整流デューティdrecから補正値を減算し、その結果を補正後整流デューティdrec’として出力する。
 加算部17は零デューティdzと補正値とを入力し、これらを加算して補正後零デューティdz’として出力する。これにより、補正後零デューティdz’は、補正後整流デューティdrec’と放電デューティdcとの和を1から減算した値となる。
 補正後整流デューティdrec’と補正後零デューティdz’とは加算部13において加算され、その結果(drec’+dz’)が比較部12においてキャリヤCと比較される。キャリヤCは例えばキャリヤ生成部23で生成される。比較部12の比較結果はスイッチScへ与えるスイッチング信号SScとして出力される。例えば比較部12はキャリヤCが値(drec’+dz’)以上となる期間で活性化した信号をスイッチング信号SScとして出力する。
 昇圧デューティdlは比較部14においてキャリヤCと比較され、その比較結果がスイッチSlへ与えるスイッチング信号SSlとして出力される。例えば比較部14はキャリヤCが昇圧デューティdl以下となる期間で活性化した信号をスイッチング信号SSlとして出力する。
 出力電圧指令生成部31は相電圧指令Vu*,Vv*,Vw*を生成する。図19の例示では、出力電圧指令生成部31は誘導性負荷6の回転速度ωmと、その指令ωm*とを入力する。回転速度ωmは公知の検出部によって検出され、指令ωm*は不図示の外部によって入力される。出力電圧指令生成部31は回転速度ωmとその指令ωm*との偏差が低減するように、公知の手法によって相電圧指令Vu*,Vv*,Vw*を生成する。
 演算部32は補正後整流デューティdrec’と補正後零デューティdz’と放電デューティdcと相電圧指令Vu*,Vv*,Vw*を入力する。演算部32は値(drec’+dz’+dc・Vx*)(ただしxはu,v,wを代表する)を算出してこれらを出力する。演算部33は補正後整流デューティdrec’と相電圧指令Vu*,Vv*,Vw*とを入力し、値(drec’・(1-Vx*))を算出してこれらを出力する。
 値(drec’+dz’+dc・Vx*)は比較部34においてキャリヤCと比較され、値(drec’・(1-Vx*))は比較部35においてキャリヤCと比較される。比較部34は例えばキャリヤCが値(drec’+dz’+dc・Vx*)以上となる期間で活性化した信号を出力し、比較部35は例えばキャリヤCが値(drec’・(1-Vx*))以下となる期間で活性化した信号を出力する。
 比較部34,35の比較結果は論理和/論理積演算部36に入力される。比較部34,35の比較結果の論理和が、スイッチング素子Sup,Svp,Swpへとそれぞれ与えるスイッチング信号SSup,SSvp,SSwpとして出力され、これらの否定が、スイッチング素子Sun,Svn,Swnへとそれぞれ与えるスイッチング信号SSun,SSvn,SSwnとして出力される。
 第4の実施の形態.
 第4の実施の形態にかかる直接形電力変換装置の構成は第2の実施の形態にかかる直接形電力変換装置と同一である。ここではフィルタ3の定数設定により入力電流Iinの進みを抑制し、共振周波数成分を低減する方法について述べる。
 リアクトルL3のインダクタンスおよびコンデンサC3の静電容量は、非特許文献4のIII章Aに示される設計法に基づき設定することができる。例えばダイオード整流器2に入力される交流電源1の入力条件として、交流電圧Vinの実効値として230[V]、入力電流Iinの実効値として16[A]を採用すると、表1の欄Jに示す定数が設定される。
Figure JPOXMLDOC01-appb-T000017
 ここで、%Lは、ダイオード整流器2の定格インピーダンスZに対するリアクトルL3の誘導性リアクタンスの比(=Z/ωL,ωは電源角速度)であり、fcはフィルタ3の遮断周波数である。
 この場合、入力電流Iinの交流電圧Vinに対する進相時間Δt(位相差を電源角速度ωで除算したもの)は352.2[μ秒]であり、定格入力力率は99.4%である。また内線規定に示される、力率が下限値85%となるときの負荷は定格の18%である。よって、このようなフィルタ3を採用すれば、能力可変範囲が10:1程度とされる空調用インバータでは、力率が85%を下回りえる。このように力率が85%を下回ることは望ましくない。
 そこで、負荷が定格の10%であるときに力率が85%以上となるように定数を求めた結果を表1の欄Aに示す。かかる定数によれば、コンデンサC3の静電容量が小さくなるので、入力電流Iinの交流電圧Vinに対する進相時間を低減することができる。図20は、その上部において交流電圧Vinを示し、また欄Aに示す定数を採用した場合の電流波形を、抵抗R3の抵抗値別に示している。抵抗R3の抵抗値が20[Ω]であるときの入力電流Iinが図20の交流電圧Vinの下部に示され、抵抗値が200[Ω]であるときの入力電流Iinが図20の最下部に示されている。なお抵抗値が20[Ω]であるときの減衰率は約0.19であり、抵抗値が200[Ω]であるときの減衰率は約0.02である。
 図20におけるコンデンサC3の静電容量は表1の欄Aで示すとおり15[μF]であり、図11におけるコンデンサC3の静電容量は表1の欄Jで示すとおり25[μF]であるので、進相時間t10は図11に比して短くなる。よって、入力電流Iinが零となる時点t1における交流電圧Vinの値v0を図11に比して低減することができる。これにより、コンデンサC3の両端電圧vcの最小値が低減される。両端電圧vcの最小値が低減すれば、入力電流Iinが零から再び流れ始めるまでの期間t20も小さくなる。したがって、入力電流Iinが流れ始めるときの初期的な変動幅を低減することができ、ひいてはフィルタ共振波形の振幅を小さくすることができる。
 コンデンサC3の静電容量をさらに小さく設定することで、進相時間t10をさらに低減できるものの、キャリヤ周期にてPWM変調される電流源をキャリヤに同期して電流分配する変調原理より、進相時間t10をキャリヤ周期以下としても、コンデンサC3の両端電圧vcの最小値を下げることができず、入力電流Iinのゼロクロス付近に非通流期間が発生する。表1の欄Bには、キャリヤ周波数5.9[kHz](約キャリヤ周期169.5[μ秒])における、回路定数の下限値が示される。このとき進相時間T10はキャリヤ周期とほぼ同じである。
 言い換えれば、進相時間t10がキャリヤ周期とほぼ同じとなるコンデンサC3の静電容量を、コンデンサC3の静電容量についての下限値とすることが望ましい。
 図21は欄Bに示す定数を採用した場合の電流波形を、抵抗R3の抵抗値別に示している。抵抗R3の抵抗値が20[Ω]であるときの入力電流Iinが図21の上部に示され、抵抗値が200[Ω]であるときの入力電流Iinが図21の下側に示されている。なお抵抗値が20[Ω]であるときの減衰率は約0.22であり、抵抗値が200[Ω]であるときの減衰率は約0.02である。抵抗R3の抵抗値が大きいほど入力電流Iinの共振周波数成分は増大する。ただし、コンデンサC3の静電容量が更に小さくなるので進相時間t10は更に短くなり、共振周波数成分は図20で示すそれに比して小さい。
 この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

Claims (9)

  1.  第1電源線(LH)と;
     前記第1電源線よりも低い電位が印加される第2電源線(LL)と;
     単相交流電源(1)が接続される入力側と、前記第1電源線及び前記第2電源線が接続される出力側とを有して単相全波整流を行うダイオード整流器(2)と;
     前記第1電源線と前記第2電源線との間に設けられる第1コンデンサ(C3)と;
     前記第1コンデンサに対して前記ダイオード整流器とは反対側で、前記第1電源線及び前記第2電源線に設けられた充放電回路(4)と;
     前記第1電源線と前記第2電源線と間の電圧たる直流電圧(Vdc)が入力されるインバータ(5)と
    を備え、
     前記充放電回路(4)は、
     前記第1電源線と前記第2電源線との間に設けられる第2コンデンサ(C4)と、前記第2コンデンサに対して、前記第1電源線側で前記第1電源線と前記第2電源線との間で直列に接続された第1スイッチ(Sc,D42)とを含むバッファ回路(4a)と;
     前記ダイオード整流器(2)からの整流電圧を昇圧して前記第2コンデンサを充電する昇圧回路(4b)と;
     前記第1コンデンサと前記第2コンデンサとの間で前記第1電源線又は前記第2電源線に設けられ、前記第2コンデンサから前記第1コンデンサへと電流が流れることを阻止する電流阻止部(4c)と
    を有する、直接形電力変換装置。
  2.  前記電流阻止部(4c)はダイオード(D43)である、請求項1に記載の直接形電力変換装置。
  3.  前記昇圧回路(4b)は、
     アノードと、前記第1スイッチ(Sc,D42)と前記第2コンデンサ(C4)との間に接続されたカソードとを備える第2ダイオード(D40)と;
     前記第1電源線(LH)と前記アノードとの間に接続されたリアクトル(L4)と;
     前記第2電源線(LL)と前記アノードとの間に接続された第2スイッチ(Sl,D41)と
    を備え、
     前記ダイオード(D43)は、前記バッファ回路(4a)と前記昇圧回路(4b)との間において、前記第1電源線(LH)上に設けられる、請求項2に記載の直接形電力変換装置。
  4.  前記第1コンデンサ(C3)と前記ダイオード整流器(2)との間で前記第1電源線(LH)または前記第2電源線(LL)に設けられる第2リアクトル(L3)を更に備える、請求項1に記載の直接形電力変換装置。
  5.  前記ダイオード整流器(2)の前記入力側に設けられる第2リアクトル(L3)を更に備える、請求項1に記載の直接形電力変換装置。
  6.  前記第2リアクトル(L3)に並列に接続されるダンピング抵抗(R3)を更に備える、請求項4に記載の直接形電力変換装置。
  7.  前記第2リアクトル(L3)に並列に接続されるダンピング抵抗(R3)を更に備える、請求項5に記載の直接形電力変換装置。
  8.  請求項4から7のいずれか一つに記載の直接形電力変換装置を制御する方法であって、
     前記第2リアクトル(L3)の電圧(VL)を検出し、
     前記ダイオード整流器(2)が導通する時比率たる整流デューティ(drec’)を生成し、
     前記整流デューティを、前記電圧が大きいほど低減するように補正して補正後整流デューティ(drec)を生成し、
     前記補正後整流デューティと、前記第1スイッチ(Sc,D42)が導通する時比率たる放電デューティ(dc)とに基づいて設定される時比率たる零デューティ(dz)を用いて、前記インバータ(5)の零相電流を制御する、直接形電力変換装置の制御方法。
  9.  前記単相交流電源(1,2)が出力する交流波形を当該交流波形の位相角(ωt)の正弦値として把握したときの当該位相角(ωt)の二倍の値(2ωt)に対する余弦値(cos(2ωt))が正となる第1期間(T1)のみにおいて、前記整流デューティ(drec’)は補正される、請求項8に記載の直接形電力変換装置の制御方法。
PCT/JP2013/077105 2012-10-10 2013-10-04 直接形電力変換装置および直接形電力変換装置の制御方法 WO2014057883A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP13845473.1A EP2908422B1 (en) 2012-10-10 2013-10-04 Direct power conversion device and method for controlling direct power conversion device
CN201380052495.6A CN104704733B (zh) 2012-10-10 2013-10-04 直接型电力转换装置以及直接型电力转换装置的控制方法
US14/434,472 US9450502B2 (en) 2012-10-10 2013-10-04 Direct power conversion device and method for controlling direct power conversion device
AU2013327920A AU2013327920B2 (en) 2012-10-10 2013-10-04 Direct power conversion device and method for controlling direct power conversion device
ES13845473T ES2811598T3 (es) 2012-10-10 2013-10-04 Dispositivo de conversión de energía directa y método para controlar el dispositivo de conversión de energía directa

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012225211 2012-10-10
JP2012-225211 2012-10-10

Publications (1)

Publication Number Publication Date
WO2014057883A1 true WO2014057883A1 (ja) 2014-04-17

Family

ID=50477350

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/077105 WO2014057883A1 (ja) 2012-10-10 2013-10-04 直接形電力変換装置および直接形電力変換装置の制御方法

Country Status (7)

Country Link
US (1) US9450502B2 (ja)
EP (1) EP2908422B1 (ja)
JP (1) JP5772915B2 (ja)
CN (1) CN104704733B (ja)
AU (1) AU2013327920B2 (ja)
ES (1) ES2811598T3 (ja)
WO (1) WO2014057883A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107148729A (zh) * 2014-12-17 2017-09-08 大金工业株式会社 充放电电路、充放电电路的控制方法、充放电电路的控制装置及直接型电力变换器

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828213B (zh) * 2011-09-26 2017-02-22 大金工业株式会社 电力转换器控制方法
JP5804167B2 (ja) * 2013-09-19 2015-11-04 ダイキン工業株式会社 電力変換装置
JP5664733B1 (ja) * 2013-09-24 2015-02-04 ダイキン工業株式会社 直接形電力変換装置の制御方法
JP6314532B2 (ja) * 2014-02-24 2018-04-25 株式会社デンソー 電力変換システム
JP5930108B2 (ja) * 2014-09-25 2016-06-08 ダイキン工業株式会社 電力変換装置
JP5874800B1 (ja) 2014-10-15 2016-03-02 ダイキン工業株式会社 直接型電力変換器用制御装置
US10158312B2 (en) * 2016-01-20 2018-12-18 Toyota Jidosha Kabushiki Kaisha Motor control apparatus
JP6500877B2 (ja) * 2016-01-20 2019-04-17 トヨタ自動車株式会社 モータ制御装置
EP3217522A1 (de) * 2016-03-08 2017-09-13 Siemens Aktiengesellschaft Rückspeisefähige gleichrichtervorrichtung
JP6789654B2 (ja) * 2016-04-04 2020-11-25 東芝キヤリア株式会社 電源装置
JP6772577B2 (ja) * 2016-06-22 2020-10-21 ダイキン工業株式会社 充放電回路、充放電回路の制御方法、及び直接形電力変換器
JP6265297B1 (ja) 2016-09-30 2018-01-24 ダイキン工業株式会社 直接形電力変換器用の制御装置
JP6597714B2 (ja) * 2017-05-30 2019-10-30 ダイキン工業株式会社 電力変換装置、冷凍装置
JP6394741B1 (ja) 2017-05-30 2018-09-26 ダイキン工業株式会社 電力変換装置、冷凍装置
KR102096810B1 (ko) * 2017-10-18 2020-04-06 히타치 존슨 컨트롤즈 쿠쵸 가부시키가이샤 전력 변환 장치 및 냉동 공조 기기
CN112088482A (zh) * 2018-05-10 2020-12-15 株式会社东芝 直流变电系统
JP6721097B2 (ja) * 2018-09-27 2020-07-08 ダイキン工業株式会社 直接形電力変換器、制御装置
JP7161110B2 (ja) 2019-03-14 2022-10-26 ダイキン工業株式会社 直接形電力変換器用の制御装置
JP7206491B2 (ja) * 2019-03-28 2023-01-18 ダイキン工業株式会社 直接形電力変換器用の制御装置
JP7436783B2 (ja) * 2019-09-30 2024-02-22 ダイキン工業株式会社 電力変換装置
JP7183445B2 (ja) * 2019-10-09 2022-12-05 三菱電機株式会社 電力変換装置
US12107513B2 (en) 2020-03-27 2024-10-01 Mitsubishi Electric Corporation Three-level power converter and method of controlling intermediate potential of direct current power supply unit
JP7130024B2 (ja) * 2020-11-12 2022-09-02 三菱電機株式会社 電力変換装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180996A (ja) * 1986-02-05 1987-08-08 Hitachi Medical Corp インバ−タ式x線装置
JP2002112555A (ja) * 2000-09-27 2002-04-12 Matsushita Electric Works Ltd インバータ装置
JP3772898B2 (ja) 2004-09-08 2006-05-10 ダイキン工業株式会社 多相電流供給回路及び駆動装置
JP4067021B2 (ja) 2006-07-24 2008-03-26 ダイキン工業株式会社 インバータ装置
JP4135026B2 (ja) 2006-04-20 2008-08-20 ダイキン工業株式会社 電力変換装置および電力変換装置の制御方法
JP2011015604A (ja) * 2009-06-04 2011-01-20 Daikin Industries Ltd 電力変換装置
JP2011050159A (ja) 2009-08-26 2011-03-10 Daikin Industries Ltd 単相/三相直接変換装置の制御方法
JP2011125102A (ja) * 2009-12-09 2011-06-23 Panasonic Corp 電動機駆動用インバータ装置
JP2011193678A (ja) 2010-03-16 2011-09-29 Nagaoka Univ Of Technology 単相/三相直接変換装置及びその制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG44798A1 (en) * 1994-02-10 1997-12-19 Philips Electronics Nv High frequency ac/ac converter with power factor correction
DE4430394A1 (de) * 1994-08-26 1995-01-26 Manfred Prof Dr Ing Gekeler Dreiphasige Gleichrichterschaltung mit nahezu sinusförmigen Eingangsströmen und geregelter Ausgangs-Gleichspannung
KR0153863B1 (ko) * 1995-12-28 1998-12-15 김광호 멀티 출력 스위칭 레귤레이터
US6181583B1 (en) * 1999-01-19 2001-01-30 Matsushita Electric Industrial Co., Ltd. Power supply device and air conditioner using the same
JP3381254B2 (ja) * 2000-03-16 2003-02-24 サンケン電気株式会社 交流−直流変換装置
JP4623873B2 (ja) * 2001-06-29 2011-02-02 三洋電機株式会社 系統連系発電装置の制御方法及び系統連系発電装置
JP3722810B2 (ja) * 2003-06-06 2005-11-30 ファナック株式会社 モータ駆動装置
JP4516308B2 (ja) * 2003-12-16 2010-08-04 日本碍子株式会社 パルス発生装置
DE102006036424A1 (de) * 2006-08-04 2008-02-07 Bayerische Motoren Werke Ag System zur Spannungsversorgung von elektrischen Verbrauchern eines Kraftfahrzeugs unter Verwendung eines Supercaps
JP5144194B2 (ja) * 2007-09-25 2013-02-13 パナソニック株式会社 点灯装置、および照明器具
JP5380138B2 (ja) * 2009-04-06 2014-01-08 本田技研工業株式会社 系統連系インバータ
JP2011030310A (ja) * 2009-07-22 2011-02-10 Toshiba Lighting & Technology Corp 電源装置および照明器具

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180996A (ja) * 1986-02-05 1987-08-08 Hitachi Medical Corp インバ−タ式x線装置
JP2002112555A (ja) * 2000-09-27 2002-04-12 Matsushita Electric Works Ltd インバータ装置
JP3772898B2 (ja) 2004-09-08 2006-05-10 ダイキン工業株式会社 多相電流供給回路及び駆動装置
JP4135026B2 (ja) 2006-04-20 2008-08-20 ダイキン工業株式会社 電力変換装置および電力変換装置の制御方法
JP4067021B2 (ja) 2006-07-24 2008-03-26 ダイキン工業株式会社 インバータ装置
JP2011015604A (ja) * 2009-06-04 2011-01-20 Daikin Industries Ltd 電力変換装置
JP4766181B2 (ja) 2009-06-04 2011-09-07 ダイキン工業株式会社 電力変換装置
JP2011050159A (ja) 2009-08-26 2011-03-10 Daikin Industries Ltd 単相/三相直接変換装置の制御方法
JP2011125102A (ja) * 2009-12-09 2011-06-23 Panasonic Corp 電動機駆動用インバータ装置
JP2011193678A (ja) 2010-03-16 2011-09-29 Nagaoka Univ Of Technology 単相/三相直接変換装置及びその制御方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
OHNUMA, ITOH: "Basic Investigation and Capacitance Reduction method of A Novel Single-Phase to Three-Phase Power Converter", PAPERS OF TECHNICAL MEETING ON SEMICONDUCTOR POWER CONVERTER, IEE JAPAN, 2008
OHNUMA, ITOH: "Circuit Configuration and Control Strategy of single-to-three Phase Power Converter with Active Buffer and Charge Circuit", 2010 IEE JAPAN NATIONAL CONFERENCE, 2010
OHNUMA, ITOH: "Control Strategy of Single Phase to Three Phase Converter Using an Active Snubber", 2008 IEE JAPAN INDUSTRY APPLICATIONS SCIENCE CONFERENCE, 2008
See also references of EP2908422A4
YOSHIYA OHNUMA; JUN-ICHI ITOH: "Comparison of Boost Chopper and Active Buffer as Single to Three Phase Converter", IEEE ECCE 2011, 2011, pages 515 - 521

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107148729A (zh) * 2014-12-17 2017-09-08 大金工业株式会社 充放电电路、充放电电路的控制方法、充放电电路的控制装置及直接型电力变换器
CN107148729B (zh) * 2014-12-17 2018-08-10 大金工业株式会社 充放电电路、充放电电路的控制方法、充放电电路的控制装置及直接型电力变换器

Also Published As

Publication number Publication date
JP5772915B2 (ja) 2015-09-02
ES2811598T3 (es) 2021-03-12
AU2013327920A1 (en) 2015-04-30
CN104704733A (zh) 2015-06-10
EP2908422B1 (en) 2020-06-03
EP2908422A1 (en) 2015-08-19
CN104704733B (zh) 2017-05-03
JP2014096976A (ja) 2014-05-22
AU2013327920B2 (en) 2015-08-13
US9450502B2 (en) 2016-09-20
US20150280601A1 (en) 2015-10-01
EP2908422A4 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
JP5772915B2 (ja) 直接形電力変換装置および直接形電力変換装置の制御方法
JP5629885B2 (ja) 単相/三相直接変換装置及びその制御方法
JP6026049B2 (ja) 電力変換装置
US9948200B2 (en) Charge and discharge circuit, control method for charge and discharge circuit, control device for charge and discharge circuit, and direct power converter
US10622914B2 (en) Multi-stage DC-AC inverter
JP5254357B2 (ja) 電力変換装置
US9401655B2 (en) Power conversion apparatus with inverter circuit and series converter circuit having power factor control
JP5930108B2 (ja) 電力変換装置
JP4850279B2 (ja) 電力変換装置
JPWO2011148526A1 (ja) 電力変換装置
JP5523508B2 (ja) 電力変換装置
JP5994603B2 (ja) 直接形電力変換装置の制御方法
JP6103031B1 (ja) 電力変換装置の制御装置
EP3280041B1 (en) Dc/ac system linking device and ac/ac system linking device
JP5950970B2 (ja) 電力変換装置
Fujishima et al. Discharge operation of single-stage buck bi-directional ac/dc converter
Kabir et al. 3 phase switch mode AC voltage controller with low THD and high power factor
JP6772577B2 (ja) 充放電回路、充放電回路の制御方法、及び直接形電力変換器
Kharadi et al. Design Analysis and Simulation of Resonant Inverter for Induction Heating Process
JPWO2011128941A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13845473

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2013845473

Country of ref document: EP

Ref document number: 14434472

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2013327920

Country of ref document: AU

Date of ref document: 20131004

Kind code of ref document: A